JPH06132425A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH06132425A
JPH06132425A JP4284433A JP28443392A JPH06132425A JP H06132425 A JPH06132425 A JP H06132425A JP 4284433 A JP4284433 A JP 4284433A JP 28443392 A JP28443392 A JP 28443392A JP H06132425 A JPH06132425 A JP H06132425A
Authority
JP
Japan
Prior art keywords
semiconductor element
insulating frame
opening
insulating
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4284433A
Other languages
English (en)
Inventor
Shiyouji Uegaki
祥司 植垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP4284433A priority Critical patent/JPH06132425A/ja
Publication of JPH06132425A publication Critical patent/JPH06132425A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】半導体素子の発する熱を大気中に良好に放散さ
せ、半導体素子を常に低温として長期間にわたり正常、
且つ安定に作動させることができる半導体装置を提供す
ることにある。 【構成】絶縁基体1上に複数個の外部リード端子4と開
口Bを有する絶縁枠体2とを樹脂製接着剤5を介して順
次、取着し、前記絶縁枠体2の開口B内に半導体素子3
を収容するとともに該半導体素子3を絶縁枠体2の開口
B内に充填させた樹脂製充填剤7で気密に封止して成る
半導体装置であって、前記半導体素子3はその一部に、
一端が大気中に露出する熱伝導性部材8が当接されてい
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体素子収納用パッケ
ージ内に半導体素子を収容して成る半導体装置の改良に
関するものである。
【0002】
【従来の技術】従来、コンピュータ等の情報処理装置に
は半導体素子を半導体素子収納用パッケージ内に気密に
収容した半導体装置が使用されている。
【0003】かかる情報処理装置に使用される半導体装
置は通常、図2に示すように、まずアルミナセラミック
ス等の電気絶縁材料から成り、その上面略中央部に半導
体素子が搭載される搭載部11a を有する絶縁基体11と、
同じく電気絶縁材料から成り、前記絶縁基体11の半導体
素子搭載部11a を囲繞するように中央部に開口A を有す
る絶縁枠体12と、内部に収容する半導体素子を外部電気
回路に電気的に接続するための複数個の外部リード端子
13とから構成される半導体素子収納用パッケージを準備
し、絶縁基体11の上面に外部リード端子13及び絶縁枠体
12を順次載置させ、各々をエポキシ樹脂等の樹脂性接着
剤14で接着固定するとともに絶縁枠体12の開口A内に位
置する絶縁基体11の半導体素子搭載部11a に半導体素子
15を固定し、しかる後、前記半導体素子15の各電極をボ
ンディングワイヤ16を介して外部リード端子13に接続さ
せるとともに絶縁枠体12の開口A 内にエポキシ樹脂等の
充填剤17を充填し、半導体素子15を気密に封止すること
によって半導体装置となる。
【0004】
【発明が解決しようとする課題】しかしながら、近時、
半導体素子は高密度化、高集積化が急激に進み、半導体
素子の単位面積、単位体積あたりの発熱量が急増してき
ていること、半導体素子収納用パッケージの絶縁基体及
び半導体素子を気密に封止する樹脂充填剤が各々アルミ
ナセラミックスやエポキシ樹脂等から成り、いずれも熱
伝導性が悪く、熱を伝え難いこと等から半導体素子が作
動時に多量の熱を発すると該熱は半導体素子周辺の絶縁
基体や樹脂充填剤に蓄積されて半導体素子を高温とな
し、その結果、半導体素子が該素子自身の発する熱によ
って熱破壊したり、特性に熱変化を来し誤動作したりす
るという欠点を有していた。
【0005】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は半導体素子の発する熱を大気中に良好に
放散させ、半導体素子を常に低温として長期間にわたり
正常、且つ安定に作動させることができる半導体装置を
提供することにある。
【0006】
【課題を解決するための手段】本発明は絶縁基体上に複
数個の外部リード端子と開口を有する絶縁枠体とを樹脂
製接着剤を介して順次、取着し、前記絶縁枠体の開口内
に半導体素子を収容するとともに該半導体素子を絶縁枠
体の開口内に充填させた樹脂製充填剤で気密に封止して
成る半導体装置であって、前記半導体素子はその一部
に、一端が大気中に露出する熱伝導性部材が当接されて
いることを特徴とするものである。
【0007】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図1 は本発明の半導体装置の一実施例を示し、1 は
電気絶縁材料より成る絶縁基体、2 は同じく電気絶縁材
料より成る絶縁枠体である。
【0008】前記絶縁基体1 は酸化アルミニウム質焼結
体等の電気絶縁材料から成り、その上面の略中央部に半
導体素子3 を搭載するための搭載部1aを有し、該搭載部
1aに半導体素子3 が樹脂等から成る接着剤を介して接着
固定される。
【0009】前記絶縁基体1 は例えば、酸化アルミニウ
ム質焼結体から成る場合、酸化アルミニウム(Al 2 O
3 ) 、シリカ(SiO2 ) 、カルシア(CaO) 、マグネシア
(MgO) 等に適当な有機溶剤、溶媒を添加混合して原料粉
末を調整し、次に前記原料粉末を所定形状の金型内に充
填するとともにこれを一定の圧力で押圧して成形品を
得、しかる後、前記成形品を約1600℃の温度で焼成する
ことによって製作される。
【0010】また前記絶縁基体1 の上面には外部リード
端子4 を間に挟んで絶縁枠体2 が樹脂製接着剤5 を介し
接着固定されている。
【0011】前記絶縁枠体2 はその中央部に開口B が形
成されており、絶縁基体1 の半導体素子3 が固定される
搭載部1aを囲繞するような枠状となっている。この絶縁
枠体2 はその中央部の開口B と絶縁基体1 上面とで半導
体素子3 を内部に収容するための空所を形成し、絶縁基
体1 の半導体素子搭載部1a上に半導体素子3 をガラス、
樹脂等の接着剤を介して接着固定すれば半導体素子3 は
絶縁枠体2 の開孔B 内に収容されることとなる。
【0012】前記絶縁枠体2 は酸化アルミニウム質焼結
体等の電気絶縁材料から成り、前述の絶縁基体1 と同様
の方法、具体的には酸化アルミニウム(Al 2 O 3 ) 、シ
リカ(SiO2 ) 、カルシア(CaO) 、マグネシア(MgO) 等に
適当な有機溶剤、溶媒を添加混合して原料粉末を調整
し、次に前記原料粉末を所定形状の金型内に充填すると
ともにこれを一定の圧力で押圧して成形品を得、しかる
後、前記成形品を約1600℃の温度で焼成することによっ
て製作される。
【0013】前記絶縁基体1 と絶縁枠体2 との間にはま
た外部リード端子4 が挟持されており、該外部リード端
子4 の一端には半導体素子3 の各電極がボンディングワ
イヤ6 を介して電気的に接続され、また他端側は半田等
のロウ材を介し外部電気回路に電気的に接続される。
【0014】前記外部リード端子4 はコバール金属( 鉄
ーニッケルーコバルト合金) 、42アロイ( 鉄ーニッケル
合金) 等の鉄合金や銅、ニッケル、珪素、亜鉛等から成
る銅合金から成り、例えばコバール金属のインゴット(
塊) を圧延加工法や打ち抜き加工法等、従来周知の金属
加工法を採用することによって所定の板状に形成され
る。
【0015】尚、前記外部リード端子4 はその表面に
銀、アルミニウム等をメッキ法や蒸着法、クラッド法に
より0.5 乃至20.0μm の厚みに被着させておくと、外部
リード端子4 にボンディングワイヤ6 を接合させる際、
その接合を極めて強固となすことができる。従って、前
記外部リード端子4 はその表面に銀、アルミニウム等を
0.5 乃至20.0μm の厚みに被着させておくことが好まし
い。
【0016】また前記外部リード端子4 は絶縁基体1 及
び絶縁枠体2 に樹脂製接着剤5 を介して接着固定されて
おり、該樹脂製接着剤5 はビスフェノールA型エポキシ
樹脂60乃至80重量%とノボラック型エポキシ樹脂20乃至
40重量%から成るエポキシ樹脂100 重量%に対し、粒径
1 乃至50μm のシリカ粉末を200 乃至400 重量%、粒径
0.5 μm 以下のシリカ粉末を1.5 乃至15重量%、イミダ
ゾール系硬化剤を10乃至40重量%添加したもので形成さ
れている。
【0017】前記樹脂製接着剤5 を介して絶縁基体1 と
絶縁枠体2 との間に外部リード端子4 を接着させるに
は、まず、絶縁基体1 の上面外周部にビスフェノールA
型エポキシ樹脂60乃至80重量%とノボラック型エポキシ
樹脂20乃至40重量%から成るエポキシ樹脂100 重量%に
対し、粒径1 乃至50μm のシリカ粉末を200 乃至400 重
量%、粒径0.5 μm 以下のシリカ粉末を1.5 乃至15重量
%、イミダゾール系硬化剤を10乃至40重量%添加した樹
脂ペーストをスクリーン印刷法を用いて印刷塗布し、次
に前記絶縁基体1 の上面に外部リード端子4 を載置させ
るとともにこれを約150 ℃の温度に加熱し、樹脂ペース
トを熱硬化させることによって絶縁基体1の上面に外部
リード端子4 を固定し、次に絶縁枠体2 の下面に同じく
ビスフェノールA型エポキシ樹脂60乃至80重量%とノボ
ラック型エポキシ樹脂20乃至40重量%から成るエポキシ
樹脂100 重量%に対し、粒径1 乃至50μm のシリカ粉末
を200 乃至400 重量%、粒径0.5 μm 以下のシリカ粉末
を1.5 乃至15重量%、イミダゾール系硬化剤を10乃至40
重量%添加した樹脂ペーストをスクリーン印刷法を用い
て印刷塗布するとともにこれを前記外部リード端子4 が
固定された絶縁基体1の上面に載置し、しかる後、絶縁
枠体2 の下面に塗布した樹脂ペーストを約150℃の温度
で熱硬化させることによって行われる。
【0018】更に前記絶縁枠体2 の開口B 内には樹脂製
充填剤7 が充填されてり、該樹脂製充填剤7 によって絶
縁枠体2 の開口B 内に収容された半導体素子3 は気密に
封止される。
【0019】前記半導体素子3 を気密に封止するための
樹脂製充填剤5 はエポキシ樹脂、ポリイミド樹脂、フェ
ノール樹脂等から成り、例えばポリイミド樹脂となる液
状の樹脂を絶縁枠体2 の開孔B 内に半導体素子3 が完全
に埋まるように充填させるとともにこれを約150 ℃の温
度で熱硬化させることによって絶縁枠体B 内に半導体素
子3 を気密に封止するようにして配される。
【0020】また更に前記絶縁枠体2 の開孔B 内に収容
された半導体素子3 はその上面に一端が大気中に露出す
る熱伝導性部材8 が当接されており、該熱伝導性部材8
によって半導体素子3 が作動時に発する熱は大気中に良
好に放散されるようになっている。そのため半導体素子
3 は該素子3 自身が発する熱によって高温となることは
なく、常に低温として長期間にわたり正常、且つ安定に
作動させることが可能となる。
【0021】前記熱伝導性部材8 は窒化アルミニウム質
焼結体、炭化珪素質焼結体、或いは表面をアルマイト処
理したアルミニウム等の熱伝導率が80W/m ・K 以上の熱
を伝導し易い材料から成り、例えば窒化アルミニウム質
焼結体から成る場合は窒化アルミニウム粉末に焼結助剤
としてのイットリア粉末、カルシア粉末等と適当な有機
溶剤、溶媒を添加混合してなる原料粉末を所定形状の金
型内に充填するとともにこれを一定圧力で押圧して成形
し、しかる後、これを約1800℃の温度で焼成することに
よって製作される。
【0022】前記熱伝導性部材8 は半導体素子3 の上面
に、例えばエポキシ樹脂に銀粉末、金粉末等を添加した
熱伝導性の樹脂性接着剤を介して接着固定される。
【0023】かくして本発明の半導体装置によれば、外
部リード端子4 を半田や導電性接着剤を介して外部電気
回路基板の配線導体に接合させ、内部の半導体素子3 を
外部電気回路に電気的に接続することによってコンピュ
ータ等の情報処理装置に搭載されることとなる。
【0024】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
【0025】
【発明の効果】本発明の半導体装置によれば半導体素子
に、一端が大気中に露出する窒化アルミニウム質焼結体
や炭化珪素質焼結体等から成る熱伝導性部材を当接され
たことから半導体素子が作動時に発する熱は前記熱伝導
性部材を介して大気中に良好に放散され、その結果、半
導体素子は該素子自身の発する熱によって高温となるこ
とはなく、常に低温として長期間にわたり正常、且つ安
定に作動させることが可能となる。
【図面の簡単な説明】
【図1】本発明の半導体装置の一実施例を示す断面図で
ある。
【図2】従来の半導体装置の断面図である。
【符号の説明】 1・・・・・絶縁基体 2・・・・・絶縁枠体 3・・・・・半導体素子 4・・・・・外部リード端子 5・・・・・樹脂製接着剤 7・・・・・樹脂製充填剤 8・・・・・熱伝導性部材 B・・・・・開口

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】絶縁基体上に複数個の外部リード端子と開
    口を有する絶縁枠体とを樹脂製接着剤を介して順次、取
    着し、前記絶縁枠体の開口内に半導体素子を収容すると
    ともに該半導体素子を絶縁枠体の開口内に充填させた樹
    脂製充填剤で気密に封止して成る半導体装置であって、
    前記半導体素子はその一部に、一端が大気中に露出する
    熱伝導性部材が当接されていることを特徴とする半導体
    装置。
JP4284433A 1992-10-22 1992-10-22 半導体装置 Pending JPH06132425A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4284433A JPH06132425A (ja) 1992-10-22 1992-10-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4284433A JPH06132425A (ja) 1992-10-22 1992-10-22 半導体装置

Publications (1)

Publication Number Publication Date
JPH06132425A true JPH06132425A (ja) 1994-05-13

Family

ID=17678493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4284433A Pending JPH06132425A (ja) 1992-10-22 1992-10-22 半導体装置

Country Status (1)

Country Link
JP (1) JPH06132425A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610442A (en) * 1995-03-27 1997-03-11 Lsi Logic Corporation Semiconductor device package fabrication method and apparatus
US5625226A (en) * 1994-09-19 1997-04-29 International Rectifier Corporation Surface mount package with improved heat transfer
US5705851A (en) * 1995-06-28 1998-01-06 National Semiconductor Corporation Thermal ball lead integrated package
US5894166A (en) * 1997-09-17 1999-04-13 Northern Telecom Limited Chip mounting scheme
US7423341B2 (en) * 2006-08-16 2008-09-09 Agere Systems Inc. Plastic overmolded packages with mechanically decoupled lid attach attachment
CN102881802A (zh) * 2011-07-11 2013-01-16 隆达电子股份有限公司 发光二极管封装结构
US8524539B2 (en) 2010-08-17 2013-09-03 Samasung Electronics Co., Ltd. Method of manufacturing semiconductor package
JP2016004977A (ja) * 2014-06-19 2016-01-12 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
CN106605297A (zh) * 2014-08-29 2017-04-26 罗伯特·博世有限公司 模块装置以及变速器控制模块

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6175545A (ja) * 1984-09-21 1986-04-17 Hitachi Tokyo Electronics Co Ltd 半導体装置
JPS62117351A (ja) * 1985-11-15 1987-05-28 Fujitsu Ltd プラスチツク・パツケ−ジ型半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6175545A (ja) * 1984-09-21 1986-04-17 Hitachi Tokyo Electronics Co Ltd 半導体装置
JPS62117351A (ja) * 1985-11-15 1987-05-28 Fujitsu Ltd プラスチツク・パツケ−ジ型半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625226A (en) * 1994-09-19 1997-04-29 International Rectifier Corporation Surface mount package with improved heat transfer
US5610442A (en) * 1995-03-27 1997-03-11 Lsi Logic Corporation Semiconductor device package fabrication method and apparatus
US5705851A (en) * 1995-06-28 1998-01-06 National Semiconductor Corporation Thermal ball lead integrated package
US5894166A (en) * 1997-09-17 1999-04-13 Northern Telecom Limited Chip mounting scheme
US7423341B2 (en) * 2006-08-16 2008-09-09 Agere Systems Inc. Plastic overmolded packages with mechanically decoupled lid attach attachment
US7632717B2 (en) * 2006-08-16 2009-12-15 Agere Systems Inc. Plastic overmolded packages with mechancially decoupled lid attach attachment
US8524539B2 (en) 2010-08-17 2013-09-03 Samasung Electronics Co., Ltd. Method of manufacturing semiconductor package
CN102881802A (zh) * 2011-07-11 2013-01-16 隆达电子股份有限公司 发光二极管封装结构
JP2016004977A (ja) * 2014-06-19 2016-01-12 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
CN106605297A (zh) * 2014-08-29 2017-04-26 罗伯特·博世有限公司 模块装置以及变速器控制模块

Similar Documents

Publication Publication Date Title
US8450842B2 (en) Structure and electronics device using the structure
JPH06132425A (ja) 半導体装置
JP2000340687A (ja) 半導体素子収納用パッケージ
JP2828553B2 (ja) 半導体装置
JPH08335650A (ja) 半導体素子収納用パッケージ
JPH0382060A (ja) 半導体装置
JP2792638B2 (ja) 半導体素子収納用パッケージ
JP2831219B2 (ja) 半導体装置
JPH06188324A (ja) 半導体装置
JPH08115993A (ja) 半導体装置
JP3377866B2 (ja) 半導体素子収納用パッケージ
JP2792637B2 (ja) 半導体素子収納用パッケージ
JPH08162589A (ja) 半導体装置
JP3420362B2 (ja) 半導体装置の実装構造
JP2746802B2 (ja) 半導体装置
JP3287965B2 (ja) 半導体素子収納用パッケージ
JP3752447B2 (ja) 半導体素子収納用パッケージ
JP2003188295A (ja) 半導体素子収納パッケージ用放熱板及び光通信モジュールパッケージ用放熱板
JP2001185675A (ja) 半導体装置
JP2005012166A (ja) セラミック配線基板
JP2948956B2 (ja) センサー素子収納用パッケージ
JPH06188341A (ja) 半導体素子収納用パッケージ
JPH09162324A (ja) 半導体素子収納用パッケージ
JP2002043469A (ja) 半導体装置
JPH08222653A (ja) 半導体装置