JP2002043469A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002043469A JP2002043469A JP2000227826A JP2000227826A JP2002043469A JP 2002043469 A JP2002043469 A JP 2002043469A JP 2000227826 A JP2000227826 A JP 2000227826A JP 2000227826 A JP2000227826 A JP 2000227826A JP 2002043469 A JP2002043469 A JP 2002043469A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- wiring board
- semiconductor device
- semiconductor
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
とができる、低背で小型な半導体装置を提供する。 【解決手段】 配線基板2上に半導体素子4を互いの表
面の電極同士を対向させ導体バンプ3により接合して搭
載実装するとともに、これら配線基板2および半導体素
子4間に、配線基板2、半導体素子4および導体バンプ
3の各表面を覆う絶縁性樹脂被膜5と、この絶縁性樹脂
被膜5で囲まれた空間に充填した金属粉末6とを介在さ
せている半導体装置1である。半導体素子4の発熱を金
属粉末6を介して効率よく配線基板2に伝えて放散させ
ることができ、高信頼性・高性能でさらに低背・小型な
半導体装置となる。
Description
電子装置等の電子回路モジュール等として使用される、
半導体素子を配線基板に搭載実装して構成された半導体
装置に関し、特に、半導体素子による発熱に対する放熱
性を改善した半導体装置に関するものである。
る小型化・薄型化・高機能化・低コスト化等の要求はま
すます強まっており、それらの要求に応えるために、こ
れら電子機器や電子装置等における電子回路モジュール
等に用いられる半導体装置に対しても同様に小型化・薄
型化・高機能化・低コスト化の検討が急速に押し進めら
れている。このような半導体装置を搭載するための基板
となる配線基板を構成する材料には、例えば以下の様な
ものが挙げられる。
ラミック材料は、1400〜1650℃程度の高温で焼成しなけ
ればならず、回路配線を形成するための導体材料には高
融点金属であるタングステン(W)やモリブデン(M
o)等の高比抵抗金属材料を用いる必要がある。そのた
め、高速信号処理を行なう電子回路には適用が困難であ
るという問題点がある。
アルミニウム等の高熱伝導材料を用いた配線基板は、良
好な放熱性を必要とする半導体素子搭載用基板としては
有用であるが、一般的な民生分野に利用するには高価で
あり、低コスト化が困難であるという問題点がある。
エポキシ基板では、安価であるが、搭載実装される半導
体素子からの発熱に対する放熱性に劣るという問題点が
ある。
ラミック基板は、セラミック材料ニ比べて低温で、さら
に短時間で焼成可能であり、低コストな配線基板が実現
できるという利点がある。また、導体材料には低融点金
属材料である金(Au)・銀(Ag)・銅(Cu)等の
低比抵抗金属材料が使用可能であり、電子回路における
高速信号処理に有利であるという特長もある。
れぞれ用途によって使い分けられているが、近年の高機
能化により必要不可欠な技術となっている半導体素子を
直接搭載することで小型化を達成するのに際しては、い
ずれの基板においても、半導体素子の小型化・高密度化
・高電力化に伴う半導体素子の発熱を如何に効率よく放
熱させて半導体素子の熱的破壊や特性劣化を防止するか
が、半導体素子の信頼性を確保するための重要な課題と
なっている。
率材料からなる基板に直接半導体素子を実装する手法
や、半導体素子直下の基板に多数のサーマルビアホール
と呼ばれる放熱部材を形成する手法等が挙げられる。
確保するためにはより良好な放熱性が必要とされる一方
で、さらに小型化と低コスト化を達成するために、半導
体素子の実装技術として従来のワイヤボンディングに代
わって半導体素子を導体バンプを用いて配線基板に搭載
実装するフェースダウン実装技術が採用されるようにな
っている。この場合、半導体素子の発熱を有効に放散さ
せることが困難となる傾向があることから、さらに半導
体素子の熱放散性を高めた半導体装置の実現に対する要
求が強まっている。
た半導体装置の例として、例えば特開平4−346250号に
は、配線基板に設けたキャビティ内に半導体素子をフェ
ースダウンで導体バンプを介して配線基板に搭載し、熱
伝導率の高い樹脂で半導体素子裏面およびキャビティ内
壁を封止することにより配線基板全体に放熱させること
が提案されている。さらに、放熱フィンを上部に取り付
けることで半導体素子の放熱性を高めている。
4−346250号に提案された上記のような構成において
は、半導体素子の発熱を熱伝導率の高い樹脂を介して配
線基板全体に伝達させ、また放熱フィンを上部に取り付
ける構成となっているが、この熱伝導率の高い樹脂で
は、金属放熱部材に比べ十分な放熱効果を得ることが困
難であるという問題点があった。
素子表面近傍のチャネル部で発生するため、チャネル部
側の表面を配線基板に対向させるフェースダウン実装で
は半導体素子を構成する半導体基板を介して裏面から放
熱させることとなり、結果的に放熱効率が悪くなってし
まうという問題点があった。
は、配線基板の放熱容量が小型化に伴い小さくなるため
に、逆に熱を配線基板との間に閉じ込めてしまうことに
なり、良好な放熱効果を得ることが困難であるという問
題点をもたらすこととなった。
れ、これに他の電子部品等が搭載された場合等は、それ
ら電子部品の電気特性の劣化を招いたり、接続信頼性に
悪影響を及ぼすこととなるという問題点があった。
は、それにより半導体装置そのものが大型化してしま
い、半導体装置の重要な要求特性である低背化・小型化
を満足することができなくなってしまうという問題点も
あった。
みてなされたものであり、その目的は、半導体素子によ
る発熱を良好に放散させ、半導体素子の発熱により半導
体素子自身の信頼性や電気特性を劣化させることがな
く、高信頼性・高性能であり、さらに低背で小型な半導
体装置を提供することにある。
配線基板上に半導体素子を互いの表面の電極同士を対向
させ導体バンプにより接合して搭載実装するとともに、
これら配線基板および半導体素子間に、前記配線基板、
前記半導体素子および前記導体バンプの各表面を覆う絶
縁性樹脂被膜と、この絶縁性樹脂被膜で囲まれた空間に
充填した金属粉末とを介在させていることを特徴とする
線基板上に半導体素子を互いの表面の電極同士を対向さ
せ導体バンプにより接合して搭載実装するとともに、こ
れら配線基板および半導体素子間に、配線基板、半導体
素子および導体バンプの各表面を覆う絶縁性樹脂被膜
と、この絶縁性樹脂被膜で囲まれた空間に充填した金属
粉末とを介在させていることから、この金属粉末を介し
て半導体素子の発熱を効率よく配線基板へと伝えて放散
させることができ、従来のように熱伝導率の高い樹脂を
介して放熱させる場合と比較して良好に放熱させること
ができる。その結果、発熱による半導体素子の温度上昇
をジャンクション破壊温度以下に抑えることができ、半
導体素子の発熱による半導体素子自身の信頼性や電気特
性を劣化させることがなく、高信頼性・高性能な半導体
装置となる。
された半導体素子の裏面に金属放熱板等の高熱伝導放熱
部材を取着することにより、さらに良好に熱を搭載基板
である配線基板へと伝送し放散させることができる。
基づいて具体例を中心に詳細に説明する。図1は本発明
の半導体装置の実施の形態の一例を示す断面図であり、
同図では本発明の半導体装置1をマザーボード等の外部
電気回路基板7に搭載した状態を示している。
盤となる配線基板2はその一方の主面に半導体素子4が
搭載される凹部2aを有しており、半導体素子4の表面
の電極(図示せず)は導体バンプ3を介して配線基板2
の対向する表面に形成された電極(図示せず)に接合さ
れ電気的に接続される。
熱硬化型Agペースト等を用いることができる。例えば
金を用いる場合には、超音波熱圧着法により配線基板2
の電極と半導体素子4の電極とを接合して電気的に接続
させることが可能となる。
導体バンプ3を介して搭載実装されていることから、配
線基板2と半導体素子4との対向する表面間には所定の
空間が形成されている。この空間に対し、本発明の半導
体装置1においては、まず半導体素子4が搭載された後
に、電気配線および電極部、接続部や半導体素子4の素
子面等を完全に絶縁保護する目的で絶縁性樹脂ペースト
を注入充填し、さらに吸引機により余分な絶縁性樹脂ペ
ーストを吸引することにより絶縁性樹脂ペーストの被膜
を形成した後に熱硬化させて、配線基板2および半導体
素子4間の配線基板2、半導体素子4および導体バンプ
3の各表面を覆うように絶縁性樹脂被膜5を形成してい
る。
の絶縁性樹脂ペーストには、例えばエポキシ樹脂やシリ
コーン樹脂等の熱を加えることにより硬化するものを用
いることができる。このとき、必要に応じて繰り返し絶
縁性樹脂被膜5を複数回形成することで絶縁性を向上さ
せるようにしてもよい。
点線で示すように、配線基板2の半導体素子4搭載用の
凹部2aに貫通孔2bを形成しておき、絶縁性樹脂ペー
ストを注入しながら貫通孔2bより余分な絶縁性樹脂ペ
ーストを吸引するようにしてもよい。この貫通孔2bは
絶縁性樹脂ペーストの注入孔として用いることも可能で
ある。
ている表面、ここでは半導体素子4搭載用の凹部2aの
内壁、およびその表面に形成された電気配線および電
極、ならびに半導体素子4の素子面および電極、さらに
導体バンプ3の各表面に絶縁性樹脂被膜5を形成した後
に、この絶縁性樹脂被膜5で囲まれた空間に、金属粉末
6、例えば金属フィラーを主成分とする導電性ペースト
等を充填する。この金属粉末6には、熱伝導率の高い金
属、具体的にはAu・Ag・Cu・Al等の単体やそれ
らの合金・金属炭化物・金属窒化物等の粉末を用いる。
その形状は、粉末同士の接触面積を大きくとれる鱗片状
粉末や多面体状粉末等の形状が好ましい。また、金属粉
末6としてはこれらの金属粉末を含む導電性ペーストを
用いることもでき、このようなペーストを用いれば、デ
ィスペンサ等を利用して絶縁性樹脂被膜5で囲まれた空
間に充填する作業が容易となる。
は、通常は熱硬化可能な樹脂成分と金属フィラーとから
成り、樹脂成分としては例えばエポキシ系熱硬化性樹脂
もポリイミド系熱可塑性樹脂・ビスマレイド系熱硬化性
樹脂等を用いることができる。また、金属フィラーとし
ては例えばAgあるいはAgを主成分とする合金から成
る鱗片状粉末や多面体状粉末等、粉末同士の接触面積を
大きくとれる形状のものを用いることが好ましい。な
お、金属フィラーの配合比率は80%以上程度のものが好
ましく、80%を大きく下回ると金属フィラー同士の接触
面積が樹脂成分によって阻害されて減少するため、半導
体素子4の発熱を放散させるための伝熱部材としての十
分な機能が得られなくなる傾向がある。
ては、配線基板2上に半導体素子4を互いの表面の電極
同士を対向させ導体バンプ3により接合して搭載実装す
るとともに、これら配線基板2および半導体素子4間
に、配線基板2、半導体素子4および導体バンプ3の各
表面を覆う絶縁性樹脂被膜5と、この絶縁性樹脂被膜5
で囲まれた空間に充填した金属粉末6とを介在させてい
ることから、この金属粉末6を介して半導体素子4の発
熱を効率よく配線基板2へ、さらに配線基板2および導
体バンプ9を介して外部電気回路基板7等の配線基板へ
と伝えて良好に放散させることができる。その結果、小
型化した半導体装置1においても発熱による半導体素子
4の温度上昇をジャンクション破壊温度以下に抑えるこ
とができ、半導体素子4の発熱による半導体素子4自身
の信頼性や電気特性を劣化させることがなく、高信頼性
・高性能な半導体装置1となる。
る下側の表面に金属裏面電極(図示せず)を形成し、こ
の金属裏面電極と対向する外部電気回路基板7表面に形
成された電極部(図示せず)とを半田等の金属ロウ材8
を用いて接合することにより、半導体素子4により発生
した熱を金属粉末6を介して配線基板2への放熱ととも
に、半導体素子4自身を介しても外部電気回路基板7へ
と効率よく放熱させることが可能となる。
他の例を図1と同様の断面図で図2に示す。図2におい
ても、半導体装置11はマザーボード等の外部電気回路基
板17に搭載されている。
盤となる配線基板12は半導体素子14を搭載実装するため
の凹部12aを有しており、半導体素子14の表面の電極
(図示せず)は導体バンプ13を介して配線基板12の凹部
12a表面に形成された電極(図示せず)に接合され電気
的に接続される。
板12および半導体素子14間の空間に、配線基板12、半導
体素子14および導体バンプ13の各表面を覆うように絶縁
性樹脂被膜15が形成され、この絶縁性樹脂被膜15で囲ま
れた空間に金属粉末16が充填されている。なお、12bは
図1における2bと同様の貫通孔である。
対して半導体素子14を覆うようにして金属放熱部材(蓋
体)10が接合されており、この金属放熱部材10により凹
部12a内に半導体素子14を気密封止して収容している。
この場合、半導体素子14の裏面(図2中における下側の
表面)を絶縁性とし、この半導体素子14の裏面と金属放
熱部材10との間にも金属粉末16を介在させることによ
り、半導体素子14の発熱を金属放熱部材10からも良好に
放散させることができるものとなる。これにより、半導
体素子14による発熱は、熱伝導率の高い金属放熱部材10
およびこれと外部電気回路基板17とを接合する金属ロウ
材18を介して外部電気回路基板17へと伝えられるため、
半導体素子14自身の信頼性や電気特性を劣化させること
がなく、また配線基板12自身が高温にさらされて他の電
子部品等が搭載された場合等にそれらの電気特性や接続
信頼性に悪影響を及ぼすこともないので、高信頼性で小
型な半導体装置11を得ることが可能となる。また、金属
放熱部材10により半導体素子14の気密封止を行なうこ
とができ、信頼性の向上を図ることも可能となる。
ば、配線基板12上に半導体素子14を互いの表面の電極同
士を対向させ導体バンプ13により接合して搭載実装する
とともに、これら配線基板12および半導体素子14間に、
配線基板12、半導体素子14および導体バンプ13の各表面
を覆う絶縁性樹脂被膜15と、この絶縁性樹脂被膜15で囲
まれた空間に充填した金属粉末16とを介在させているこ
とから、この金属粉末16を介して半導体素子14の発熱を
効率よく配線基板12へ、さらに配線基板12および導体バ
ンプ19を介して外部電気回路基板17等の配線基板へと伝
えて良好に放散させることができる。また、半導体素子
14の発熱を金属放熱部材10を介しても外部電気回路基板
17へ効率よく伝えて放散させることができる。その結
果、小型化した半導体装置11においても発熱による半導
体素子14の温度上昇をジャンクション破壊温度以下に抑
えることができ、半導体素子14の発熱による半導体素子
14自身の信頼性や電気特性を劣化させることがなく、高
信頼性・高性能な半導体装置11となる。
の例示であって、本発明はこれらに限定されるものでは
なく、本発明の要旨を逸脱しない範囲で種々の変更や改
良を加えることは何ら差し支えない。例えば、以上の例
ではいずれも配線基板に設けた凹部内に半導体素子を搭
載実装し、この半導体素子が下側に位置するようにして
外部電気回路基板に搭載した例を示したが、平板状の配
線基板の上面に半導体素子を導体バンプを介していわゆ
るフェースダウンで搭載実装して、この配線基板および
半導体素子間の各表面に絶縁性樹脂被膜を形成しそれで
囲まれた空間に金属粉末を充填して半導体装置を構成
し、この半導体装置を外部電気回路基板上に載置して搭
載実装してもよい。
れば、配線基板上に半導体素子を互いの表面の電極同士
を対向させ導体バンプにより接合して搭載実装するとと
もに、これら配線基板および半導体素子間に、配線基
板、半導体素子および導体バンプの各表面を覆う絶縁性
樹脂被膜と、この絶縁性樹脂被膜で囲まれた空間に充填
した金属粉末とを介在させていることから、この金属粉
末を介して半導体素子の発熱を効率よく配線基板へと伝
えて良好に放熱させることができる。その結果、発熱に
よる半導体素子の温度上昇をジャンクション破壊温度以
下に抑えることができ、半導体素子の発熱による半導体
素子自身の信頼性や電気特性を劣化させることがなく、
高信頼性・高性能な半導体装置となる。
素子の裏面に取着された金属放熱部材をこの半導体装置
が搭載されるマザーボード等の外部電気回路基板へ半田
等の良熱伝導性の金属ロウ材等を用いて取着することに
より、半導体素子の発熱をさらに良好に放熱させること
ができる。また、従来の半導体装置のような放熱フィン
を不要とすることができるため低背化も可能となる。
による発熱を良好に放散させ、半導体素子の発熱により
半導体素子自身の信頼性や電気特性を劣化させることが
なく、高信頼性・高性能であり、さらに低背で小型な半
導体装置を提供することができた。
断面図である。
す断面図である。
Claims (1)
- 【請求項1】 配線基板上に半導体素子を互いの表面の
電極同士を対向させ導体バンプにより接合して搭載実装
するとともに、これら配線基板および半導体素子間に、
前記配線基板、前記半導体素子および前記導体バンプの
各表面を覆う絶縁性樹脂被膜と、この絶縁性樹脂被膜で
囲まれた空間に充填した金属粉末とを介在させているこ
とを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000227826A JP4349728B2 (ja) | 2000-07-27 | 2000-07-27 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000227826A JP4349728B2 (ja) | 2000-07-27 | 2000-07-27 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002043469A true JP2002043469A (ja) | 2002-02-08 |
JP4349728B2 JP4349728B2 (ja) | 2009-10-21 |
Family
ID=18721223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000227826A Expired - Fee Related JP4349728B2 (ja) | 2000-07-27 | 2000-07-27 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4349728B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010161184A (ja) * | 2009-01-08 | 2010-07-22 | Hitachi Ltd | 半導体装置 |
WO2013099194A1 (ja) * | 2011-12-28 | 2013-07-04 | パナソニック株式会社 | 半導体装置およびその製造方法 |
-
2000
- 2000-07-27 JP JP2000227826A patent/JP4349728B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010161184A (ja) * | 2009-01-08 | 2010-07-22 | Hitachi Ltd | 半導体装置 |
WO2013099194A1 (ja) * | 2011-12-28 | 2013-07-04 | パナソニック株式会社 | 半導体装置およびその製造方法 |
JP2013138129A (ja) * | 2011-12-28 | 2013-07-11 | Panasonic Corp | 半導体装置およびその製造方法 |
CN103563077A (zh) * | 2011-12-28 | 2014-02-05 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4349728B2 (ja) | 2009-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6566164B1 (en) | Exposed copper strap in a semiconductor package | |
KR100231589B1 (ko) | 반도체장치 및 그 실장구조 | |
KR100632459B1 (ko) | 열방출형 반도체 패키지 및 그 제조방법 | |
US6404048B2 (en) | Heat dissipating microelectronic package | |
JP2000294723A (ja) | 積層型半導体装置およびその製造方法 | |
JP2004071977A (ja) | 半導体装置 | |
US20060220188A1 (en) | Package structure having mixed circuit and composite substrate | |
JP2000077575A (ja) | 熱的及び電気的に増強された半導体パッケージ | |
US20040173898A1 (en) | Semiconductor apparatus having system-in-package arrangement with improved heat dissipation | |
JP4349728B2 (ja) | 半導体装置 | |
CA2017080C (en) | Semiconductor device package structure | |
JP4544724B2 (ja) | 半導体装置 | |
JP2001332664A (ja) | 半導体装置およびその製造方法 | |
JP4360577B2 (ja) | 半導体装置 | |
JP2001274278A (ja) | マイクロ波半導体装置およびその製造方法 | |
JP2007157801A (ja) | 半導体モジュールとその製造方法 | |
JP3660817B2 (ja) | 電子回路モジュール | |
JP2907187B2 (ja) | ベアチップ実装方法および半導体集積回路装置 | |
JPH11251497A (ja) | 電子回路モジュール | |
JP3065288B2 (ja) | 半導体ベアチップの封止方法、半導体集積回路装置、および半導体集積回路装置の製造方法 | |
JPH1187406A (ja) | 半導体装置 | |
JP2001210737A (ja) | 半導体チップパッケージおよびその製造方法 | |
JPH1197584A (ja) | 半導体装置 | |
KR100230919B1 (ko) | 반도체 패키지 | |
JP2000269405A (ja) | ハイブリッドモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20070618 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20090608 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090624 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20090721 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |