JP4544724B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4544724B2
JP4544724B2 JP2000331539A JP2000331539A JP4544724B2 JP 4544724 B2 JP4544724 B2 JP 4544724B2 JP 2000331539 A JP2000331539 A JP 2000331539A JP 2000331539 A JP2000331539 A JP 2000331539A JP 4544724 B2 JP4544724 B2 JP 4544724B2
Authority
JP
Japan
Prior art keywords
wiring board
semiconductor element
recess
heat
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000331539A
Other languages
English (en)
Other versions
JP2002141433A (ja
Inventor
貴紀 生田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000331539A priority Critical patent/JP4544724B2/ja
Publication of JP2002141433A publication Critical patent/JP2002141433A/ja
Application granted granted Critical
Publication of JP4544724B2 publication Critical patent/JP4544724B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は各種の電子機器・電子装置等の電子回路モジュール等として使用される、半導体素子を配線基板に搭載実装して構成された半導体装置に関し、特に半導体素子による発熱に対する放熱性を改善し、さらに半導体装置が搭載される配線基板との機械的接続信頼性をも改善した半導体装置に関するものである。
【0002】
【従来の技術】
近年、各種の電子機器や電子装置に対する小型化・薄型化・高機能化・低コスト化等の要求はますます強まっており、それらの要求に応えるために、これら電子機器や電子装置等における電子回路モジュール等に用いられる半導体装置に対しても同様に小型化・薄型化・高機能化・低コスト化の検討が急速に押し進められている。このような半導体装置を搭載するための基板となる配線基板を構成する材料には、例えば以下の様なものが挙げられる。
【0003】
アルミナセラミックス等を主成分とするセラミック材料は、1400〜1650℃程度の高温で焼成しなければならず、回路配線を形成するための導体材料には高融点金属であるタングステン(W)やモリブデン(Mo)等の高比抵抗金属材料を用いる必要がある。そのため、高速信号処理を行なう電子回路には適用が困難であるという問題点がある。
【0004】
これに対し、セラミック材料の中でも窒化アルミニウム等の高熱伝導材料を用いた配線基板は、良好な放熱性を必要とする半導体素子搭載用基板としては有用であるが、一般的な民生分野に利用するには高価であり、低コスト化が困難であるという問題点がある。
【0005】
また、有機絶縁材料を主成分とするガラスエポキシ基板では、安価であるが、搭載実装される半導体素子からの発熱に対する放熱性に劣るという問題点がある。
【0006】
これらに対して、低温焼成可能なガラスセラミック基板は、セラミック材料に比べて低温で、さらに短時間で焼成可能であり、低コストな配線基板が実現できるという利点がある。また、導体材料には低融点金属材料である金(Au)・銀(Ag)・銅(Cu)等の低比抵抗金属材料が使用可能であり、電子回路における高速信号処理に有利であるという特長もある。
【0007】
これらの材料で構成される配線基板は、それぞれ用途によって使い分けられているが、近年の高機能化により必要不可欠な技術となっている半導体素子を直接搭載することで小型化を達成するのに際しては、いずれの基板においても、半導体素子の小型化・高密度化・高電力化に伴う半導体素子の発熱を如何に効率よく放熱させて半導体素子の熱的破壊や特性劣化を防止するかが、半導体素子の信頼性を確保するための重要な課題となっている。
【0008】
この放熱対策としては、例えば、高熱伝導率材料からなる基板に直接に半導体素子を実装する手法や、半導体素子直下の基板に多数のサーマルビアホールと呼ばれる放熱部材を形成する手法等が挙げられる。
【0009】
また、発熱に対する半導体素子の信頼性を確保するためにはより良好な放熱性が必要とされる一方で、さらに小型化と低コスト化を達成するために、半導体素子の実装技術として従来のワイヤボンディングに代わって半導体素子を導体バンプを用いて配線基板に搭載実装するフェースダウン実装技術が採用されるようになっている。この場合、半導体素子の発熱を有効に放散させることが困難となる傾向があることから、さらに半導体素子の熱放散性を高めた半導体装置の実現に対する要求が強まっている。
【0010】
そのようなフェースダウン実装技術を用いた半導体装置の例として、例えば特開平4−346250号には、配線基板に設けたキャビティ内に半導体素子をフェースダウンで導体バンプを介して配線基板に搭載し、熱伝導率の高い樹脂で半導体素子裏面およびキャビティ内壁を封止することにより配線基板全体に放熱させることが提案されている。さらに、放熱フィンを上部に取り付けることで半導体素子の放熱性を高めている。
【0011】
【発明が解決しようとする課題】
しかしながら、特開平4−346250号に提案された上記のような構成においては、半導体素子の発熱を熱伝導率の高い樹脂を介して配線基板全体に伝達させ、また放熱フィンを上部に取り付ける構成となっているが、この熱伝導率の高い樹脂では、金属放熱部材に比べ十分な放熱効果を得ることが困難であるという問題点があった。
【0012】
さらに、配線基板全体へ放熱させることは、配線基板の放熱容量が小型化に伴い小さくなるために、逆に熱を配線基板との間に閉じ込めてしまうことになり、良好な放熱効果を得ることが困難であるという問題点をもたらすこととなった。
【0013】
さらには、配線基板自身が高温にさらされ、これに他の電子部品等が搭載された場合等は、それら電子部品の電気特性の劣化を招いたり、接続信頼性に悪影響を及ぼすこととなるという問題点があった。
【0014】
さらに、放熱フィンを取り付ける場合には、それにより半導体装置そのものが大型化してしまい、半導体装置の重要な要求特性である低背化・小型化を満足することができなくなってしまうという問題点もあった。
【0015】
本発明は上記従来技術における問題点に鑑みてなされたものであり、その目的は、半導体素子による発熱を良好に放散させ、半導体素子の発熱により半導体素子自身の信頼性や電気特性を劣化させることがなく、高信頼性・高性能であり、さらに低背で小型な半導体装置を提供することにある。
【0016】
【課題を解決するための手段】
本発明の半導体装置は、下面に凹部が形成されている第1の配線基板と、前記凹部の底面に設けられている電極に導体バンプを介して接合して搭載実装されている半導体素子と、前記凹部の底面および前記半導体素子の間に充填されている絶縁性樹脂と、前記半導体素子の上面および側面を覆うように前記凹部の内に充填されている金属粉末と、前記凹部の開口と対向しており、前記金属粉末の前記凹部の開口に露出している部位にろう材を介して接合されている放熱用導体部を有する第2の配線基板と、を備えている。
【0018】
【発明の実施の形態】
本発明の半導体装置によれば、第1の配線基板の下面に形成された凹部の底面に半導体素子を互いの表面の電極同士を対向させて導体バンプにより接合して搭載実装し、凹部の底面と半導体素子との間に絶縁性樹脂を充填するとともに凹部内に半導体素子を覆うように金属粉末を充填し、かつこの金属粉末の凹部の開口に露出した部位を第2の配線基板上の放熱用導体部にろう材を介して接合したことから、第1の配線基板の凹部内に収容された半導体素子の発熱は、その一部を絶縁性樹脂を介して凹部の底面から第1の配線基板へ伝えるとともに、その大部分を半導体素子を覆う金属粉末を介してマザーボード等の外部電気回路基板として利用できる第2の配線基板へ極めて効率よく伝えて放散させることができ、従来の半導体装置のように凹部内の半導体素子を覆った熱伝導率の高い樹脂を介して配線基板全体や放熱フィンに放熱させる場合と比較して良好に放熱させることができる。
【0019】
その結果、発熱による半導体素子の温度上昇をジャンクション破壊温度以下に抑えることができ、半導体素子の発熱による半導体素子自身の信頼性や電気特性を劣化させることがなく、高信頼性・高性能な半導体装置となる。
【0020】
さらに、半導体素子が凹部内に収容された第1の配線基板の凹部の開口周辺の部位とこれに対向する第2の配線基板の上面との間に高熱伝導性樹脂を充填したことにより、第1の配線基板に残留する熱も高熱伝導性樹脂を介して第2の配線基板に放熱させることが可能となり発熱に対する信頼性をより高めることができ、さらに、半導体装置を構成する第1の配線基板と第2の配線基板との機械的接続信頼性の向上も同時に行なうことができる。
【0021】
これにより、従来の半導体装置のように配線基板全体へ放熱させることによる、同一配線基板上に搭載される他の電子部品への熱的悪影響を効果的に回避でき、半導体素子の発熱を第2の配線基板から良好に放熱させることが可能となる。
【0022】
以下、本発明の半導体装置について図面に基づいて具体例を中心に詳細に説明する。図1は本発明の半導体装置の実施の形態の一例を示す断面図である。
【0023】
図1において、半導体装置1を構成する第1の配線基板2は、絶縁基板の表面および内部に所定の配線導体(図示せず)が形成されるともにその下面に半導体素子4が搭載される凹部2aを有している。半導体素子4は、半導体素子4の表面の電極(図示せず)は導体バンプ3を介して凹部2aの底面の対向する部位に形成された電極(図示せず)に接合され電気的に接続されることによって、第1の配線基板2の凹部2a内に搭載実装される。
【0024】
ここで導体バンプ3には金や半田あるいは熱硬化型銀ペースト等を用いることができる。例えば金を用いる場合には、超音波熱圧着法により第1の配線基板2の凹部2a底面の電極と半導体素子4の電極とを接合して電気的に接続させることが可能となる。
【0025】
このように第1の配線基板2の凹部2aの底面に半導体素子4が導体バンプ3を介して搭載実装されていることから、凹部2aの底面と半導体素子4との対向する表面間には所定の空間が形成されている。この空間に対し、半導体素子4が搭載された後に、第1の配線基板2の電気配線および電極部、半導体素子4との接続部や半導体素子4の素子面等を完全に絶縁保護し、半導体素子4による発熱の一部を放熱させる目的で、凹部2aの底面と半導体素子4との間に絶縁性樹脂5を注入充填し硬化させる。
【0026】
ここで、絶縁性樹脂5は熱硬化可能な樹脂成分と所望の熱膨張率や熱伝導性を持たせるための絶縁性フィラーとから成る。樹脂成分としては、例えばエポキシ系熱硬化性樹脂やポリイミド系熱可塑性樹脂・ビスマレイド系熱硬化性樹脂等を用いることができる。またフィラー成分としては、酸化アルミニウム(Al23)・窒化アルミニウム(AlN)・炭化珪素(SiC)・酸化ベリリウム(BeO)・ダイヤモンド等の熱伝導率の高い金属酸化物・金属窒化物等の粉末を用いることができる。
【0027】
次に、第1の配線基板2の凹部2a内に、搭載実装された半導体素子4を覆うように、半導体素子4の発熱を放散させるための伝熱部材としての金属粉末6、例えば金属フィラーを主成分とする導電性ペースト等を充填する。この金属粉末6には、熱伝導率の高い金属、具体的には金・銀・銅・アルミニウム等の単体やそれらの合金・金属炭化物・金属窒化物等の粉末を用いる。その形状は、粉末同士の接触面積を大きくとれる鱗片状粉末や多面体状粉末等の形状が好ましい。また、金属粉末6としてはこれらの金属粉末を含む導電性ペーストを用いることもでき、このようなペーストを用いれば、ディスペンサ等を利用して、第1の配線基板2の凹部2a内の空間に半導体素子4を覆うように充填する作業が容易となる。
【0028】
金属粉末6として用いる導電性ペーストは、通常は熱硬化可能な樹脂成分と金属フィラーとから成る。樹脂成分としては例えばエポキシ系熱硬化性樹脂やポリイミド系熱可塑性樹脂・ビスマレイド系熱硬化性樹脂等を用いることができる。
また、金属フィラーとしては、例えば銀あるいは銀を主成分とする合金から成る鱗片状粉末や多面体状粉末等の、粉末同士の接触面積を大きくとれる形状のものを用いることが好ましい。なお、金属フィラーの配合比率は80%以上程度のものが好ましく、80%を大きく下回ると金属フィラー同士の接触面積が樹脂成分によって阻害されて減少するため、半導体素子4の発熱を放散させるための伝熱部材としての十分な機能が得られなくなる傾向がある。
【0029】
次に、第1の配線基板2の凹部2aの開口に露出した部位の金属粉末6と、この第1の配線基板2が搭載され、マザーボード等の外部電気回路基板としても使用できる、絶縁基板の表面および内部に所定の配線導体(図示せず)が形成された第2の配線基板7上の配線電極等を利用した放熱用導体部(図示せず)とをろう材8を介して接合する。これにより、本発明の半導体装置1が構成される。
【0030】
ここで、ろう材8としては一般的な金属化合物を用いることができ、例えば錫/鉛や錫/銀/銅等の半田等を用いることができる。
【0031】
また、9は第1の配線基板2の凹部2aの開口周辺に位置する所定の配線導体とこれに対応する第2の配線基板7上面の配線導体とを電気的に接続するとともに第1の配線基板2を第2の配線基板7上に搭載実装するための導体バンプであり、第1の配線基板2と半導体素子4とを接合する導体バンプ3と同様のものからなる。なお、第1の配線基板2と第2の配線基板7との電気的な接続は、この導体バンプ9とともに、あるいは導体バンプ9に代えて、ボンディングワイヤを介して行なってもよい。
【0032】
このように、本発明の半導体装置1においては、第1の配線基板2の凹部2aの底面に半導体素子4を導体バンプ3により接合して搭載実装し、凹部2aの底面と半導体素子4との間に絶縁性樹脂5を充填するとともに凹部2a内に半導体素子4を覆うように金属粉末6を充填し、かつ金属粉末6の凹部2aの開口に露出した部位を第2の配線基板7上の放熱用導体部にろう材8を介して接合したことから、半導体素子4の発熱の一部を絶縁性樹脂5を介して第1の配線基板2に伝えるとともに、金属粉末6を介して半導体素子4の発熱の大部分を極めて効率よく第2の配線基板7へと伝えて放散させることができ、従来の半導体装置のように熱伝導率の高い樹脂を介して放熱させる場合と比較して半導体素子4からの熱を良好に放熱させることができる。
【0033】
その結果、このような本発明の半導体装置1によれば、発熱による半導体素子4の温度上昇をジャンクション破壊温度以下に抑えることができ、半導体素子4の発熱による半導体素子4自身の信頼性や電気特性を劣化させることがなく、高信頼性・高性能な半導体装置1となる。
【0034】
さらに、本発明の半導体装置1においては、第1の配線基板2の凹部2aの開口周辺の部位と、これに対向する第2の配線基板7の上面との間の空間部分に、高熱伝導性樹脂10を注入充填し硬化させるとよい。
【0035】
このように第1の配線基板2と第2の配線基板7との間に高熱伝導性樹脂10を充填することにより、半導体素子4による発熱のうち第1の配線基板2に残留した熱を高熱伝導性樹脂10を介して第2の配線基板7へと効率よく放散させることが可能となり、さらに、半導体装置1を構成する第1の配線基板2と第2の配線基板7との機械的接続信頼性の向上も同時に図ることができる。その結果、従来の半導体装置のように配線基板全体へ放熱させることによる、同一配線基板上の他の電子部品への熱的悪影響を回避でき、半導体素子4からの熱を第2の配線基板7を通してさらに良好に放熱させることが可能となる。
【0036】
このような高熱伝導性樹脂10としては、熱硬化可能な樹脂成分と所望の熱膨張率や熱伝導性を持たせるための絶縁性フィラーとから成り、樹脂成分としては例えばエポキシ系熱硬化性樹脂やポリイミド系熱可塑性樹脂・ビスマレイド系熱硬化性樹脂等を用いることができる。またフィラー成分としては、酸化アルミニウム(Al23)・窒化アルミニウム(AlN)・炭化珪素(SiC)・酸化ベリリウム(BeO)・ダイヤモンド等の熱伝導率の高い金属酸化物・金属窒化物等の粉末を用いることができる。また、その熱伝導率としては、配線基板の熱伝導率以上とすることが望ましい。
【0037】
例えば、配線基板にガラスセラミックスを用いた場合、一般的にガラスセラミックスの熱伝導率は3〜5W/m・Kであり、これに使用可能な高熱伝導性樹脂としては熱伝導率が8W/m・K以上であることが望ましく、それに用いられるフィラー成分としては酸化アルミニウム(Al23)を用いることができる。酸化アルミニウムは安価であり、高熱伝導性樹脂10の低コスト化および半導体装置1としての低コスト化が可能となる。この酸化アルミニウムを用いる場合、フィラー成分配合量としては65wt%以上とすることが好ましく、65wt%以上添加することにより、フィラー成分が熱伝達経路を構成することが可能となり、第1の配線基板2に蓄積された熱を第2の配線基板7へ極めて効率よく伝えて放散させることができる。これに対し、フィラー成分が65wt%を大きく下回ると、フィラー成分が熱伝達経路を構成することが困難となり、良好な放熱性を得ることができなくなる傾向がある。
【0038】
また、例えば配線基板材料として窒化アルミニウム(AlN)を用いた場合であれば、高熱伝導性樹脂10としては、フィラー成分に窒化アルミニウム(AlN)を用いることができる。
【0039】
なお、以上はあくまで本発明の実施の形態の例示であって、本発明はこれらに限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更や改良を加えることは何ら差し支えない。
【0040】
【発明の効果】
以上のように、本発明の半導体装置によれば、第1の配線基板の下面に形成された凹部の底面に半導体素子を互いの表面の電極同士を対向させて導体バンプにより接合して搭載実装し、凹部の底面と半導体素子との間に絶縁性樹脂を充填するとともに凹部内に半導体素子を覆うように金属粉末を充填し、かつこの金属粉末の凹部の開口に露出した部位を第2の配線基板上の放熱用導体部にろう材を介して接合したことから、第1の配線基板の凹部内に収容された半導体素子の発熱は、その一部を絶縁性樹脂を介して凹部の底面から第1の配線基板へ伝えるとともに、その大部分を半導体素子を覆う金属粉末を介してマザーボード等の外部電気回路基板として利用できる第2の配線基板へ極めて効率よく伝えて放散させることができ、従来の半導体装置のように凹部内の半導体素子を覆った熱伝導率の高い樹脂を介して配線基板全体や放熱フィンに放熱させる場合と比較して良好に放熱させることができる。
【0041】
その結果、発熱による半導体素子の温度上昇をジャンクション破壊温度以下に抑えることができ、半導体素子の発熱による半導体素子自身の信頼性や電気特性を劣化させることがなく、高信頼性・高性能な半導体装置となる。
【0042】
さらに、第1の配線基板の凹部の開口周辺の部位とこれに対向する第2の配線基板の上面との間に高熱伝導性樹脂を充填したことにより、第1の配線基板に残留する熱も高熱伝導性樹脂を介して第2の配線基板に放熱させることが可能となり発熱に対する信頼性をより高めることができ、さらに、半導体装置を構成する第1の配線基板と第2の配線基板との機械的接続信頼性の向上も同時に行なうことができる。
【0043】
これにより、従来の半導体装置のように配線基板全体へ放熱させることによる、同一配線基板上に搭載される他の電子部品への熱的悪影響を効果的に回避でき、半導体素子の発熱を第2の配線基板から良好に放熱させることが可能となる。
【0044】
また、従来の半導体装置のような放熱フィンを不要とすることができるため、低背化・小型化を図ることもできる。
【0045】
以上により、本発明によれば、半導体素子による発熱を良好に放散させ、半導体素子の発熱により半導体素子自身の信頼性や電気特性を劣化させることがなく、高信頼性・高性能であり、さらに低背で小型な半導体装置を提供することができた。
【図面の簡単な説明】
【図1】本発明の半導体装置の実施の形態の一例を示す断面図である。
【符号の説明】
1・・・半導体装置
2・・・第1の配線基板
2a・・・凹部
3・・・導体バンプ
4・・・半導体素子
5・・・絶縁性樹脂
6・・・金属粉末
7・・・第2の配線基板
8・・・ろう材
10・・・高熱伝導性樹脂

Claims (2)

  1. 下面に凹部が形成されている第1の配線基板と、
    前記凹部の底面に設けられている電極に導体バンプを介して接合して搭載実装されている半導体素子と、
    前記凹部の底面および前記半導体素子の間に充填されている絶縁性樹脂と、
    前記半導体素子の上面および側面を覆うように前記凹部の内に充填されている金属粉末と、
    前記凹部の開口と対向しており、前記金属粉末の前記凹部の開口に露出している部位にろう材を介して接合されている放熱用導体部を有する第2の配線基板と、を備えていることを特徴とする半導体装置。
  2. 前記第1の配線基板と前記第2の配線基板とを接合している第2の導体バンプと、
    前記凹部の開口周辺の部位と、これに対向する前記第2の配線基板の上面と、前記第2の導体バンプと、の間に充填されている、熱伝導性を向上させるための絶縁性のフィラーを含有している熱伝導性樹脂と、を備えていることを特徴とする請求項1記載の半導体装置。
JP2000331539A 2000-10-30 2000-10-30 半導体装置 Expired - Fee Related JP4544724B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000331539A JP4544724B2 (ja) 2000-10-30 2000-10-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000331539A JP4544724B2 (ja) 2000-10-30 2000-10-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2002141433A JP2002141433A (ja) 2002-05-17
JP4544724B2 true JP4544724B2 (ja) 2010-09-15

Family

ID=18807866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000331539A Expired - Fee Related JP4544724B2 (ja) 2000-10-30 2000-10-30 半導体装置

Country Status (1)

Country Link
JP (1) JP4544724B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4875925B2 (ja) * 2006-05-29 2012-02-15 イビデン株式会社 多層配線板及びその製造方法
DE112017007430T5 (de) * 2017-04-12 2020-01-16 Mitsubishi Electric Corporation Halbleitermodul, Verfahren zur Herstellung eines Halbleitermoduls und Leistungswandlergerät
EP4415038A1 (de) * 2023-02-08 2024-08-14 Siemens Aktiengesellschaft Schaltungsanordnung
JP2024117924A (ja) * 2023-02-20 2024-08-30 富士通株式会社 半導体装置及び実装方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05304351A (ja) * 1992-04-28 1993-11-16 Toshiba Corp 半導体装置の実装方法
JPH08279533A (ja) * 1995-04-10 1996-10-22 Shinko Electric Ind Co Ltd 半導体装置及び半導体素子搭載用フィルム
JPH0964099A (ja) * 1995-08-23 1997-03-07 Shinko Electric Ind Co Ltd 半導体装置及びその実装構造
JPH1050926A (ja) * 1996-07-31 1998-02-20 Taiyo Yuden Co Ltd ハイブリッドモジュール
JPH11220225A (ja) * 1998-01-30 1999-08-10 Taiyo Yuden Co Ltd ハイブリッドモジュール
JPH11238828A (ja) * 1998-02-20 1999-08-31 Toshiba Corp Bga型パッケージの半導体装置およびその製造方法、実装装置
JP2000208677A (ja) * 1999-01-14 2000-07-28 Mitsui High Tec Inc 半導体装置および半導体装置の実装構造

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05304351A (ja) * 1992-04-28 1993-11-16 Toshiba Corp 半導体装置の実装方法
JPH08279533A (ja) * 1995-04-10 1996-10-22 Shinko Electric Ind Co Ltd 半導体装置及び半導体素子搭載用フィルム
JPH0964099A (ja) * 1995-08-23 1997-03-07 Shinko Electric Ind Co Ltd 半導体装置及びその実装構造
JPH1050926A (ja) * 1996-07-31 1998-02-20 Taiyo Yuden Co Ltd ハイブリッドモジュール
JPH11220225A (ja) * 1998-01-30 1999-08-10 Taiyo Yuden Co Ltd ハイブリッドモジュール
JPH11238828A (ja) * 1998-02-20 1999-08-31 Toshiba Corp Bga型パッケージの半導体装置およびその製造方法、実装装置
JP2000208677A (ja) * 1999-01-14 2000-07-28 Mitsui High Tec Inc 半導体装置および半導体装置の実装構造

Also Published As

Publication number Publication date
JP2002141433A (ja) 2002-05-17

Similar Documents

Publication Publication Date Title
US5291064A (en) Package structure for semiconductor device having a flexible wiring circuit member spaced from the package casing
US5594234A (en) Downset exposed die mount pad leadframe and package
US6265771B1 (en) Dual chip with heat sink
EP0488641A1 (en) Package for a semiconductor element or semiconductor elements
KR100632459B1 (ko) 열방출형 반도체 패키지 및 그 제조방법
JPH0964099A (ja) 半導体装置及びその実装構造
US20180233424A1 (en) Semiconductor package device
TW200307332A (en) Low voltage drop and high thermal performance ball grid array package
US5525835A (en) Semiconductor chip module having an electrically insulative thermally conductive thermal dissipator directly in contact with the semiconductor element
JP2019071412A (ja) チップパッケージ
KR102490612B1 (ko) 전력용 반도체 모듈
JP4544724B2 (ja) 半導体装置
US20070120236A1 (en) Semiconductor device
JP3253154B2 (ja) 半導体装置用パッケージ及び半導体装置
JP4349728B2 (ja) 半導体装置
JP4360577B2 (ja) 半導体装置
JPH08264688A (ja) 半導体用セラミックパッケージ
JP2004048084A (ja) 半導体パワーモジュール
KR102272112B1 (ko) 반도체 패키지
JP2907187B2 (ja) ベアチップ実装方法および半導体集積回路装置
JP6887476B2 (ja) 半導体パワーモジュール
JPH0574985A (ja) 半導体素子の実装構造
JP3127149B2 (ja) 半導体装置
JP3238906B2 (ja) 半導体装置
JP2954206B1 (ja) 半導体装置のフリップチップ実装基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100601

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100629

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees