JP4349728B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4349728B2 JP4349728B2 JP2000227826A JP2000227826A JP4349728B2 JP 4349728 B2 JP4349728 B2 JP 4349728B2 JP 2000227826 A JP2000227826 A JP 2000227826A JP 2000227826 A JP2000227826 A JP 2000227826A JP 4349728 B2 JP4349728 B2 JP 4349728B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- wiring board
- heat
- semiconductor device
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、各種の電子機器・電子装置等の電子回路モジュール等として使用される、半導体素子を配線基板に搭載実装して構成された半導体装置に関し、特に、半導体素子による発熱に対する放熱性を改善した半導体装置に関するものである。
【０００２】
【従来の技術】
近年、各種の電子機器や電子装置に対する小型化・薄型化・高機能化・低コスト化等の要求はますます強まっており、それらの要求に応えるために、これら電子機器や電子装置等における電子回路モジュール等に用いられる半導体装置に対しても同様に小型化・薄型化・高機能化・低コスト化の検討が急速に押し進められている。このような半導体装置を搭載するための基板となる配線基板を構成する材料には、例えば以下の様なものが挙げられる。
【０００３】
アルミナセラミックス等を主成分とするセラミック材料は、1400〜1650℃程度の高温で焼成しなければならず、回路配線を形成するための導体材料には高融点金属であるタングステン（Ｗ）やモリブデン（Ｍｏ）等の高比抵抗金属材料を用いる必要がある。そのため、高速信号処理を行なう電子回路には適用が困難であるという問題点がある。
【０００４】
これに対し、セラミック材料の中でも窒化アルミニウム等の高熱伝導材料を用いた配線基板は、良好な放熱性を必要とする半導体素子搭載用基板としては有用であるが、一般的な民生分野に利用するには高価であり、低コスト化が困難であるという問題点がある。
【０００５】
また、有機絶縁材料を主成分とするガラスエポキシ基板では、安価であるが、搭載実装される半導体素子からの発熱に対する放熱性に劣るという問題点がある。
【０００６】
これらに対して、低温焼成可能なガラスセラミック基板は、セラミック材料ニ比べて低温で、さらに短時間で焼成可能であり、低コストな配線基板が実現できるという利点がある。また、導体材料には低融点金属材料である金（Ａｕ）・銀（Ａｇ）・銅（Ｃｕ）等の低比抵抗金属材料が使用可能であり、電子回路における高速信号処理に有利であるという特長もある。
【０００７】
これらの材料で構成される配線基板は、それぞれ用途によって使い分けられているが、近年の高機能化により必要不可欠な技術となっている半導体素子を直接搭載することで小型化を達成するのに際しては、いずれの基板においても、半導体素子の小型化・高密度化・高電力化に伴う半導体素子の発熱を如何に効率よく放熱させて半導体素子の熱的破壊や特性劣化を防止するかが、半導体素子の信頼性を確保するための重要な課題となっている。
【０００８】
この放熱対策としては、例えば、高熱伝導率材料からなる基板に直接半導体素子を実装する手法や、半導体素子直下の基板に多数のサーマルビアホールと呼ばれる放熱部材を形成する手法等が挙げられる。
【０００９】
また、発熱に対する半導体素子の信頼性を確保するためにはより良好な放熱性が必要とされる一方で、さらに小型化と低コスト化を達成するために、半導体素子の実装技術として従来のワイヤボンディングに代わって半導体素子を導体バンプを用いて配線基板に搭載実装するフェースダウン実装技術が採用されるようになっている。この場合、半導体素子の発熱を有効に放散させることが困難となる傾向があることから、さらに半導体素子の熱放散性を高めた半導体装置の実現に対する要求が強まっている。
【００１０】
そのようなフェースダウン実装技術を用いた半導体装置の例として、例えば特開平４−346250号には、配線基板に設けたキャビティ内に半導体素子をフェースダウンで導体バンプを介して配線基板に搭載し、熱伝導率の高い樹脂で半導体素子裏面およびキャビティ内壁を封止することにより配線基板全体に放熱させることが提案されている。さらに、放熱フィンを上部に取り付けることで半導体素子の放熱性を高めている。
【００１１】
【発明が解決しようとする課題】
しかしながら、特開平４−346250号に提案された上記のような構成においては、半導体素子の発熱を熱伝導率の高い樹脂を介して配線基板全体に伝達させ、また放熱フィンを上部に取り付ける構成となっているが、この熱伝導率の高い樹脂では、金属放熱部材に比べ十分な放熱効果を得ることが困難であるという問題点があった。
【００１２】
また、半導体素子の発熱の大部分は半導体素子表面近傍のチャネル部で発生するため、チャネル部側の表面を配線基板に対向させるフェースダウン実装では半導体素子を構成する半導体基板を介して裏面から放熱させることとなり、結果的に放熱効率が悪くなってしまうという問題点があった。
【００１３】
さらに、配線基板全体へ放熱させることは、配線基板の放熱容量が小型化に伴い小さくなるために、逆に熱を配線基板との間に閉じ込めてしまうことになり、良好な放熱効果を得ることが困難であるという問題点をもたらすこととなった。
【００１４】
さらには、配線基板自身が高温にさらされ、これに他の電子部品等が搭載された場合等は、それら電子部品の電気特性の劣化を招いたり、接続信頼性に悪影響を及ぼすこととなるという問題点があった。
【００１５】
さらに、放熱フィンを取り付ける場合には、それにより半導体装置そのものが大型化してしまい、半導体装置の重要な要求特性である低背化・小型化を満足することができなくなってしまうという問題点もあった。
【００１６】
本発明は上記従来技術における問題点に鑑みてなされたものであり、その目的は、半導体素子による発熱を良好に放散させ、半導体素子の発熱により半導体素子自身の信頼性や電気特性を劣化させることがなく、高信頼性・高性能であり、さらに低背で小型な半導体装置を提供することにある。
【００１７】
【課題を解決するための手段】
本発明の半導体装置は、配線基板上に半導体素子を互いの表面の電極同士を対向させ導体バンプにより接合して搭載実装するとともに、これら配線基板および半導体素子間に、前記配線基板、前記半導体素子および前記導体バンプの各表面を覆う絶縁性樹脂被膜と、この絶縁性樹脂被膜で囲まれた空間に充填した金属粉末とを介在させていることを特徴とする
【００１８】
【発明の実施の形態】
本発明の半導体装置によれば、配線基板上に半導体素子を互いの表面の電極同士を対向させ導体バンプにより接合して搭載実装するとともに、これら配線基板および半導体素子間に、配線基板、半導体素子および導体バンプの各表面を覆う絶縁性樹脂被膜と、この絶縁性樹脂被膜で囲まれた空間に充填した金属粉末とを介在させていることから、この金属粉末を介して半導体素子の発熱を効率よく配線基板へと伝えて放散させることができ、従来のように熱伝導率の高い樹脂を介して放熱させる場合と比較して良好に放熱させることができる。その結果、発熱による半導体素子の温度上昇をジャンクション破壊温度以下に抑えることができ、半導体素子の発熱による半導体素子自身の信頼性や電気特性を劣化させることがなく、高信頼性・高性能な半導体装置となる。
【００１９】
なお、導体バンプを介して配線基板に搭載された半導体素子の裏面に金属放熱板等の高熱伝導放熱部材を取着することにより、さらに良好に熱を搭載基板である配線基板へと伝送し放散させることができる。
【００２０】
以下、本発明の半導体装置について図面に基づいて具体例を中心に詳細に説明する。図１は本発明の半導体装置の実施の形態の一例を示す断面図であり、同図では本発明の半導体装置１をマザーボード等の外部電気回路基板７に搭載した状態を示している。
【００２１】
図１において、半導体装置１を構成する基盤となる配線基板２はその一方の主面に半導体素子４が搭載される凹部２ａを有しており、半導体素子４の表面の電極（図示せず）は導体バンプ３を介して配線基板２の対向する表面に形成された電極（図示せず）に接合され電気的に接続される。
【００２２】
ここで導体バンプ３には金や半田あるいは熱硬化型Ａｇペースト等を用いることができる。例えば金を用いる場合には、超音波熱圧着法により配線基板２の電極と半導体素子４の電極とを接合して電気的に接続させることが可能となる。
【００２３】
このように配線基板２上に半導体素子４が導体バンプ３を介して搭載実装されていることから、配線基板２と半導体素子４との対向する表面間には所定の空間が形成されている。この空間に対し、本発明の半導体装置１においては、まず半導体素子４が搭載された後に、電気配線および電極部、接続部や半導体素子４の素子面等を完全に絶縁保護する目的で絶縁性樹脂ペーストを注入充填し、さらに吸引機により余分な絶縁性樹脂ペーストを吸引することにより絶縁性樹脂ペーストの被膜を形成した後に熱硬化させて、配線基板２および半導体素子４間の配線基板２、半導体素子４および導体バンプ３の各表面を覆うように絶縁性樹脂被膜５を形成している。
【００２４】
ここで、絶縁性樹脂被膜５を形成するための絶縁性樹脂ペーストには、例えばエポキシ樹脂やシリコーン樹脂等の熱を加えることにより硬化するものを用いることができる。このとき、必要に応じて繰り返し絶縁性樹脂被膜５を複数回形成することで絶縁性を向上させるようにしてもよい。
【００２５】
また、工程を簡素化するために、図１中に点線で示すように、配線基板２の半導体素子４搭載用の凹部２ａに貫通孔２ｂを形成しておき、絶縁性樹脂ペーストを注入しながら貫通孔２ｂより余分な絶縁性樹脂ペーストを吸引するようにしてもよい。この貫通孔２ｂは絶縁性樹脂ペーストの注入孔として用いることも可能である。
【００２６】
次に、配線基板２の半導体素子４と対向している表面、ここでは半導体素子４搭載用の凹部２ａの内壁、およびその表面に形成された電気配線および電極、ならびに半導体素子４の素子面および電極、さらに導体バンプ３の各表面に絶縁性樹脂被膜５を形成した後に、この絶縁性樹脂被膜５で囲まれた空間に、金属粉末６、例えば金属フィラーを主成分とする導電性ペースト等を充填する。この金属粉末６には、熱伝導率の高い金属、具体的にはＡｕ・Ａｇ・Ｃｕ・Ａｌ等の単体やそれらの合金・金属炭化物・金属窒化物等の粉末を用いる。その形状は、粉末同士の接触面積を大きくとれる鱗片状粉末や多面体状粉末等の形状が好ましい。また、金属粉末６としてはこれらの金属粉末を含む導電性ペーストを用いることもでき、このようなペーストを用いれば、ディスペンサ等を利用して絶縁性樹脂被膜５で囲まれた空間に充填する作業が容易となる。
【００２７】
金属粉末６として用いる導電性ペーストは、通常は熱硬化可能な樹脂成分と金属フィラーとから成り、樹脂成分としては例えばエポキシ系熱硬化性樹脂もポリイミド系熱可塑性樹脂・ビスマレイド系熱硬化性樹脂等を用いることができる。また、金属フィラーとしては例えばＡｇあるいはＡｇを主成分とする合金から成る鱗片状粉末や多面体状粉末等、粉末同士の接触面積を大きくとれる形状のものを用いることが好ましい。なお、金属フィラーの配合比率は80％以上程度のものが好ましく、80％を大きく下回ると金属フィラー同士の接触面積が樹脂成分によって阻害されて減少するため、半導体素子４の発熱を放散させるための伝熱部材としての十分な機能が得られなくなる傾向がある。
【００２８】
このように、本発明の半導体装置１においては、配線基板２上に半導体素子４を互いの表面の電極同士を対向させ導体バンプ３により接合して搭載実装するとともに、これら配線基板２および半導体素子４間に、配線基板２、半導体素子４および導体バンプ３の各表面を覆う絶縁性樹脂被膜５と、この絶縁性樹脂被膜５で囲まれた空間に充填した金属粉末６とを介在させていることから、この金属粉末６を介して半導体素子４の発熱を効率よく配線基板２へ、さらに配線基板２および導体バンプ９を介して外部電気回路基板７等の配線基板へと伝えて良好に放散させることができる。その結果、小型化した半導体装置１においても発熱による半導体素子４の温度上昇をジャンクション破壊温度以下に抑えることができ、半導体素子４の発熱による半導体素子４自身の信頼性や電気特性を劣化させることがなく、高信頼性・高性能な半導体装置１となる。
【００２９】
なお、半導体素子４の露出面、図１における下側の表面に金属裏面電極（図示せず）を形成し、この金属裏面電極と対向する外部電気回路基板７表面に形成された電極部（図示せず）とを半田等の金属ロウ材８を用いて接合することにより、半導体素子４により発生した熱を金属粉末６を介して配線基板２への放熱とともに、半導体素子４自身を介しても外部電気回路基板７へと効率よく放熱させることが可能となる。
【００３０】
次に、本発明の半導体装置の実施の形態の他の例を図１と同様の断面図で図２に示す。図２においても、半導体装置11はマザーボード等の外部電気回路基板17に搭載されている。
【００３１】
図２において、半導体装置11を構成する基盤となる配線基板12は半導体素子14を搭載実装するための凹部12ａを有しており、半導体素子14の表面の電極（図示せず）は導体バンプ13を介して配線基板12の凹部12ａ表面に形成された電極（図示せず）に接合され電気的に接続される。
【００３２】
そして、図１に示した例と同様に、配線基板12および半導体素子14間の空間に、配線基板12、半導体素子14および導体バンプ13の各表面を覆うように絶縁性樹脂被膜15が形成され、この絶縁性樹脂被膜15で囲まれた空間に金属粉末16が充填されている。なお、12ｂは図１における２ｂと同様の貫通孔である。
【００３３】
この例では配線基板12の凹部12ａの開口に対して半導体素子14を覆うようにして金属放熱部材（蓋体）10が接合されており、この金属放熱部材10により凹部12ａ内に半導体素子14を気密封止して収容している。この場合、半導体素子14の裏面（図２中における下側の表面）を絶縁性とし、この半導体素子14の裏面と金属放熱部材10との間にも金属粉末16を介在させることにより、半導体素子14の発熱を金属放熱部材10からも良好に放散させることができるものとなる。これにより、半導体素子14による発熱は、熱伝導率の高い金属放熱部材10およびこれと外部電気回路基板17とを接合する金属ロウ材18を介して外部電気回路基板17へと伝えられるため、半導体素子14自身の信頼性や電気特性を劣化させることがなく、また配線基板12自身が高温にさらされて他の電子部品等が搭載された場合等にそれらの電気特性や接続信頼性に悪影響を及ぼすこともないので、高信頼性で小型な半導体装置11を得ることが可能となる。また、金属放熱部材１０により半導体素子14の気密封止を行なうことができ、信頼性の向上を図ることも可能となる。
【００３４】
このような本発明の半導体装置11によれば、配線基板12上に半導体素子14を互いの表面の電極同士を対向させ導体バンプ13により接合して搭載実装するとともに、これら配線基板12および半導体素子14間に、配線基板12、半導体素子14および導体バンプ13の各表面を覆う絶縁性樹脂被膜15と、この絶縁性樹脂被膜15で囲まれた空間に充填した金属粉末16とを介在させていることから、この金属粉末16を介して半導体素子14の発熱を効率よく配線基板12へ、さらに配線基板12および導体バンプ19を介して外部電気回路基板17等の配線基板へと伝えて良好に放散させることができる。また、半導体素子14の発熱を金属放熱部材10を介しても外部電気回路基板17へ効率よく伝えて放散させることができる。その結果、小型化した半導体装置11においても発熱による半導体素子14の温度上昇をジャンクション破壊温度以下に抑えることができ、半導体素子14の発熱による半導体素子14自身の信頼性や電気特性を劣化させることがなく、高信頼性・高性能な半導体装置11となる。
【００３５】
なお、以上はあくまで本発明の実施の形態の例示であって、本発明はこれらに限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更や改良を加えることは何ら差し支えない。例えば、以上の例ではいずれも配線基板に設けた凹部内に半導体素子を搭載実装し、この半導体素子が下側に位置するようにして外部電気回路基板に搭載した例を示したが、平板状の配線基板の上面に半導体素子を導体バンプを介していわゆるフェースダウンで搭載実装して、この配線基板および半導体素子間の各表面に絶縁性樹脂被膜を形成しそれで囲まれた空間に金属粉末を充填して半導体装置を構成し、この半導体装置を外部電気回路基板上に載置して搭載実装してもよい。
【００３６】
【発明の効果】
以上のように、本発明の半導体装置によれば、配線基板上に半導体素子を互いの表面の電極同士を対向させ導体バンプにより接合して搭載実装するとともに、これら配線基板および半導体素子間に、配線基板、半導体素子および導体バンプの各表面を覆う絶縁性樹脂被膜と、この絶縁性樹脂被膜で囲まれた空間に充填した金属粉末とを介在させていることから、この金属粉末を介して半導体素子の発熱を効率よく配線基板へと伝えて良好に放熱させることができる。その結果、発熱による半導体素子の温度上昇をジャンクション破壊温度以下に抑えることができ、半導体素子の発熱による半導体素子自身の信頼性や電気特性を劣化させることがなく、高信頼性・高性能な半導体装置となる。
【００３７】
そして、半導体素子の裏面あるいは半導体素子の裏面に取着された金属放熱部材をこの半導体装置が搭載されるマザーボード等の外部電気回路基板へ半田等の良熱伝導性の金属ロウ材等を用いて取着することにより、半導体素子の発熱をさらに良好に放熱させることができる。また、従来の半導体装置のような放熱フィンを不要とすることができるため低背化も可能となる。
【００３８】
以上により、本発明によれば、半導体素子による発熱を良好に放散させ、半導体素子の発熱により半導体素子自身の信頼性や電気特性を劣化させることがなく、高信頼性・高性能であり、さらに低背で小型な半導体装置を提供することができた。
【図面の簡単な説明】
【図１】本発明の半導体装置の実施の形態の一例を示す断面図である。
【図２】本発明の半導体装置の実施の形態の他の例を示す断面図である。
【符号の説明】
１、11・・・半導体装置
２、12・・・配線基板
３、13・・・導体バンプ
４、14・・・半導体素子
５、15・・・絶縁性樹脂被膜
６、16・・・金属粉末
【発明の属する技術分野】
本発明は、各種の電子機器・電子装置等の電子回路モジュール等として使用される、半導体素子を配線基板に搭載実装して構成された半導体装置に関し、特に、半導体素子による発熱に対する放熱性を改善した半導体装置に関するものである。
【０００２】
【従来の技術】
近年、各種の電子機器や電子装置に対する小型化・薄型化・高機能化・低コスト化等の要求はますます強まっており、それらの要求に応えるために、これら電子機器や電子装置等における電子回路モジュール等に用いられる半導体装置に対しても同様に小型化・薄型化・高機能化・低コスト化の検討が急速に押し進められている。このような半導体装置を搭載するための基板となる配線基板を構成する材料には、例えば以下の様なものが挙げられる。
【０００３】
アルミナセラミックス等を主成分とするセラミック材料は、1400〜1650℃程度の高温で焼成しなければならず、回路配線を形成するための導体材料には高融点金属であるタングステン（Ｗ）やモリブデン（Ｍｏ）等の高比抵抗金属材料を用いる必要がある。そのため、高速信号処理を行なう電子回路には適用が困難であるという問題点がある。
【０００４】
これに対し、セラミック材料の中でも窒化アルミニウム等の高熱伝導材料を用いた配線基板は、良好な放熱性を必要とする半導体素子搭載用基板としては有用であるが、一般的な民生分野に利用するには高価であり、低コスト化が困難であるという問題点がある。
【０００５】
また、有機絶縁材料を主成分とするガラスエポキシ基板では、安価であるが、搭載実装される半導体素子からの発熱に対する放熱性に劣るという問題点がある。
【０００６】
これらに対して、低温焼成可能なガラスセラミック基板は、セラミック材料ニ比べて低温で、さらに短時間で焼成可能であり、低コストな配線基板が実現できるという利点がある。また、導体材料には低融点金属材料である金（Ａｕ）・銀（Ａｇ）・銅（Ｃｕ）等の低比抵抗金属材料が使用可能であり、電子回路における高速信号処理に有利であるという特長もある。
【０００７】
これらの材料で構成される配線基板は、それぞれ用途によって使い分けられているが、近年の高機能化により必要不可欠な技術となっている半導体素子を直接搭載することで小型化を達成するのに際しては、いずれの基板においても、半導体素子の小型化・高密度化・高電力化に伴う半導体素子の発熱を如何に効率よく放熱させて半導体素子の熱的破壊や特性劣化を防止するかが、半導体素子の信頼性を確保するための重要な課題となっている。
【０００８】
この放熱対策としては、例えば、高熱伝導率材料からなる基板に直接半導体素子を実装する手法や、半導体素子直下の基板に多数のサーマルビアホールと呼ばれる放熱部材を形成する手法等が挙げられる。
【０００９】
また、発熱に対する半導体素子の信頼性を確保するためにはより良好な放熱性が必要とされる一方で、さらに小型化と低コスト化を達成するために、半導体素子の実装技術として従来のワイヤボンディングに代わって半導体素子を導体バンプを用いて配線基板に搭載実装するフェースダウン実装技術が採用されるようになっている。この場合、半導体素子の発熱を有効に放散させることが困難となる傾向があることから、さらに半導体素子の熱放散性を高めた半導体装置の実現に対する要求が強まっている。
【００１０】
そのようなフェースダウン実装技術を用いた半導体装置の例として、例えば特開平４−346250号には、配線基板に設けたキャビティ内に半導体素子をフェースダウンで導体バンプを介して配線基板に搭載し、熱伝導率の高い樹脂で半導体素子裏面およびキャビティ内壁を封止することにより配線基板全体に放熱させることが提案されている。さらに、放熱フィンを上部に取り付けることで半導体素子の放熱性を高めている。
【００１１】
【発明が解決しようとする課題】
しかしながら、特開平４−346250号に提案された上記のような構成においては、半導体素子の発熱を熱伝導率の高い樹脂を介して配線基板全体に伝達させ、また放熱フィンを上部に取り付ける構成となっているが、この熱伝導率の高い樹脂では、金属放熱部材に比べ十分な放熱効果を得ることが困難であるという問題点があった。
【００１２】
また、半導体素子の発熱の大部分は半導体素子表面近傍のチャネル部で発生するため、チャネル部側の表面を配線基板に対向させるフェースダウン実装では半導体素子を構成する半導体基板を介して裏面から放熱させることとなり、結果的に放熱効率が悪くなってしまうという問題点があった。
【００１３】
さらに、配線基板全体へ放熱させることは、配線基板の放熱容量が小型化に伴い小さくなるために、逆に熱を配線基板との間に閉じ込めてしまうことになり、良好な放熱効果を得ることが困難であるという問題点をもたらすこととなった。
【００１４】
さらには、配線基板自身が高温にさらされ、これに他の電子部品等が搭載された場合等は、それら電子部品の電気特性の劣化を招いたり、接続信頼性に悪影響を及ぼすこととなるという問題点があった。
【００１５】
さらに、放熱フィンを取り付ける場合には、それにより半導体装置そのものが大型化してしまい、半導体装置の重要な要求特性である低背化・小型化を満足することができなくなってしまうという問題点もあった。
【００１６】
本発明は上記従来技術における問題点に鑑みてなされたものであり、その目的は、半導体素子による発熱を良好に放散させ、半導体素子の発熱により半導体素子自身の信頼性や電気特性を劣化させることがなく、高信頼性・高性能であり、さらに低背で小型な半導体装置を提供することにある。
【００１７】
【課題を解決するための手段】
本発明の半導体装置は、配線基板上に半導体素子を互いの表面の電極同士を対向させ導体バンプにより接合して搭載実装するとともに、これら配線基板および半導体素子間に、前記配線基板、前記半導体素子および前記導体バンプの各表面を覆う絶縁性樹脂被膜と、この絶縁性樹脂被膜で囲まれた空間に充填した金属粉末とを介在させていることを特徴とする
【００１８】
【発明の実施の形態】
本発明の半導体装置によれば、配線基板上に半導体素子を互いの表面の電極同士を対向させ導体バンプにより接合して搭載実装するとともに、これら配線基板および半導体素子間に、配線基板、半導体素子および導体バンプの各表面を覆う絶縁性樹脂被膜と、この絶縁性樹脂被膜で囲まれた空間に充填した金属粉末とを介在させていることから、この金属粉末を介して半導体素子の発熱を効率よく配線基板へと伝えて放散させることができ、従来のように熱伝導率の高い樹脂を介して放熱させる場合と比較して良好に放熱させることができる。その結果、発熱による半導体素子の温度上昇をジャンクション破壊温度以下に抑えることができ、半導体素子の発熱による半導体素子自身の信頼性や電気特性を劣化させることがなく、高信頼性・高性能な半導体装置となる。
【００１９】
なお、導体バンプを介して配線基板に搭載された半導体素子の裏面に金属放熱板等の高熱伝導放熱部材を取着することにより、さらに良好に熱を搭載基板である配線基板へと伝送し放散させることができる。
【００２０】
以下、本発明の半導体装置について図面に基づいて具体例を中心に詳細に説明する。図１は本発明の半導体装置の実施の形態の一例を示す断面図であり、同図では本発明の半導体装置１をマザーボード等の外部電気回路基板７に搭載した状態を示している。
【００２１】
図１において、半導体装置１を構成する基盤となる配線基板２はその一方の主面に半導体素子４が搭載される凹部２ａを有しており、半導体素子４の表面の電極（図示せず）は導体バンプ３を介して配線基板２の対向する表面に形成された電極（図示せず）に接合され電気的に接続される。
【００２２】
ここで導体バンプ３には金や半田あるいは熱硬化型Ａｇペースト等を用いることができる。例えば金を用いる場合には、超音波熱圧着法により配線基板２の電極と半導体素子４の電極とを接合して電気的に接続させることが可能となる。
【００２３】
このように配線基板２上に半導体素子４が導体バンプ３を介して搭載実装されていることから、配線基板２と半導体素子４との対向する表面間には所定の空間が形成されている。この空間に対し、本発明の半導体装置１においては、まず半導体素子４が搭載された後に、電気配線および電極部、接続部や半導体素子４の素子面等を完全に絶縁保護する目的で絶縁性樹脂ペーストを注入充填し、さらに吸引機により余分な絶縁性樹脂ペーストを吸引することにより絶縁性樹脂ペーストの被膜を形成した後に熱硬化させて、配線基板２および半導体素子４間の配線基板２、半導体素子４および導体バンプ３の各表面を覆うように絶縁性樹脂被膜５を形成している。
【００２４】
ここで、絶縁性樹脂被膜５を形成するための絶縁性樹脂ペーストには、例えばエポキシ樹脂やシリコーン樹脂等の熱を加えることにより硬化するものを用いることができる。このとき、必要に応じて繰り返し絶縁性樹脂被膜５を複数回形成することで絶縁性を向上させるようにしてもよい。
【００２５】
また、工程を簡素化するために、図１中に点線で示すように、配線基板２の半導体素子４搭載用の凹部２ａに貫通孔２ｂを形成しておき、絶縁性樹脂ペーストを注入しながら貫通孔２ｂより余分な絶縁性樹脂ペーストを吸引するようにしてもよい。この貫通孔２ｂは絶縁性樹脂ペーストの注入孔として用いることも可能である。
【００２６】
次に、配線基板２の半導体素子４と対向している表面、ここでは半導体素子４搭載用の凹部２ａの内壁、およびその表面に形成された電気配線および電極、ならびに半導体素子４の素子面および電極、さらに導体バンプ３の各表面に絶縁性樹脂被膜５を形成した後に、この絶縁性樹脂被膜５で囲まれた空間に、金属粉末６、例えば金属フィラーを主成分とする導電性ペースト等を充填する。この金属粉末６には、熱伝導率の高い金属、具体的にはＡｕ・Ａｇ・Ｃｕ・Ａｌ等の単体やそれらの合金・金属炭化物・金属窒化物等の粉末を用いる。その形状は、粉末同士の接触面積を大きくとれる鱗片状粉末や多面体状粉末等の形状が好ましい。また、金属粉末６としてはこれらの金属粉末を含む導電性ペーストを用いることもでき、このようなペーストを用いれば、ディスペンサ等を利用して絶縁性樹脂被膜５で囲まれた空間に充填する作業が容易となる。
【００２７】
金属粉末６として用いる導電性ペーストは、通常は熱硬化可能な樹脂成分と金属フィラーとから成り、樹脂成分としては例えばエポキシ系熱硬化性樹脂もポリイミド系熱可塑性樹脂・ビスマレイド系熱硬化性樹脂等を用いることができる。また、金属フィラーとしては例えばＡｇあるいはＡｇを主成分とする合金から成る鱗片状粉末や多面体状粉末等、粉末同士の接触面積を大きくとれる形状のものを用いることが好ましい。なお、金属フィラーの配合比率は80％以上程度のものが好ましく、80％を大きく下回ると金属フィラー同士の接触面積が樹脂成分によって阻害されて減少するため、半導体素子４の発熱を放散させるための伝熱部材としての十分な機能が得られなくなる傾向がある。
【００２８】
このように、本発明の半導体装置１においては、配線基板２上に半導体素子４を互いの表面の電極同士を対向させ導体バンプ３により接合して搭載実装するとともに、これら配線基板２および半導体素子４間に、配線基板２、半導体素子４および導体バンプ３の各表面を覆う絶縁性樹脂被膜５と、この絶縁性樹脂被膜５で囲まれた空間に充填した金属粉末６とを介在させていることから、この金属粉末６を介して半導体素子４の発熱を効率よく配線基板２へ、さらに配線基板２および導体バンプ９を介して外部電気回路基板７等の配線基板へと伝えて良好に放散させることができる。その結果、小型化した半導体装置１においても発熱による半導体素子４の温度上昇をジャンクション破壊温度以下に抑えることができ、半導体素子４の発熱による半導体素子４自身の信頼性や電気特性を劣化させることがなく、高信頼性・高性能な半導体装置１となる。
【００２９】
なお、半導体素子４の露出面、図１における下側の表面に金属裏面電極（図示せず）を形成し、この金属裏面電極と対向する外部電気回路基板７表面に形成された電極部（図示せず）とを半田等の金属ロウ材８を用いて接合することにより、半導体素子４により発生した熱を金属粉末６を介して配線基板２への放熱とともに、半導体素子４自身を介しても外部電気回路基板７へと効率よく放熱させることが可能となる。
【００３０】
次に、本発明の半導体装置の実施の形態の他の例を図１と同様の断面図で図２に示す。図２においても、半導体装置11はマザーボード等の外部電気回路基板17に搭載されている。
【００３１】
図２において、半導体装置11を構成する基盤となる配線基板12は半導体素子14を搭載実装するための凹部12ａを有しており、半導体素子14の表面の電極（図示せず）は導体バンプ13を介して配線基板12の凹部12ａ表面に形成された電極（図示せず）に接合され電気的に接続される。
【００３２】
そして、図１に示した例と同様に、配線基板12および半導体素子14間の空間に、配線基板12、半導体素子14および導体バンプ13の各表面を覆うように絶縁性樹脂被膜15が形成され、この絶縁性樹脂被膜15で囲まれた空間に金属粉末16が充填されている。なお、12ｂは図１における２ｂと同様の貫通孔である。
【００３３】
この例では配線基板12の凹部12ａの開口に対して半導体素子14を覆うようにして金属放熱部材（蓋体）10が接合されており、この金属放熱部材10により凹部12ａ内に半導体素子14を気密封止して収容している。この場合、半導体素子14の裏面（図２中における下側の表面）を絶縁性とし、この半導体素子14の裏面と金属放熱部材10との間にも金属粉末16を介在させることにより、半導体素子14の発熱を金属放熱部材10からも良好に放散させることができるものとなる。これにより、半導体素子14による発熱は、熱伝導率の高い金属放熱部材10およびこれと外部電気回路基板17とを接合する金属ロウ材18を介して外部電気回路基板17へと伝えられるため、半導体素子14自身の信頼性や電気特性を劣化させることがなく、また配線基板12自身が高温にさらされて他の電子部品等が搭載された場合等にそれらの電気特性や接続信頼性に悪影響を及ぼすこともないので、高信頼性で小型な半導体装置11を得ることが可能となる。また、金属放熱部材１０により半導体素子14の気密封止を行なうことができ、信頼性の向上を図ることも可能となる。
【００３４】
このような本発明の半導体装置11によれば、配線基板12上に半導体素子14を互いの表面の電極同士を対向させ導体バンプ13により接合して搭載実装するとともに、これら配線基板12および半導体素子14間に、配線基板12、半導体素子14および導体バンプ13の各表面を覆う絶縁性樹脂被膜15と、この絶縁性樹脂被膜15で囲まれた空間に充填した金属粉末16とを介在させていることから、この金属粉末16を介して半導体素子14の発熱を効率よく配線基板12へ、さらに配線基板12および導体バンプ19を介して外部電気回路基板17等の配線基板へと伝えて良好に放散させることができる。また、半導体素子14の発熱を金属放熱部材10を介しても外部電気回路基板17へ効率よく伝えて放散させることができる。その結果、小型化した半導体装置11においても発熱による半導体素子14の温度上昇をジャンクション破壊温度以下に抑えることができ、半導体素子14の発熱による半導体素子14自身の信頼性や電気特性を劣化させることがなく、高信頼性・高性能な半導体装置11となる。
【００３５】
なお、以上はあくまで本発明の実施の形態の例示であって、本発明はこれらに限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更や改良を加えることは何ら差し支えない。例えば、以上の例ではいずれも配線基板に設けた凹部内に半導体素子を搭載実装し、この半導体素子が下側に位置するようにして外部電気回路基板に搭載した例を示したが、平板状の配線基板の上面に半導体素子を導体バンプを介していわゆるフェースダウンで搭載実装して、この配線基板および半導体素子間の各表面に絶縁性樹脂被膜を形成しそれで囲まれた空間に金属粉末を充填して半導体装置を構成し、この半導体装置を外部電気回路基板上に載置して搭載実装してもよい。
【００３６】
【発明の効果】
以上のように、本発明の半導体装置によれば、配線基板上に半導体素子を互いの表面の電極同士を対向させ導体バンプにより接合して搭載実装するとともに、これら配線基板および半導体素子間に、配線基板、半導体素子および導体バンプの各表面を覆う絶縁性樹脂被膜と、この絶縁性樹脂被膜で囲まれた空間に充填した金属粉末とを介在させていることから、この金属粉末を介して半導体素子の発熱を効率よく配線基板へと伝えて良好に放熱させることができる。その結果、発熱による半導体素子の温度上昇をジャンクション破壊温度以下に抑えることができ、半導体素子の発熱による半導体素子自身の信頼性や電気特性を劣化させることがなく、高信頼性・高性能な半導体装置となる。
【００３７】
そして、半導体素子の裏面あるいは半導体素子の裏面に取着された金属放熱部材をこの半導体装置が搭載されるマザーボード等の外部電気回路基板へ半田等の良熱伝導性の金属ロウ材等を用いて取着することにより、半導体素子の発熱をさらに良好に放熱させることができる。また、従来の半導体装置のような放熱フィンを不要とすることができるため低背化も可能となる。
【００３８】
以上により、本発明によれば、半導体素子による発熱を良好に放散させ、半導体素子の発熱により半導体素子自身の信頼性や電気特性を劣化させることがなく、高信頼性・高性能であり、さらに低背で小型な半導体装置を提供することができた。
【図面の簡単な説明】
【図１】本発明の半導体装置の実施の形態の一例を示す断面図である。
【図２】本発明の半導体装置の実施の形態の他の例を示す断面図である。
【符号の説明】
１、11・・・半導体装置
２、12・・・配線基板
３、13・・・導体バンプ
４、14・・・半導体素子
５、15・・・絶縁性樹脂被膜
６、16・・・金属粉末
Claims (1)
- 配線基板上に半導体素子を互いの表面の電極同士を対向させ導体バンプにより接合して搭載実装するとともに、これら配線基板および半導体素子間に、前記配線基板、前記半導体素子および前記導体バンプの各表面を覆う絶縁性樹脂被膜と、この絶縁性樹脂被膜で囲まれた空間に充填した金属粉末とを介在させていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000227826A JP4349728B2 (ja) | 2000-07-27 | 2000-07-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000227826A JP4349728B2 (ja) | 2000-07-27 | 2000-07-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002043469A JP2002043469A (ja) | 2002-02-08 |
| JP4349728B2 true JP4349728B2 (ja) | 2009-10-21 |
Family
ID=18721223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000227826A Expired - Fee Related JP4349728B2 (ja) | 2000-07-27 | 2000-07-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4349728B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010161184A (ja) * | 2009-01-08 | 2010-07-22 | Hitachi Ltd | 半導体装置 |
| JP2013138129A (ja) * | 2011-12-28 | 2013-07-11 | Panasonic Corp | 半導体装置およびその製造方法 |
-
2000
- 2000-07-27 JP JP2000227826A patent/JP4349728B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002043469A (ja) | 2002-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100632459B1 (ko) | 열방출형 반도체 패키지 및 그 제조방법 | |
| US8916958B2 (en) | Semiconductor package with multiple chips and substrate in metal cap | |
| EP0488641A1 (en) | Package for a semiconductor element or semiconductor elements | |
| JPH0964099A (ja) | 半導体装置及びその実装構造 | |
| TW200307332A (en) | Low voltage drop and high thermal performance ball grid array package | |
| US20120063107A1 (en) | Semiconductor component and method of manufacture | |
| KR101519062B1 (ko) | 반도체 소자 패키지 | |
| JP2019071412A (ja) | チップパッケージ | |
| CN110914975B (zh) | 功率半导体模块 | |
| KR20150060036A (ko) | 전력 반도체 모듈 및 그 제조 방법 | |
| JP2000294723A (ja) | 積層型半導体装置およびその製造方法 | |
| JP2004071977A (ja) | 半導体装置 | |
| JP4886104B2 (ja) | ボールグリッドアレイを具えるパワー半導体実装パッケージ | |
| US20060220188A1 (en) | Package structure having mixed circuit and composite substrate | |
| JP3685659B2 (ja) | 半導体装置の製造方法 | |
| JP2004303854A (ja) | 半導体装置 | |
| JP4349728B2 (ja) | 半導体装置 | |
| JP4544724B2 (ja) | 半導体装置 | |
| CN117043936A (zh) | 具有一体式散热器的电子封装 | |
| JP2001332664A (ja) | 半導体装置およびその製造方法 | |
| JP4360577B2 (ja) | 半導体装置 | |
| KR20220004252A (ko) | 파워모듈 및 그 제조방법 | |
| KR20220015220A (ko) | 파워모듈 및 그 제조방법 | |
| CN112397472A (zh) | 半导体装置 | |
| JP3660817B2 (ja) | 電子回路モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20070618 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20090608 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090624 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20090721 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |