JP2013138129A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2013138129A
JP2013138129A JP2011288681A JP2011288681A JP2013138129A JP 2013138129 A JP2013138129 A JP 2013138129A JP 2011288681 A JP2011288681 A JP 2011288681A JP 2011288681 A JP2011288681 A JP 2011288681A JP 2013138129 A JP2013138129 A JP 2013138129A
Authority
JP
Japan
Prior art keywords
structure module
cavity
cavity structure
semiconductor device
components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2011288681A
Other languages
English (en)
Other versions
JP2013138129A5 (ja
Inventor
Ryosuke Shiozaki
亮佑 塩崎
Taku Fujita
卓 藤田
Shunsuke Hirano
俊介 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2011288681A priority Critical patent/JP2013138129A/ja
Priority to CN201280026734.6A priority patent/CN103563077A/zh
Priority to PCT/JP2012/008217 priority patent/WO2013099194A1/ja
Priority to US14/122,452 priority patent/US20140183722A1/en
Publication of JP2013138129A publication Critical patent/JP2013138129A/ja
Publication of JP2013138129A5 publication Critical patent/JP2013138129A5/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】キャビティ構造モジュールのキャビティに電子部品を備える半導体装置において、大型化を防ぐことができる半導体装置を提供すること。
【解決手段】キャビティ構造モジュールは、キャビティ側のマザー基板９と対向する一面に、例えば、ＩＣ３、チップ部品６ａ、６ｂの複数の部品を備えている。マザー基板９は、キャビティ構造モジュールと対向する一面のうち、キャビティ構造モジュールの複数の部品が備えられた面において前記複数の部品が備えられていない部分に、チップ部品６ｃ、６ｄを備えている。
【選択図】図３

Description

本発明は、キャビティ構造モジュールのキャビティに電子部品を備える半導体装置およびその製造方法に関する。
従来、キャビティ構造モジュールのキャビティ（凹部）に電子部品を備えた半導体装置が知られている（例えば、特許文献１）。特許文献１では、ベース基板と支持基板とによりキャビティを形成したキャビティ構造モジュールにおいて、ベース基板のキャビティ側に電子部品を搭載する構成が開示されている。
このようなキャビティ構造モジュールのキャビティには、ベース基板に電子部品が搭載された後、キャビティ側にマザー基板が接合されることで、半導体装置が完成する。
国際公開第２００７／１１１２９０号
しかしながら、上述した半導体装置の構成には以下の問題がある。以下、詳細について、図１を参照して説明する。図１は、上述した半導体装置の構成例を示しており、上図が断面図、下図がマザー基板側から見た図である。なお、下図では、縦方向の脚部２ａ、２ｂを図示しており、横方向の脚部の図示は省略している。
図１では、ベース基板１と脚部２ａ、２ｂによりキャビティが形成されたキャビティ構造モジュールにおいて、ベース基板１にＩＣ３およびチップ部品６ａ、６ｂが実装されている。ここで、ＩＣ３とベース基板１との間にはアンダーフィル５が充填されているが、アンダーフィル５はＩＣ３の周囲にはみ出している。
アンダーフィル５がＩＣ３の周囲にはみ出すと、はみ出した部分にはチップ部品を備えることは困難であり、無駄なスペースとなる。これにより、キャビティ構造モジュールが大きくなり、更に、図１ではキャビティ構造モジュールの外側にチップ部品６ｃ、６ｄを配置する必要がある。このため、半導体装置の大型化が問題となる。
本発明の目的は、キャビティ構造モジュールのキャビティに電子部品を備える半導体装置において、大型化を抑制した半導体装置およびその製造方法を提供することである。
本発明の半導体装置は、キャビティを有するキャビティ構造モジュールと、前記キャビティ構造モジュールのキャビティ側と接合するマザー基板と、を備えた半導体装置であって、前記キャビティ構造モジュールは、前記マザー基板と対向する一面に、複数の部品を備え、前記マザー基板は、前記キャビティ構造モジュールと対向する一面のうち、前記キャビティ構造モジュールの前記複数の部品が備えられた面において前記複数の部品が備えられていない部分に、部品を備えた構成を採る。
本発明の半導体装置の製造方法は、キャビティを有するキャビティ構造モジュールと、前記キャビティ構造モジュールのキャビティ側と接合するマザー基板と、を備えた半導体装置の製造方法であって、前記キャビティ構造モジュールのキャビティ側の、前記マザー基板と対向する一面に、複数の部品を実装し、前記マザー基板の、前記キャビティ構造モジュールのキャビティ側と対向する一面のうち、前記キャビティ構造モジュールの前記複数の部品が備えられた面において前記複数の部品が備えられていない部分に、部品を実装し、前記キャビティ構造モジュールのキャビティ側と、前記マザー基板の前記部品が備えられた面とを対向して接合する。
本発明によれば、キャビティ構造モジュール内に電子部品を備える半導体装置において、大型化を防ぐことができる。
従来の半導体装置の構成例を示す側断面図および下方から示した図 本発明の実施の形態１に係る半導体装置の製造方法の過程例を示す図 本発明の実施の形態１に係る半導体装置の構成例を示す側断面図および下方から示した図 本発明の実施の形態２に係るキャビティ構造モジュールの貫通孔の形成例を示す図 本発明の実施の形態２に係るキャビティ構造モジュールの封止樹脂の注入例を示す図 本発明の実施の形態２に係る半導体装置のチップ部品の実装例を示す図
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
（実施の形態１）
まず、本発明の実施の形態１について説明する。図２は、本実施の形態における半導体装置の製造方法の過程の一例を示す図である。なお、以下では、製造方法の実行主体を「「製造者」と記載するが、ここでいう「製造者」は、人間に限らず、例えば、装置を含んでもよい。
まず、製造者は、２つの基板を接合し、両面基板を作成する。図２（ｆ）は両面基板の側面図である。図２（ｆ）では、両面基板は、ベース基板１と基板２とが接合している。図２（ａ）は、両面基板を基板２側から示した図である。図２（ａ）では、両面基板は略正方形である。ベース基板１と基板２の材質としては、例えばガラスエポキシが挙げられる。
次に、製造者は、基板２において、キャビティ（凹部）とする部分をくりぬく。例えば、図２（ｂ）では、基板２において、斜線によって示すくりぬき部分が取り除かれる。次に、図２（ｃ）には、形成された脚部２ａ、２ｂ、２ｃ、２ｄを示す。ベース基板１と脚部２ａ、２ｂ、２ｃ、２ｄとに囲まれた空間がキャビティとなるキャビティ構造モジュールが作成される。図２（ｇ）は、図２（ｃ）に示すＡ−Ａ’間の断面図である（後述する図２（ｈ）、（ｉ）も同様）。なお、図２（ｇ）においては、脚部２ｃ、２ｄの図示を省略している（後述する図２（ｈ）、（ｉ）も同様）。
次に、製造者は、作成したキャビティ構造モジュールのベース基板１に対し、キャビティの外部と内部を繋ぐ貫通孔を複数形成する。例えば、図２（ｄ）では、ベース基板１のキャビティ側の４角には、貫通孔１０ａ、１０ｂ、１０ｃ、１０ｄがそれぞれ形成される。
貫通孔１０ａ、１０ｂ、１０ｃ、１０ｄは、真空引きまたは封止樹脂の注入に利用される。よって、キャビティに隙間なく封止樹脂を充填するためには、図２（ｄ）では、４角に１つずつ貫通孔が形成されることが好ましいが、貫通孔の数又は位置は、これに限定されない。例えば、２つの貫通孔を形成する場合には、ベース基板１のキャビティ側の４角において、対角に形成してもよい。図２（ｄ）では、貫通孔１０ａと貫通孔１０ｄ、または、貫通孔１０ｂと貫通孔１０ｃの組合せによって形成してもよい。
次に、製造者は、キャビティ構造モジュールのベース基板１のキャビティ側の一面（マザー基板９と対向する面）に、各種電子部品を半田付けする。例えば、図２（ｅ）および図２（ｉ）では、ベース基板１のキャビティ側には、ＩＣ３、チップ部品６ａ、６ｂが実装される。チップ部品６ａ、６ｂは、半田７によりベース基板１に実装される。ＩＣ３は、半田ボール４を介してベース基板１に実装され、ＩＣ３とベース基板１との間にはアンダーフィル５が充填される。充填されたアンダーフィル５は、ＩＣ３の周囲にはみ出す。なお、チップ部品は、図２（ｅ）では符号を付していないが、６ａおよび６ｂ以外にも実装される。
次に、製造者は、別途用意したマザー基板の、キャビティ構造モジュールのキャビティ側と接合する面において、電子部品を半田付けする。例えば、図２（ｉ）では、マザー基板９には、チップ部品６ｃ、６ｄが半田７により実装される。
ただし、チップ部品６ｃ、６ｄは、マザー基板９上の任意の位置に実装されるわけではない。すなわち、チップ部品６ｃ、６ｄの実装位置は、マザー基板９とキャビティ構造モジュールが接合した場合に、ベース基板１上にてアンダーフィル５がはみ出している部分の全部又は一部に対応（対向）する、マザー基板９上の位置となる。
例えば図２（ｉ）では、ＩＣ３とチップ部品６ａの間のスペースに対応するマザー基板９上の位置がチップ部品６ｃの実装位置となり、ＩＣ３とチップ部品６ｂの間のスペースに対応するマザー基板９上の位置がチップ部品６ｄの実装位置となる。
次に、製造者は、電子部品を実装したキャビティ構造モジュールと、電子部品を実装したマザー基板９とを接合する。すなわち、製造者は、キャビティ構造モジュールのキャビティ側に対し、マザー基板９の部品実装面（チップ部品６ｃおよび６ｄが実装された面）を対向させて接合する。接合にあたっては、脚部２ａ、２ｂ、２ｃ、２ｄとマザー基板９とが半田付けされる（後述する図３の上図参照）。これにより、キャビティ構造モジュールのキャビティは、マザー基板９により密閉される。
次に、製造者は、密閉されたキャビティ（例えば、実装された電子部品を除く空間）の空気を、例えば貫通孔１０ａ、１０ｃから抜き、更に、封止樹脂を例えば貫通孔１０ｂ、１０ｄから注入する。これにより、キャビティに封止樹脂が充填される（後述する図３の上図参照））。
以上の過程により、本実施の形態の半導体装置が完成する。完成した半導体装置の例を図３に示す。図３において、上図は図２（ｃ）のＡ−Ａ’間の側断面図であり、下図はマザー基板９側からキャビティ構造モジュールを示した図である。なお、下図では、脚部２ｃ側および脚部２ｄ側の図示を省略している。
図３では、キャビティ構造モジュールは、脚部２ａ、２ｂ、２ｃ、２ｄの一部に付された半田７を介して、マザー基板９と接合されている。また、マザー基板９により密閉されたキャビティ（ＩＣ３、アンダーフィル５、チップ部品６ａ、６ｂ、６ｃ、６ｄ、半田７を除いた空間）には、封止樹脂８が充填されている。なお、封止樹脂８は、各貫通孔１０ａ、１０ｂ、１０ｃ、１０ｄにも充填される。
図３では、半導体装置１００では、従来キャビティ構造モジュールの外側に実装されていた（図１参照）チップ部品６ｃおよび６ｄが、キャビティ構造モジュール内に実装されている。また、それらチップ部品６ｃおよび６ｄは、アンダーフィル５のはみだしにより無駄なスペースとなっていた空間（隙間）に実装されている。なお、図３の下図では、チップ部品６ｃおよび６ｄの実装方向は、チップ部品６ａおよび６ｂの横方向に対して、縦方向となっている。
なお、図示は省略しているが、図３において、ベース基板１、脚部２ａ、２ｂ、マザー基板９には、信号線が内蔵されている。これにより、ＩＣ３およびチップ部品６ａ、６ｂ、６ｃ、６ｄは、半田ボール４または半田７を介して信号線と通電する。
本実施の形態によれば、キャビティ構造モジュールの内側（キャビティ）において、従来使用されていなかった、アンダーフィルがはみ出している部分の空間に、電子部品を配置することによって、キャビティ構造モジュール内の空間を有効に利用している。これにより、本実施の形態では、キャビティ構造モジュールの大型化を抑制でき、また、キャビティ構造モジュール外に配置する電子部品の数を減少できる。このため、半導体装置の大型化を抑制できる。
なお、本実施の形態では、ベース基板に貫通孔を形成する例について説明したが、本発明は、貫通孔を形成せずに、電子部品を実装したキャビティ構造モジュールと、電子部品を実装したマザー基板とを接合させてもよい。キャビティ構造モジュールの内側に封止樹脂を注入が困難になるが、上述したように、従来使用されていなかったアンダーフィルがはみ出している部分の空間に電子部品を配置することによって、キャビティ構造モジュールの内側の空間を有効に利用できる。
ただし、封止樹脂の充填がされないため、ＩＣから発せられる熱がキャビティ構造モジュール内から充分に放熱されないという問題がある。したがって、図２、図３を用いて説明したように、キャビティ構造モジュールに貫通孔を形成し、キャビティ構造モジュールの内側に封止樹脂を充填することが好ましい。
また、本実施の形態では、マザー基板に実装する電子部品をチップ部品（６ｃ、６ｄ）として説明したが、本発明は、チップ部品の代わりとして以下の部品を実装してもよい。
例えば、キャビティ構造モジュールの内側に封止樹脂を充填しない場合、熱伝導性に優れた金属製の部品（金属片）を実装してもよい。ＩＣからの熱を放熱する効果が得られる。
例えば、マザー基板を多層に構成する場合、多ピンの部品を実装してもよい。部品を実装するエリアの縮小が可能である。
例えば、マザー基板は、キャビティ構造モジュールよりも放熱性に優れているため、熱を発する部品を、マザー基板側に実装してもよい。
例えば、パスコン（ＩＣの電源ピンに接続するバイパスコンデンサ）を実装してもよい。パスコンからＩＣまでの配線（マザー基板、脚部、ベース基板に内蔵される信号線）が長くなるが、配線幅を太くすることで対応できる。
例えば、キャビティ構造モジュールの複数の部品と直接通電されていない部品を実装してもよい。
（実施の形態２）
次に、本発明の実施の形態２について説明する。本実施の形態では、貫通孔を、ベース基板ではなく、脚部に形成する。製造方法は、実施の形態１において説明した図２（ａ）〜（ｃ）までは同じである。その後、製造者は、キャビティ構造モジュールの脚部２ａ、２ｂ、２ｃ、２ｄのいずれかに、複数の貫通孔を形成する。
貫通孔の形成例を図４に示す。図４は、キャビティ構造モジュールをキャビティ側から示した図である。図４（ａ）および（ｂ）の例では、脚部２ａに貫通孔１０ａが、脚部１０ｂに貫通孔１０ｂがそれぞれ形成されている。貫通孔１０ａ、１０ｂの形成位置は、図４（ａ）または（ｂ）のどちらであってもよい。例えば、貫通孔１０ａが真空引きに使用され、貫通孔１０ｂが封止樹脂の注入に使用される。
次に、製造者は、上述したように貫通孔を形成した後、キャビティ構造モジュールのベース基板１のキャビティ側に、各種電子部品を半田付けする。電子部品の実装は、実施の形態１と同じである（図２（ｅ）、（ｉ）参照）。
次に、製造者は、キャビティ構造モジュールの電子部品の実装側において、例えば図５では、封止樹脂８を薄く注入する。図５の例では、従来のように、キャビティ全てを封止樹脂で充填する製造方法とは異なり、電子部品（例えば、ＩＣ３、アンダーフィル５、チップ部品６ａ、６ｂ、半田７）の表面、および、電子部品が実装されていない部分に対して、封止樹脂８が薄く注入されている。
次に、製造者は、図５に示すキャビティ構造モジュールと、実施の形態１と同様に、チップ部品６ｃおよび６ｄを実装したマザー基板９と、を半田付けにより接合する。これにより、キャビティ構造モジュールのキャビティは、マザー基板９により密閉される。
次に、製造者は、実施の形態１と同様に、密閉されたキャビティに対して、貫通孔１０ａから真空引きし、更に、貫通孔１０ｂから熱伝導性のよい材料を注入する。これにより、キャビティ構造モジュールの内側に熱伝導性のよい材料が充填される。なお、各貫通孔１０ａ、１０ｂにも熱伝導性のよい材料が充填される。以上の過程により、本実施の形態の半導体装置が完成する。これにより、例えば、ＩＣ３から発生した熱は、薄く注入した封止樹脂８および熱伝導性のよい材料を介してマザー基板９から放熱される。
本実施の形態においても、実施の形態１と同様の効果が得られる。
なお、本実施の形態においては、図６に示すように、各チップ部品６を千鳥状に配置してもよい。これにより、半田付けのためのランドのクリアランスを確保し、更に、チップ部品６の実装密度を向上できる。
また、本実施の形態においても、マザー基板に実装する電子部品はチップ部品に限定されず、実施の形態１において説明した種々の部品に置き換えてもよい。
以上、本発明の実施の形態１、２について説明したが、本発明は各実施の形態の説明に限定されず、その趣旨を逸脱しない範囲において種々の変形は可能である。
本発明にかかる半導体装置およびその製造方法は、キャビティに部品を備える技術全般に好適である。
１ ベース基板
２ 基板
２ａ、２ｂ、２ｃ、２ｄ 脚部
３ ＩＣ
４ 半田ボール
５ アンダーフィル
６、６ａ、６ｂ、６ｃ、６ｄ チップ部品
７ 半田
８ 封止樹脂
９ マザー基板
１０ａ、１０ｂ、１０ｃ、１０ｄ 貫通孔
１００ 半導体装置

Claims (6)

  1. キャビティを有するキャビティ構造モジュールと、前記キャビティ構造モジュールのキャビティ側と接合するマザー基板と、を備えた半導体装置であって、
    前記キャビティ構造モジュールは、
    前記マザー基板と対向する一面に、複数の部品を備え、
    前記マザー基板は、
    前記キャビティ構造モジュールと対向する一面のうち、前記キャビティ構造モジュールの前記複数の部品が備えられた面において前記複数の部品が備えられていない部分に、部品を備えた、
    半導体装置。
  2. 前記複数の部品が備えられていない部分は、所定の部品からアンダーフィルがはみ出している部分を含む、
    請求項１記載の半導体装置。
  3. 前記キャビティは、
    前記キャビティ構造モジュールと前記マザー基板との接合により密閉されており、
    前記キャビティ構造モジュールに備えられた部品および前記マザー基板に備えられた部品を除く部分に、第１の封止樹脂が充填されている、
    請求項１記載の半導体装置。
  4. 前記キャビティは、
    前記キャビティ構造モジュールと前記マザー基板との接合により密閉されており、
    前記キャビティ構造モジュールの前記複数の部品が備えられた面において、前記複数の部品の表面および前記複数の部品が備えられていない部分に、第２の封止樹脂を備え、
    前記キャビティ構造モジュールに備えられた部品および前記第２の封止樹脂ならびに前記マザー基板に備えられた部品を除く部分に、熱伝導性を有する材料が充填されている、
    請求項１記載の半導体装置。
  5. 前記マザー基板に備えられる部品は、
    チップ部品、熱伝導性を有する金属製の部品、多ピンを有する部品、熱を発する部品、バイパスコンデンサ、前記キャビティ構造モジュールの複数の部品と直接通電されていない部品、のいずれかである、
    請求項１記載の半導体装置。
  6. キャビティを有するキャビティ構造モジュールと、前記キャビティ構造モジュールのキャビティ側と接合するマザー基板と、を備えた半導体装置の製造方法であって、
    前記キャビティ構造モジュールのキャビティ側の、前記マザー基板と対向する一面に、複数の部品を実装し、
    前記マザー基板の、前記キャビティ構造モジュールのキャビティ側と対向する一面のうち、前記キャビティ構造モジュールの前記複数の部品が備えられた面において前記複数の部品が備えられていない部分に、部品を実装し、
    前記キャビティ構造モジュールのキャビティ側と、前記マザー基板の前記部品が備えられた面とを対向して接合する、
    半導体装置の製造方法。
JP2011288681A 2011-12-28 2011-12-28 半導体装置およびその製造方法 Ceased JP2013138129A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011288681A JP2013138129A (ja) 2011-12-28 2011-12-28 半導体装置およびその製造方法
CN201280026734.6A CN103563077A (zh) 2011-12-28 2012-12-21 半导体装置及其制造方法
PCT/JP2012/008217 WO2013099194A1 (ja) 2011-12-28 2012-12-21 半導体装置およびその製造方法
US14/122,452 US20140183722A1 (en) 2011-12-28 2012-12-21 Semiconductor device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011288681A JP2013138129A (ja) 2011-12-28 2011-12-28 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2013138129A true JP2013138129A (ja) 2013-07-11
JP2013138129A5 JP2013138129A5 (ja) 2014-10-16

Family

ID=48696736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011288681A Ceased JP2013138129A (ja) 2011-12-28 2011-12-28 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US20140183722A1 (ja)
JP (1) JP2013138129A (ja)
CN (1) CN103563077A (ja)
WO (1) WO2013099194A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017157769A (ja) * 2016-03-04 2017-09-07 日立オートモティブシステムズ株式会社 樹脂封止型車載制御装置
WO2020049989A1 (ja) * 2018-09-07 2020-03-12 株式会社村田製作所 モジュールおよびモジュールの製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113645759B (zh) * 2021-08-09 2024-03-12 维沃移动通信有限公司 电路板组件、电子设备和电路板组件的加工方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043469A (ja) * 2000-07-27 2002-02-08 Kyocera Corp 半導体装置
JP2005251889A (ja) * 2004-03-03 2005-09-15 Matsushita Electric Ind Co Ltd 立体的電子回路装置
JP2007073849A (ja) * 2005-09-08 2007-03-22 Sharp Corp 電子回路モジュールとその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260226A (ja) * 1993-03-01 1994-09-16 Hitachi Denshi Ltd 基板接続方法及び基板接続端子
JP3117377B2 (ja) * 1994-11-29 2000-12-11 京セラ株式会社 半導体装置
TW373308B (en) * 1995-02-24 1999-11-01 Agere Systems Inc Thin packaging of multi-chip modules with enhanced thermal/power management
US7613010B2 (en) * 2004-02-02 2009-11-03 Panasonic Corporation Stereoscopic electronic circuit device, and relay board and relay frame used therein
WO2006059556A1 (ja) * 2004-12-02 2006-06-08 Murata Manufacturing Co., Ltd. 電子部品及びその製造方法
JP2011054806A (ja) * 2009-09-02 2011-03-17 Renesas Electronics Corp 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043469A (ja) * 2000-07-27 2002-02-08 Kyocera Corp 半導体装置
JP2005251889A (ja) * 2004-03-03 2005-09-15 Matsushita Electric Ind Co Ltd 立体的電子回路装置
JP2007073849A (ja) * 2005-09-08 2007-03-22 Sharp Corp 電子回路モジュールとその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017157769A (ja) * 2016-03-04 2017-09-07 日立オートモティブシステムズ株式会社 樹脂封止型車載制御装置
WO2020049989A1 (ja) * 2018-09-07 2020-03-12 株式会社村田製作所 モジュールおよびモジュールの製造方法

Also Published As

Publication number Publication date
US20140183722A1 (en) 2014-07-03
CN103563077A (zh) 2014-02-05
WO2013099194A1 (ja) 2013-07-04

Similar Documents

Publication Publication Date Title
WO2013021647A1 (ja) 半導体モジュール、半導体モジュールを備えた半導体装置、および半導体モジュールの製造方法
JP6021504B2 (ja) プリント配線板、プリント回路板及びプリント回路板の製造方法
KR101719822B1 (ko) 솔더링 연결핀, 상기 솔더링 연결핀을 이용한 반도체 패키지 기판 및 반도체칩의 실장방법
TW201543971A (zh) 三維空間封裝結構及其製造方法
JP2007048976A (ja) プリント回路板、およびプリント回路板を備えた電子機器
JP2006222126A (ja) 回路基板
JP2013138129A (ja) 半導体装置およびその製造方法
JP2014165210A (ja) モジュール基板
JP2010153941A (ja) 表面実装用の水晶発振器
JP5667023B2 (ja) 集合配線基板および電子装置の実装方法
JP2011171656A (ja) 半導体パッケージおよびその製造方法
JP5212392B2 (ja) 半導体装置
JP2006278771A (ja) 半導体装置及びその製造方法
JP2006128712A (ja) 半導体装置
JP2002151634A (ja) 基板放熱装置
KR101229258B1 (ko) 부품내장형 인쇄회로기판의 패드 제조 방법
JP2010010569A (ja) 回路装置およびその製造方法
JP2008277691A (ja) 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法
JP2009076813A (ja) 半導体装置
JP2007049154A (ja) チップ埋め込み型パッケージ構造およびその製造方法
JPH09232473A (ja) 半導体パッケージとその製造方法およびプリント基板
JP5544327B2 (ja) 部品実装基板
JP5775010B2 (ja) 配線基板
JP5775009B2 (ja) 配線基板
JP5785760B2 (ja) 部品実装基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140902

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140902

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141008

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20141023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151203

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160105

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20160531