JP5775010B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP5775010B2
JP5775010B2 JP2012024023A JP2012024023A JP5775010B2 JP 5775010 B2 JP5775010 B2 JP 5775010B2 JP 2012024023 A JP2012024023 A JP 2012024023A JP 2012024023 A JP2012024023 A JP 2012024023A JP 5775010 B2 JP5775010 B2 JP 5775010B2
Authority
JP
Japan
Prior art keywords
pin
wiring board
solder
layer
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012024023A
Other languages
English (en)
Other versions
JP2013162016A (ja
Inventor
琢也 半戸
琢也 半戸
一 斉木
一 斉木
篤彦 杉本
篤彦 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2012024023A priority Critical patent/JP5775010B2/ja
Publication of JP2013162016A publication Critical patent/JP2013162016A/ja
Application granted granted Critical
Publication of JP5775010B2 publication Critical patent/JP5775010B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、配線基板に関する。
近年、コア層の少なくとも一方の主面上において導体層と樹脂絶縁層とがそれぞれ少なくとも1層積層され、最表面にソルダーレジスト層が形成されてなる配線基板、いわゆる樹脂製配線基板を用い、この上に半導体素子を搭載して半導体パッケージを製造することが盛んに行われている。
半導体素子は、配線基板の主面をなす半導体素子搭載領域のパッド上に、はんだバンプを介して電気的に接続される。一方、配線基板の裏面側にはベース基板と電気的に接続するためのはんだボールや、ソケットに挿入して電気的に接続するためのピンなどの外部端子が形成されている。なお、外部端子の形態に依存して、一般に、前者のように外部端子としてはんだボールを有する配線基板は、いわゆるボールグリッドアレイ(BGA)配線基板と呼ばれ、後者のように外部端子としてピンを有する配線基板は、いわゆるピングリッドアレイ(PGA)配線基板と呼ばれる。
特に、PGAタイプの配線基板は、配線基板のソルダーレジスト層に形成された開口部に対してピンを挿設し、開口部に露出した導体層と電気的に接続させることによって得ることができる。ピンの固定は、開口部に露出した導体層にはんだを印刷した後、当該ピンを上記開口部内に挿入してからリフローを行うことにより行う。
しかしながら、一般にピンは電気伝導性に優れた金属材料から構成されるため、ピンとはんだとの濡れ性が高くなる。このため、はんだをリフローさせて上記開口部内に流し込む際に、はんだはピンの基部のみではなく、当該基部の中心から上方に向けて立設した軸部にまで濡れ広がり、軸部の側面においてもはんだ層が形成されてしまう場合がある。
この場合、ピンの軸部の太さが設計値よりも増大してしまい、ソケットの孔径よりも大きくなって、外部端子であるピンを当該ソケットに装着することができなくなってしまうという問題が生じる。また、ピンをソケットに装着できたとしても、その軸部には電気伝導性に劣るはんだ層が形成されているために、ピンとソケットとの接続部における電気伝導性が劣化し、配線基板からの電気信号を高いS/N比の下に外部回路に伝送することが困難になるとともに、配線基板に供給すべき電力も劣化してしまい、配線基板の駆動性が劣化する場合がある。
このような問題に対処すべく、配線基板の外部端子であるピンの基部の中央において、段部を形成することが試みられている。この場合、はんだの濡れ性の広がりは上記段部で抑制され、はんだがピンの軸部にまで濡れ広がるのを抑制することができる。したがって、ピンの軸部にはんだ層が形成されることがないので、上述したような問題を回避することができる(特許文献1)。
しかしながら、上述した段部を形成すると軸部へのはんだ層の形成は抑制されるものの、はんだはピンの基部における段部以下の側面を覆うだけの状態で形成されることとなり、はんだによるピン基部の被覆割合が減少する。このため、導体層に対してピンを強固に固定することができず、上記導体層からピンが離脱してしまうという問題があった。
特開2004−55958号
本発明は、導体層と樹脂絶縁層とがそれぞれ少なくとも1層積層されるとともに、はんだを介して、少なくとも1層の導体層に電気的に接続された複数のピンと、を備えた配線基板において、各ピンを固定する際のはんだの濡れ広がりを抑制するとともに、各ピンが強固に固定された配線基板を提供することを目的とする。
上記目的を達成すべく、本発明は、
互いに積層された少なくとも1層の導体層及び少なくとも1層の樹脂絶縁層と、
はんだを介して、前記少なくとも1層の導体層に電気的に接続された複数のピンと、を備えた配線基板であって、
前記ピンは、段部を上面側の中心部に有する基部と、前記段部に立設された軸部と、少なくとも前記基部の上面において外周端から前記中心部に向かって連続するようにして形成された少なくとも1つの線状の突起部と、を有し、
前記基部は、前記はんだによって前記少なくとも1層の導体層に固定されていることを特徴とする配線基板に関する。
本発明によれば、導体層と樹脂絶縁層とがそれぞれ少なくとも1層積層されるとともに、はんだを介して、少なくとも1層の導体層に電気的に接続された複数のピンと、を備えた配線基板において、上記ピンは、段部を上面側の中心部に有する基部と、段部に立設された軸部と、少なくとも基部の上面において外周端から中心部に向かって連続するようにして形成された少なくとも1つの線状の突起部とを有するように構成している。
上記ピンは、電気伝導性に優れた金属材料から構成されるため、リフローを行うことでピンを固定する際に、溶融したはんだがピンに対して濡れ広がり、ピンの軸部に向かって這い上がるようになる。しかしながら、本発明においては、上述のように、ピンの基部の中心部に段部を形成するようにしている。したがって、はんだのピンに対する濡れ広がりは、段部において抑制されるので、はんだがピンの軸部まで濡れ広がって、軸部の表面にはんだ層を形成するようなことがない。
このため、ピンの軸部の太さが設計値よりも増大してしまい、配線基板を電気的に接続すべき外部ソケットの孔径よりも大きくなって、外部端子であるピンを当該ソケットに装着することができなくなってしまうという問題を回避することができる。また、ピンをソケットに装着できた場合において、その軸部には電気伝導性に劣るはんだ層が形成されていないので、ピンとソケットとの接続部における電気伝導性の劣化を抑制することができ、配線基板からの電気信号を高いS/N比の下に外部回路に伝送することが可能になり、さらに配線基板に供給すべき電力の劣化も抑制して、配線基板の駆動性の劣化を防止することができる。
また、本発明においては、上記ピンの、少なくとも基部の上面において、外周端から中心部に向かって連続するように、少なくとも1つの線状の突起部を形成するようにしている。したがって、ピンを固定するはんだは、上記突起部を辿って上昇する一方、上述のように、はんだの濡れ広がりは上記段部で抑制されるので、上記はんだは、例えば少なくとも基部の上面(段部の側面)を覆うようになる。したがって、上記ピンの導体層への接合強度を増大させることができる。
換言すれば、ピンを固定する際のはんだの濡れ広がりを抑制し、ピンの性能劣化を防止するとともに、ピンを導体層に対して強固に固定することができる。
本発明の一例においては、上記ピンの表面、すなわち基部、軸部、段部及び突起部の表面に、少なくとも金を含むめっき層を形成することができる。金を含む例えばNi/Auめっき層は、特にはんだとの濡れ性が高いので、ピンに対するはんだの濡れ広がり性が増大する。しかしながら、本発明においては、上述のように段部を有しているので、上記はんだの濡れ広がり性の増大による軸部への這い上がりを効果的に抑制することができる。一方、はんだは突起部を辿って容易に上昇し、基部の上面(段部の側面)を簡易に覆うことができるようになる。したがって、配線基板に対するピンの接合強度を向上させることができる。
本発明の一例においては、ピンの基部の上面側の角部を曲面状とすることができる。この場合、上記はんだは、基部の上面(段部の側面)まで容易に達することができる。したがって、ピンとはんだとの接合面積を容易に増大させることができ、ピンの導体層への接合強度を増大させることができる。
以上説明したように、本発明によれば、導体層と樹脂絶縁層とがそれぞれ少なくとも1層積層されるとともに、はんだを介して、少なくとも1層の導体層に電気的に接続された複数のピンと、を備えた配線基板において、各ピンを固定する際のはんだの濡れ広がりを抑制するとともに、各ピンが強固に固定された配線基板を提供することができる。
実施形態における配線基板の平面図である。 同じく、実施形態における配線基板の平面図である。 図1及び2に示す配線基板をI−I線に沿って切った場合の断面の一部を拡大して示す図である。 図1及び2に示す配線基板をII−II線に沿って切った場合の断面の一部を拡大して示す図である。 図3及び図4に示す配線基板の、下側のソルダーレジスト層に形成された開口部及び開口部内に形成されたピンの近傍を拡大して示す図である。 図5に示す状態を下方から見た場合の平面図である。 図3及び図4に示す配線基板の、下側のソルダーレジスト層に形成された開口部内に形成されたピンの形成過程を説明するための図である。 同じく、図3及び図4に示す配線基板の、下側のソルダーレジスト層に形成された開口部内に形成されたピンの形成過程を説明するための図である。 実施形態における配線基板の製造方法における一工程図である。 同じく、実施形態における配線基板の製造方法における一工程図である。 同じく、実施形態における配線基板の製造方法における一工程図である。 同じく、実施形態における配線基板の製造方法における一工程図である。 同じく、実施形態における配線基板の製造方法における一工程図である。 同じく、実施形態における配線基板の製造方法における一工程図である。 同じく、実施形態における配線基板の製造方法における一工程図である。 同じく、実施形態における配線基板の製造方法における一工程図である。 同じく、実施形態における配線基板の製造方法における一工程図である。 同じく、実施形態における配線基板の製造方法における一工程図である。
以下、図面を参照しながら本発明の実施形態について説明する。
(配線基板)
最初に、本発明の実施形態における配線基板の構成について説明する。但し、以下に示す配線基板はあくまでも例示であって、導体層と樹脂絶縁層とがそれぞれ少なくとも1層積層されるとともに、はんだを介して、上記少なくとも1層の導体層に電気的に接続された複数のピンを有していれば特に限定されるものではない。
図1及び2は、本実施形態における配線基板の平面図であり、図1は、配線基板を上側から見た場合の状態を示し、図2は、図1に示す配線基板を下側から見た場合の状態を示している。また、図3は、図1及び図2に示す配線基板をI−I線に沿って切った場合の断面の一部を拡大して示す図であり、図4は、図1及び図2に示す配線基板をII−II線に沿って切った場合の断面の一部を拡大して示す図である。
図5は、図3及び図4に示す配線基板の、下側のソルダーレジスト層に形成された開口部及び開口部内に形成されたピンの近傍を拡大して示す図であり、図6は、図5に示す状態を下方から見た場合の平面図である。また、図7及び図8は、図3及び図4に示す配線基板の、下側のソルダーレジスト層に形成された開口部内に形成されたピンの形成過程を説明するための図である。
図1〜4に示す配線基板1は、耐熱性樹脂板(たとえばビスマレイミド−トリアジン樹脂板)や、繊維強化樹脂板(たとえばガラス繊維強化エポキシ樹脂)等で構成された板状コア2の両表面に、所定のパターンに形成されてなる金属配線7aをなすコア導体層M1,M11(単に導体層ともいう)がCuメッキによりそれぞれ形成されている。これらコア導体層M1,M11は板状コア2の表面の大部分を被覆する面導体パターンとして形成され、電源層または接地層として用いられるものである。
他方、板状コア2には、ドリル等により穿設されたスルーホール12が形成され、その内壁面にはコア導体層M1,M11を互いに導通させるスルーホール導体30が形成されている。また、スルーホール12は、エポキシ樹脂等の樹脂製穴埋め材31により充填されている。
また、コア導体層M1,M11の上層には、熱硬化性樹脂組成物6にて構成された第1のビア層(ビルドアップ層:絶縁層)V1,V11がそれぞれ形成されている。さらに、その表面には、所定のパターンに形成されてなる金属配線7bをなす第1の導体層M2,M12がCuメッキによりそれぞれ形成されている。なお、コア導体層M1,M11と第1の導体層M2,M12とは、それぞれビア34により層間接続がなされている。同様に、第1の導体層M2,M12の上層には、熱硬化性樹脂組成物6を用いた第2のビア層(ビルドアップ層:絶縁層)V2,V12がそれぞれ形成されている。
第2のビア層V2及びV12上には、それぞれ金属端子パッド10,16を有する第2の導体層M3,M13が形成されている。これら第1の導体層M2,M12と第2の導体層M3,M13とは、それぞれビア34により層間接続がなされている。ビア34は、ビアホール34hとその内周面に設けられたビア導体34sと、底面側にてビア導体34sと導通するように設けられたビアパッド34pと、ビアパッド34pと反対側にてビア導体34hの開口周縁から外向きに張り出すビアランド34lとを有している。
以上のように、板状コア2の第1の主面MP1上には、コア導体層M1、第1のビア層V1、第1の導体層M2、第2のビア層V2及び第2の導体層M3が順次に積層され、第1の配線積層部L1を形成している。また、板状コア2の第2の主面MP2上においては、コア導体層M11、第1のビア層V11、第1の導体層M12、第2のビア層V12及び第2の導体層M13が順次に積層され、第2の配線積層部L2を形成している。そして、第1の主表面CP1上には複数の金属端子パッド10が形成されており、第2の主表面CP2上には、複数の金属端子パッド16が形成されている。
なお、金属端子パッド10は、リフローすることによって形成したはんだバンプ11を介して、図示しない半導体素子をフリップチップ接続するためのパッド(FCパッド)であり、半導体素子搭載領域を構成する。図1に示すように、これら金属端子パッド10は、配線基板1の略中央部において形成され、矩形状に配列されている。
また、金属端子パッド16は、配線基板1をソケット等に接続するためのピンを固定する裏面ランド(PGAパッド)として利用されるものであって、これら金属端子パッド16は、配線基板1の略中心部を除く外周領域に形成され、前記略中央部を囲むようにして矩形状に配列されている。
さらに、第1の主表面CP1上には開口部8aを有するソルダーレジスト層8が形成されており、第2の主表面CP2上にも開口部18aを有するソルダーレジスト層18が形成されている。開口部18aに露出した金属端子パッド16には、ピン17がはんだ19によって固定され、金属端子パッド16とピン17とが電気的に接続されている。
はんだは、例えばSn−Sb,Sn−Pb,Sn−Ag及びSn−Ag−Cuなどから構成することができる。
なお、図1〜4から明らかなように、本実施形態における配線基板1は矩形の略板形状を呈しており、その大きさは、例えば約35mm×約35mm×約1mmとすることができる。
図5及び図6に示すように、ピン17は、底面が半球状を呈し、上面側の中心部に形成された段部173を有する円板状の基部171と、平面視で円形をなす段部173に立設される軸部172と、基部171の上面及び段部173の上面において、基部171の外周端から中心部に向かって連続するようにして形成された1つの線状の突起部174とを有している。
ピン17は、一般に電気伝導性に優れた金属材料から構成されるため、ピン17を固定する際に、はんだがピン17に対して濡れ広がり、ピン17を這い上がるようになる。しかしながら、本実施形態においては、上述のように、ピン17の基部171の中心部に段部173を形成するようにしている。したがって、はんだのピン17に対する濡れ広がりは、段部173において抑制されるので、はんだがピン17の軸部172まで濡れ広がって、軸部172の表面にはんだ層を形成するようなことがない。
このため、ピン17の軸部の太さが設計値よりも増大してしまい、配線基板1を電気的に接続すべき外部ソケットの孔径よりも大きくなって、外部端子であるピン17を当該ソケットに装着することができなくなってしまうという問題を回避することができる。また、ピン17をソケットに装着できた場合において、その軸部172には電気伝導性に劣るはんだ層が形成されていないので、ピン17とソケットとの接続部における電気伝導性の劣化を抑制することができ、配線基板1からの電気信号を高いS/N比の下に外部回路に伝送することが可能になり、さらに配線基板1に供給すべき電力の劣化も抑制して、配線基板1の駆動性の劣化を防止することができる。
また、本実施形態においては、ピン17の、段部173の上面を含む基部171の上面において、基部171の外周端から中心部に向かって連続するように、線状の突起部174を形成するようにしている。したがって、ピン17を固定するはんだは、突起部174を辿って上昇する一方、上述のように、はんだの濡れ広がりは段部173で抑制されるので、上記はんだは、例えば基部171の上面(段部173の側面)を覆うようになる。したがって、ピン17の、金属端子パッド16への接合強度を増大させることができる。
換言すれば、ピン17を固定する際のはんだの濡れ広がりを抑制し、ピン17の性能劣化を防止するとともに、ピン17を金属端子パッド16に対して強固に固定することができる。
ピン17の表面、すなわち基部171、軸部172、段部173及び突起部174の表面に、少なくとも金を含むめっき層を形成することができる。金を含む例えばNi/Auめっき層は、特にはんだとの濡れ性が高いので、ピン17に対するはんだの濡れ広がり性が増大する。しかしながら、本実施形態においては、上述のように段部173を有しているので、上記はんだの濡れ広がり性の増大による軸部172への這い上がりを効果的に抑制することができる。一方、はんだは突起部174を辿って容易に上昇し、基部171の上面(段部173の側面)を簡易に覆うことができるようになる。したがって、金属端子パッド16に対するピン17の接合強度を向上させることができる。
また、ピン17の基部171、軸部172、段部173及び突起部174は同一の材料から構成することができる。これによって、ピン17の製造工程を簡略化することができる。なお、ここでいう材料とは、ピン17を構成する母材を意味するものであり、Cuなどの金属材料を用いることができる。
さらに、ピン17の基部171の上面側の角部は曲面状とすることができる。この場合、上記はんだは、ピン17の基部171の上面(段部173の側面)にまで容易に達することができる。したがって、ピン17の、金属端子パッド16への接合強度を容易に増大させることができる。なお、基部171の角部を曲面状とするには、例えばピン17に対してバレル研磨を行う。
なお、ピン17の、基部171の直径d1は、例えば0.5mm〜0.8mmとすることができ、段部173よりも外周側における基部171の高さh1は、例えば0.14mm〜0.25mmとすることができる。軸部172の直径d2は、例えば0.29mm〜0.32mmとすることができ、高さh2は、1.4mm〜2.0mmとすることができる。軸部172よりも外周側における段部173の幅t1は、例えば0.05mm〜0.15mmとすることができ、高さh3は0.01mm〜0.05mmとすることができる。突起部174の幅t2は、0.005mm〜0.015mmとすることができ、高さh4は0.005mm〜0.015mmとすることができる。
図7及び図8は、本実施形態におけるピン17の製造方法の一例を示す図である。図7は、ピン17の一製造工程を示す正面図であり、図8は、ピン17の同一製造工程を示す側面図である。
図7及び図8に示すように、ピン17の原材料であるワイヤ17Xを上型41及び下型42によって狭持する。上型41及び下型42には、ワイヤ17Xを狭持した際に、互いに連続するようなリング状の溝部41A及び42Aが形成されている。したがって、ワイヤ17Xの、上型41及び下型42の左方に突出した部分を、押圧部材43によって殴打して押圧することにより、当該部分は円弧状に変形してピン17の基部171となり、上型41及び下型42で狭持された部分は、ピン17の軸部172を構成するようになる。
また、上述のように押圧部材43によって殴打する際に、ワイヤ17Xの突出した部分は、変形して溝部41A及び42A内に圧入されるようになる。したがって、溝部41A及び42A内に圧入された部分が、ピン17の段部173を構成するようになる。
さらに、上述のように押圧部材43によって殴打する際に、ワイヤ17Xの突出した部分は、変形して上型41及び下型42の境界部分Sに形成された隙間に圧入され、バリを形成するようになる。本実施形態では、このようにして形成されたバリを削り取ることなく、そのまま残存させる。これによって、上記バリが上記突起部174を構成するようになる。
このような製造方法によれば、通常のピンの構造に対して、本発明の特徴部分である段部173及び突起部174を簡易に形成することができる。
但し、上述した製造方法はあくまで一例であって、段部173及び突起部174は、溶接やろう付け等によって形成することもできる。また、基部171を設計値より厚く形成し(高さh1を大きくし)、その後に、基部171の表面をレーザ等で加工することにより、上記段部173及び突起部174とすることもできる。
(配線基板の製造方法)
次に、図1〜4に示す配線基板の製造方法について説明する。図9〜18は、本実施形態における製造方法の工程図である。なお、以下に示す工程図は、図4に相当する、配線基板のII−II線に沿って切った場合の断面で見た場合の順次の工程を中心に示すものである。
最初に、図9に示すように、板形状の耐熱性樹脂板(たとえばビスマレイミド−トリアジン樹脂板)または繊維強化樹脂板(たとえばガラス繊維強化エポキシ樹脂)を、コア2として用意し、ドリリング等の方法でスルーホール12を穿孔する。次いで、図10に示すように、パターンメッキによりコア導体層M1,M11及びスルーホール導体30を形成し、スルーホール12に樹脂製穴埋め材31を充填する。
次に、コア導体層M1,M11に粗化処理を施したのち、図11に示すように、コア導体層M1,M11を被覆するように樹脂フィルム6をラミネート及び硬化させて、絶縁層V1,V11を得る。樹脂フィルムは、必要に応じてフィラーを含んでいてもよい。
次いで、図12に示すように、絶縁層V1,V11(ビア層)に対してその主表面からレーザを照射し、所定のパターンにてビアホール34hを形成し、ビアホール34hを含む絶縁層V1及びV11に対して粗化処理を実施する。なお、絶縁層V1及びV11が、フィラーを含む場合は、上述のようにして絶縁層V1及びV11に対して粗化処理を施すと、フィラーが遊離して、絶縁層V1及びV11上に残存するようになるので、適宜水洗浄を実施して、遊離したフィラーを除去する。
次いで、デスミア処理及びアウトラインエッチングを実施してビアホール34h内を洗浄する。なお、本実施形態では、水洗浄を実施しているので、デスミア工程における水洗浄の際に、上記フィラーの凝集を抑制することができる。
また、本例では、上述した高水圧による水洗浄と上記デスミア処理の間に、エアーブローを行うことができる。これによって、上述した水洗浄によって遊離したフィラーが完全に除去されていない場合でも、エアーブローにおいてフィラーの除去を補完することができる。
次いで、図13に示すように、パターンメッキにより第1の導体層M2,M12及びビア導体34sを形成する。第1の導体層M2、M12は、セミアディティブ法等により、以下のようにして形成する。最初に、絶縁層V1,V11上に、例えば無電解銅めっき膜を形成した後、この無電解銅メッキ膜上にレジストを形成し、このレジストの非形成部分に電解銅めっきを行う。なお、前記レジストはKOH等で剥離除去し、パターニングされた第1の導体層M2、M12を形成することができる。
次いで、第1の導体層M2,M12に粗化処理を施したのち、図14に示すように、第1の導体層M2,M12を被覆するように樹脂フィルム6をラミネート及び硬化させて、絶縁層V2,V12を得る。この樹脂フィルムも、上述したように、必要に応じてフィラーを含んでいてもよい。
次いで、図15に示すように、絶縁層V2,V12(ビア層)に対してその主表面からレーザを照射し、所定のパターンにてビアホール34hを形成し、ビアホール34hを含む絶縁層V2及びV12に対して粗化処理を実施する。絶縁層V2及びV12がフィラーを含む場合は、上述のようにして絶縁層V2及びV12に対して粗化処理を施すと、フィラーが遊離して、絶縁層V2及びV12上に残存するようになるので、上記同様に適宜水洗浄、エアーブローを行う。次いで、ビアホール34hに対して、デスミア処理及び外形エッチング(アウトラインエッチング)を実施してビアホール34h内を洗浄する。
次いで、図16に示すように、パターンメッキにより第2の導体層M3,M13及びビア導体34sを形成する。
その後、図17に示すように、第2の導体層M3,M13上に、ビアホール34h内を埋設するようにしてレジスト層8及び18をそれぞれ形成し、露光現像処理を施すことによって、図18に示すように、開口部18aを形成する。
次いで、図17に示す製造過程にある配線基板アセンブリにおいては、開口部18aに露出した金属端子パッド16上にはんだを印刷し、はんだが印刷された金属端子パッド上に図5及び図6に示すようなピン17を配置してリフローした後、当該はんだを固化させてピン17を固定する。以上のような工程を経ることにより、図1〜4に示すような配線基板1を得る。
レジスト層8及び18に対しては必要に応じてプラズマ処理を実施することができる。このプラズマ処理は、プラズマ照射によって、レジスト層8及び18の特に表面を活性化するために実施するものであって、これによって、例えばパッケージ化する際に、封止樹脂層に対する濡れ性が向上することになり、封止樹脂層の塗布性が向上するようになる。特に、配線基板と例えば半導体素子等との狭い空隙にアンダーフィル樹脂を充填する際には、上述した濡れ性の向上によってアンダーフィル樹脂が配線基板、すなわちレジスト層8上で容易に広がるようになるので、従来困難であったアンダーフィル樹脂の注入も容易に行うことができる。
なお、上述のように、ピン17は、ピン17の基部171の上面及び段部173の上面において、例えば、図7及び図8に関連して説明したように、ピン17の形成時に生じるバリ等の線状の突起部174が基部171の外周端から中心部に向かって連続するように形成されているので、図5に示すように、上記はんだは、突起部174を辿って上昇し、ピン17の基部171の上面(段部173の側面)を覆うようにして形成される。したがって、ピン17の金属端子パッド16、すなわち製造過程にある配線基板アセンブリへの接合強度を増大させることができる。
また、ピン17を例えばバレル研磨等で研磨処理すれば、基部171の上面側の角部は、図5に示すように曲面状となるので、上記はんだは、基部171の上面(段部173の側面)にまで容易に達する。したがって、ピン17の金属端子パッド16、すなわち製造過程にある配線基板アセンブリへの接合強度を簡易に増大させることができる。
さらに、ピン17の外表面、すなわち、基部171、軸部172、段部173及び突起部174の表面に金を含むめっき、例えばNi/Auめっきを施せば、上述したように、金ははんだとの濡れ性が高いので、はんだは突起部174を辿って容易に上昇し、基部171の上面(段部173の側面)を簡易に覆うことができるようになる。したがって、製造過程にある配線基板アセンブリ、すなわち最終的な配線基板1に対するピン17の接合強度を向上させることができる。但し、はんだの濡れ広がりは、段部173によって抑制されるので、はんだが段部173を超えて軸部172に致り、軸部172の表面にはんだ層が形成されることはない。
以上、本発明を具体例を挙げながら詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
例えば、上記具体例においては、コア基板2を有する配線基板1に対して説明したが、本発明の製造方法は、当然にコア基板2を有しない配線基板においても適用することができる。
例えば、上記具体例においては、底面が半球状を呈する基部171を有するピン17に対して説明したが、基部171の底面形状は特に限定されるものではなく、種々の形状に変形することが可能である。
1 配線基板、
M1 コア導体層
V1 第1のビア層
M2 第1の導体層
V2 第2のビア層
M11 コア導体層
V11 第1のビア層
M12 第1の導体層
V12 第2のビア層
34l ビアランド
34p ビアパッド
34s ビア導体
7a,7b 金属配線
8,18 ソルダーレジスト層
8a,18a 開口部
17 ピン
19 はんだ

Claims (4)

  1. 互いに積層された少なくとも1層の導体層及び少なくとも1層の樹脂絶縁層と、
    はんだを介して、前記少なくとも1層の導体層に電気的に接続された複数のピンと、を備えた配線基板であって、
    前記ピンは、段部を上面側の中心部に有する基部と、前記段部に立設された軸部と、少なくとも前記基部の上面において外周端から前記中心部に向かって連続するようにして形成された少なくとも1つの線状の突起部と、を有し、
    前記基部は、前記はんだによって前記少なくとも1層の導体層に固定されていることを特徴とする配線基板。
  2. 前記はんだは、前記ピンの、少なくとも前記基部の上面側を覆っていることを特徴とする、請求項1に記載の配線基板。
  3. 前記ピンの、前記基部、前記軸部、及び前記突起部の表面には、少なくとも金を含むめっき層が形成されていることを特徴とする、請求項1又は2に記載の配線基板。
  4. 前記ピンにおいて、前記基部の上面側の角部が曲面状に形成されていることを特徴とする、請求項1〜3のいずれかに記載の配線基板。
JP2012024023A 2012-02-07 2012-02-07 配線基板 Expired - Fee Related JP5775010B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012024023A JP5775010B2 (ja) 2012-02-07 2012-02-07 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012024023A JP5775010B2 (ja) 2012-02-07 2012-02-07 配線基板

Publications (2)

Publication Number Publication Date
JP2013162016A JP2013162016A (ja) 2013-08-19
JP5775010B2 true JP5775010B2 (ja) 2015-09-09

Family

ID=49174015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012024023A Expired - Fee Related JP5775010B2 (ja) 2012-02-07 2012-02-07 配線基板

Country Status (1)

Country Link
JP (1) JP5775010B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206503B (zh) * 2016-07-28 2019-05-21 华为技术有限公司 一种电源模块及电源模块的制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5272503B2 (ja) * 2008-05-07 2013-08-28 株式会社トッパンNecサーキットソリューションズ 植立用ピンおよびピン付き印刷配線板
KR101003684B1 (ko) * 2008-07-03 2010-12-23 삼성전기주식회사 패키지 기판용 리드핀
US20110014826A1 (en) * 2009-07-20 2011-01-20 Samsung Electro-Mechanics Co., Ltd. Lead pin for package substrate

Also Published As

Publication number Publication date
JP2013162016A (ja) 2013-08-19

Similar Documents

Publication Publication Date Title
US8035035B2 (en) Multi-layer wiring board and method of manufacturing the same
US8987901B2 (en) Component built-in wiring board and manufacturing method of component built-in wiring board
US9179552B2 (en) Wiring board
US20080315431A1 (en) Mounting substrate and manufacturing method thereof
TWI495026B (zh) 晶片封裝基板和結構及其製作方法
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
JP2011040606A (ja) 半導体装置の製造方法
JP5530859B2 (ja) 配線基板の製造方法
KR101355732B1 (ko) 배선기판 제조방법
JP4494249B2 (ja) 半導体装置
JP5000105B2 (ja) 半導体装置
JP2010232616A (ja) 半導体装置及び配線基板
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
JP2008177619A (ja) チップキャリア及び半導体装置並びにチップキャリアの製造方法
JP7112873B2 (ja) 配線基板、半導体パッケージ及び配線基板の製造方法
JP5775010B2 (ja) 配線基板
JP5775009B2 (ja) 配線基板
JP2011146490A (ja) 回路基板及びその製造方法、半導体装置、並びに電子回路装置
KR100761863B1 (ko) 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지
JP2013211497A (ja) 部品接合構造
KR100746365B1 (ko) 플립칩 실장용 기판의 제조방법
JP2016127066A (ja) バンプ付きプリント配線板およびその製造方法
JP2006253167A (ja) キャビティ構造プリント配線板の製造方法及び実装構造
JP2007027341A (ja) プリント配線板および電子部品実装構造
JP2020061449A (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140807

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150702

R150 Certificate of patent or registration of utility model

Ref document number: 5775010

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees