JP5775010B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP5775010B2 JP5775010B2 JP2012024023A JP2012024023A JP5775010B2 JP 5775010 B2 JP5775010 B2 JP 5775010B2 JP 2012024023 A JP2012024023 A JP 2012024023A JP 2012024023 A JP2012024023 A JP 2012024023A JP 5775010 B2 JP5775010 B2 JP 5775010B2
- Authority
- JP
- Japan
- Prior art keywords
- pin
- wiring board
- solder
- layer
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
互いに積層された少なくとも1層の導体層及び少なくとも1層の樹脂絶縁層と、
はんだを介して、前記少なくとも1層の導体層に電気的に接続された複数のピンと、を備えた配線基板であって、
前記ピンは、段部を上面側の中心部に有する基部と、前記段部に立設された軸部と、少なくとも前記基部の上面において外周端から前記中心部に向かって連続するようにして形成された少なくとも1つの線状の突起部と、を有し、
前記基部は、前記はんだによって前記少なくとも1層の導体層に固定されていることを特徴とする配線基板に関する。
最初に、本発明の実施形態における配線基板の構成について説明する。但し、以下に示す配線基板はあくまでも例示であって、導体層と樹脂絶縁層とがそれぞれ少なくとも1層積層されるとともに、はんだを介して、上記少なくとも1層の導体層に電気的に接続された複数のピンを有していれば特に限定されるものではない。
次に、図1〜4に示す配線基板の製造方法について説明する。図9〜18は、本実施形態における製造方法の工程図である。なお、以下に示す工程図は、図4に相当する、配線基板のII−II線に沿って切った場合の断面で見た場合の順次の工程を中心に示すものである。
M1 コア導体層
V1 第1のビア層
M2 第1の導体層
V2 第2のビア層
M11 コア導体層
V11 第1のビア層
M12 第1の導体層
V12 第2のビア層
34l ビアランド
34p ビアパッド
34s ビア導体
7a,7b 金属配線
8,18 ソルダーレジスト層
8a,18a 開口部
17 ピン
19 はんだ
Claims (4)
- 互いに積層された少なくとも1層の導体層及び少なくとも1層の樹脂絶縁層と、
はんだを介して、前記少なくとも1層の導体層に電気的に接続された複数のピンと、を備えた配線基板であって、
前記ピンは、段部を上面側の中心部に有する基部と、前記段部に立設された軸部と、少なくとも前記基部の上面において外周端から前記中心部に向かって連続するようにして形成された少なくとも1つの線状の突起部と、を有し、
前記基部は、前記はんだによって前記少なくとも1層の導体層に固定されていることを特徴とする配線基板。 - 前記はんだは、前記ピンの、少なくとも前記基部の上面側を覆っていることを特徴とする、請求項1に記載の配線基板。
- 前記ピンの、前記基部、前記軸部、及び前記突起部の表面には、少なくとも金を含むめっき層が形成されていることを特徴とする、請求項1又は2に記載の配線基板。
- 前記ピンにおいて、前記基部の上面側の角部が曲面状に形成されていることを特徴とする、請求項1〜3のいずれかに記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012024023A JP5775010B2 (ja) | 2012-02-07 | 2012-02-07 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012024023A JP5775010B2 (ja) | 2012-02-07 | 2012-02-07 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013162016A JP2013162016A (ja) | 2013-08-19 |
JP5775010B2 true JP5775010B2 (ja) | 2015-09-09 |
Family
ID=49174015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012024023A Expired - Fee Related JP5775010B2 (ja) | 2012-02-07 | 2012-02-07 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5775010B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106206503B (zh) * | 2016-07-28 | 2019-05-21 | 华为技术有限公司 | 一种电源模块及电源模块的制备方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5272503B2 (ja) * | 2008-05-07 | 2013-08-28 | 株式会社トッパンNecサーキットソリューションズ | 植立用ピンおよびピン付き印刷配線板 |
KR101003684B1 (ko) * | 2008-07-03 | 2010-12-23 | 삼성전기주식회사 | 패키지 기판용 리드핀 |
US20110014826A1 (en) * | 2009-07-20 | 2011-01-20 | Samsung Electro-Mechanics Co., Ltd. | Lead pin for package substrate |
-
2012
- 2012-02-07 JP JP2012024023A patent/JP5775010B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013162016A (ja) | 2013-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8035035B2 (en) | Multi-layer wiring board and method of manufacturing the same | |
US8987901B2 (en) | Component built-in wiring board and manufacturing method of component built-in wiring board | |
US9179552B2 (en) | Wiring board | |
US20080315431A1 (en) | Mounting substrate and manufacturing method thereof | |
TWI495026B (zh) | 晶片封裝基板和結構及其製作方法 | |
KR101516072B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
JP2011040606A (ja) | 半導体装置の製造方法 | |
JP5530859B2 (ja) | 配線基板の製造方法 | |
KR101355732B1 (ko) | 배선기판 제조방법 | |
JP4494249B2 (ja) | 半導体装置 | |
JP5000105B2 (ja) | 半導体装置 | |
JP2010232616A (ja) | 半導体装置及び配線基板 | |
KR20150065029A (ko) | 인쇄회로기판, 그 제조방법 및 반도체 패키지 | |
JP2008177619A (ja) | チップキャリア及び半導体装置並びにチップキャリアの製造方法 | |
JP7112873B2 (ja) | 配線基板、半導体パッケージ及び配線基板の製造方法 | |
JP5775010B2 (ja) | 配線基板 | |
JP5775009B2 (ja) | 配線基板 | |
JP2011146490A (ja) | 回路基板及びその製造方法、半導体装置、並びに電子回路装置 | |
KR100761863B1 (ko) | 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지 | |
JP2013211497A (ja) | 部品接合構造 | |
KR100746365B1 (ko) | 플립칩 실장용 기판의 제조방법 | |
JP2016127066A (ja) | バンプ付きプリント配線板およびその製造方法 | |
JP2006253167A (ja) | キャビティ構造プリント配線板の製造方法及び実装構造 | |
JP2007027341A (ja) | プリント配線板および電子部品実装構造 | |
JP2020061449A (ja) | 配線基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140807 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150616 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150702 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5775010 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |