KR101355732B1 - 배선기판 제조방법 - Google Patents

배선기판 제조방법 Download PDF

Info

Publication number
KR101355732B1
KR101355732B1 KR1020110085153A KR20110085153A KR101355732B1 KR 101355732 B1 KR101355732 B1 KR 101355732B1 KR 1020110085153 A KR1020110085153 A KR 1020110085153A KR 20110085153 A KR20110085153 A KR 20110085153A KR 101355732 B1 KR101355732 B1 KR 101355732B1
Authority
KR
South Korea
Prior art keywords
layer
wiring board
solder
conductor
lower layer
Prior art date
Application number
KR1020110085153A
Other languages
English (en)
Other versions
KR20120019414A (ko
Inventor
다카히로 하야시
사토루 와타나베
하지메 사이키
고지 사쿠마
Original Assignee
니혼도꾸슈도교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼도꾸슈도교 가부시키가이샤 filed Critical 니혼도꾸슈도교 가부시키가이샤
Publication of KR20120019414A publication Critical patent/KR20120019414A/ko
Application granted granted Critical
Publication of KR101355732B1 publication Critical patent/KR101355732B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • B23K1/203—Fluxing, i.e. applying flux onto surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • B23K1/206—Cleaning
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/06—Solder feeding devices; Solder melting pans
    • B23K3/0607—Solder feeding devices
    • B23K3/0623—Solder feeding devices for shaped solder piece feeding, e.g. preforms, bumps, balls, pellets, droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns

Abstract

배선기판 제조방법은: 주표면을 갖는 코어층, 상기 코어층의 하나의 주표면 상에 적어도 하나의 라미네이트층을 형성하도록 교호로 라미네이트된 수지절연층 및 도체층, 개구부를 가지며 상기 개구부로부터 최외곽 도체층의 각 부분이 노출되도록 적어도 하나의 상기 라미네이트층의 최외곽 표면 상에 형성되는 솔더 레지스트층을 포함하는 배선기판을 준비하고; 상기 적어도 1층의 도체층 상에 Sn을 포함 하부층을 도금에 의해서만 형성하는 공정; 그리고, 가열공정에 의하여 상기 Sn 포함 하부층을 상기 최외곽 도체층의 각 부분에 융합하고, 상기 Sn 포함 하부층의 각 부분 상에 솔더볼을 직접적으로 장착하여, 상기 솔더볼을 상기 Sn 포함 하부층의 각 부분에 접속시키는 것으로 이루어진다.

Description

배선기판 제조방법{WIRING SUBSTRATE MANUFACTURING METHOD}
본 발명은 배선기판 제조방법에 관한 것이다.
최근 수 년 동안, 제조업자들은 코어층의 적어도 하나의 주표면 상에 각각 도체층 및 수지절연층이 적어도 하나의 층으로(교호로 라미네이트된 상기 도체층 및 수지절연층을 결합하는 라미네이트층) 교호로 라미네이트되고, 그리고 그의 최외곽 표면 상에 솔더 레지스트층이 형성되는 배선기판, 즉, 소위 수지제 배선기판을 활용하는 반도체 패키지를 활발하게 생산해왔다. 그리고, 반도체 장치가 그 위에 장착된다.
상기 반도체 장치는 상기 배선기판의 주표면에서 반도체 장치 장착부의 패드 상에 형성되는 각각의 솔더 범프를 통하여 상기 배선기판에 전기적으로 접속된다. 반대로, 베이스 기판에 전기적으로 접속되거나, 또는 소켓에 삽입되어 이에 전기적으로 접속되는 외부단자는 상기 배선기판의 후표면측에 형성된다. 여기에서, 상기 외부단자의 패키지 모드에 의하면, 상기 배선기판은 볼그리드 어레이(BGA, Ball Grid Array), 핀 그리드 어레이(PGA, Pin Grid Array), 등으로 분류된다.
상기 PGA 유형의 배선기판은 상기 배선기판 조립체의 솔더 레지스트층 내에 형성되는 각각의 개구부에 핀을 삽입하고, 상기 개구부로부터 노출되는 최외곽 도체층 부분에 상기 핀을 각각 전기적으로 접속시킴으로써 구할 수 있다.
상기 BGA 유형의 배선기판은, 필요에 따라, 산화막을 제거하기 위하여, 상기 배선기판 조립체의 솔더 레지스트층 내에 형성되는 개구부로부터 노출되는 최외곽 도체층 부분에 플럭싱 공정(fluxing process)을 가하고, 상기 도체층의 각각의 노출부에 솔더볼을 장착하여, 상기 솔더볼에 리플로 솔더링 공정(reflow soldering process)을 가함으로써 구할 수 있다.
그러나, 상기 BGA 유형의 배선기판의 경우에는, 상기 솔더볼이 상기 도체층 부분에 직접적으로 장착될 때, 상기 도체층 부분에 대한 상기 솔더볼의 접착을 상기 리플로 솔더링 공정에 의하여 개선할 수가 없으므로, 상기 솔더볼이 그들의 원래 장착 위치로부터 이탈된다(즉, 벗어난다). 예를 들면, 일부 경우에는 상기 배선기판 및 상기 베이스 기판 사이의 전기적 및 기계적 접속을 충분히 유지할 수 없다.
이러한 문제를 해결하기 위하여, 필요에 따라, 상기 배선기판 조립체 상에서 상기 솔더 레지스트층 내에 형성되는 개구부로부터 노출되는 상기 도체층 부분에 플럭싱 공정을 가하여, 상기 도체층 부분에 소정의 솔더 페이스트를 인쇄하는 방법이 제안된 바 있다. 그러면, 상기 솔더링 페이스트를 리플로함에 의하여, 상기 솔더볼 아래에 위치되는 하부층의 각 부분이 형성된다. 그리고, 상기 솔더볼을 상기 하부층의 각 부분에 장착하여, 상기 리플로 솔더링 공정을 가함으로써 상기 솔더볼을 이들 부분에 접속시킨다 (참조: 일본국 특허공개 제2006-173143호 공보). 이 경우, 상기 솔더볼은 상기 하부층 부분을 통하여 상기 도체층의 각 부분에 접속되고, 그러므로, 상기 솔더볼이 상기 도체층 부분에 직접적으로 상호 접속되는 경우에 비하여 상기 도체층 부분에 대한 상기 솔더볼의 접착을 개선할 수 있다.
그러나, 상기 솔더 페이스트는 상기 리플로 솔더링 공정에 의하여 반구형 형상(hemispherical shape)으로 형성된다. 그러므로, 이러한 솔더 페이스트로 형성되는 상기 하부층과 그 상부에 장착되는 상기 솔더볼 사이의 접촉면적이 감소되고, 이들 사이의 접착이 충분하게 유지되거나 개선될 수 없다. 그 결과, 이상에서와 같이, 일부 경우에는, 상기 솔더볼이 그들의 장착 위치로부터 이탈되고(즉, 벗어나고), 그리하여 상기 배선기판과 상기 베이스 사이의 전기적 및 기계적 접속이 충분하게 유지될 수 없다.
상기 개구부의 깊이가 감소되고 및/또는 상기 하부층의 두께, 특히 중심부에서의 두께가 증가될수록, 상기 솔더볼이 상기 개구부로부터 노출되는 정도는 증가된다. 따라서, 측방향으로 상기 솔더볼에 작용하는 전단력(shearing force)이 증가된다. 그러므로, 상기 개구부의 깊이가 감소되고 및/또는 상기 하부층의 두께가 증가될수록, 위의 현상이 더욱 뚜렷해지게 되는 경향이 있다.
이 경우, 반구형 솔더 페이스트로 형성되는 상기 하부층이 소정의 평탄화 장치(planarizing machine)에 의하여 가압하면, 이렇게 복잡한 추가 공정, 즉, 상기 평탄화 장치의 사용이 필요하지만, 이러한 하부층이 어느 정도 편평해지게 할 수는 있다. 따라서, 제조방법 전체 공정이 복잡하게 된다는 문제가 있다. 상기 하부층이 편평하게 될 때에도, 전체 하부층의 두께는 증가하며, 특히, 상기 개구부의 깊이가 작을 때, 상기 솔더볼과 상기 하부층 사이의 접착이 충분하지 않아서, 상기 솔더볼이 그들의 원래 장착 위치로부터 이탈된다(즉, 벗어난다). 그 결과, 일부 경우에는 상기 배선기판 및 상기 베이스 기판 사이의 전기적 및 기계적 접속이 충분히 유지될 수 없고 충분히 개선될 수 없다는 문제가 있다.
특허문헌 1 : 일본국 특허공개 제2006-173143호 공보
본 발명의 목적은 코어층의 적어도 하나의 주표면 상에 각각 도체층 및 수지절연층이 적어도 하나의 층으로(즉, 교호로 라미네이트된 상기 도체층 및 수지절연층을 결합하는 라미네이트층) 교호로 라미네이트되고, 그리고 그의 최외곽 표면 상에 솔더 레지스트층이 형성되는 소위 BGA 유형의 배선기판에서, 도체층 및 솔더볼 사이의 접착을 개선할 수 있는 새로운 배선기판 제조방법을 제공하는 것이다.
위의 목적을 달성하기 위하여, 본 발명은 배선기판 제조방법에 관한 것으로서, 이는:
주표면을 갖는 코어층, 상기 코어층의 주표면 상에 적어도 하나의 라미네이트층을 형성하도록 교호로 라미네이트된 수지절연층 및 도체층, 개구부를 가지며 상기 개구부로부터 최외곽 도체층의 각 부분이 노출되도록 적어도 하나의 상기 라미네이트층의 최외곽 표면 상에 형성되는 솔더 레지스트층을 포함하는 배선기판을 준비하고;
상기 적어도 1층의 도체층 상에 Sn을 포함 하부층을 도금에 의해서만 형성하는 공정; 그리고
가열공정에 의하여 상기 Sn 포함 하부층을 융합하고, 융합된 상기 Sn 포함 하부층의 각 부분 상에 솔더볼을 직접적으로 장착하여, 상기 솔더볼을 상기 Sn 포함 하부층의 각 부분에 접속시키는 것:으로 이루어진다.
본 발명에 의하면, 상기 솔더 레지스트층에 형성되는 개구부로부터 노출되는 상기 도체층 상에, 구체적으로는, 수지절연층 및 도체층이 각각 상기 코어층의 주표면 상에 적어도 하나의 층으로 교호로 라미네이트되고, 상기 솔더 레지스트층이 상기 최외곽 표면 상에 형성되는 상기 배선기판에서 상기 개구부로부터 노출되는 도체층의 부분에, 종래의 솔더 페이스트가 아닌 상기 Sn 포함 하부층이 도금에 의하여 형성된다. 그러므로, 상기 하부층의 형상은 편평하고, 상기 하부층은 솔더의 주성분으로서 Sn을 포함한다. 따라서, 이러한 하부층이 가열에 의하여 융합되고 솔더볼이 그 상부에 장착될 때, 이들 솔더볼은 상기 하부층에 단단히 접속될 수 있다.
또한, 상기 하부층의 두께는 상기 하부층에 가해지는 형성 시간 등과 같은 형성 조건을 제어함으로써 원하는 정도로 조정될 수 있다. 따라서, 상기 솔더볼에 대한 접착을 강화하기 위하여 상기 하부층의 두께를 유지하는 상황에서 상기 솔더 레지스트층에 형성되는 상기 개구부의 깊이가 작게 설정되는 경우에도, 상기 하부층의 두께를 충분히 작게 유지할 수 있고, 따라서 상기 개구부로부터 상기 솔더볼이 노출되는 정도를 충분히 작게 할 수 있다. 그러므로, 측방향으로 상기 솔더볼에 작용하는 전단력을 더욱 감소시킬 수 있다.
그 결과, 상기 솔더볼은 원래의 장착 위치로부터 전혀 이탈되지 않으며, 상기 배선기판과 상기 베이스 기판 사이의 전기적 및 기계적 접속을 양호한 상태로 유지할 수 있다.
본 발명의 예에서, 상기 개구부의 깊이에 상응하는 상기 솔더 레지스트층의 두께(즉, 상기 최외곽 도체층에 도달하는 깊이)는 10㎛ 내지 40㎛로 설정되는 것이 바람직하다. 이 경우, 본 발명의 장점, 즉, 상기 솔더볼이 원래의 장착 위치로부터 변위되는 것을 방지할 수 있음과, 또한 상기 배선기판과 상기 베이스 기판 사이의 전기적 및 기계적 접속을 양호한 상태로 유지할 수 있음을 더욱 효과적으로 달성할 수 있다.
본 발명의 예에서, 상기 Sn 포함 하부층의 두께는 1㎛ 내지 5㎛의 범위로 설정되는 것이 바람직하다. 이 경우, 상술한 바와 같이, 상기 솔더볼에 대한 접착을 충분히 높게 유지하는 상황에서 상기 개구부의 깊이가 10㎛ 내지 40㎛로 설정될 때에도, 상기 개구부로부터 상기 솔더볼이 노출되는 정도를 충분히 감소시킬 수 있고, 측방향으로 상기 솔더볼에 작용하는 전단력을 감소시킬 수 있다. 따라서, 상기 솔더볼이 원래의 장착 위치로부터 변위되는 것을 방지할 수 있음, 및 상기 배선기판과 상기 베이스 기판 사이의 전기적 및 기계적 접속을 양호한 상태로 유지할 수 있음과 같은 본 발명의 장점을 보다 효과적으로 달성할 수 있다.
또한, 본 발명의 예에서, 상기 하부층은 0.1 질량% 내지 1 질량%의 양으로(즉, 만큼) Ag를 포함하는 것이 바람직하다. 예를 들면, 상기 하부층을 Sn만으로 형성할 때, 일부 경우에는 시간에 따라 상기 하부층으로부터 위스커(whisker)가 발생되고, 이러한 위스커가 상기 베이스 기판, 등과 접촉하게 되어, 상기 배선기판과의 전기적 접촉에 따라 악영향을 미치게 된다. 이 경우, 상기 하부층이 상술한 미소량의 Ag을 포함할 때에는, 상술한 바의 위스커의 발생을 억제할 수 있다. 따라서, 상술한 바의 악영향을 억제하는 것이 가능하다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 상기 수지절연층 및 상기 도체층이 상기 코어층의 적어도 하나의 주표면 상에 각각 적어도 하나의 라미네이트층을 형성하도록 교호로 라미네이트되고 상기 솔더 레지스트층이 상기 최외곽 표면 상에 형성되는 소위 BGA 유형의 배선기판에서, 상기 도체층 및 상기 솔더볼 사이의 접착을 개선할 수 있는 새로운 배선기판의 제조방법이 제공된다.
도 1은 일 실시예의 배선기판을 도시하는 평면도
도 2는 본 실시예의 배선기판을 도시하는 평면도
도 3은 도 1 및 도 2에 나타낸 배선기판을 I-I선을 따라 절단한 단면 부분을 확대하여 나타내는 도면
도 4는 도 1 및 도 2에 나타낸 배선기판을 Ⅱ-Ⅱ선을 따라 절단한 단면 부분을 확대하여 나타내는 도면
도 5는 도 3 및 도 4에 나타낸 상기 배선기판에서 하측에 솔더 레지스트층(18)에 형성된 개구부(18a) 및 그의 주변을 확대하여 나타내는 도면
도 6은 도 3 및 도 4에 나타낸 상기 배선기판에서 하측에 솔더 레지스트층(18)에 형성된 개구부(18a) 및 그의 주변을 확대하여 나타내는 도면
도 7은 본 실시예의 배선기판 제조방법에서 하나의 공정을 나타내는 도면
도 8은 본 실시예의 배선기판 제조방법에서 하나의 공정을 나타내는 도면
도 9는 본 실시예의 배선기판 제조방법에서 하나의 공정을 나타내는 도면
도 10은 본 실시예의 배선기판 제조방법에서 하나의 공정을 나타내는 도면
도 11은 본 실시예의 배선기판 제조방법에서 하나의 공정을 나타내는 도면
도 12는 본 실시예의 배선기판 제조방법에서 하나의 공정을 나타내는 도면
도 13은 본 실시예의 배선기판 제조방법에서 하나의 공정을 나타내는 도면
도 14는 본 실시예의 배선기판 제조방법에서 하나의 공정을 나타내는 도면
도 15는 본 실시예의 배선기판 제조방법에서 하나의 공정을 나타내는 도면
도 16은 본 실시예의 배선기판 제조방법에서 하나의 공정을 나타내는 도면
도 17은 본 실시예의 배선기판 제조방법에서 하나의 공정을 나타내는 도면
(배선기판)
이하, 본 발명의 일 실시예를 도면을 참조하여 설명한다.
우선, 본 발명의 방법에 의하여 제조되는 모범 배선기판의 구조를 설명한다. 여기에서, 아래에 나타낸 배선기판은 예시적인 것으로서 제공된 것이다. 상기 모범 배선기판은, 본 발명의 제조방법의 특징에 기초하여, 하나의 층으로 각각 적층된 적어도 하나의 도체층 및 하나의 수지절연층, 상기 솔더 레지스트층 내에 형성되는 개구부로부터 노출되는 최외곽 도체층 부분, 및 상기 개구부로부터 노출되는 상기 도체층의 각 부분 상에 형성되는 Sn 포함 하부층 및 솔더볼을 포함한다.
도 1 및 도 2는 본 실시예에 의한 배선기판의 각각의 평면도이다. 도 1은 상측으로부터 볼 때의 배선기판의 상태를 나타내며, 도 2는 하측으로부터 볼 때의 도 1에 나타낸 배선기판의 상태를 나타낸다. 도 3은 도 1 및 도 2에 나타낸 배선기판을 I-I선을 따라 절단한 단면 부분을 확대하여 나타내는 도면이다. 도 4는 도 1 및 도 2에 나타낸 배선기판을 Ⅱ-Ⅱ선을 따라 절단한 단면 부분을 확대하여 나타내는 도면이다. 또한, 도 5는 도 3 및 도 4에 나타낸 상기 배선기판에서 하측에 솔더 레지스트층(18)에 형성된 개구부(18a) 및 그의 주변(근처)을 확대하여 나타내는 도면이다. 여기에서, 도 5에서 상기 개구부 및 그의 주변(근처)은 본 발명의 특징을 명확히 하기 위하여 거꾸로 도시한다.
도 1 내지 도 4에 나타낸 배선기판(1)에서, 금속배선(7a)을 구성하기 위하여 소정의 패턴으로 형상화된 각 코어 도체층(M1,M11)(이하, 각각 단순히 "도체층"으로도 칭함)은 각각 Cu 도금에 의하여 플레이트형 코어(2)의 양표면 상에 형성된다. 이러한 플레이트형 코어(2)는 열저항 수지판(예를 들면, 비스말레이미드-트리아진(bismuleimide-triazine) 수지판), 섬유강화 수지판(예를 들면, 유리 섬유 강화 에폭시 수지), 등에 의하여 구성된다. 이들 코어 도체층(M1,M11)은 상기 플레이트형 코어(2)의 표면의 대부분을 각각 커버하는 표면 도체 패턴으로서 형성되며, 전원공급층 또는 접지층으로서 사용된다.
한편, 상기 플레이트형 코어(2)에는 드릴 등으로 뚫어지는 스루홀(12)이 형성되며, 상기 코어 도체층(M1,M11)이 상호 도전되도록 유발하는 스루홀 도체(30)가 그들의 내벽 표면에 각각 형성된다. 상기 스루홀(12)은 에폭시 수지, 등과 같은 수지 홀 충전재(31)로 충전된다.
각각 열경화 수지조성물(6)로 형성되는 제 1 비아층(즉, 빌드업층, 절연층, 또는 수지절연층)(V1,V11)은 상기 코어 도체층(M1,M11)의 상부층에 각각 형성된다. 금속배선(7b)을 구성하기 위하여 소정의 패턴으로 형상화된 제 1 도체층(M2,M12)은 각각 Cu 도금에 의하여 그들의 표면 상에 형성된다. 여기에서, 상기 코어 도체층(M1,M11) 및 상기 제 1 도체층(M2,M12) 사이에는 비아(34)에 의하여 각각 중간층 접속이 제공된다. 마찬가지로, 각각 열경화 수지조성물(6)로 형성되는 제 2 비아층(즉, 빌드업층, 절연층, 또는 수지절연층)(V2,V12)은 상기 제 1 도체층(M2,M12)의 상부층에 각각 형성된다.
상기 제 2 비아층(V2,V12)에는 금속단자 패드(10,17)를 갖는 제 2 도체층(M3,M13)이 각각 형성된다. 상기 제 1 도체층(M2,M12) 및 상기 제 2 도체층(M3,M13) 사이에는 상기 비아(34)를 통하여 각각 중간층 접속이 제공된다. 상기 비아(34)는 비아홀(34h), 각각 상기 비아홀(34h)의 내주표면 상에 제공되는 비아도체(34s), 각각 그의 바닥표면측에서 상기 비아도체(34s)에 접속되도록 제공되는 비아패드(34p), 및 각각 대향측에서 상기 비아홀(34h)의 개구둘레로부터 상기 비아패드(34p)로 외향 돌출되는 비아랜드(34l)를 포함한다.
상술한 바와 같이, 상기 코어 도체층(M1), 상기 제 1 비아층(V1), 상기 제 1 도체층(M2), 상기 제 2 비아층(V2), 및 상기 제 2 도체층(M3)(즉, 최외곽 도체층)은 제 1 배선 적층부(L1)(즉, 라미네이트층)를 구성하기 위하여 상기 플레이트형 코어(2)의 제 1 주표면(MP1) 상에 순차적으로 적층된다. 상기 코어 도체층(M11), 상기 제 1 비아층(V11), 상기 제 1 도체층(M12), 상기 제 2 비아층(V12), 및 상기 제 2 도체층(M13)(즉, 최외곽 도체층)은 제 2 배선 적층부(L2)(즉, 라미네이트층)를 구성하기 위하여 상기 플레이트형 코어(2)의 제 2 주표면(MP2) 상에 순차적으로 적층된다. 그리고, 제 1 주표면(CP1) 상에 복수의 금속단자 패드(10)를 형성하고, 제 2 주표면(CP2) 상에 복수의 금속단자 패드(17)를 형성한다.
여기에서, 상기 금속단자 패드(10)는 나중에 형성되는 솔더 범프를 통하여 반도체 장치(도시생략)가 플립칩 접속되며, 반도체 장치 장착 영역을 각각 구성하는 패드(FC 패드)로 사용된다. 도 1에 나타낸 바와 같이, 상기 금속단자 패드(10)는 상기 배선기판(1)의 거의 중심부에 형성되며, 직사각형 형상처럼 배열된다.
상기 금속단자 패드(17)는 상기 배선기판(1)을 마더보드에 접속하는 데에 사용되는 후표면 랜드(LGA 패드)로서 활용된다. 상기 금속단자 패드(17)는 상기 실질적인 중심영역을 제외하고 상기 배선기판(1)의 외주영역 내에 형성되며, 상기 실질적인 중심영역을 에워싸도록 직사각형 형상처럼 배열된다.
또한, 상기 제 1 주표면(CP1) 상에는 개구부(8a)를 갖는 솔더 레지스트층(8)이 형성되고, 각각 상기 개구부(8a)로부터 노출되는 금속단자 패드(10) 상에는 무전해 도금에 의하여 형성되는 Sn 포함 하부층(10a)이 형성된다. 솔더 페이스트를 인쇄하고 상기 솔더 페이스트에 리플로 솔더링(즉, 리플로 솔더링 공정)을 적용함으로써 형성되는 솔더범프(11)를 상기 하부층(10a)의 각 부분 상에 형성한다.
상기 제 2 주표면(CP2) 상에는 개구부(18a)를 갖는 솔더 레지스트층(18)이 형성되고, 각각 상기 개구부(18a)로부터 노출되는 상기 금속단자 패드(17) 상에는 Sn포함 하부층(17a)이 형성되며, 상기 하부층(17a)의 각 부분 상에 솔더볼(19)이 형성되어(장착되어) 이들 솔더볼(19)이 상기 하부층(17a)의 각 부분에 접속되도록 (도 5 참조).
여기에서, 상기 솔더볼(19)는, 예를 들면, Sn-Pb, Sn-Ag, Sn-Ag-Cu, 등으로 형성할 수 있다. 그의 크기(직경)는, 예를 들면, 300㎛ 내지 1300㎛의 범위 이내로 설정 가능하다.
본 실시예의 배선기판(1)에서는, 상기 개구부(18a)로부터 각각 노출되는 상기 금속단자 패드(17) 상에 종래의 솔더 페이스트가 아닌 상기 Sn 포함 하부층(17a)이 도금에 의하여 형성된다. 상기 하부층(17a)은, 예를 들면, 전해 도금 방법, 무전해 도금 방법, 등과 같은 도금방법에 의하여 간단하게 형성가능하다. 그러므로, 도 5에 나타낸 바와 같이, 이들의 형상은 편평하며, 이들 또한 주(제 1)성분으로서 Sn을 포함한다. 따라서, 본 실시예의 배선기판(1)에서, 상기 하부층(17a)을 가열에 의하여 융합하고 상기 하부층(17a)의 각 부분 상에 상기 솔더볼(19)을 장착할 때, 상기 솔더볼(19)은 상기 하부층(17a)의 각 부분에 단단하게 접속된다.
또한, 상기 하부층(17a)의 두께는 상기 하부층(17a)에 가해지는 형성 시간 등과 같은 형성 조건을 제어함으로써 원하는 정도로 조정될 수 있다. 따라서, 상기 솔더볼에 대한 접착을 강화하기 위하여 상기 하부층(17a)의 두께를 유지하는 상황에서 상기 솔더 레지스트층(18)에 형성되는 상기 개구부(18a)의 깊이(d){상기 개구부(18a)에서 상기 금속단자 패드(17)까지의 거리}가 작게 설정되는 경우에도, 상기 하부층(17a)의 두께를 충분히 작게 유지할 수 있고, 따라서 상기 개구부(18a)로부터 상기 솔더볼(19)이 노출되는 정도를 충분히 작게 할 수 있다.
그러므로, 측방향으로 상기 솔더볼(19)에 작용하는 전단력을 더욱 감소시킬 수 있다. 그 결과, 도 5에 나타낸 바와 같이 (단일의 솔더볼만을 갖는 예를 들면), 상기 솔더볼(19)이 원래의 장착 위치로부터 전혀 이탈되지 않으며, 상기 배선기판(1)과 상기 베이스 기판(도시생략) 사이의 전기적 및 기계적 접속을 양호한 상태로 유지할 수 있다.
한편, 도 6에 나타낸 바와 같이, 종래기술에서와 같이 상기 Sn 포함 하부층(17a) 대신으로 솔더 페이스트(17b)를 이용할 때, 이러한 솔더 페이스트(17b)는 리플로 솔더링 공정에 의하여 반구형 형상처럼 형성된다. 그러므로, 상기 솔더 페이스트(17b)와 그 상부에 장착되는 상기 솔더볼(19) 사이의 접촉면적이 감소되며, 따라서 이들 사이의 접착을 충분히 개선시킬 수 없다. 특히, 상기 개구부(18a)의 깊이(d)가 작게 설정되고 및/또는 상기 솔더 페이스트(17b)의 두께, 특히 상기 중심부의 두께가 증가될수록, 상기 솔더볼(19)이 상기 개구부(18a)로부터 노출되는 정도가 증가되며, 측방향으로 상기 솔더볼(19)에 작용하는 전단력이 증가된다.
그러므로, 도 6에 나타낸 바와 같이 (다시, 단일의 솔더볼만을 갖는 예를 들면), 상기 솔더볼(19)이 원래의 장착 위치로부터 이탈되며, 상기 배선기판(1)과 상기 베이스 기판(도시생략) 사이의 전기적 및 기계적 접속을 양호한 상태로 유지할 수 없다.
여기에서, 상기 개구부(18a)의 깊이(d)는 10㎛ 내지 40㎛로 설정하는 것이 바람직하다. 이 경우, 본 발명의 장점, 즉, 상기 솔더볼(19)이 원래의 장착 위치로부터 변위되는 것을 방지할 수 있음 및 상기 배선기판(1)과 상기 베이스 기판 사이의 전기적 및 기계적 접속을 양호한 상태로 유지할 수 있음 또한 보다 효과적으로 달성할 수 있다.
상기 하부층(17a)의 두께는 1㎛ 내지 5㎛의 범위 이내로 설정하는 것이 바람직하다. 이 경우, 상술한 바와 같이, 상기 솔더볼(19)에 대한 접착을 충분히 높게 유지하는 상황에서 상기 개구부(18a)의 깊이(d)가 10㎛ 내지 40㎛로 설정되고, 상기 개구부로부터 상기 솔더볼(19)이 노출되는 정도를 충분히 감소시킬 수 있고, 측방향으로 상기 솔더볼(19)에 작용하는 전단력을 감소시킬 수 있다. 따라서, 상기 솔더볼(19)이 원래의 장착 위치로부터 변위되는 것을 방지할 수 있음, 및 상기 배선기판(1)과 상기 베이스 기판 사이의 전기적 및 기계적 접속을 양호한 상태로 유지할 수 있음과 같은 본 발명의 장점을 보다 효과적으로 달성할 수 있다.
또한, 상기 하부층 전체가 100 질량%이라고 가정할 때, 상기 하부층(17a)은 0.1 질량% 내지 1 질량% 만큼(의 양으로) Ag를 포함하는 것이 바람직하다. 예를 들면, 상기 하부층(17a)을 Sn만으로 형성할 때, 일부 경우에는 시간에 따라 상기 하부층(17a)으로부터 위스커가 발생되고, 이러한 위스커가 상기 베이스 기판, 등과 접촉하게 되어, 상기 배선기판(1)과의 전기적 접촉에 따라 악영향을 미치게 된다. 이 경우, 상기 하부층(17a)이 상술한 바와 같이 미소량의 Ag을 포함할 때에는, 상술한 바의 위스커의 발생을 억제할 수 있다. 따라서, 상술한 바의 전기적 악영향을 억제하는 것이 가능하다.
이 경우, 위의 단점들은 시간에 따라 유발되며, 과정의 문제로 유발되는 것은 아니다. 그러므로, 100% Sn으로 상기 하부층(17a)을 형성하는 공정을 항상 배제하는 것은 아니다.
여기에서, 도 1 내지 도 4로부터 명백한 바와 같이, 본 실시예의 배선기판(1)은 실질적으로 플레이트형 직사각형 형상을 나타내며, 그의 크기는, 예를 들면, 약 35㎜ × 약 35㎜ × 약 1㎜로 설정될 수 있다.
(배선기판 제조방법)
다음으로, 도 1 내지 도 4에 나타낸 모범 배선기판의 모범 배선기판 제조방법을 아래에 설명한다. 도 7 내지 도 17은 본 실시예에서 배선기판 제조방법의 공정들을 나타내는 도면이다. 여기에서, 아래에 나타낸 공정도는 각각 상기 배선기판을 Ⅱ-Ⅱ선을 따라 절단할 때 도 4에서의 상응하는 단면에 가해지는 순차적인 공정들을 주로 도시한다.
우선, 도 7에 나타낸 바와 같이, 판 형상으로 된 열저항 수지판(예를 들면, 비스말레이미드-트리아진 수지판) 또는 섬유 강화 수지판(예를 들면, 유리 섬유 강화 에폭시 수지)을 상기 코어(2)로서 준비하고, 드릴링 등과 같은 방법에 의하여 상기 스루홀(12)을 뚫는다. 그리고, 도 8에 나타낸 바와 같이, 패턴 도금에 의하여 상기 코어 도체층(M1,M11) 및 상기 스루홀 도체(30)를 형성하고, 상기 스루홀(12) 내에 상기 수지 홀 충전재(31)를 각각 충전한다.
그리고, 상기 코어 도체층(M1,M11)에 거칠기 공정(roughening process)을 가한다. 그리고, 도 9에 나타낸 바와 같이, 상기 코어 도체층(M1,M11)을 커버하기 위하여 수지막(6)을 라미네이팅하고, 이 막을 경화시킴으로써 상기 절연층(V1,V11)을 얻는다. 경우에 따라, 상기 수지막은 상기 충전제를 포함할 수도 있다.
그리고, 도 10에 나타낸 바와 같이, 상기 절연층(V1,V11) (비아층)의 주표면 상에 레이저빔을 조사함으로써, 상기 비아홀(34h)을 각각 소정의 패턴으로 형성한다. 그리고, 상기 비아홀(34h)을 포함하는 상기 절연층(V1,V11)에 거칠기 공정을 가한다. 여기에서, 상술한 바와 같이, 상기 절연층(V1,V11)이 상기 충전제를 포함하는 상황에서 상기 절연층(V1,V11)에 상기 거칠기 공정을 가할 때, 상기 충전제의 유리(liberation)가 유발되며 상기 충전제는 여전히 상기 절연층(V1,V11) 상에 잔류한다. 그러므로, 물세척을 적절히 가함으로써 상기 유리된 충전제를 제거한다.
그리고, 상기 비아홀(34h)의 내부를 세척하기 위하여 디스미어 공정 및 윤곽에칭을 가한다. 여기에서, 본 실시예에서는 상기 물세척이 이미 가해졌기 때문에 상기 디스미어 공정 중 상기 물세척 과정에 유발되는 상기 충전제의 응집이 억제 가능하다.
본 실시예에서, 고압수를 이용하는 위의 물세척과 상기 디스미어 공정 사이에 에어블로잉을 가할 수도 있다. 따라서, 위의 물세척에 의하여 상기 유리된 충전제가 완전히 제거되지 않더라도, 에어블로잉에 의하여 상기 충전제의 제거를 보완할 수 있다.
그리고, 도 11에 나타낸 바와 같이, 패턴 도금에 의하여 상기 제 1 도체층(M2,M12) 및 상기 비아도체(34s)를 형성한다. 상기 제 1 도체층(M2) 등은 상기 세미-애디티브법 등에 의하여 아래와 같이 형성한다. 우선, 예를 들어, 상기 제 2 비아층(V2,V12) 상에 무전해 동도금막을 형성하고, 이러한 무전해 동도금막 상에 레지스트를 형성하며, 레지스트 비 형성 영역에 전해 동도금을 가함으로써 상기 제 1 도체층(M2) 등을 형성한다. 이 경우, 상기 제 1 도체층(M2) 등은 KOH 등을 이용하여 상기 레지스트를 박리/제거함으로써 소정의 패턴으로 형성할 수 있다.
그리고, 상기 제 1 도체층(M2,M12)에 상기 거칠기 공정을 가한다. 그리고, 도 12에 나타낸 바와 같이, 상기 제 1 도체층(M2,M12)을 커버하기 위하여 상기 수지막(6)을 라미네이팅/경화시킴으로써 상기 제 2 비아층(V2,V12)을 얻는다. 경우에 따라, 이러한 수지막은 상술한 바와 같이 상기 충전제를 포함할 수 있다.
그리고, 도 13에 나타낸 바와 같이, 상기 절연층(V2,V12) (비아층)의 주표면 상에 레이저빔을 조사함으로써 상기 비아홀(34h)을 소정의 패턴으로 형성한다. 그리고, 상기 비아홀(34h)을 포함하는 상기 절연층(V2,V12)에 상기 거칠기 공정을 가한다. 상술한 바와 같이, 상기 절연층(V2,V12)이 상기 충전제를 포함하는 상황에서 상기 절연층(V2,V12)에 상기 거칠기 공정을 가할 때, 충전제의 유리가 유발되며 상기 충전제는 여전히 상기 절연층(V1,V11) 상에 잔류한다. 그러므로, 위에서와 같이 물세척 또는 상기 에어블로잉을 적절하게 가한다. 그리고, 상기 비아홀(34h)의 내부를 세척하기 위하여 상기 비아홀(34h)에 디스미어 공정 및 프로파일 에칭(윤곽에칭)을 가한다.
그리고, 도 14에 나타낸 바와 같이, 패턴 도금에 의하여 상기 제 2 도체층(M3,M13) 및 상기 비아도체(34s)를 형성한다.
그리고, 도 15에 나타낸 바와 같이, 상기 비아홀(34h)의 내측을 메우기 위하여 상기 제 2 도체층(M3,M13) 상에 상기 솔더 레지스트층(8,18)을 각각 형성한다. 그리고, 도 16 및 도 17에 나타낸 바와 같이, 상기 솔더 레지스트층(8,18)에 상기 레지스트 코팅 및 상기 노광/현상 공정을 가함으로써 상기 개구부(8a,18a)를 형성한다. 여기에서, 도 17은 상기 배선기판을 I-I선을 따라 절단할 때 도 3에서의 상응하는 단면에 가해지는 공정을 나타내는 공정도이다.
그리고, 도 17에 나타낸 조립체에서, 상술한 바와 같이, 예를 들면, 무전해도금, 전해도금 등과 같은 도금방법에 의하여 각각 상기 개구부(18a)로부터 노출되는 상기 금속단자 패드(17) 상에, 그리고 상기 개구부(8a)로부터 노출되는 상기 금속단자 패드(10) 상에 상기 Sn 포함 하부층(17a)을 형성하고, 리플로 솔더링 공정을 가함으로써 상기 Sn 포함 하부층(17a)을 융합하며, 경우에 따라, 상기 Sn 포함 하부층(17a)의 표면에 플럭스를 공급하는 플럭싱 공정을 적용하고, 상기 금속단자 패드(17)에 융합된 상기 Sn 포함 하부층(17a)의 각 부분에 상기 솔더볼(19)을 직접적으로 장착하여 이에 접속시킨다.
도 1 내지 도 4에 나타낸 바와 같이 상기 모범 배선기판(1)은 위에서 상술한 바의 단계들을 통하여 얻어진다.
필요에 따라 상기 솔더 레지스트층(8,18)에 플라즈마 공정을 가할 수 있다. 이러한 플라즈마 공정은 상기 솔더 레지스트층(8,18), 특히, 이들의 표면을 플라즈마 조사에 의하여 활성화하도록 수행된다. 이 공정에 의하면, 예를 들면, 상기 패키징 공정 중에 상기 밀봉 수지층에 대한 상기 솔더의 젖음성을 개선할 수 있고, 따라서 상기 밀봉 수지층의 코팅특성을 개선할 수 있다. 특히, 상기 배선기판 및 상기 반도체 장치 등 사이의 좁은 공극(clearance) 내에 언더필 수지를 충전해야 할 때, 예를 들면, 이러한 언더필 수지는 위와 같은 상기 젖음성의 개선으로 인하여 상기 배선기판, 즉, 상기 솔더 레지스트층(8) 위로 용이하게 퍼진다. 그 결과, 종래 기술에서는 어려웠던 상기 언더필 수지의 주입을 용이하게 수행할 수 있다.
이상에서와 같이, 본 발명은 구체적인 예를 언급하여 상세히 설명된다. 본 발명은 위의 내용에 한정되지 않으며, 본 발명의 범위로부터 이탈되지 않는 한 모든 수정 및 변형을 가할 수 있다.
예를 들면, 위의 구체적인 예에서는, 코어기판(2)을 갖는 배선기판(1)에 대하여 설명이 이루어졌으나, 본 발명의 제조방법은 물론 코어기판(2)을 갖지 않는 배선기판(1)에 대해서도 적용될 수 있다.
1 - 배선기판 M1 - 코어 도체층
V1 - 제 1 비아층 M2 - 제 1 도체층
V2 - 제 2 비아층 M11 - 코어 도체층
V11 - 제 1 비아층 M12 - 제 1 도체층
V12 - 제 2 비아층 34l - 비아랜드
34p - 비아패드 34s - 비아도체
7a,7b - 금속배선 8,18 - 솔더 레지스트층
8a,18a - 개구부 10a,17a - Sn-포함 하부층
17b - 솔더 페이스트 19 - 솔더볼

Claims (4)

  1. 주표면을 갖는 코어층, 상기 코어층의 주표면 상에 적어도 하나의 라미네이트층을 형성하도록 교호로 라미네이트된 수지절연층 및 도체층, 개구부를 가지며 상기 개구부로부터 최외곽 도체층의 각 부분이 노출되도록 적어도 하나의 상기 라미네이트층의 최외곽 표면 상에 형성되는 솔더 레지스트층을 포함하는 배선기판을 준비하고;
    상기 적어도 1층의 도체층 상에 Sn을 포함 하부층을 도금에 의해서만 형성하는 공정; 그리고
    가열공정에 의하여 상기 Sn 포함 하부층을 융합하고, 융합된 상기 Sn 포함 하부층의 각 부분 상에 솔더볼을 직접적으로 장착하여, 상기 솔더볼을 상기 Sn 포함 하부층의 각 부분에 접속시키는 것:으로 이루어지는 배선기판 제조방법.
  2. 청구항 1에 있어서,
    상기 개구부의 깊이에 상응하는 상기 솔더 레지스트층의 두께는 10㎛ 내지 40㎛임을 특징으로 하는 배선기판 제조방법.
  3. 청구항 1에 있어서,
    상기 Sn 포함 하부층의 두께는 1㎛ 내지 5㎛임을 특징으로 하는 배선기판 제조방법.
  4. 청구항 1에 있어서,
    상기 Sn 포함 하부층은 0.1 내지 1 질량%의 양으로 Ag를 포함함을 특징으로 하는 배선기판 제조방법.
KR1020110085153A 2010-08-25 2011-08-25 배선기판 제조방법 KR101355732B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-188464 2010-08-25
JP2010188464A JP2012049250A (ja) 2010-08-25 2010-08-25 配線基板の製造方法

Publications (2)

Publication Number Publication Date
KR20120019414A KR20120019414A (ko) 2012-03-06
KR101355732B1 true KR101355732B1 (ko) 2014-01-27

Family

ID=45695787

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110085153A KR101355732B1 (ko) 2010-08-25 2011-08-25 배선기판 제조방법

Country Status (4)

Country Link
US (1) US8322596B2 (ko)
JP (1) JP2012049250A (ko)
KR (1) KR101355732B1 (ko)
TW (1) TWI458416B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150004750A1 (en) * 2013-06-27 2015-01-01 Stats Chippac, Ltd. Methods of Forming Conductive Materials on Contact Pads
KR102214512B1 (ko) 2014-07-04 2021-02-09 삼성전자 주식회사 인쇄회로기판 및 이를 이용한 반도체 패키지
KR101706470B1 (ko) 2015-09-08 2017-02-14 앰코 테크놀로지 코리아 주식회사 표면 마감층을 갖는 반도체 디바이스 및 그 제조 방법
KR101807457B1 (ko) 2017-02-06 2017-12-08 앰코 테크놀로지 코리아 주식회사 표면 마감층을 갖는 반도체 디바이스 및 그 제조 방법
WO2021012241A1 (en) 2019-07-25 2021-01-28 China Triumph International Engineering Co., Ltd. Method for producing a double graded cdsete thin film structure
JP2021093417A (ja) * 2019-12-09 2021-06-17 イビデン株式会社 プリント配線板、及び、プリント配線板の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6998336B1 (en) * 2004-11-17 2006-02-14 Ngk Spark Plug Co., Ltd. Wiring board and method of producing the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100398716B1 (ko) * 2000-06-12 2003-09-19 가부시키가이샤 히타치세이사쿠쇼 반도체 모듈 및 반도체 장치를 접속한 회로 기판
JP4047251B2 (ja) * 2003-07-31 2008-02-13 日本特殊陶業株式会社 配線基板および配線基板の製造方法
JP4502690B2 (ja) * 2004-04-13 2010-07-14 富士通株式会社 実装基板
US7575371B1 (en) * 2004-11-11 2009-08-18 Fieldmetrics, Inc Temperature sensor and extensometer
JP4907500B2 (ja) * 2007-11-20 2012-03-28 新光電気工業株式会社 導電性バンプの形成方法
JP2009212160A (ja) * 2008-02-29 2009-09-17 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP5311656B2 (ja) * 2008-12-27 2013-10-09 京セラＳｌｃテクノロジー株式会社 配線基板
KR101660787B1 (ko) * 2009-09-23 2016-10-11 삼성전자주식회사 솔더 볼 접합 방법 및 메모리 모듈 리페어 방법
JP2011165741A (ja) * 2010-02-05 2011-08-25 Renesas Electronics Corp 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6998336B1 (en) * 2004-11-17 2006-02-14 Ngk Spark Plug Co., Ltd. Wiring board and method of producing the same

Also Published As

Publication number Publication date
TW201218898A (en) 2012-05-01
JP2012049250A (ja) 2012-03-08
US8322596B2 (en) 2012-12-04
KR20120019414A (ko) 2012-03-06
US20120048914A1 (en) 2012-03-01
TWI458416B (zh) 2014-10-21

Similar Documents

Publication Publication Date Title
JP5324051B2 (ja) 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP6375121B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US8987901B2 (en) Component built-in wiring board and manufacturing method of component built-in wiring board
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
US6297553B1 (en) Semiconductor device and process for producing the same
US8022553B2 (en) Mounting substrate and manufacturing method thereof
US9179552B2 (en) Wiring board
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
KR101355732B1 (ko) 배선기판 제조방법
KR20080092851A (ko) 배선 기판의 제조 방법, 반도체 장치의 제조 방법 및 배선기판
KR20080093910A (ko) 배선 기판의 제조 방법, 반도체 장치의 제조 방법 및 배선기판
JP2015106615A (ja) プリント配線板、プリント配線板の製造方法
KR101022912B1 (ko) 금속범프를 갖는 인쇄회로기판 및 그 제조방법
TWI454198B (zh) 配線基板製造方法
KR20150064976A (ko) 인쇄회로기판 및 그 제조방법
US20160021744A1 (en) Printed circuit board and method of manufacturing the same
JP5054440B2 (ja) 電子部品内蔵基板の製造方法及び電子部品内蔵基板
US20150156882A1 (en) Printed circuit board, manufacturing method thereof, and semiconductor package
JP2008177619A (ja) チップキャリア及び半導体装置並びにチップキャリアの製造方法
JP5775010B2 (ja) 配線基板
JP5775009B2 (ja) 配線基板
JP2020061449A (ja) 配線基板及びその製造方法
JP2014123592A (ja) プリント配線板の製造方法及びプリント配線板
JP2022133182A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
JP6030513B2 (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant