KR20080092851A - 배선 기판의 제조 방법, 반도체 장치의 제조 방법 및 배선기판 - Google Patents

배선 기판의 제조 방법, 반도체 장치의 제조 방법 및 배선기판 Download PDF

Info

Publication number
KR20080092851A
KR20080092851A KR1020080031963A KR20080031963A KR20080092851A KR 20080092851 A KR20080092851 A KR 20080092851A KR 1020080031963 A KR1020080031963 A KR 1020080031963A KR 20080031963 A KR20080031963 A KR 20080031963A KR 20080092851 A KR20080092851 A KR 20080092851A
Authority
KR
South Korea
Prior art keywords
electrode pad
layer
wiring board
insulating layer
support substrate
Prior art date
Application number
KR1020080031963A
Other languages
English (en)
Inventor
가즈히로 고바야시
준이치 나카무라
겐타로 가네코
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20080092851A publication Critical patent/KR20080092851A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072—Anchoring, i.e. one structure gripping into another
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

본원 발명의 반도체 장치(100)는 반도체 칩(110)이 배선 기판(120)에 플립 칩(filp-chip) 실장된 구성을 갖는다. 상기 배선 기판(120)은 복수의 배선층들과 복수의 절연층들이 적층된 다층 구조를 가지며, 제1층(122), 제2층(124), 제3층(126), 및 제4층(128)의 절연층들이 적층된 구성을 갖는다. 상기 제1층(122)은 제1 절연층(121)과 제2 절연층(123)을 갖는다. 제1 전극 패드(130)의 한쪽 면 측에서 바깥 둘레로부터 반경 방향(주변 방향)으로 돌출한 돌출부(132)가 상기 제1 절연층(121)과 상기 제2 절연층(123) 사이의 경계면 상의 전체 둘레에 형성된다.
배선 기판, 다층 기판, 전극 패드, 돌출부, 땜납 범프

Description

배선 기판의 제조 방법, 반도체 장치의 제조 방법 및 배선 기판{WIRING BOARD MANUFACTURING METHOD, SEMICONDUCTOR DEVICE MANUFACTURING METHOD AND WIRING BOARD}
본 발명은 배선 기판의 제조 방법, 반도체 장치의 제조 방법, 및 배선 기판에 관한 것이며, 특히 다층 기판의 전극 패드 형성 부분에 있어서 신뢰성을 높이도록 구성된 배선 기판의 제조 방법, 반도체 장치의 제조 방법, 및 배선 기판에 관한 것이다.
예를 들면, 베어칩(bare chip)과 기판을 연결하거나 패키지 기판과 마더보드(mother board)를 연결할 때 사용하는 BGA(Ball Grid Array) 볼의 형성 방법 중 하나로서 기판 위에 복수의 전극을 형성한 다음에, 전극과 통하는 구멍을 갖는 땜납 레지스트(solder resist)를 형성하고, 각 구멍의 열린 부분에 땜납 볼(solder ball)을 놓고 가열 처리(리플로우(reflow))를 통해 땜납 볼을 녹여 구멍 내의 전극에 접합해서, 땜납 레지스트의 표면에 돌출한 상태로 땜납 범프(solder bump)를 형성하는 제조 방법이 알려져 있다.
한편, 소형화, 및 고집적화한 베어칩을 다층 기판에 실장한 패키지도 개발되 어 있다.(예를 들어, 특허문헌 1 참조)
도 1은 종래의 배선 기판의 구조의 예를 보여주고 있다. 도 1에 나타난 기판 구조에서는, 전극 패드(10)의 바깥 둘레가 제1 절연층(12)으로 덮여있고, 전극 패드(10)의 상측 표면이 제2 절연층(13)으로 덮여있는 방식으로 적층되어 있고, 전극 패드(10)의 상측(上側) 표면의 중앙으로부터 위쪽으로 연장된 비어(via,14)가 제2 절연층(13)을 관통하여 상부(上部)의 배선부(16)에 접속되어 있다. 전극 패드(10)는 Au층(17)과 Ni층(18)이 적층된 구조로 되어 있으며, Au층(17)의 표면이 제1 절연층(12)으로부터 노출되고, 비어(14)가 Ni층(18)에 접속되는 방식으로 설치된다.
또한, 어떤 경우에는 땜납 범프를 통해 반도체 칩이 전극 패드(10)에 실장되고, 다른 경우에는 땜납 볼이나 핀이 전극 패드(10)에 접합된다. 이렇게, 다층 구조의 배선 기판에서는 전극 패드(10)가 베어칩 탑재용 패드나 외부 접속용 패드로 사용된다.
[특허문헌 1] 일본국 특허 제 3635219 호 (JP-A-2000-323613)
도 1에 나타난 배선 기판에 있어서, 전극 패드(10)의 바깥 둘레는 비교적 매끄럽다. 따라서, 제1 절연층(12)에 대한 밀착성이 약하고, 리플로우 처리를 통해 가열될 때, 제1 절연층(12)과 전극 패드(10)사이의 열 팽창 차이에 의한 열변형력이 가해져, 전극 패드(10)의 바깥 둘레와 접촉하는 경계 부분에서 층간 분리의 발생과 제1 절연층(12)의 일부의 파손의 염려가 있다.
게다가, 리플로우 처리 중의 가열로 인해 전극 패드(10)의 모서리 부분(B 부분)의 바깥 둘레와 접촉하는 제1 절연층(12)의 일부가 파손되는 경우, 전극 패드(10)의 모서리 부분(A 부분)으로부터 제2 절연층(13) 쪽으로 균열(20)이 발생할 수 있는 문제가 있다.
또한, 균열(20)이 확대되는 경우, 제2 절연층(13)에 적층된 배선 부분(16)이 절단될 염려가 있다.
따라서, 상기 사정을 고려하여 본 발명은 상기 과제들을 해결한 배선 기판의 제조 방법, 반도체 장치의 제조 방법, 및 배선 기판을 제공하는 것을 목적으로 한다.
상기 과제들을 해결하기 위해, 본 발명은 이하의 수단을 가진다.
본 발명의 제1 형태에 의하면, 배선 기판의 제조 방법에 있어서,
지지 기판 위에 제1 절연층을 형성하는 제1 공정;
상기 제1 절연층에 상기 지지 기판을 노출시키는 개구를 형성하는 제2 공정;
상기 제1 절연층에 설치된 상기 개구에서 주변 방향으로 돌출된 돌출부를 갖는 전극 패드를 상기 개구에 형성하는 제3 공정;
상기 전극 패드가 설치된 상기 제1 절연층 위에 제2 절연층을 형성하는 제4 공정;
상기 제2 절연층 위에 상기 전극 패드와 전기적으로 접속되는 배선층을 형성하는 제5 공정; 및,
상기 지지 기판을 제거하여 상기 전극 패드를 노출시키는 제6 공정을 포함하는 것을 특징으로 한다.
본 발명의 제2 형태에 의하면, 배선 기판의 제조 방법에 있어서,
지지 기판 위에 레지스트를 형성하는 제1 공정;
상기 레지스트에 상기 지지 기판을 노출시키는 개구를 형성하는 제2 공정;
상기 레지스트에 설치된 상기 개구에서 주변 방향으로 돌출된 돌출부를 갖는 전극 패드를 상기 개구에 형성하는 제3 공정;
상기 레지스트를 제거하는 제4 공정;
상기 전극 패드의 표면을 덮도록 절연층을 형성하는 제5 공정;
상기 절연층의 표면에 상기 전극 패드와 전기적으로 접속되는 배선층을 형성하는 제6 공정; 및,
상기 지지 기판을 제거하여 상기 전극 패드를 노출시키는 제7 공정을 포함하는 것을 특징으로 한다.
본 발명의 제3 형태에 의하면, 상기 배선 기판의 제조 방법에 있어서,
상기 제1 절연층의 상기 개구에 조화(粗化) 처리를 실시하는 공정을 더 포함하는 것을 특징으로 한다.
본 발명의 제4 형태에 의하면, 상기 배선 기판의 제조 방법에 있어서,
상기 레지스트를 제거한 후, 상기 전극 패드의 표면에 조화 처리를 실시하는 공정을 더 포함하는 것을 특징으로 한다.
본 발명의 제5 형태에 의하면, 상기 제1 형태의 상기 배선 기판의 제조 방법에 있어서,
상기 지지 기판은 금속으로 이루어지고,
상기 제3 공정은 상기 지지 기판과 상기 전극 패드의 사이에 상기 지지 기판과 같은 종류의 금속층을 형성하는 공정을 포함하며,
상기 제6 공정은 상기 지지 기판을 제거하고, 상기 전극 패드의 노출면이 오목부를 형성하도록 상기 금속층을 제거하는 것을 특징으로 한다.
본 발명의 제6 형태에 의하면, 상기 제2 형태의 상기 배선 기판의 제조 방법 에 있어서,
상기 지지 기판은 금속으로 이루어지고,
상기 제3 공정은 상기 지지 기판과 상기 전극 패드의 사이에 상기 지지 기판과 같은 종류의 금속층을 형성하는 공정을 포함하며,
상기 제7 공정은 상기 지지 기판을 제거하고, 상기 전극 패드의 노출면이 오목부를 형성하도록 상기 금속층을 제거하는 것을 특징으로 한다.
본 발명의 제7 형태에 의하면, 상기 제1 내지 제6 형태 중 어느 하나의 배선 기판의 제조 방법을 사용하는 반도체 장치의 제조 방법에 있어서,
상기 전극 패드에 땜납 범프를 통하여 반도체 칩을 실장하는 공정을 포함하는 것을 특징으로 한다.
본 발명의 제8 형태에 의하면, 배선 기판에 있어서,
전극 패드, 및,
상기 전극 패드의 표면을 덮도록 적층된 절연층을 포함하고,
상기 절연층에 의해 둘러싸인 상기 전극 패드의 한쪽 면 측에서 바깥 둘레로부터 주변 방향으로 돌출한 돌출부가 상기 전극 패드에 형성된 것을 특징으로 한다.
본 발명의 제9 형태에 의하면, 제8 형태의 상기 배선 기판에 있어서,
상기 전극 패드의 다른쪽 면 측의 노출면이 상기 절연층의 표면보다 오목한 위치에 형성되어,
상기 절연층의 표면에 오목부가 형성된 것을 특징으로 한다.
본 발명의 제10 형태에 의하면, 제8 또는 제9 형태의 상기 배선 기판에 있어서,
상기 절연층은
상기 전극 패드가 형성된 개구를 갖는 제1 절연층, 및,
상기 전극 패드의 표면과 상기 제1 절연층의 표면에 적층된 제2 절연층을 포함하며,
상기 전극 패드의 상기 돌출부는 상기 제1 절연층과 상기 제2 절연층의 사이에 개재(介在)되도록 상기 개구의 바깥쪽에 돌출된 것을 특징으로 한다.
본 발명에 의하면, 절연층에 둘러싸인 전극 패드의 바깥 둘레에서 주변 방향으로 돌출된 돌출부를 통해, 전극 패드의 바깥 둘레의 모서리 부분으로부터 절연층에 발생한 균열의 진행을 저지할 수 있고, 그에 의해, 균열에 의한 배선층의 절단을 방지할 수 있다.
이하, 도면을 참조하여 본 발명을 실시하기 위한 최적의 형태에 대하여 설명 한다.
(실시예 1)
도 2는 본 발명에 의한 배선 기판의 실시예 1이 적용된 반도체 장치를 나타내는 종단면도이다. 도 2에 나타난 바와 같이, 반도체 장치(100)는, 예를 들어, 반도체 칩(110)이 배선 기판(120)에 플립칩(filp-chip) 실장된 구성을 갖는다. 배선 기판(120)은 복수의 배선 층과 복수의 절연층이 적층된 다층 구조로 되어 있으며, 본 실시예에 의하면, 각각 배선층을 가지는 제1층(122), 제2층(124), 제3층(126), 및 제4층(128)의 절연층들이 상하 방향으로 적층된 구성을 갖는다. 또한, 제1층(122)은 제1 전극 패드(130)에 제1 절연층(121)과 제2 절연층(123)이 적층된 구성을 갖는다. 각각의 절연층들은 예를 들어, 에폭시 수지나 폴리이미드 수지 등의 절연성 수지로 되어 있다.
땜납 접속이 행해지는 제1 절연층(121), 및 제4층(128)의 절연층은 땜납 레지스트(아크릴 수지 또는 에폭시 수지 등)가 되는 절연성 수지에 의해 형성될 수 있다. 또한, 반도체 장치(100)에서는 반도체 칩(110)과 배선 기판(120) 사이에 절연성을 갖는 언더필(underfill) 수지를 채울 수 있다.
최상단(最上段)의 제1층(122)은 반도체 칩(110)의 단자가 플립칩 접속되는 제1 전극 패드(130)와 비어(134)로 형성되어 있다. 또, 제1층(122)의 하측(下側)에 적층된 제2층(124)은 비어(134)에 도통된 배선층(140)과 비어(142)로 형성되어 있다. 또, 제2층(124)의 하측에 적층된 제3층(126)은 비어(142)에 도통된 배선층(150)과 비어(152)를 가진다. 또, 제3층(126)의 하측에 적층된 제4층(128)은 비 어(152)에 도통된 제2 전극 패드(160)를 가진다.
또한, 제1층(122)은 제1 전극 패드(130)의 바깥 둘레를 둘러싸도록 형성된 제1 절연층(121)을 가지며, 제1 절연층(121)과 제2 절연층(123) 사이에 제1 전극 패드(130)의 한쪽 면의 바깥 둘레로부터 반경 방향(주변 방향)으로 돌출된 돌출부(132)가 형성된다. 돌출부(132)는 측면에서 봤을 때 제1 전극 패드(130)의 바깥 둘레로부터 직각으로 구부러진 L자 형상을 갖도록 형성되고(즉, 돌출부(132)는 상측 표면이 곡선인 갓을 갖는 버섯 모양이다.), 제1 절연층(121)의 균열의 진행은 L자 부분에 의해 저지될 수 있다. 또한, 제1 전극 패드(130)의 다른 쪽 면은 제1 절연층(121)으로부터 노출된 노출면이고, 땜납 범프(180)가 거기에 접속된다.
제1 전극 패드(130)는 땜납과의 접합성이 양호한 Au층(170), Ni층(172), 및 Cu(174)층이 적층된 3층 구조를 가진다. 따라서, 제1 전극 패드(130)의 다른 쪽 면에는 Au층(170)의 표면이 노출되어 있다.
돌출부(132)는 후술하는 바와 같이 Cu층(174)으로 형성되고, Cu층(174) 위에 전해 도금을 실시하는 공정에서 제1 전극 패드(130)와 일체로 형성된다. 또한, 배선 기판(120)의 상측(반도체 칩 실장 측) 표면으로부터 Au층(170)이 노출되고, 반도체 칩(110)의 땜납 범프(180)가 Au층(170)에 접속된다.
반도체 칩(110)의 단자는 땜납 범프(180)를 통해 Au층(170)에 납땜되어, 제1 전극 패드(130)에 도통된다. 땜납 범프(180)는 땜납 볼을 제1 전극 패드(130)에 놓고 리플로우하여 형성된다.
제1 절연층(121)과 제2 절연층(123)의 경계면에는 제1 전극 패드(130)의 한 쪽 면의 바깥 둘레로부터 반경 방향(주변 방향)으로 돌출된 돌출부(132)가 모든 둘레에 형성되어 있다. 돌출부(132)는 제1 전극 패드(130)의 바깥 직경보다 더 큰 직경으로 형성되어 있다. 본 실시예에서는, 예를 들어, 만약 제1 전극 패드(130)가 약 70㎛ ~ 100㎛의 비어 직경과 약 5㎛의 두께를 가진다면, 돌출부(132)는 제1 절연층(121)을 겹쳐서 덮는 범위가 약 2㎛ ~ 10㎛(바람직하게는 5㎛)이고 두께가 약 2㎛ ~ 10㎛(바람직하게는 5㎛)가 되도록 형성된다.
돌출부(132)가 제1 전극 패드(130)의 한쪽 면의 바깥 둘레로부터 반경 방향으로 돌출되어, 예를 들어, 리플로우 처리를 통한 열응력의 진행 방향이 돌출부(132)에 의해 차단되고 제1 절연층(121)과 제2 절연층(123) 사이의 경계면을 따르는 방향으로 흡수된다. 층간 분리가 발생하여 제1 전극 패드(130)의 바깥 둘레를 덮는 제1 절연층(121)의 일부가 떨어진 경우일지라도, 제2 절연층(123)에 균열이 발생하는 것을 방지할 수 있다.
제1 전극 패드(130)는 Au층(170)이 배선 기판(120)의 표면에 노출되는 방식으로 Au층(170)과 Ni층(172)만 적층한 구성을 가질 수 있다. 또한, 제1 전극 패드(130)에서는 Au층(170)과 Ni층(172) 대신에 Au/Pd/Ni, Sn/Ni, Sn-Ag(주석과 은의 합금), 및 Sn도 사용 가능하다. 또한, 제1 전극 패드(130)는 상기 금속들로만 형성될 수 있다. 또한, 각 금속들은 제한없이 사용가능하고, 각각의 금속들의 조합이 제한되지 않음은 물론이다.
반도체 장치(100)에 사용되는 배선 기판(120)의 제조 방법을 도 3a 내지 도 3n을 참조하여 설명한다. 도 3a 내지 도 3n은 실시예 1에 의한 배선 기판(120)의 제조 방법(1번 내지 14번)을 설명하기 위한 도면이다. 도 3a 내지 도 3n에서는, 각각의 층들은 제1 전극 패드(130)가 배선 기판(120)의 하측면으로 형성되도록 뒤집어 엎은 방향(도 2에 나타난 적층 구조의 상하로 뒤집힌 방향)으로 적층된다.
도 3a에서는 우선, 소정의 두께를 갖는 평평한 동(Cu)판 또는 동(Cu)박(箔)으로 형성된 지지 기판(200)이 준비된다. 지지 기판(200)의 상측면에 도금 레지스트로서 에폭시 수지나 폴리이미드 수지와 같은 수지막이 적층되어 제1 절연층(121)이 형성된다.
도 3b에서는, 지지 기판(200)의 일부를 노출시키기 위해, 제1 전극 패드를 형성하기 위한 개구(220)가 제1 절연층(121)에 형성된다. 개구(220)의 내부 직경은 제1 전극 패드(130)의 외부 직경에 상당한다. 제1 절연층(121)이 열경화성 수지인 경우, 레이저 빔을 통해 개구(220)를 형성한다. 제1 절연층(121)이 감광성 수지인 경우, 사진식각(photolithography)을 통해 개구(220)를 형성한다.
도 3c에서는, 제1 절연층(121)의 표면, 및 개구(220)의 내벽을 거칠게 하는 조화(粗化) 처리가 실시된다. 조화 처리에 의해 얻어진 표면 거칠기는, 예를 들어, Ra=0.25㎛ ~ 0.75㎛ 정도인 것이 바람직하다.
도 3d에서는, 지지 기판(200)이 전해 도금을 실시하기 위한 전기 공급층으로 사용되어, Au가 개구(220) 내의 지지 기판(200) 위에 석출되어 Au층(170)을 형성하고, 또, Ni가 Au층(170)의 표면에 석출되어 Ni층(172)을 적층한다.
도 3e에서는, 또한, 지지 기판(200)이 전해 Cu 도금을 실시하기 위한 전기 공급층으로 사용되어, Cu가 개구(220) 내의 Ni층(172) 위에 석출되어 Cu층(174)을 적층한다. 그 결과로, Au층(170), Ni층(172), 및 Cu층(174)으로 이루어진 3층 구조를 갖는 제1 전극 패드(130)가 형성된다.
Cu층(174)은 전해 Cu 도금을 통해 개구(220) 내에 적층된 원기둥부(174a), Cu의 성장으로 제1 절연층(121)의 상면(上面)으로부터 위쪽으로 부풀어오른 팽창부(174b), 및 팽창부(174b)로부터 반경 방향(주변 방향)으로 돌출되고 제1 절연층(121)의 상면에 형성된 플랜지 부분(174c; 돌출부(132)를 형성함)을 갖는다. 제1 절연층(121)의 표면과 개구(220)의 내벽은 원기둥부(174a)와 플랜지 부분(174c)의 밀착성이 향상되고 열응력에 의해 발생하는 층간 분리가 억제될 수 있도록 조화 처리를 받는다.
Cu층(174)에서의 팽창부(174b)의 높이와 플랜지 부분(174c)의 수평 방향으로의 돌출 길이는 전해 Cu 도금에서 요구되는 시간에 의하여 임의의 수치를 갖도록 설정될 수 있다. 또한, Cu의 퇴적 정도에 따라 팽창부(174b)의 상면이 다양한 형상을 가지므로, 평면이나, 요철부를 갖는 굽이치는 표면의 곡면일 수 있으나, 실시예에서는 설명의 편의상 곡면 형상을 취하고 있다.
도 3f에서는, 에폭시 수지나 폴리이미드 수지와 같은 수지막이 제1 절연층(121)의 표면과 전극 패드(130)의 표면에 적층되어 제2 절연층(123)이 형성된다.
도 3g에서는, 예를 들어, 제1 전극 패드(130)의 표면의 일부(Cu층(174)의 팽창부(174b))가 노출되어, 비어홀(260)을 형성하도록 레이저 빔이 제2 절연층(123)에 조사된다.
도 3h에서는, 제2 절연층(123)의 표면, 비어홀(260)의 내면, 및 비어홀(260) 을 통하여 노출된 Cu층(174)의 상면에, 무전해 구리 도금에 의하여 시드(seed)층(282)이 형성된다. 시드층(282)을 형성하는 방법으로 다른 박막 형성법(스퍼터링법 또는 CVD법)이 사용될 수 있고, Cu 이외의 도전성 금속이 형성될 수 있다. 그 후에, 건식 필름 레지스트(270)가 제2 절연층(123)의 표면(상면)에 도금 레지스트로서 적층된다. 그 다음에, 시드층(282)의 일부가 노출되는 배선 패턴 형성용 개구(280)를 형성하기 위해 패터닝(노광, 및 현상)이 건식 필름 레지스트(270) 위에 실시된다. 건식 필름 레지스트(270)를 대신하여 액상 레지스트를 도포할 수 있다.
도 3i에서는, 비어(134)와 배선 패턴층(140)을 형성하기 위하여 Cu가 비어홀(260)과 배선 패턴 형성용 개구(280) 내의 시드층(282) 위에 석출되도록, 시드층(282)에 전기를 공급하여 전해 Cu 도금이 실시된다.
도 3j에서는, 건식 필름 레지스트(270)와, 배선 패턴층(140) 아래에 설치된 시드층(282) 이외의 시드층(282)이 제2 절연층(123)으로부터 제거된다. 그 결과, 배선 패턴층(140)이 제2 절연층(123) 위에 남는다. 도 3j와 이후의 도면에서는, 시드층(282)은 표시하지 않는다.
도 3k에서는, 제2 절연층(123)과 배선 패턴층(140)의 표면 위에 조화 처리가 실시되고, 에폭시 수지를 주성분(충전물의 함유율은 요구되는 경도나 유연성에 따라 적절히 변경될 수 있다.)으로 포함하는 막 형상의 소위 빌트업(built-up) 수지(284)가 제2층(124)의 절연층을 형성하기 위해 적층된다. 그리고 나서, 예를 들어, 배선 패턴층(140)의 표면의 일부가 노출되는 형태로 비어홀(290)을 형성하기 위해 레이저 빔이 조사된다.
그 후, 제2층(124)의 비어(142)와 제3층(126)의 배선 패턴층(150)을 형성하기 위해 도 3g 내지 3k의 공정이 반복된다. 또한, 적어도 4개의 절연층과 배선층이 적층되는 경우, 도 3g 내지 3k의 공정이 상응하여 반복되는 것이 바람직하다.
도 3l에서는, 제3층(126)의 절연층의 표면(상면)에 Cu 무전해 도금에 의해 시드층(314)이 형성되고, 그 후, 도금 레지스트로서 건식 필름 레지스트(300)가 적층된다. 건식 필름 레지스트(300)를 대신하여 액상 레지스트가 도포될 수 있다. 또한, 시드층(314)을 형성하는 방법으로 무전해 Cu 도금 이외의 박막 형성법이 사용될 수 있고, Cu 이외의 도전성 금속으로 시드층(314)이 형성될 수 있다.
그리고, 시드층(314)의 일부가 노출되는 것과 같은 방법으로 제2 전극 패드 형성용 개구(310)를 형성하기 위하여 건식 필름 레지스트(300)에 패터닝(노광, 및 현상)이 실시된다. 그 다음, 비어홀(312)과 개구(310) 내에 Cu를 퇴적하기 위하여 시드층(314)에 전기를 공급하여 전해 Cu 도금이 실시되고, 비어(152)와 제2 전극 패드(160)가 형성된다.
도 3m에서는, 건식 필름 레지스트(300)와, 제2 전극 패드(160) 아래에 설치된 시드층(314) 이외의 시드층(314)이 제거된다. 도 3m과 이하의 도면에서 실시되는 공정에서는, 제2 전극 패드(160) 아래에 설치된 시드층(314)의 Cu가 일체화되었다. 따라서, 시드층(314)은 생략되었다.
그 후, 제3층(126)의 절연층의 표면(상면)에 땜납 레지스트(320)가 도포되어, 제4층(128)의 절연층이 형성된 후, 제2 전극 패드(160)의 일부가 노출되는 것으로 개구(330)가 형성된다.
도 3n에서는, 습식 에칭에 의해 지지 기판(200)이 제거되어, 배선 기판(120)이 얻어진다. 지지 기판(200)에 있어서, 수직 방향으로 2장의 지지 기판을 붙이고 상하면(上下面) 양쪽 표면에 배선 기판(120)을 배치하는 것이 가능하다. 그 경우, 2장의 지지 기판(200)은 2 부분으로 분할되고 습식 에칭에 의해 제거된다.
도 2에 나타낸 바와 같이, 그 후, 배선 기판(120)의 제1 전극 패드(130) 위에 땜납 볼이 놓여지고 리플로우가 실시되어, 땜납 범프(180)를 통하여 반도체 칩(110)의 각 단자가 전극 패드(130)에 접속되고 반도체 칩(110)이 배선 기판(120) 위에 실장된다. 배선 기판(120) 위에 반도체 칩(110)을 실장하는 공정은 적절히 선택된다. 예를 들어, 고객의 요청에 의하여 반도체 칩(110)이 배선 기판(120) 위에 실장되는 경우와 배선 기판(120)이 납품된 고객 측에서 반도체 칩(110)이 배선 기판(120) 위에 실장되는 경우가 있다.
또한, 땜납 범프(180)를 대신하여 배선 접속(wire bonding)을 통해 반도체 칩(110)은 배선 기판(120)에 실장될 수 있다. 더 나아가, 땜납 범프(180)를 대신하여 핀을 납땜하여 반도체 칩(110)은 배선 기판(120)에 실장될 수 있다.
게다가, 땜납 범프(180)의 형성으로 인한 리플로우에서 열응력이 발생한 경우에는, 돌출부(132)가 제1 전극 패드(130)의 한쪽면의 바깥 둘레로부터 반경 방향(주변 방향)으로 돌출되도록 형성되었기 때문에 돌출부(132)에 의하여 열응력의 진행 방향이 차단되고, 제1 절연층(121)과 제2 절연층(123) 사이의 경계면을 따르는 방향으로 흡수된다. 따라서, 실시예 1에 의한 배선 기판(120)에서는, 제2 절연층(123) 위에 균열이 발생하는 것을 방지할 수 있다.
도 4는 실시예 1의 변형예를 나타내는 도면이다. 도 4에 나타낸 바와 같이, 변형예에서는, 배선 기판(120)이 실시예 1의 경우에 대하여 수직 방향으로 거꾸로 되어 사용된다. 다시 말하면, 땜납 범프(180)를 통하여 제2 전극 패드(160) 위에 반도체 칩(110)이 실장되고, 땜납 볼의 리플로우를 통하여 제1 전극 패드(130) 위에 땜납 범프(340)가 형성된다.
반도체 칩(110)은 도 2와 도 4에 나타낸 바와 같이, 배선 기판(120)의 제1 전극 패드(130) 또는 제2 전극 패드(160) 중 어느 쪽에라도 실장될 수 있다.
변형예에서, Au층과 Ni층이 적층된(Au 층이 표면에 노출된 형태로) 도금 층이 제2 전극 패드(160) 위에 설치될 수 있다. 또한, Au층(170)과 Ni층(172)을 대신하여 Au/Pd/Ni, Sn/Ni, Sn-Ag(주석과 은의 합금), 및 Sn 을 사용할 수 있다. 또한, 제1 전극 패드(130)는 상기 금속들로만 형성될 수도 있다. 게다가, 사용할 수 있다면 각 금속은 상기 금속들로 한정되지 않으며, 각각의 금속들의 결합은 상기한 결합에 한정되지 않음은 물론이다.
또한, 변형예에서는, 도 3m의 공정에서 배선 기판(120) 위에 반도체 칩(110)을 탑재한 후 지지 기판(200)을 제거하여 반도체 장치를 완성하는 것도 가능하다.
변형예에서도, 반도체 칩(110)과 배선 기판(120) 사이에 절연성을 갖는 언더필 수지를 채울 수 있다.
또한, 반도체 칩(110)은 배선 기판(120) 위에 땜납 범프(180) 대신에 배선 접속을 통하여 실장될 수 있다. 또한, 반도체 칩(110)은 배선 기판(120) 위에 땜납 범프(180) 대신에 핀을 납땜하여 실장될 수 있다.
(실시예 2)
도 5는 배선 기판의 실시예 2가 적용된 반도체 장치를 나타내는 종단면도이다. 도 5에서는, 도 1에서와 동일한 부분에 동일한 참조 부호를 가지며, 그 설명은 생략한다.
도 5에 나타낸 바와 같이, 실시예 2에 의한 반도체 장치(400)에 사용되는 배선 기판(420)에서는, 제1 전극 패드(130)의 표면(Au층(170) 쪽의 말단면)이 제1 절연층(121)의 표면으로부터 오목하게 된 전극 개구(오목부;430)가 형성된다. 따라서, 전극 개구(430)에 삽입된 땜납 볼에 리플로우를 실시하여 Au층(170) 쪽에 땜납 범프(180)가 형성된다. 실시예 2에 의한 반도체 장치(400)에서는, 반도체 칩(110)과 배선 기판(420) 사이에 절연성을 갖는 언더필 수지가 채워질 수 있다.
반도체 장치(400)에서 사용되는 배선 기판(420)의 제조 방법을 도 6a 내지 6o를 참조하여 설명한다. 도 6a 내지 6o는 실시예 2의 배선 기판(420)의 제조 방법(1번 내지 15번)을 설명하기 위한 도면이다. 도 6a 내지 6o에서는, 제1 전극 패드(130)가 배선 기판(420)의 아래면 쪽으로 설치되는 뒤집힌 방향으로 각각의 층들이 적층된다. (도 5에 나타난 적층 구조에 대하여 수직으로 역방향)
도 6a 내지 6c에 나타낸 공정들은 실시예 1에 의한 도 3a 내지 3c의 공정들과 동일하다. 도 6a에서는, 소정의 두께를 가지는 평평한 동(Cu)판 또는 동(Cu)박으로 형성된 지지 기판(200)이 준비되고, 제1 절연층(121)을 형성하기 위해 지지 기판(200)의 상측면에 에폭시 수지나 폴리이미드 수지와 같은 수지막이 적층된다.
도 6b에서는, 지지 기판(200)의 일부를 노출시키기 위해, 제1 전극 패드를 형성하기 위한 개구(220)가 제1 절연층(121)에 (레이저 빔 또는 사진 식각을 통하여) 형성된다. 개구(220)의 내부 직경은 제1 전극 패드(130)의 외부 직경에 상당한다.
도 6c에서는, 제1 절연층(121)의 표면, 및 개구(220)의 내벽을 거칠게 하는 조화(粗化) 처리가 실시된다. 조화 처리에 의해 얻어진 표면 거칠기는, 예를 들어, Ra=0.25㎛ ~ 0.75㎛ 정도인 것이 바람직하다.
도 6d에서는, 지지 기판(200)이 개구(220)의 내부에 전해 Cu 도금을 실시하기 위한 전기 공급층으로 사용되어, Cu가 개구(220) 내의 지지 기판(200) 위에 석출되어 Cu층(440)을 형성한다.
도 6e에서는, 지지 기판(200)이 전해 도금을 실시하기 위한 전기 공급층으로 사용되어, Au가 개구(220) 내의 Cu층(440) 위에 석출되어 Au층(170)을 형성하고, 또, Ni가 Au층(170)의 표면에 석출되어 Ni층(172)을 적층한다.
도 6f에서는, 또한, 지지 기판(200)이 전해 도금을 실시하기 위한 전기 공급층으로 사용되어, Cu가 제1 전극 패드를 형성하기 위한 개구(220) 내의 Ni층(172) 위에 석출되어 Cu층(174)을 적층한다. Cu층(174)은 전해 Cu 도금을 통해 개구(220)내에 적층된 원기둥부(174a), Cu의 성장으로 제1 절연층(121)의 상면으로부터 위쪽으로 부풀어오른 팽창부(174b), 및 팽창부(174b)로부터 반경 방향(주변 방향)으로 돌출되고 제1 절연층(121)의 상면에 형성된 플랜지 부분(174c; 돌출부(132)를 형성함)을 갖는다.
Cu층(174)에서의 팽창부(174b)의 높이와 플랜지 부분(174c)의 수평 방향으로 의 돌출 길이는 전해 Cu 도금에서 요구되는 시간에 의하여 임의의 수치를 갖도록 설정될 수 있다.
도 6g 내지 6n에 나타난 공정들에서는 각각의 절연층들과 배선층들이 적층되고 상기 실시예 1에 의한 도 3f 내지 3m에 나타난 공정들과 동일한 처리가 행해지므로, 그 설명은 생략한다.
도 6o에서는, 습식 에칭에 의해 지지 기판(200)이 제거되고, Cu층(440) 역시 제거되어 배선 기판(420)이 얻어진다. 실시예 2에 의한 배선 기판(420)에서는, Cu층(440)이 제거되어 제1 절연층(121)의 표면으로부터 오목하게 된 전극 개구(430)가 하면측(칩 실장측)에 형성된다.
지지 기판(200)에 있어서, 수직 방향으로 2장의 지지 기판을 붙이고 상하면 양쪽 표면에 배선 기판(420)을 배치하는 것이 가능하다. 그 경우, 2장의 지지 기판(200)은 2 부분으로 분할되고 습식 에칭에 의해 제거된다.
도 5에 나타낸 바와 같이, 그 후, 전극 개구(430)의 Au층(170) 위에 땜납 볼이 놓여지고 리플로우가 실시되어, 땜납 범프(180)를 통하여 반도체 칩(110)의 각 단자가 전극 패드(130)에 접속되고 반도체 칩(110)이 배선 기판(420) 위에 실장된다. 배선 기판(420) 위에 반도체 칩(110)을 실장하는 공정은 적절히 선택된다. 예를 들어, 고객의 요청에 의하여 반도체 칩(110)이 배선 기판(420) 위에 실장되는 경우와 배선 기판(420)이 납품된 고객 측에서 반도체 칩(110)이 배선 기판(420) 위에 실장되는 경우가 있다.
그러므로, 실시예 2에 의한 배선 기판(420)에서는 제1 절연층(121)의 표면으 로부터 오목하게 된 전극 개구(430)가 하면측(칩 실장측)에 형성된다. 따라서, 반도체 칩(110)이 실장될 때, 전극 개구(430)에 리플로우를 실시하여 땜납 범프(180)가 제1 전극 패드(130)의 Au층(170)측에 접합된다. 그 결과로, 땜납 범프(180)는 제1 전극 패드(130)에 확실하게 접합되고, 전극 개구(430)의 주변 가장자리 부분에 의하여 반경 방향으로의 접합 강도 역시 강화된다.
또한, 땜납 범프(180)를 대신하여 배선 접속을 통해 반도체 칩(110)은 배선 기판(420)에 실장될 수 있다. 더 나아가, 땜납 범프(180)를 대신하여 핀을 납땜하여 반도체 칩(110)은 배선 기판(420)에 실장될 수 있다.
실시예 2에서도, 땜납 범프(180)의 형성으로 인한 리플로우에서 열응력이 발생한 경우에는, 제1 전극 패드(130)의 바깥 둘레로부터 돌출된 돌출부(132)가 반경 방향(주변 방향)으로 모든 둘레에서 돌출되도록 형성되었기 때문에 돌출부(132)에 의하여 열응력의 진행 방향이 차단되고, 제1 절연층(121)과 제2 절연층(123) 사이의 경계면을 따르는 방향으로 흡수된다. 따라서, 실시예 2에 의한 배선 기판(420)에서는, 실시예 1에서와 같은 방식으로 제2 절연층(123) 위에 균열이 발생하는 것을 방지할 수 있다.
도 7은 실시예 2의 변형예를 나타내는 도면이다. 도 7에 나타난 바와 같이, 변형예에서는, 배선 기판(420)이 실시예 2의 경우에 대하여 수직 방향으로 거꾸로 되어 사용된다. 다시 말하면, 땜납 범프(180)를 통하여 제2 전극 패드(160) 위에 반도체 칩(110)이 실장되고, 땜납 볼의 리플로우를 통하여 제1 전극 패드(130) 위에 땜납 범프(340)가 형성된다. 이 경우, 땜납 범프(340)는 전극 개구(430)의 주변 가장자리 부분에 의하여 반경 방향으로 강화된 접합 강도를 갖는다.
반도체 칩(110)은 도 5와 도 7에 나타낸 바와 같이 배선 기판(420)의 제1 전극 패드(130) 또는 제2 전극 패드(160) 중 어느 쪽에라도 실장될 수 있다.
변형예에서, Au층과 Ni층이 적층된(Au 층이 표면에 노출된 형태로) 도금 층이 제2 전극 패드(160) 위에 설치될 수 있다. 또한, Au층(170)과 Ni층(172)을 대신하여 Au/Pd/Ni, Sn/Ni, Sn-Ag(주석과 은의 합금), 및 Sn 을 사용할 수 있다. 또한, 제1 전극 패드(130)는 상기 금속들로만 형성될 수도 있다. 게다가, 사용할 수 있다면 각 금속은 상기 금속들로 한정되지 않으며, 각각의 금속들의 결합은 상기한 결합에 한정되지 않음은 물론이다.
또한, 변형예에서는, 도 6n의 공정에서 배선 기판(420) 위에 반도체 칩(110)을 탑재한 후 지지 기판(200)을 제거하여 반도체 장치를 완성하는 것도 가능하다.
변형예에서도, 반도체 칩(110)과 배선 기판(420) 사이에 절연성을 갖는 언더필 수지를 채울 수 있다.
또한, 반도체 칩(110)은 배선 기판(420) 위에 땜납 범프(180) 대신에 배선 접속을 통하여 실장될 수 있다. 또한, 반도체 칩(110)은 배선 기판(420) 위에 땜납 범프(180) 대신에 핀을 납땜하여 실장될 수 있다.
(실시예 3)
도 8은 배선 기판의 실시예 3이 적용된 반도체 장치를 나타내는 종단면도이다. 도 8에서는, 도 1에서와 동일한 부분에 동일한 참조 부호를 가지며, 그 설명은 생략한다.
도 8에 나타낸 바와 같이, 실시예 3에 의한 반도체 장치(500)에 사용되는 배선 기판(520)에서는, 하나의 층에 의하여 제1층(122)의 절연층이 형성된다. 실시예 3에 의한 반도체 장치(500)에서는, 반도체 칩(110)과 배선 기판(520) 사이에 절연성을 갖는 언더필 수지가 채워질 수 있다.
반도체 장치(500)에서 사용되는 배선 기판(520)의 제조 방법을 도 9a 내지 9o를 참조하여 설명한다. 도 9a 내지 9o는 실시예 3의 배선 기판(520)의 제조 방법(1번 내지 15번)을 설명하기 위한 도면이다. 도 9a 내지 9o에서는, 제1 전극 패드(130)가 배선 기판(520)의 아래면 쪽으로 설치되는 뒤집힌 방향으로 각각의 층들이 적층된다. (도 8에 나타난 적층 구조에 대하여 수직으로 역방향)
도 9a에서는, 소정의 두께를 가지는 평평한 동(Cu)판 또는 동(Cu)박으로 형성된 지지 기판(200)이 준비되고, 지지 기판(200)의 상측면에 도금 레지스트로서 에폭시 수지나 폴리이미드 수지와 같은 수지막(210;레지스트)이 적층된다.
도 9b에서는, 지지 기판(200)의 일부를 노출시키기 위한 개구(220)가 수지막(210)에 (사진 식각을 통하여) 형성된다. 개구(220)의 내부 직경은 제1 전극 패드(130)의 외부 직경에 상당한다.
도 9c에서는, 지지 기판(200)이 전해 도금을 실시하기 위한 전기 공급층으로 사용되어, Au가 개구(220) 내의 지지 기판(200) 위에 석출되어 Au층(170)을 형성하고, 또, Ni가 Au층(170)의 표면에 석출되어 Ni층(172)을 적층한다.
도 9d에서는, 또한, 지지 기판(200)이 전해 도금을 실시하기 위한 전기 공급층으로 사용되어, Cu가 개구(220) 내의 Ni층(172) 위에 석출되어 Cu층(174)를 적층 하고, 그에 의해 제1 전극 패드(130)가 형성된다. Cu층(174)은 전해 Cu 도금을 통해 개구(220) 내에 적층된 원기둥부(174a), Cu의 성장으로 수지막(210)의 상면으로부터 위쪽으로 부풀어오른 팽창부(174b), 및 팽창부(174b)로부터 반경 방향(주변 방향)으로 돌출되고 수지막(210)의 상면(개구(220)의 상단 주변 가장자리 부분)에 형성된 플랜지 부분(174c)을 갖는다. 플랜지 부분(174c)은 원기둥부(174a) 상단의 바깥 둘레의 지름보다 더 큰 지름을 가지며 돌출부(132)를 형성한다.
Cu층(174)에서의 팽창부(174b)의 높이와 플랜지 부분(174c)의 수평방향으로의 돌출 길이는 전해 Cu 도금에서 요구되는 시간에 의하여 임의의 수치를 갖도록 설정될 수 있다.
도 9e에서는, 수지막(210)이 지지 기판(200)으로부터 제거되어, 제1 전극 패드(130)가 지지 기판(200) 위에 남는다.
도 9f에서는, 지지 기판(200)과 전극 패드(130)의 표면을 거칠게 하는 조화(粗化) 처리가 지지 기판(200)과 전극 패드(130)의 표면 위에 실시된다. 조화 처리에 의해 얻어진 표면 거칠기는, 예를 들어, Ra=0.25㎛ ~ 0.75㎛ 정도인 것이 바람직하다.
도 9g에서는, 에폭시 수지나 폴리이미드 수지와 같은 수지막(230)이 조화 처리를 받은 지지 기판(200)과 전극 패드(130)의 표면에 적층되어, 제1층(122)의 절연층이 형성된다. 수지막(230)은 진공 적층법 또는 진공식 열압착을 사용하여 지지 기판(200)과 전극 패드(130)의 표면 상에 적층된다. 이러한 이유로, 진공에서 수지막(230)은 지지 기판(200)과 제1 전극 패드(130)의 윗면과 바깥 둘레 표면에 압착 된다. 그 결과로, 수지막(230)은 빈틈없이 밀착한 상태로 제1 전극 패드(130)의 돌출부(132)의 아랫면에 적층되어, 공간이 발생하는 것을 방지할 수 있다. 게다가, 지지 기판(200)과 전극 패드(130)의 표면은 거칠게 되었다. 그래서, 전극 패드(130)에 대한 수지막(230)의 밀착성이 강화될 수 있어서, 열응력에 의한 층간 분리의 발생을 저지할 수 있다.
도 9h에서는, 예를 들어, 제1 전극 패드(130)의 표면의 일부(Cu층(174)의 팽창부(174b))가 노출되어, 비어홀(260)을 형성하도록 레이저 빔이 제1층(122)의 절연층(수지막(230))에 조사된다.
도 9i에서는, 제1층(122)의 절연층의 표면, 비어홀(260)의 내면, 및 비어홀(260)을 통하여 노출된 Cu층(174)의 상면에, 무전해 구리 도금에 의하여 시드(seed)층(282)이 형성된다. 시드층(282)을 형성하는 방법으로 다른 박막 형성법(스퍼터링법 또는 CVD법)이 사용될 수 있고, Cu 이외의 도전성 금속이 형성될 수 있다. 그 후에, 건식 필름 레지스트(270)가 시드층(282)의 표면(상면)에 도금 레지스트로서 적층된다. 그 다음에, 시드층(282)의 일부가 노출되는 배선 패턴 형성용 개구(280)을 형성하기 위해 패터닝(노광, 및 현상)이 건식 필름 레지스트(270) 위에 실시된다. 건식 필름 레지스트(270)를 대신하여 액상 레지스트를 도포할 수 있다.
도 9j에서는, 비어(134)와 배선 패턴층(140)을 형성하기 위하여 Cu가 비어홀(260)과 개구(280) 내의 시드층(282) 위에 석출되도록, 시드층(282)에 전기를 공급하여 전해 Cu 도금이 실시된다.
도 9k에서는, 건식 필름 레지스트(270)와, 배선 패턴층(140) 아래에 설치된 시드층(282) 이외의 시드층(282)이 제거된다. 그 결과, 배선 패턴층(140)이 제1층(122)의 절연층 위에 남는다. 도 9k와 이후의 도면에서는, 시드층(282)은 표시하지 않는다.
도 9l에서는, 제1층(122)의 절연층과 배선 패턴층(140)의 표면 위에 조화 처리가 실시되고, 에폭시 수지를 주성분(충전물의 함유율은 요구되는 경도나 유연성에 따라 적절히 변경될 수 있다.)으로 포함하는 막 형상의 소위 빌트업(built-up) 수지(284)가 제2층(124)의 절연층을 형성하기 위해 적층된다. 그리고 나서, 예를 들어, 배선 패턴층(140)의 표면의 일부가 노출되는 형태로 비어홀(290)을 형성하기 위해 레이저 빔이 조사된다.
그 후, 제2층(124)의 비어(142)와 제3층(126)의 배선 패턴층(150)을 형성하기 위해 도 9h 내지 9l의 공정이 반복된다. 또한, 적어도 4개의 절연층과 배선층이 적층되는 경우, 도 9h 내지 9l의 공정이 상응하여 반복되는 것이 바람직하다.
도 9m에서는, 제3층(126)의 절연층의 표면(상면)에 Cu 무전해 도금에 의해 시드층(314)이 형성되고, 그 후, 도금 레지스트로서 건식 필름 레지스트(300)가 적층된다. 건식 필름 레지스트(300)를 대신하여 액상 레지스트가 도포될 수 있다. 또한, 시드층(314)을 형성하는 방법으로 무전해 Cu 도금 이외의 박막 형성법이 사용될 수 있고, Cu 이외의 도전성 금속으로 시드층(314)이 형성될 수 있다.
그리고, 시드층(314)의 일부가 노출되는 것과 같은 방법으로 제2 전극 패드 형성용 개구(310)을 형성하기 위한 건식 필름 레지스트(300)에 패터닝(노광, 및 현 상)이 실시된다. 그 다음, 비어홀(312)과 개구(310) 내에 Cu를 퇴적하기 위하여 시드층(314)에 전기를 공급하여 전해 Cu 도금이 실시되고, 비어(152)와 제2 전극 패드(160)가 형성된다.
도 9n에서는, 건식 필름 레지스트(300)와, 제2 전극 패드(160) 아래에 설치된 시드층(314) 이외의 시드층(314)이 제거된다. 도 9n과 이하의 도면에서 실시되는 공정에서는, 제2 전극 패드(160) 아래에 설치된 시드층(314)의 Cu가 일체화되었다. 따라서, 시드층(314)은 생략되었다.
그 후, 제3층(126)의 절연층의 표면(상면)에 땜납 레지스트(320)가 적층되고, 제4층(128)의 절연층이 형성된 후, 제2 전극 패드(160)의 일부가 노출되는 것으로 개구(330)가 형성된다.
도 9o에서는, 습식 에칭에 의해 지지 기판(200)이 제거되어, 배선 기판(520)이 얻어진다. 지지 기판(200)에 있어서, 수직 방향으로 2장의 지지 기판을 붙이고 상하면(上下面) 양쪽 표면에 배선 기판(520)을 배치하는 것이 가능하다. 그 경우, 2장의 지지 기판(200)은 2 부분으로 분할되고 습식 에칭에 의해 제거된다.
도 8에 표시한 것처럼, 그 후, 배선 기판(520)의 제1 전극 패드(130) 위에 땜납 볼이 놓여지고 리플로우가 실시되어, 땜납 범프(180)를 통하여 반도체 칩(110)의 각 단자가 전극 패드(130)에 접속되고 반도체 칩(110)이 배선 기판(520) 위에 실장된다. 배선 기판(520) 위에 반도체 칩(110)을 실장하는 공정은 적절히 선택된다. 예를 들어, 고객의 요청에 의하여 반도체 칩(110)이 배선 기판(520) 위에 실장되는 경우와 배선 기판(520)이 납품된 고객 측에서 반도체 칩(110)이 배선 기 판(520) 위에 실장되는 경우가 있다.
실시예 3에서도, 땜납 범프(180)의 형성으로 인한 리플로우에서 열응력이 발생한 경우에는, 돌출부(132)가 제1 전극 패드(130)의 한쪽면의 바깥 둘레로부터 반경 방향(주변 방향)으로 돌출되도록 형성되었기 때문에 돌출부(132)에 의하여 열응력의 진행 방향이 차단된다. 따라서, 제1층(122)의 절연층 위에 균열이 발생하는 것을 방지할 수 있다.
또한, 땜납 범프(180)를 대신하여 배선 접속을 통해 반도체 칩(110)은 배선 기판(520)에 실장될 수 있다. 더 나아가, 땜납 범프(180)를 대신하여 핀을 납땜하여 반도체 칩(110)은 배선 기판(120)에 실장될 수 있다.
도 10은 실시예 3의 변형예를 나타내는 도면이다. 도 10에 나타난 바와 같이, 변형예에서는, 배선 기판(520)이 실시예 3의 경우에 대하여 수직 방향으로 거꾸로 되어 사용된다. 다시 말하면, 땜납 범프(180)를 통하여 제2 전극 패드(160) 위에 반도체 칩(110)이 실장되고, 땜납 볼의 리플로우를 통하여 제1 전극 패드(130) 위에 땜납 범프(340)가 형성된다.
반도체 칩(110)은 도 8과 도 10에 나타낸 바와 같이 배선 기판(520)의 제1 전극 패드(130) 또는 제2 전극 패드(160) 중 어느 쪽에라도 실장될 수 있다.
변형예에서, Au층과 Ni층이 적층된(Au 층이 표면에 노출된 형태로) 도금 층이 제2 전극 패드(160) 위에 설치될 수 있다. 또한, Au층(170)과 Ni층(172)을 대신하여 Au/Pd/Ni, Sn/Ni, Sn-Ag(주석과 은의 합금), 및 Sn 을 사용할 수 있다. 또한, 제1 전극 패드(130)는 상기 금속들로만 형성될 수도 있다. 게다가, 사용할 수 있다 면 각 금속은 상기 금속들로 한정되지 않으며, 각각의 금속들의 결합은 상기한 결합에 한정되지 않음은 물론이다.
또한, 변형예에서는, 도 9n의 공정에서 배선 기판(520) 위에 반도체 칩(110)을 탑재한 후 지지 기판(200)을 제거하여 반도체 장치를 완성하는 것도 가능하다.
변형예에서도, 반도체 칩(110)과 배선 기판(520) 사이에 절연성을 갖는 언더필 수지를 채울 수 있다.
또한, 반도체 칩(110)은 배선 기판(520) 위에 땜납 범프(180) 대신에 배선 접속을 통하여 실장될 수 있다. 또한, 반도체 칩(110)은 배선 기판(520) 위에 땜납 범프(180) 대신에 핀을 납땜하여 실장될 수 있다.
(실시예 4)
도 11은 배선 기판의 실시예 4가 적용된 반도체 장치를 나타내는 종단면도이다. 도 11에서는, 각각의 실시예들에 의한 부분들과 동일한 부분에 동일한 참조 부호를 가지며, 그 설명은 생략한다.
도 11에 나타낸 바와 같이, 실시예 4에 의한 반도체 장치(600)에 사용되는 배선 기판(620)에서는, 제1 전극 패드(130)의 노출된 표면(Au층(170) 쪽의 말단면)이 제1층(122)의 표면으로부터 오목하게 된 전극 개구(오목한 부분;430)가 형성된다. 따라서, 전극 개구(430)에 삽입된 땜납 볼에 리플로우를 실시하여 Au층(170) 쪽에 땜납 범프(180)가 형성된다. 실시예 4에 의한 반도체 장치(600)에서는, 반도체 칩(110)과 배선 기판(620) 사이에 절연성을 갖는 언더필 수지가 채워질 수 있다.
비록 반도체 장치(600)에서 사용되는 배선 기판(620)의 제조 방법은 실시예 3에 의하여 도 9a 내지 9o에서 나타낸 공정과 동일하지만, 도 9c의 공정에서 Cu층이 지지 기판(200)에 적층되고 도 9o의 공정에서 지지 기판(200)과 함께 제거되는 점에서 다르다.
그래서, 실시예 4에서는, 도 9c의 공정에서 지지 기판(200)이 개구(220)의 내부에 전해 Cu 도금을 실시하기 위한 전기 공급층으로 사용되어, Cu가 개구(220) 내의 지지 기판(200) 위에 석출되어 Cu층(440)(도 6d 참조)을 형성한다. 그 후, 지지 기판(200)이 전해 도금을 실시하기 위한 전기 공급층으로 사용되어, Au가 개구(220) 내의 Cu층(440) 위에 석출되어 Au층(170)을 형성하고, 또, Ni가 Au층(170)의 표면에 석출되어 Ni층(172)을 적층한다. 또한, 지지 기판(200)이 전해 도금을 실시하기 위한 전기 공급층으로 사용되어, Cu가 제1 전극 패드를 형성하기 위한 개구(220) 내의 Ni층(172) 위에 석출되어 Cu층(174)을 적층한다.
또한, 도 9o의 공정에서는, 습식 에칭에 의해 지지 기판(200)이 제거되고, Cu층(440) 역시 제거되어 배선 기판(620)이 얻어진다. 배선 기판(620)에서는, Cu층(440)이 제거되어 제1층(122)의 표면으로부터 오목하게 된 전극 개구(430)(도 6o 참조)가 하면측(칩 실장측)에 형성된다.
실시예 4에서도, 지지 기판(200)에 있어서, 수직 방향으로 2장의 지지 기판을 붙이고 상하면 양쪽 표면에 배선 기판(620)을 배치하는 것이 가능하다. 그 경우, 2장의 지지 기판(200)은 2 부분으로 분할되고 습식 에칭에 의해 제거된다.
도 11에 표시한 것처럼, 그 후, 전극 개구(430)의 Au층(170) 위에 땜납 볼이 놓여지고 리플로우가 실시되어, 땜납 범프(180)를 통하여 반도체 칩(110)의 각 단자가 전극 패드(130)에 접속되고 반도체 칩(110)이 배선 기판(620) 위에 실장된다. 배선 기판(620) 위에 반도체 칩(110)을 실장하는 공정은 적절히 선택된다. 예를 들어, 고객의 요청에 의하여 반도체 칩(110)이 배선 기판(620) 위에 실장되는 경우와 배선 기판(620)이 납품된 고객 측에서 반도체 칩(110)이 배선 기판(620) 위에 실장되는 경우가 있다.
그래서, 실시예 4에 의한 배선 기판(620)에서는 제1층(122)의 표면으로부터 오목하게 된 전극 개구(430)가 하면측(칩 실장측)에 형성된다. 따라서, 반도체 칩(110)이 실장될 때, 전극 개구(430)에 리플로우를 실시하여 땜납 범프(180)가 제1 전극 패드(130)의 Au층(170) 측에 접합된다. 그 결과로, 땜납 범프(180)는 제1 전극 패드(130)에 확실하게 접합되고, 전극 개구(430)의 주변 가장자리 부분에 의하여 반경 방향으로의 접합 강도 역시 강화된다.
실시예 4에서도, 땜납 범프(180)의 형성으로 인한 리플로우에서 열응력이 발생한 경우에는, 제1 전극 패드(130)의 한쪽 면 측에서 바깥 둘레로부터 돌출된 돌출부(132)가 반경 방향(주변 방향)으로 모든 주변에서 돌출되도록 형성되었기 때문에 돌출부(132)에 의하여 열응력의 진행 방향이 차단된다. 따라서, 제1층(122)의 절연층 위에 균열이 발생하는 것을 방지할 수 있다.
또한, 땜납 범프(180)를 대신하여 배선 접속을 통해 반도체 칩(110)은 배선 기판(620)에 실장될 수 있다. 더 나아가, 땜납 범프(180)를 대신하여 핀을 납땜하여 반도체 칩(110)은 배선 기판(620)에 실장될 수 있다.
도 12는 실시예 4의 변형예를 나타내는 도면이다. 도 12에 나타난 바와 같이, 변형예에서는, 배선 기판(620)이 실시예 4의 경우에 대하여 수직 방향으로 거꾸로 되어 사용된다. 다시 말하면, 땜납 범프(180)를 통하여 제2 전극 패드(160) 위에 반도체 칩(110)이 실장되고, 땜납 볼의 리플로우를 통하여 제1 전극 패드(130) 위에 땜납 범프(340)가 형성된다. 이 경우, 땜납 범프(340)는 전극 개구(430)가 형성되었기 때문에 제1층(122)의 표면으로부터 오목하게 된 전극 개구(430)(오목부)의 주변 가장자리 부분에 의하여 반경 방향으로 강화된 접합 강도를 갖는다.
반도체 칩(110)은 도 11과 도 12에 나타낸 바와 같이 배선 기판(620)의 제1 전극 패드(130) 또는 제2 전극 패드(160) 중 어느 쪽에라도 실장될 수 있다.
변형예에서, Au층과 Ni층이 적층된(Au 층이 표면에 노출된 형태로) 도금 층이 제2 전극 패드(160) 위에 설치될 수 있다. 또한, Au층(170)과 Ni층(172)을 대신하여 Au/Pd/Ni, Sn/Ni, Sn-Ag(주석과 은의 합금), 및 Sn 을 사용할 수 있다. 또한, 제1 전극 패드(130)는 상기 금속들로만 형성될 수도 있다. 게다가, 사용할 수 있다면 각 금속은 상기 금속들로 한정되지 않으며, 각각의 금속들의 결합은 상기한 결합에 한정되지 않음은 물론이다.
또한, 변형예에서는, 지지 기판(200)을 제거하기 전에 실시되는 공정에서 배선 기판(620) 위에 반도체 칩(110)을 탑재한 후 지지 기판(200)을 제거하여 반도체 장치를 완성하는 것도 가능하다.
변형예에서도, 반도체 칩(110)과 배선 기판(620) 사이에 절연성을 갖는 언더 필 수지를 채울 수 있다.
또한, 반도체 칩(110)은 배선 기판(620) 위에 땜납 범프(180) 대신에 배선 접속을 통하여 실장될 수 있다. 또한, 반도체 칩(110)은 배선 기판(620) 위에 땜납 범프(180) 대신에 핀을 납땜하여 실장될 수 있다.
본 발명에 의한 전극 패드가 반도체 칩 탑재용의 전극 패드에 추가하여 BGA(Ball Grid Array), PGA(Pin Grid Array), 또는 LGA(Land Grid Array) 등의 외부 접속용 전극 패드에 적용될 수 있음은 물론이다.
또한, 본 발명은 땜납 범프(180)가 형성된 구조를 가지는 반도체 장치에 추가하여 전자 부품이 기판에 탑재된 구조 또는 기판에 배선 패턴이 형성된 구조 등을 가지는 반도체 장치에 적용될 수 있다. 따라서, 본 발명이 예를 들어, 땜납 범프를 통해 기판에 접합되는 플립칩(flip chip), 또는 땜납 범프를 통해 회로 기판이 접합되는 다층 기판이나 인터포저(interposer) 등에도 적용될 수 있음은 물론이다.
도 1은 종래의 배선 기판의 구조의 일례를 나타내는 도면.
도 2는 본 발명에 의한 배선 기판의 실시예 1이 적용된 반도체 장치를 나타내는 종단면도.
도 3a는 실시예 1의 배선 기판의 제조 방법 1번을 설명하기 위한 도면.
도 3b는 실시예 1의 배선 기판의 제조 방법 2번을 설명하기 위한 도면.
도 3c는 실시예 1의 배선 기판의 제조 방법 3번을 설명하기 위한 도면.
도 3d는 실시예 1의 배선 기판의 제조 방법 4번을 설명하기 위한 도면.
도 3e는 실시예 1의 배선 기판의 제조 방법 5번을 설명하기 위한 도면.
도 3f는 실시예 1의 배선 기판의 제조 방법 6번을 설명하기 위한 도면.
도 3g는 실시예 1의 배선 기판의 제조 방법 7번을 설명하기 위한 도면.
도 3h는 실시예 1의 배선 기판의 제조 방법 8번을 설명하기 위한 도면.
도 3i는 실시예 1의 배선 기판의 제조 방법 9번을 설명하기 위한 도면.
도 3j는 실시예 1의 배선 기판의 제조 방법 10번을 설명하기 위한 도면.
도 3k는 실시예 1의 배선 기판의 제조 방법 11번을 설명하기 위한 도면.
도 3l은 실시예 1의 배선 기판의 제조 방법 12번을 설명하기 위한 도면.
도 3m은 실시예 1의 배선 기판의 제조 방법 13번을 설명하기 위한 도면.
도 3n은 실시예 1의 배선 기판의 제조 방법 14번을 설명하기 위한 도면.
도 4는 실시예 1의 변형례를 나타내는 도면.
도 5는 배선 기판의 실시예 2가 적용된 반도체 장치를 나타내는 종단면도.
도 6a는 실시예 2의 배선 기판의 제조 방법 1번을 설명하기 위한 도면.
도 6b는 실시예 2의 배선 기판의 제조 방법 2번을 설명하기 위한 도면.
도 6c는 실시예 2의 배선 기판의 제조 방법 3번을 설명하기 위한 도면.
도 6d는 실시예 2의 배선 기판의 제조 방법 4번을 설명하기 위한 도면.
도 6e는 실시예 2의 배선 기판의 제조 방법 5번을 설명하기 위한 도면.
도 6f는 실시예 2의 배선 기판의 제조 방법 6번을 설명하기 위한 도면.
도 6g는 실시예 2의 배선 기판의 제조 방법 7번을 설명하기 위한 도면.
도 6h는 실시예 2의 배선 기판의 제조 방법 8번을 설명하기 위한 도면.
도 6i는 실시예 2의 배선 기판의 제조 방법 9번을 설명하기 위한 도면.
도 6j는 실시예 2의 배선 기판의 제조 방법 10번을 설명하기 위한 도면.
도 6k는 실시예 2의 배선 기판의 제조 방법 11번을 설명하기 위한 도면.
도 6l은 실시예 2의 배선 기판의 제조 방법 12번을 설명하기 위한 도면.
도 6m은 실시예 2의 배선 기판의 제조 방법 13번을 설명하기 위한 도면.
도 6n은 실시예 2의 배선 기판의 제조 방법 14번을 설명하기 위한 도면.
도 6o는 실시예 2의 배선 기판의 제조 방법 15번을 설명하기 위한 도면.
도 7은 실시예 2의 변형례를 나타내는 도면.
도 8은 배선 기판의 실시예 3이 적용된 반도체 장치를 나타내는 종단면도.
도 9a는 실시예 3의 배선 기판의 제조 방법 1번을 설명하기 위한 도면.
도 9b는 실시예 3의 배선 기판의 제조 방법 2번을 설명하기 위한 도면.
도 9c는 실시예 3의 배선 기판의 제조 방법 3번을 설명하기 위한 도면.
도 9d는 실시예 3의 배선 기판의 제조 방법 4번을 설명하기 위한 도면.
도 9e는 실시예 3의 배선 기판의 제조 방법 5번을 설명하기 위한 도면.
도 9f는 실시예 3의 배선 기판의 제조 방법 6번을 설명하기 위한 도면.
도 9g는 실시예 3의 배선 기판의 제조 방법 7번을 설명하기 위한 도면.
도 9h는 실시예 3의 배선 기판의 제조 방법 8번을 설명하기 위한 도면.
도 9i는 실시예 3의 배선 기판의 제조 방법 9번을 설명하기 위한 도면.
도 9j는 실시예 3의 배선 기판의 제조 방법 10번을 설명하기 위한 도면.
도 9k는 실시예 3의 배선 기판의 제조 방법 11번을 설명하기 위한 도면.
도 9l는 실시예 3의 배선 기판의 제조 방법 12번을 설명하기 위한 도면.
도 9m는 실시예 3의 배선 기판의 제조 방법 13번을 설명하기 위한 도면.
도 9n는 실시예 3의 배선 기판의 제조 방법 14번을 설명하기 위한 도면.
도 9o는 실시예 3의 배선 기판의 제조 방법 15번을 설명하기 위한 도면.
도 10은 실시예 3의 변형례를 나타내는 도면.
도 11은 배선 기판의 실시예 4가 적용된 반도체 장치를 나타내는 종단면도.
도 12는 실시예 4의 변형례를 나타내는 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
100, 400, 500, 600 반도체 장치 110 반도체 칩
120, 420, 520, 620 배선 기판 121 제1 절연층
122 제1층 123 제2 절연층
124 제2층 126 제3층
128 제4층 130 제1 전극 패드
132 돌출부 134, 142, 152 비어
140, 150 배선 패턴층 160 제2 전극 패드
170 Au층 172 Ni층
174 Cu층 174a 원기둥부
174b 팽창부 174c 플랜지 부분
180 땜납 범프 200 지지 기판
220, 310 개구 430 전극 개구

Claims (11)

  1. 배선 기판의 제조 방법에 있어서,
    지지 기판 위에 제1 절연층을 형성하는 제1 공정;
    상기 제1 절연층에 상기 지지 기판을 노출시키는 개구를 형성하는 제2 공정;
    상기 제1 절연층에 설치된 상기 개구에서 주변 방향으로 돌출된 돌출부를 갖는 전극 패드를 상기 개구에 형성하는 제3 공정;
    상기 전극 패드가 설치된 상기 제1 절연층 위에 제2 절연층을 형성하는 제4 공정;
    상기 제2 절연층 위에 상기 전극 패드와 전기적으로 접속되는 배선층을 형성하는 제5 공정; 및,
    상기 지지 기판을 제거하여 상기 전극 패드를 노출시키는 제6 공정을 포함하는 것을 특징으로 하는 배선 기판의 제조 방법.
  2. 배선 기판의 제조 방법에 있어서,
    지지 기판 위에 레지스트를 형성하는 제1 공정;
    상기 레지스트에 상기 지지 기판을 노출시키는 개구를 형성하는 제2 공정;
    상기 레지스트에 설치된 상기 개구에서 주변 방향으로 돌출된 돌출부를 갖는 전극 패드를 상기 개구에 형성하는 제3 공정;
    상기 레지스트를 제거하는 제4 공정;
    상기 전극 패드의 표면을 덮도록 절연층을 형성하는 제5 공정;
    상기 절연층의 표면에 상기 전극 패드와 전기적으로 접속되는 배선층을 형성하는 제6 공정; 및,
    상기 지지 기판을 제거하여 상기 전극 패드를 노출시키는 제7 공정을 포함하는 것을 특징으로 하는 배선 기판의 제조 방법.
  3. 제 1 항에 있어서,
    상기 제1 절연층의 상기 개구에 조화(粗化) 처리를 실시하는 공정을 더 포함하는 것을 특징으로 하는 배선 기판의 제조 방법.
  4. 제 2 항에 있어서,
    상기 레지스트를 제거한 후, 상기 전극 패드의 표면에 조화 처리를 실시하는 공정을 더 포함하는 것을 특징으로 하는 배선 기판의 제조 방법.
  5. 제 1 항에 있어서,
    상기 지지 기판은 금속으로 이루어지고,
    상기 제3 공정은 상기 지지 기판과 상기 전극 패드의 사이에 상기 지지 기판과 같은 종류의 금속층을 형성하는 공정을 포함하며,
    상기 제6 공정은 상기 지지 기판을 제거하고, 상기 전극 패드의 노출면이 오목부를 형성하도록 상기 금속층을 제거하는 것을 특징으로 하는 배선 기판의 제조 방법.
  6. 제 2 항에 있어서,
    상기 지지 기판은 금속으로 이루어지고,
    상기 제3 공정은 상기 지지 기판과 상기 전극 패드의 사이에 상기 지지 기판과 같은 종류의 금속층을 형성하는 공정을 포함하며,
    상기 제7 공정은 상기 지지 기판을 제거하고, 상기 전극 패드의 노출면이 오목부를 형성하도록 상기 금속층을 제거하는 것을 특징으로 하는 배선 기판의 제조 방법.
  7. 제 1 항에 기재한 배선 기판의 제조 방법을 사용한 반도체 장치의 제조 방법에 있어서,
    상기 전극 패드에 땜납 범프(solder bump)를 통하여 반도체 칩을 실장하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 전극 패드; 및,
    상기 전극 패드의 표면을 덮도록 적층된 절연층을 포함하고,
    상기 절연층에 의해 둘러싸인 상기 전극 패드의 한쪽 면 측에서 바깥 둘레로부터 주변 방향으로 돌출한 돌출부가 상기 전극 패드에 형성된 것을 특징으로 하는 배선 기판.
  9. 제 8 항에 있어서,
    상기 전극 패드의 다른쪽 면 측의 노출면이 상기 절연층의 표면보다 오목한 위치에 형성되고,
    상기 절연층의 표면에 오목부가 형성된 것을 특징으로 하는 배선 기판.
  10. 제 8 항에 있어서,
    상기 절연층은
    상기 전극 패드가 형성된 개구를 갖는 제1 절연층; 및,
    상기 전극 패드의 표면과 상기 제1 절연층의 표면에 적층된 제2 절연층을 포함하고,
    상기 전극 패드의 상기 돌출부는 상기 제1 절연층과 상기 제2 절연층의 사이에 개재(介在)되도록 상기 개구의 바깥쪽에 돌출된 것을 특징으로 하는 배선 기판.
  11. 제 2 항에 기재한 배선 기판의 제조 방법을 사용한 반도체 장치의 제조 방법에 있어서,
    상기 전극 패드에 땜납 범프를 통하여 반도체 칩을 실장하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020080031963A 2007-04-13 2008-04-07 배선 기판의 제조 방법, 반도체 장치의 제조 방법 및 배선기판 KR20080092851A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00105965 2007-04-13
JP2007105965A JP4881211B2 (ja) 2007-04-13 2007-04-13 配線基板の製造方法及び半導体装置の製造方法及び配線基板

Publications (1)

Publication Number Publication Date
KR20080092851A true KR20080092851A (ko) 2008-10-16

Family

ID=39871381

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080031963A KR20080092851A (ko) 2007-04-13 2008-04-07 배선 기판의 제조 방법, 반도체 장치의 제조 방법 및 배선기판

Country Status (5)

Country Link
US (2) US7915088B2 (ko)
JP (1) JP4881211B2 (ko)
KR (1) KR20080092851A (ko)
CN (1) CN101286456B (ko)
TW (1) TWI462237B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101103857B1 (ko) * 2008-10-21 2012-01-11 인터내셔널 비지네스 머신즈 코포레이션 인쇄 배선 보드 및 그 제조 방법
KR101281410B1 (ko) * 2009-12-28 2013-07-02 니혼도꾸슈도교 가부시키가이샤 다층 배선기판
KR101323541B1 (ko) * 2009-12-28 2013-10-29 니혼도꾸슈도교 가부시키가이샤 다층 배선기판
KR101329896B1 (ko) * 2010-02-16 2013-11-15 니혼도꾸슈도교 가부시키가이샤 다층 배선기판 및 그 제조방법
KR20160026710A (ko) * 2014-08-29 2016-03-09 신꼬오덴기 고교 가부시키가이샤 배선 기판 및 배선 기판의 제조 방법

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7918018B2 (en) * 2007-06-12 2011-04-05 Texas Instruments Incorporated Method of fabricating a semiconductor device
US8132321B2 (en) * 2008-08-13 2012-03-13 Unimicron Technology Corp. Method for making embedded circuit structure
TW201010557A (en) * 2008-08-22 2010-03-01 World Wiser Electronics Inc Method for fabricating a build-up printing circuit board of high fine density and its structure
JP2010087229A (ja) * 2008-09-30 2010-04-15 Sanyo Electric Co Ltd 半導体モジュール、半導体モジュールの製造方法および携帯機器
TWI421992B (zh) * 2009-08-05 2014-01-01 Unimicron Technology Corp 封裝基板及其製法
JP5649805B2 (ja) * 2009-08-12 2015-01-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2011138869A (ja) * 2009-12-28 2011-07-14 Ngk Spark Plug Co Ltd 多層配線基板の製造方法及び多層配線基板
JP4823375B1 (ja) * 2010-05-28 2011-11-24 株式会社東芝 電子機器
US8755196B2 (en) * 2010-07-09 2014-06-17 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
TWI384922B (zh) * 2010-10-22 2013-02-01 Inventec Corp 電路板的電子零組件佈局方法及其電路板結構
JP5462777B2 (ja) * 2010-12-09 2014-04-02 日本特殊陶業株式会社 多層配線基板の製造方法
JP2012164965A (ja) * 2011-01-21 2012-08-30 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2012169591A (ja) * 2011-01-24 2012-09-06 Ngk Spark Plug Co Ltd 多層配線基板
JP5530955B2 (ja) * 2011-02-21 2014-06-25 日本特殊陶業株式会社 多層配線基板
JP5273749B2 (ja) * 2011-03-09 2013-08-28 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント配線板の製造方法
CN103460818B (zh) 2011-03-25 2017-08-04 株式会社村田制作所 陶瓷多层基板
US8624323B2 (en) * 2011-05-31 2014-01-07 International Business Machines Corporation BEOL structures incorporating active devices and mechanical strength
US20130241058A1 (en) * 2012-03-16 2013-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Wire Bonding Structures for Integrated Circuits
JP5977051B2 (ja) * 2012-03-21 2016-08-24 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
KR101932727B1 (ko) * 2012-05-07 2018-12-27 삼성전자주식회사 범프 구조물, 이를 갖는 반도체 패키지 및 이의 제조 방법
US10128175B2 (en) * 2013-01-29 2018-11-13 Taiwan Semiconductor Manufacturing Company Packaging methods and packaged semiconductor devices
KR102037866B1 (ko) * 2013-02-05 2019-10-29 삼성전자주식회사 전자장치
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9642261B2 (en) * 2014-01-24 2017-05-02 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Composite electronic structure with partially exposed and protruding copper termination posts
JP5906264B2 (ja) * 2014-02-12 2016-04-20 新光電気工業株式会社 配線基板及びその製造方法
TWI551199B (zh) * 2014-04-16 2016-09-21 矽品精密工業股份有限公司 具電性連接結構之基板及其製法
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
KR20160080965A (ko) 2014-12-30 2016-07-08 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
JP2017022213A (ja) * 2015-07-08 2017-01-26 凸版印刷株式会社 プリント配線基板
CN105007689B (zh) * 2015-07-28 2018-09-28 苏州斯尔特微电子有限公司 一种电子印刷电路板
CN105025652B (zh) * 2015-07-28 2018-06-08 苏州斯尔特微电子有限公司 一种电子印刷电路板
CN105025651B (zh) * 2015-07-28 2018-09-14 苏州斯尔特微电子有限公司 一种手机摄像头用印刷电路板
CN106469711B (zh) * 2015-08-14 2019-01-22 恒劲科技股份有限公司 封装基板及其制作方法
TWI559465B (zh) * 2015-08-14 2016-11-21 恆勁科技股份有限公司 封裝基板及其製作方法
JP2017108070A (ja) * 2015-12-11 2017-06-15 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
TWI566309B (zh) * 2016-01-08 2017-01-11 恆勁科技股份有限公司 封裝基板之製作方法
CN106960798B (zh) * 2016-01-08 2019-05-24 恒劲科技股份有限公司 封装基板的制作方法
JP2017135193A (ja) * 2016-01-26 2017-08-03 イビデン株式会社 プリント配線板、及び、そのプリント配線板の製造方法
CN109075769B (zh) * 2016-04-28 2022-05-27 株式会社村田制作所 弹性波装置
JP6712050B2 (ja) * 2016-06-21 2020-06-17 富士通株式会社 樹脂基板及びその製造方法、並びに回路基板及びその製造方法
US10325842B2 (en) * 2017-09-08 2019-06-18 Advanced Semiconductor Engineering, Inc. Substrate for packaging a semiconductor device package and a method of manufacturing the same
KR102019355B1 (ko) 2017-11-01 2019-09-09 삼성전자주식회사 반도체 패키지
KR102530754B1 (ko) * 2018-08-24 2023-05-10 삼성전자주식회사 재배선층을 갖는 반도체 패키지 제조 방법
JP7198154B2 (ja) * 2019-05-22 2022-12-28 新光電気工業株式会社 配線基板、及び配線基板の製造方法
KR102551352B1 (ko) 2019-06-28 2023-07-04 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
KR20210120532A (ko) 2020-03-27 2021-10-07 삼성전자주식회사 반도체 패키지
US20220230915A1 (en) * 2021-01-15 2022-07-21 Advanced Semiconductor Engineering, Inc. Electronic device package and method of manufacturing the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4135839A1 (de) * 1991-10-31 1993-05-06 Huels Troisdorf Ag, 5210 Troisdorf, De Verfahren zur herstellung einer mehrlagigen gedruckten schaltung sowie mehrlagige gedruckte schaltung
JP3361903B2 (ja) * 1994-01-06 2003-01-07 凸版印刷株式会社 プリント配線板の製造方法
DE19548046C2 (de) * 1995-12-21 1998-01-15 Siemens Matsushita Components Verfahren zur Herstellung von für eine Flip-Chip-Montage geeigneten Kontakten von elektrischen Bauelementen
JPH09298252A (ja) * 1996-05-01 1997-11-18 Shinko Electric Ind Co Ltd 半導体パッケージ及びこれを用いた半導体装置
JPH10209163A (ja) * 1997-01-21 1998-08-07 Citizen Watch Co Ltd 半導体装置およびその製造方法
US5807660A (en) * 1997-02-03 1998-09-15 Taiwan Semiconductor Manufacturing Company Ltd. Avoid photoresist lifting by post-oxide-dep plasma treatment
TWI252719B (en) * 1998-12-16 2006-04-01 Ibiden Co Ltd Conductive connecting pin and package board
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP3990962B2 (ja) * 2002-09-17 2007-10-17 新光電気工業株式会社 配線基板の製造方法
US6709965B1 (en) * 2002-10-02 2004-03-23 Taiwan Semiconductor Manufacturing Company Aluminum-copper bond pad design and method of fabrication
TWI286372B (en) * 2003-08-13 2007-09-01 Phoenix Prec Technology Corp Semiconductor package substrate with protective metal layer on pads formed thereon and method for fabricating the same
JP2005116909A (ja) * 2003-10-10 2005-04-28 Hitachi Cable Ltd 電子装置及び電子装置に用いる配線板
JP4541763B2 (ja) * 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法
JP4445777B2 (ja) * 2004-02-27 2010-04-07 日本特殊陶業株式会社 配線基板、及び配線基板の製造方法
JP3961537B2 (ja) * 2004-07-07 2007-08-22 日本電気株式会社 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
JP2007012715A (ja) * 2005-06-28 2007-01-18 Rohm Co Ltd 半導体装置及び基板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101103857B1 (ko) * 2008-10-21 2012-01-11 인터내셔널 비지네스 머신즈 코포레이션 인쇄 배선 보드 및 그 제조 방법
US8209856B2 (en) 2008-10-21 2012-07-03 International Business Machines Corporation Printed wiring board and method for manufacturing the same
KR101281410B1 (ko) * 2009-12-28 2013-07-02 니혼도꾸슈도교 가부시키가이샤 다층 배선기판
KR101323541B1 (ko) * 2009-12-28 2013-10-29 니혼도꾸슈도교 가부시키가이샤 다층 배선기판
US8581388B2 (en) 2009-12-28 2013-11-12 Ngk Spark Plug Co., Ltd Multilayered wiring substrate
KR101329896B1 (ko) * 2010-02-16 2013-11-15 니혼도꾸슈도교 가부시키가이샤 다층 배선기판 및 그 제조방법
US8772643B2 (en) 2010-02-16 2014-07-08 Ngk Spark Plug Co., Ltd. Multilayer wiring substrate, and method of manufacturing the same
KR20160026710A (ko) * 2014-08-29 2016-03-09 신꼬오덴기 고교 가부시키가이샤 배선 기판 및 배선 기판의 제조 방법

Also Published As

Publication number Publication date
CN101286456B (zh) 2012-03-21
JP2008263125A (ja) 2008-10-30
CN101286456A (zh) 2008-10-15
US8237270B2 (en) 2012-08-07
US20080258300A1 (en) 2008-10-23
US20110139502A1 (en) 2011-06-16
JP4881211B2 (ja) 2012-02-22
TW200843045A (en) 2008-11-01
TWI462237B (zh) 2014-11-21
US7915088B2 (en) 2011-03-29

Similar Documents

Publication Publication Date Title
KR20080092851A (ko) 배선 기판의 제조 방법, 반도체 장치의 제조 방법 및 배선기판
US8225502B2 (en) Wiring board manufacturing method
JP5324051B2 (ja) 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP3813402B2 (ja) 半導体装置の製造方法
US9119319B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
US20080315431A1 (en) Mounting substrate and manufacturing method thereof
KR20070045929A (ko) 전자 부품 내장 기판 및 그 제조 방법
JP6550260B2 (ja) 配線基板及び配線基板の製造方法
TW202015194A (zh) 載板及其製作方法
TWI458416B (zh) 配線基板製造方法
JP2009252942A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2009224616A (ja) 電子部品内蔵基板及びその製造方法、及び半導体装置
KR100990396B1 (ko) 적층 웨이퍼 레벨 패키지 및 이의 제조 방법
KR101653563B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
KR101573281B1 (ko) 재배선층을 이용한 적층형 반도체 패키지 및 이의 제조 방법
JP2022133182A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
JP5733378B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR20110026619A (ko) 솔더볼 내부 관통 범핑 구조를 갖는 웨이퍼 및 기판 및 이들의 제조 방법
JP2017120836A (ja) プリント配線板及びその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid