JP2017022213A - プリント配線基板 - Google Patents

プリント配線基板 Download PDF

Info

Publication number
JP2017022213A
JP2017022213A JP2015137232A JP2015137232A JP2017022213A JP 2017022213 A JP2017022213 A JP 2017022213A JP 2015137232 A JP2015137232 A JP 2015137232A JP 2015137232 A JP2015137232 A JP 2015137232A JP 2017022213 A JP2017022213 A JP 2017022213A
Authority
JP
Japan
Prior art keywords
wiring board
layer
resin layer
support
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015137232A
Other languages
English (en)
Inventor
小野原 淳
Atsushi Onohara
淳 小野原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2015137232A priority Critical patent/JP2017022213A/ja
Publication of JP2017022213A publication Critical patent/JP2017022213A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】接続パッドの接続信頼性を高め得るプリント配線基板を提供する。【解決手段】プリント配線基板は、樹脂層と、樹脂層の表面に、周縁部を除く一部が露出するとともに、周縁部が樹脂層から露出することなく樹脂層内部に埋め込まれている接続パッドとを含む。【選択図】図1

Description

この発明は、半導体装置、特に、外部端子であるランドの強度を高める技術に関し、例えば、ボール・グリッド・アレイパッケージ(以下、BGAという)やランド・グリッド・アレイパッケージ(以下、LGAという。)を備えた、半田バンプを介して半導体集積回路(以下、半導体チップという。)を積載するためのパッケージ基板等を形成するためのプリント配線基板に関するものである。
多ピン化が進む今日、半導体チップのパッケージとしては、クワッド・フラット・パッケージ(QFP)やテープ・キャリア・パッケージ(TCP)のような雄編部からピン(外部端子)を取り出すパッケージでは、ピッチが狭くなるため、パッケージの製造限界およびボート・アセンブリの限界に近づいている。そこで、パッケージ主面全体に外部端子を配置することでパッケージサイズを大きくせずに多ピン化を実現する表面実装形態パッケージとして、BGAが提案されている。
BGAは複数の内部端子と複数の外部端子とが電気配線によって電気的に接続された配線基板を備えており、その内部端子の主面には半導体チップが実装され、内部端子郡ははんだなど電気的に接続されており、内部端子群、半導体チップは封止体で封止され、配線基板の露出された各外部端子であるパッドには半田バンプがそれぞれ突設されている。
図9に従来技術に係るBGAの接続パッドの断面図を示す。従来のBGAの接続パッドの構造としてはパッドの外周辺部がソルダレジスト膜によって被覆された構造(以下、SMDという。)と、ランドがソルダレジスト膜に被覆されていない構造(以下、NSMDという。)との二つのタイプがある。すなわち、図9の(a)に示されているように、SMDにおいては、樹脂層2の一主面に円形形状に形成された接続パッド1の外周辺部が樹脂層2の一主面に被着されたソルダレジスト膜3によって被着されている。他方、図9の(b)に示されているように、NSMDにおいては、樹脂層2の一主面に円板状に形成された接続パッド1はソルダレジスト膜3によって被覆されておらず、完全に露出した状態になっている。
なお、BGAを備えた半導体チップは、非特許文献1に開示がある。
香山晋、成瀬邦彦(監修)、「VLSIパッケージング技術(下)」、株式会社日経BP社、1993年5月31日、p.173〜178
しかしながら、従来技術の接続パッドは、プリント基板下層の樹脂層(層間絶縁樹脂層)との密着性が低いため、剥離し易く、半導体チップとの接続信頼性に欠けることがあった。
本発明は、上述した課題を解決するためになされたものであり、その目的は、接続パッドの接続信頼性を高め得るプリント配線基板を提供することにある。
上記課題を解決するための本発明の一局面は、樹脂層と、樹脂層の表面に、周縁部を除く一部が露出するとともに、周縁部が樹脂層から露出することなく樹脂層内部に埋め込まれている接続パッドとを含む、プリント配線板である。
また、樹脂層の表面から接続パッドの周縁部までの半田パッドの開口から絶縁層との重なり厚みが3μm以上であってもよい。
また、接続パッドの周縁部における厚みが3μm以上であってもよい。
また、樹脂層の厚みが10μm以上50μm以下であってもよい。
また、接続パッドの周縁部を除く部分の厚みが5μm以上であってもよい。
本発明によれば、接続パッドの接続信頼性を向上させたプリント基板を提供できる。
本発明の一実施形態に係る配線基板を用いて製造された半導体装置の説明図(a)および部分拡大断面図(b) 本発明の一実施形態に係る支持体つき配線基板の断面図 本発明の一実施形態に係る支持体つき配線基板の製造方法を示す断面図 本発明の一実施形態に係る支持体つき配線基板の製造方法を示す断面図 本発明の一実施形態に係る支持体つき配線基板の製造方法を示す断面図 支持体つき配線基板を用いた半導体装置の製造方法を示す断面図 支持体つき配線基板を用いた半導体装置の製造方法を示す断面図 支持体つき配線基板を用いた半導体装置の製造方法を示す断面図 従来技術に係るBGAの接続パッドの断面図
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、以下の説明において、同一若しくは対応する要素、又は、同一若しくは対応する機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
図1には、本発明の実施形態に係るプリント配線基板7(以下では単に配線基板7という)を用いて製造された半導体装置8を説明する図(図1の(a))および部分拡大断面図(図1の(b))を示す。図1の(a)に示されるように、半導体装置8は、配線基板7と、半導体チップ5と、アンダーフィル9と、封止樹脂6と、複数の半田バンプ4とを備えている。なお配線基板7の詳細については後述する。
半導体チップ5は、例えば半導体基板表面に形成されるトランジスタ又はダイオード等を有する集積回路(IC又はLSI)であり、略直方体形状を有している。半導体チップ5に用いられる半導体基板は、例えばシリコン基板(Si基板)、窒化ガリウム基板(GaN基板)、又は炭化ケイ素基板(SiC基板)等の無機物を主成分とした基板が用いられる。半導体チップ5では、半導体基板としてシリコン基板が用いられる。シリコン基板を用いて形成される半導体チップ5の線膨張係数(CTE:Coefficient of Thermal Expansion)は、約2ppm/℃〜4ppm/℃(例えば3ppm/℃)である。半導体チップ5の線膨張係数は、例えば20℃〜260℃の温度範囲内における温度の上昇に対応して変化する長さとする。
半導体チップ5の表面5aには、突起電極(バンプとも言う)10が設けられている。半導体チップ5は、この突起電極10を介して配線基板7の一方の主面7aにて露出する接続端子(図示せず)と電気的に接続している。突起電極10は、例えばAu、Ag、Cu、Al等の金属もしくはこれらの合金、CuにAuめっき等を施した金属複合体、又は、Sn、Sn−Pb、Sn−Ag、Sn−Cu、Sn−Ag−Cu、Sn−BiもしくはAu系等のはんだによって形成される。突起電極10は、半導体チップ5の領域内全体に配置されていてもよいし、半導体チップ5の周辺領域に配置されていてもよい。半導体チップ5と配線基板7とを互いに接続する方式としては、例えばワイヤボンディング方式又はフリップチップ方式が挙げられる。半導体装置8では、実装面積の縮小化及び作業の効率化の観点から、フリップチップ方式によって半導体チップ5及び配線基板7が互いに接続されている。
アンダーフィル9は、半導体チップ5を配線基板7上に固定及び封止するために用いられる接着剤である。アンダーフィル9としては、例えば、エポキシ樹脂、ポリウレタン樹脂、シリコーン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の内の1種又はこれらの樹脂の2種類以上が混合された樹脂に、フィラーとしてシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等を加えた材料が用いられる。アンダーフィル24は、液状であってもよいし、フィルム状であってもよい。
封止樹脂6は、半導体チップ5を覆って封止及び保護するために用いられる封止樹脂である。封止樹脂6としては、例えば、エポキシ樹脂、ポリウレタン樹脂、シリコーン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の内の1種又はこれらの樹脂の2種類以上が混合された樹脂に、フィラーとしてシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等を加えた材料が用いられる。
半田バンプ4は、配線基板7の他方の主面7b上に設けられている接続パッド1に接続され、配線基板7内に設けられている配線パターン18を介して半導体チップ5と電気的に接続している。半田バンプ4は、例えばSn、Sn−Pb、Sn−Ag、Sn−Cu、Sn−Ag−Cu、又はSn−Bi等のはんだによって形成される。半田バンプ4がはんだから形成される場合、半田バンプ4を形成する前に、配線基板7の他方の主面7bにて接続パッド1が露出した部分に、例えばNiめっき、Auめっき、又はSnめっきが施されてもよく、プレソルダー処理が施されてもよく、OSP(Organic Solderability Preservative)等の有機被膜処理が施されてもよい。
配線基板7は、樹脂層2と、樹脂層2内に設けられる接続パッド1、配線パターン18及び図示しない接続端子を有している。接続パッド1は配線パターン18に電気的に接続され、配線パターン18は接続端子に電気的に接続され、接続端子は半導体チップ5に電気的に接続されることで、半田バンプ4と半導体チップ5とが電気的に接続される。
接続パッド1は、樹脂層2から周縁部を除いて一面が露出するとともに、周縁部が、樹脂層2の表面から露出することなく樹脂層2に埋め込まれている。これにより、接続パッド1の配線基板7に対する動きは規制される。このため、接続パッド1の樹脂層2における接合強度が上がり、配線基板7の接続信頼性を向上させることができる。
樹脂層2の表面、すなわち、配線基板7の他方の主面7bから接続パッド1の周縁部までの樹脂層2の厚み(主面7bに垂直な方向に沿った距離)(図1の(b)におけるw1)は、高い接合強度を得るために3μm以上あることが好ましい。
また、接続パッド1の周縁部の厚み(図1の(b)におけるw2)は、高い接合強度を得るために3μm以上あることが好ましい。
また、配線基板7(樹脂層2)の厚みは10μm以上50μm以下であることが好ましい。
また、接続パッド1の剛性を得るため、接続パッド1の周縁部以外の部分の厚み(図1の(b)におけるw3)は、5μm以上であることが好ましい。
図2は、本発明の実施形態に係る支持体つき配線基板11の断面図である。図2に示されるように、支持体つき配線基板11は、支持体12と、接着剤層13と、シード層30と、配線基板7とを備えている。配線基板7は、第1樹脂層14、接続パッド1、配線パターン18、第2樹脂層19、及び接続端子20を有している。配線基板7の厚さは、例えば0.001mm以上1mm以下であってもよく、0.01mm以上0.8mm以下であってもよく、0.03mm以上0.5mm以下であってもよく、0.001mm以上0.8mm以下であってもよく、0.001mm以上0.5mm以下であってもよく、0.01mm以上0.8mm以下であってもよく、0.01mm以上0.5mm以下であってもよい。配線基板7の厚さが0.001mm以上であることによって、配線基板7に設けられる配線パターン18を第1樹脂層14及び第2樹脂層19によって保護することができる。配線基板7の厚さが1mm以下であることによって、支持体12と配線基板7との線膨張率等の差に起因した支持体つき配線基板11の反りを抑制できる。なお、本明細書における配線基板7の厚さとは、接着剤層13の上面から第2樹脂層19又は配線パターン18の最上面に至るまでの厚み方向である。つまり、「厚さ」とは、支持体つき配線基板11の主面に対する垂直方向に沿った長さとする。
支持体12は、例えば光を透過する性質(透明性)を有する材料から構成される基板である。支持体12の主面12aは、例えば略矩形状、略円形状、又は略楕円形状等である。支持体12が透過する光の波長の範囲は、例えば300nm以上2000nm以下でもよく、300nm以上1100nm以下でもよい。支持体12は、例えばレーザー光のような特定の波長を透過する性質を有するものでもよい。支持体12は、例えばガラス基板が用いられる。ガラスとしては、例えば石英ガラス、ホウケイ酸ガラス、無アルカリガラス、ソーダガラス、又はサファイアガラス等が用いられる。ガラスの線膨張係数は、上述した半導体チップ5の線膨張係数と近い値であることが好ましく、例えば−1ppm/℃以上10.0ppm/℃以下(又は0.5ppm/℃以上5.0ppm/℃以下)である。JIS B 0601:2013に基づいた支持体12の主面12aにおける最大高さ粗さRzは、例えば0.01μm以上5μm以下でもよく、0.1μm以上3μm以下でもよい。支持体12の主面12aの最大高さ粗さRzが0.01μm以上であることによって、支持体12を準備するコストの増加を抑制することができる。支持体12の主面12aの最大高さ粗さRzが5μm以下であることによって、主面12aの凹凸に起因した配線パターン18の断線及び短絡等を抑制できる。
接着剤層13は、剥離層13a及び保護層13bを含み支持体12と配線基板7とを互いに接着するための層である。剥離層13aは、支持体12の主面12a上に設けられており、光の照射により分解可能な樹脂を含んでいる。例えば光としてレーザー光を用い、剥離層13aに含まれる樹脂として、レーザー光が照射されることによって熱分解可能な樹脂が用いられる。剥離層13aに含まれる樹脂としては、例えばエポキシ樹脂、ポリウレタン樹脂、シリコーン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の内の1種又はこれらの樹脂の2種類以上が混合された樹脂等が用いられる。接着剤層13の厚さは、例えば20μm以上100μm以下である。
第1樹脂層14は、接着剤層13上に設けられる樹脂層であり、開口部14aを有している。第1樹脂層14は、例えばエポキシ樹脂、ポリイミド、マレイミド樹脂、ポリエチレンテレフタラート、ポリフェニレンオキシド、液晶ポリマー、又はシリコーン等の樹脂材料及びこれらの複合材料を含む。また、第1樹脂層14は、無機フィラー又は有機フィラーが含まれていてもよい。第1樹脂層14は、例えばエポキシ樹脂及びガラス繊維が組み合わせた材料を含んでもよい。第1樹脂層14として、例えばエポキシ系の絶縁性樹脂等からなるソルダレジストが用いられてもよい。第1樹脂層14の厚さは、例えば0.5μm以上30μm以下である。
接続パッド1は、例えばAu等の金属から構成される導電層であり、第1樹脂層14内に設けられている。接続パッド1は、第1樹脂層14の開口部14bにおいて接着剤層13と接していてもよい。接続パッド1の厚さは、例えば5μm以上30μm以下である。
配線パターン18は、例えばAu、Cu、Ni等の金属から構成される導電層であり、第1樹脂層14及び接続パッド1上に設けられている。配線パターン18は、第1樹脂層14の開口部14aを介して接続パッド1に電気的に接続されている。配線パターン18の厚さは、例えば1μm以上20μm以下である。
第2樹脂層19は、第1樹脂層14、接続パッド1、及び配線パターン18上に設けられる樹脂層であり、開口部19aを有している。第2樹脂層19は、例えばエポキシ樹脂、ポリイミド、マレイミド樹脂、ポリエチレンテレフタラート、ポリフェニレンオキシド、液晶ポリマー、又はシリコーン等の樹脂材料及びこれらの複合材料を含む。また、第2樹脂層19は、無機フィラー又は有機フィラーが含まれていてもよい。第2樹脂層19は、例えばエポキシ樹脂及びガラス繊維が組み合わせた材料を含んでもよい。第2樹脂層19として、例えばエポキシ系の絶縁性樹脂等からなるソルダレジストが用いられてもよい。第2樹脂層19に設けられている開口部19aは、第1樹脂層14の開口部14aと重なっておらず、配線パターン18の一部を露出するように設けられている。第2樹脂層19の厚さは、例えば0.5μm以上30μm以下である。
接続端子20は、第2樹脂層19の開口部19a内に設けられる端子であり、配線パターン18が半導体チップ5の突起電極10と電気的接続しやすいように設けられている。接続端子20は、例えば共晶はんだ又は鉛フリーはんだ(Sn−Ag、Sn−Cu、Sn−Ag−Cu、又はSn−Bi等)によって形成される。接続端子20は、種々の金属からなる導電層上に共晶はんだ又は鉛フリーはんだが設けられた端子でもよい。また、開口部19aに、Ni、Au、Sn等のめっき処理を施す、又はOSP等の有機被膜処理を施すことにより、接続端子20を形成してもよい。また、接続端子20は、配線パターン18に金めっきを行うことにより形成してもよい。この場合、接続端子20の導電性が向上すると共に、接続端子20の腐食が抑制される。半導体チップ5の突起電極10が金ボールバンプ(例えば、Au、Auを含む合金、もしくは表面にAuめっきを施した金属複合体による金バンプ、又は、Au系のはんだによって形成されたバンプ)である場合、突起電極10と金めっきが施された接続端子との接合性が向上する。
次に、図3の(a)〜(c)、図4の(d)及び図5の(a)〜(c)を参照しながら、支持体つき配線基板11の製造方法を説明する。図3の(a)〜(c)、図4の(d)及び図5の(a)〜(c)は、支持体つき配線基板11の製造方法の一例を説明する断面図である。
まず、図3の(a)に示されるように、支持体12の主面12a上に接着剤層13およびシード層30を形成する。接着剤層13およびシード層30は、例えば印刷法、真空プレス法、真空ラミネート法、ロールラミネート法、スピンコート法、ダイコート法、カーテンコート法、ローラーコート法、又はフォトリソグラフィー法等の公知の方法にて形成される。
次に、図3の(b)に示されるように、シード層30上にレジスト層17を設けた後、レジスト層17に開口部17aを形成する。そして、開口部17a内に接続パッド1を形成する。レジスト層17は、例えば印刷法、真空プレス法、真空ラミネート法、ロールラミネート法、スピンコート法、ダイコート法、カーテンコート法、ローラーコート法、又はフォトリソグラフィー法等の公知の方法にて形成される。開口部17aは、例えば第1樹脂層14に対してレーザーの照射、又はフォトリソグラフィーを行い、レジスト層17の一部を除去することによって形成される。その後、レジスト層17の開口部17aに、レジスト層17の厚み以上の金属をめっき法で析出させて接続パッド1を形成する。
次に、図3の(c)に示されるように、レジスト層17を除去して、シード層30上に第1樹脂層14を形成する。第1樹脂層14は、例えば印刷法、真空プレス法、真空ラミネート法、ロールラミネート法、スピンコート法、ダイコート法、カーテンコート法、ローラーコート法、又はフォトリソグラフィー法等の公知の方法にて形成される。
次に、図4の(d)に示されるように、第1樹脂層14に開口部14aを設けた後、第1樹脂層14及び接続パッド1上にシード層16を設ける。シード層16は、第1樹脂層14の開口部14aを介して接続パッド1に接続されている。シード層16は、例えば無電解めっき法、スパッタ法、又はCVD法等によって形成される。また、第1樹脂層14にCu等から構成される導体箔を貼り付けることによって、シード層16を形成してもよい。シード層16は、例えばCu層、NiめっきがなされたCu層、AuめっきがなされたCu層、はんだめっきがなされたCu層、Al層、又はAg/Pd合金層等によって形成される。コスト、電気特性、及び製造容易性の観点からはCu層が好適である。
次に、図5の(a)に示されるように、シード層16上に開口部17aを有するレジスト層17を設ける。そして、開口部17aによって露出されたシード層16の一部に、例えばめっき処理を施すことによってシード層16の一部を厚くする。ここで、シード層16における薄い領域を第1領域16aとし、厚い領域を第2領域16bとする。第1領域16aは、第1樹脂層14及びレジスト層17の間に存在する領域である。第2領域16bは、例えばCu層、NiめっきがなされたCu層、AuめっきがなされたCu層、はんだめっきがなされたCu層、Al層、又はAg/Pd合金層等によって形成される。コスト、電気特性、及び製造容易性の観点からはCu層が好適である。また、レジスト層17の材料としては、例えばネガ型又はポジ型のフォトレジストが用いられる。
次に、図5の(b)に示されるように、レジスト層17及びシード層16における第1領域16aを除去することによって配線パターン18を形成する。レジスト層17は、例えばリフトオフによって第1樹脂層14上から除去されてもよいし、エッチングによって除去されてもよい。第1領域16aは、例えばウェットエッチング又はドライエッチングによって除去される。第1領域16aが除去されることによって、第2領域16bが配線パターン18となる。第2領域16bの一部は、第1領域16aと同時にエッチングされてもよい。すなわち、配線パターン18は、セミアディティブ法によって形成される。セミアディティブ法とは、Cu層等のシード層を形成し、所望のパターンを有するレジストをシード層上に形成し、シード層における露出した部分を電解めっき法等により厚膜化し、レジストを除去した後、薄いシード層をエッチングして配線パターンを得る方法である。
また、図5の(b)に示されるように、配線パターン18の形成後、第2樹脂層19を第1樹脂層14及び配線パターン18上に形成し、第2樹脂層19の一部に開口部19aを形成する。第2樹脂層19は、例えば印刷法、真空プレス法、真空ラミネート法、ロールラミネート法、スピンコート法、ダイコート法、カーテンコート法、ローラーコート法、又はフォトリソグラフィー法等の公知の方法にて形成される。開口部19aは、例えば第2樹脂層19に対してレーザーの照射、又はフォトリソグラフィーを行い、第2樹脂層19の一部を除去することによって形成される。開口部19aの形成によって、配線パターン18の一部が露出される。
最後に、図5の(c)に示されるように、開口部19a内に接続端子20を形成する。接続端子20は、例えば共晶はんだ又は鉛フリーはんだを開口部19a内に供給することによって設けられる。以上によって、支持体12と、シード層30と、接着剤層13と、第1樹脂層14、接続パッド1、配線パターン18、第2樹脂層19及び接続端子20を含む配線基板7とを有する支持体つき配線基板11を形成する。
次に、図6の(a)〜(c)、図7の(a)〜(c)、及び図8の(a)〜(c)を参照しながら、支持体つき配線基板11を用いて半導体装置8を製造する方法を説明する。図6の(a)〜(c)、図7の(a)〜(c)及び図8の(a)〜(c)は、半導体装置8の製造方法の一例を説明する図である。
まず、図6の(a)に示されるように、支持体12、接着剤層13、及び配線基板7を有する支持体つき配線基板11を準備する。支持体つき配線基板11は、図2又は図5の(c)によって示される支持体つき配線基板11と同等である。なお、シード層30は図示を省略する。
次に、図6の(b)に示されるように、支持体つき配線基板11上に複数の半導体チップ22を搭載する。具体的には、支持体つき配線基板11における配線基板7の一方の主面7a上に、半導体チップ22をフリップチップ方式にて搭載する。半導体チップ22を支持体つき配線基板11に搭載する際、半導体チップ22の突起電極23と支持体つき配線基板11の接続端子20(図2を参照)とが、互いに接続される。また、半導体チップ22及び支持体つき配線基板11の間にアンダーフィル24を設けておくことによって、半導体チップ22及び支持体つき配線基板11を固定及び封止する。アンダーフィル24は、半導体チップ22を支持体つき配線基板11に搭載した後に、半導体チップ22及び支持体つき配線基板11の間に供給してもよい。また、半導体チップ22又は支持体つき配線基板11に予めアンダーフィル24を付着しておき、半導体チップ22を支持体つき配線基板11に搭載すると同時にアンダーフィル24による封止を完了させてもよい。例えば、加熱又は光照射による硬化処理をアンダーフィル24に施すことによって、アンダーフィル24による半導体チップ22及び支持体つき配線基板11の固定及び封止を行う。アンダーフィル24は、必ずしも設けなくてもよい。
次に、図6の(c)に示されるように、配線基板7の一方の主面7a上にモールド樹脂層25を形成する。この際、モールド樹脂層25によって半導体チップ22を埋設する。モールド樹脂層25は、例えばトランスファーモールド法又はポッティング法等の公知の方法にて形成される。半導体チップ22は、モールド樹脂層25によって封止されるように覆われていてもよい。
次に、図7の(a)に示されるように、支持体12を介して接着剤層13にレーザー光Lを照射する。支持体12全体に渡ってレーザー光Lを照射してもよいし、支持体12の所望の位置にレーザー光Lを照射してもよい。半導体装置8の製造では、接着剤層13内の樹脂を確実に分解する観点から、直線的に往復させながら支持体12全体にレーザー光Lを照射する。レーザー光Lは、例えば300nm以上2000nm以下の波長を有してもよく、300nm以上1500nm以下の波長を有していてもよく、300nm以上1100nm以下の波長を有していてもよい。レーザー光Lを出射する装置の一例として1064nmの波長の光を出射するYAGレーザー装置、532nmの波長の2倍高調波YAGレーザー装置、又は780nm以上1300nm以下の波長の光を出射する半導体レーザー装置等が挙げられる。支持体12は透明性を有しており、レーザー光Lを透過する。よって、支持体12を透過したレーザー光Lのエネルギーは、接着剤層13に吸収される。吸収されたレーザー光Lのエネルギーは、接着剤層13内にて熱エネルギーに変換される。この熱エネルギーによって、接着剤層13の樹脂は熱分解温度に達し、熱分解する。これによって、接着剤層13が支持体12と配線基板7とを接着する力が弱まる。
次に、図7の(b)に示されるように、配線基板7から支持体12を剥離する。支持体12を配線基板7から剥離する方法は、手動でもよいし機械を用いて行ってもよい。配線基板7に接着剤層13が付着している場合、配線基板7から接着剤層13を除去する。例えば、配線基板7の他方の主面7bに粘着テープを貼り付けた後ピールすることにより、他方の主面7b上に残存していた接着剤層13を配線基板7から除去する。また、他方の主面7bを過マンガン酸カリウム水溶液及び水酸化ナトリウム水溶液の混合溶液等に浸漬して接着剤層13を除去してもよいし、当該混合溶液を他方の主面7bにスプレーすることによって接着剤層13を除去してもよい。また、他方の主面7bをアセトン又はメチルエチルケトン等の有機溶剤に浸漬して接着剤層13を除去してもよいし、有機溶剤を他方の主面7bにスプレーすることによって接着剤層13を除去してもよい。また、接着剤層13を他方の主面7bに残存したままでもよいが、この場合、レーザー光等を用いて外部接続端子31を設けるための開口部を形成させる必要がある。以上により、図7の(c)に示されるように、配線基板7から支持体12及び接着剤層13を除去する。
次に、図8の(a)に示されるように、配線基板7の他方の主面7b上に複数の外部接続端子31を形成する。具体的には、配線基板7の接続パッド1(図2を参照)に相当する部分に、外部接続端子31を形成する。例えばはんだボール搭載法等によって外部接続端子31を形成する。
次に、図8の(b)に示されるように、モールド樹脂層25にダイシングテープ33を貼り付けた後、各半導体チップ22の間の領域に位置する配線基板7及びモールド樹脂層25を切断し、個片化する。例えばダイシングソー又はレーザー等を用いて配線基板7及びモールド樹脂層25を切断する。以上により、図8の(c)に示されるように、支持体つき配線基板11を用いて形成された半導体装置8が製造される。
以上に説明した支持体つき配線基板11では、半導体装置8における半導体チップ22が外部装置と接続するための外部接続部材として機能する配線基板7を備えている。これにより、半導体チップ22と外部接続部材を有する支持体つき配線基板11とを別々に製造することができるため、半導体装置8の製造効率の改善に供される。また、この支持体つき配線基板11では支持体12が透明性を有している。これにより、支持体12を介して接着剤層13に光が照射されることによって樹脂が分解し、接着剤層13の接着力を弱めることができる。したがって、半導体チップ22と支持体つき配線基板11の配線基板7とを接合した後に、容易に支持体12を配線基板7から剥離することができ、支持体つき配線基板11を用いて製造される半導体装置8の薄型化が可能になる。さらに支持体つき配線基板11を用いて半導体装置8を製造することによって、支持体つき配線基板11のハンドリングを容易にすることができる。
また、支持体12の線膨張係数は、−1ppm/℃以上10ppm/℃以下であってもよい。この場合、半導体チップ22はシリコン基板等の無機物を主成分とした基板によって製造されているので、半導体チップ22の線膨張係数と支持体12の線膨張係数とが互いに近い値となる。このため、支持体つき配線基板11に半導体チップ22を搭載した際に発生する位置ずれを抑制することができる。したがって、半導体チップ22が支持体つき配線基板11に搭載不可能となること、及び半導体チップ22と支持体つき配線基板11とを接合する部分が破壊することが抑制される。
また、支持体12はガラス基板であってもよい。この場合、支持体12を安価で強度を高くすると共に、支持体12の大型化が容易にできる。また、支持体12の表面の粗さを容易に調整することができる。
支持体12の主面12aの最大高さ粗さRzは、0.01μm以上5μm以下であってもよい。この場合、支持体12上に設けられる配線基板7の凹凸が小さくなるため、配線パターン18の断線及び短絡等を抑制できる。
また、配線基板7の厚さは、0.001mm以上1mm以下であってもよい。この場合、配線基板7における配線パターン18を第1樹脂層14及び第2樹脂層19によって保護できると共に、支持体つき配線基板11の反りを抑制できる。
また、光はレーザー光Lであってもよい。この場合、接着剤層13内の樹脂が分解するために必要な熱エネルギーを十分に加えることができ、接着剤層13の接着力を効果的に弱めることができる。また、レーザー光Lは支持体12を介して接着剤層13に照射されるため、半導体チップ22にレーザー光Lによるダメージを与えずに接着剤層13の接着力を効果的に弱めることができる。
また、支持体つき配線基板11を用いて製造される半導体装置8は、支持体12が除去された配線基板7と、表面に突起電極23が設けられており、突起電極23を介して配線基板7の配線パターン18に接続される半導体チップ22と、を備えている。この半導体装置8では、半導体チップ22と外部接続部材である配線基板7とが別々に製造されているため、半導体装置8の製造効率が改善される。また、支持体つき配線基板11における支持体12が配線基板7から除去されていることによって、半導体装置8の薄型化が可能になる。また、接続パッド1の外部接続端子31との接続信頼性が向上する。
また、配線パターン18と半導体チップ22とは、はんだを含む接続端子20を介して互いに接続されていてもよい。この場合、配線パターン18と半導体チップ22との間に位置ずれが発生した場合であっても、接続端子20が含むはんだによってずれを埋めることができ、半導体チップ22と配線基板7との間に発生する接続不良を抑制できる。
支持体つき配線基板11、半導体装置8及び半導体装置8の製造方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態及び変形例を適宜組み合わせてもよい。また、配線基板7に積層される半導体チップ22は、個片化される支持体つき配線基板11の領域に複数搭載されてもよい。また、配線基板7には、半導体チップ22以外の部材(例えばコンデンサ等の受動部品)が搭載されていてもよい。
また、例えば第1樹脂層14における開口部14aと第2樹脂層19における開口部19aとは、互いに重なっていてもよい。さらに、例えば配線基板7における接続端子20は、必ずしも設けられていなくてもよい。
また、支持体つき配線基板11における配線パターン18は、セミアディティブ法に限らず、例えばサブトラクティブ法又はフルアディティブ法等の公知の方法にて形成される。ここで、サブトラクティブ法とは、Cu層等の導体層上に所望のパターンを有するレジストを形成して不要な導体層をエッチングした後、レジストを剥離して配線パターンを得る方法である。また、フルアディティブ法は、樹脂層上に無電解めっき触媒を吸着させ、所望のパターンのレジストを樹脂層上に形成し、このレジストを絶縁膜として残したまま触媒を活性化させ、無電解めっき法によりレジスト開口部内にCu等の導体を析出させた後、レジストを除去して所望の配線パターンを得る方法である。
また、第2樹脂層19上に、新たな配線パターンと第3樹脂層とを形成してもよい。つまり、配線基板7は、樹脂層を3層有してもよい。さらに、上述した配線パターン及び樹脂層の形成を繰り返すことによって、配線パターン及び樹脂層が多数積層された配線基板7を形成することもできる。
本発明を以下の実施例によりさらに詳細に説明するが、本発明はこれらの例に限定されるものではない。
(配線基板)
実施例では、まず、図3の(a)に示されるように、支持体12の主面12a上に剥離層13a及び保護層13bとシード層30とを順に形成した。支持体12の材料として、ガラス(OA−10G(日本電気硝子株式会社製)、1.1mm厚)を使用した。支持体12の線膨張係数は、約4ppm/℃であった。支持体12の主面12a上の剥離層13aは、3M Light−To−Heat−Conversion(LTHC)Release Coating(住友スリーエム株式会社製)を用いて形成した。保護層13bは、3M UV−Curable Adhesive LC−5200(住友スリーエム株式会社製)を用いて形成した。剥離層13a及び保護層13bは、いずれもスピンコート法により形成した。シード層30として銅箔(三井金属鉱業株式会社製MT18Ex)を使用した。銅箔は真空ラミネータにより貼り合せた。
次に、図3の(b)に示されるように、シード層30上にレジスト層17を設けた後、レジスト層17に開口部17aを形成した。レジスト層17は、真空ラミネート法によってシード層30上に形成した。レジスト層17として、UFG(8μm)(旭化成イーマテリアルズ株式会社製)を使用した。開口部17aは、露光装置(5kW高圧水銀灯)により設けた。そして、セミアディティブ法によって接続パッド1を形成した。接続パッド1の材料はCuとし、レジスト層17よりも厚く(10μm)した。
次に、図3の(c)に示されるように、シード層30上のレジスト層17を除去した後、第1樹脂層14をシード層30上に形成した。レジスト層17は現像液(1%無水炭酸ナトリウム水溶液)で除去した。第1樹脂層14は、真空ラミネート法によってシード層30上に形成した。第1樹脂層14として、ABF−GX−T31(味の素ファインテクノ株式会社製)を使用した。
次に、図4の(d)、図5の(a)、(b)に示されるように、第1樹脂層14に開口部14aを設けて配線パターン18を形成する。また、配線パターン18を形成した後、第2樹脂層19を形成し、開口部19aを第2樹脂層19に設けた。第2樹脂層19は、真空ラミネート法によって第1樹脂層14及び配線パターン18上に形成した。第2樹脂層19として、ABF−GX−T31(味の素ファインテクノ株式会社製)を使用した。開口部19aは、レーザー照射により設けた。
最後に、図5の(c)に示されるように、開口部19a内にOSP処理を施すことにより接続端子20を形成することによって、配線基板7を有する支持体つき配線基板11を得た。第1樹脂層14、第2樹脂層19及び配線パターン18からなる配線基板7の厚さは、約0.07mmだった。
(半導体装置)
次に、得られた支持体つき配線基板11に半導体チップ22を搭載した。半導体チップ22は、Cuポストの先端にSn−3.5Agはんだ層を形成した突起電極23を有しているものを用いた。また、半導体チップ22の線膨張係数は、約3ppm/℃であった。支持体つき配線基板11には予めアンダーフィル24を供給しておいた。半導体チップ22の突起電極23と支持体つき配線基板11の接続端子20との位置合わせを行った後、半導体チップ22を支持体つき配線基板11に圧着させ、加熱した。この後、半導体チップ22を含む支持体つき配線基板11の上面を、トランスファーモールド法により、モールド樹脂層25を用いて封止した。そして、支持体つき配線基板11の支持体12側より、直線的に往復させながら支持体全体に1064nmの波長のYAGレーザーを照射し、支持体12を支持体つき配線基板11より取り除いた。さらに、配線基板7及び接着剤層13aに粘着テープを貼り付けた後に粘着テープをピールすることにより、接着剤層13aを支持体つき配線基板11より除去した。次に、配線基板7にSn−3Ag−0.5Cuはんだボールを搭載し、外部接続端子31を形成した。この構成体をダイシングテープに貼り付け、ダイシングすることによって、図1の(a)に示される半導体装置8を得た。
(半田バンプシェア試験によるボールシェア強度の評価)
上記のようにして作成された半導体装置8について、ボールシェア試験(ノードソン・アドアドバンテスト・テクノロジー株式会社製ボンドテスター)にて破壊モードの観察を行った。半導体装置8のボールシェアを観察した結果、破壊モードはボールちぎれで接続パッド1と第1樹脂層14との密着が良好なことがわかった。ここで、接続パッド1の形成に用いられるパターニング工程において、レジスト層17が厚く銅めっきがあふれないような接続パッドを形成して開口外周部分の樹脂中のオーバラップがない半導体装置を製造して、ボールシェア試験したところ接続パッドの底が第1樹脂層14から剥離してしまい、接合強度が低いことが確認された。このようなボールシェア剥離モードの違いは、実施例に係る半導体装置8の製造工程においては、レジスト層17を薄くすることで開口部からあふれた銅めっきが第1樹脂層14とオーバラップし接続パッド1の第1樹脂層14における接合強度が上がるためであると考えられる。したがって、パターニングレジストを薄くして銅めっきのオーバラップ部分を樹脂中に埋め込む配線基板を用いた方が、銅めっきのオーバラップがない配線基板を用いるよりも、接続パッド1と樹脂層の密着性が向上することが確認できた。
本発明は、半導体装置等に有用である。
1 接続パッド
2 樹脂層
3 ソルダレジスト膜
4 半田バンプ
5 半導体チップ
5a 半導体チップ表面
6 封止樹脂
7 (プリント)配線基板
7a、7b 配線基板主面
8 半導体装置
9 アンダーフィル
10 突起電極
11 支持体つき配線基板
12 支持体
12a 支持体主面
13 接着剤層
13a 剥離層
13b 保護層
14 第1樹脂層
14a、14b 第1樹脂層開口部
16 シード層
16a 第1領域
16b 第2領域
17 レジスト層
17a レジスト層開口部
18 配線パターン
19 第2樹脂層
19a 第2樹脂層開口部
20 接続端子
22 半導体チップ
23 突起電極
24 アンダーフィル
25 モールド樹脂層
30 シード層
31 外部接続端子
33 ダイシングテープ
L レーザー光

Claims (5)

  1. 樹脂層と、
    前記樹脂層の表面に、周縁部を除く一部が露出するとともに、周縁部が前記樹脂層から露出することなく前記樹脂層内部に埋め込まれている接続パッドとを含む、プリント配線基板。
  2. 前記樹脂層の前記表面から前記接続パッドの前記周縁部までの厚みが3μm以上である、請求項1に記載のプリント配線基板。
  3. 前記接続パッドの前記周縁部における厚みが3μm以上である、請求項1または2に記載のプリント配線基板。
  4. 前記樹脂層の厚みが10μm以上50μm以下である、請求項1〜3のいずれかに記載のプリント配線基板。
  5. 前記接続パッドの前記周縁部を除く部分の厚みが5μm以上である、請求項1〜4のいずれかに記載のプリント配線基板。
JP2015137232A 2015-07-08 2015-07-08 プリント配線基板 Pending JP2017022213A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015137232A JP2017022213A (ja) 2015-07-08 2015-07-08 プリント配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015137232A JP2017022213A (ja) 2015-07-08 2015-07-08 プリント配線基板

Publications (1)

Publication Number Publication Date
JP2017022213A true JP2017022213A (ja) 2017-01-26

Family

ID=57890161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015137232A Pending JP2017022213A (ja) 2015-07-08 2015-07-08 プリント配線基板

Country Status (1)

Country Link
JP (1) JP2017022213A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242888A (ja) * 2006-03-08 2007-09-20 Sony Corp 半導体パッケージ製造方法
JP2008263125A (ja) * 2007-04-13 2008-10-30 Shinko Electric Ind Co Ltd 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP2008306071A (ja) * 2007-06-08 2008-12-18 Nec Corp 半導体装置及びその製造方法
JP2009081201A (ja) * 2007-09-25 2009-04-16 Fujifilm Corp 裏面照射型撮像装置の製造方法
JP2009111358A (ja) * 2007-10-12 2009-05-21 Shinko Electric Ind Co Ltd 配線基板
JP2015513211A (ja) * 2012-01-30 2015-04-30 スリーエム イノベイティブ プロパティズ カンパニー 一時的な基板支持のための装置、複合積層体、方法、及び材料

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242888A (ja) * 2006-03-08 2007-09-20 Sony Corp 半導体パッケージ製造方法
JP2008263125A (ja) * 2007-04-13 2008-10-30 Shinko Electric Ind Co Ltd 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP2008306071A (ja) * 2007-06-08 2008-12-18 Nec Corp 半導体装置及びその製造方法
JP2009081201A (ja) * 2007-09-25 2009-04-16 Fujifilm Corp 裏面照射型撮像装置の製造方法
JP2009111358A (ja) * 2007-10-12 2009-05-21 Shinko Electric Ind Co Ltd 配線基板
JP2015513211A (ja) * 2012-01-30 2015-04-30 スリーエム イノベイティブ プロパティズ カンパニー 一時的な基板支持のための装置、複合積層体、方法、及び材料

Similar Documents

Publication Publication Date Title
US9735099B2 (en) Wiring substrate, semiconductor device and method for manufacturing semiconductor device
JP5948795B2 (ja) 半導体装置の製造方法
JP2011082287A (ja) 半導体装置及びその製造方法
JP2009004544A (ja) 電子装置の製造方法及び電子装置
JP5381753B2 (ja) 半導体装置およびその製造方法
JP6455197B2 (ja) 配線基板、半導体装置及び半導体装置の製造方法
JP2016134497A (ja) 配線基板積層体及びこれを用いた半導体装置の製造方法
JP5543754B2 (ja) 半導体パッケージ及びその製造方法
JP2017050464A (ja) 配線基板積層体、その製造方法及び半導体装置の製造方法
JP6497149B2 (ja) 配線基板積層体、これを用いた半導体装置及び半導体装置の製造方法
JP5436837B2 (ja) 半導体装置内蔵基板の製造方法
JP6392163B2 (ja) 配線基板及びその製造方法、半導体装置
US7915078B2 (en) Manufacturing method for semiconductor device embedded substrate
JP6447073B2 (ja) 配線基板及びラミネート装置
JP2017168639A (ja) 配線基板及びこれを用いた半導体装置の製造方法
JP2017022213A (ja) プリント配線基板
JP6776686B2 (ja) 配線基板及び配線基板、半導体装置の製造方法
JP6447075B2 (ja) 配線基板、半導体装置及び半導体装置の製造方法
JP6593136B2 (ja) 配線基板積層体、半導体装置、及び半導体装置の製造方法
JP2015070187A (ja) 半導体装置及び半導体装置の製造方法
JP6930073B2 (ja) 配線基板積層体
JP2018018933A (ja) デボンディング装置
US7985619B2 (en) Manufacturing method for semiconductor device embedded substrate
JP2016134496A (ja) 平板プレス装置及び基板の製造方法
JP2011091217A (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191107

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191224