JP6455197B2 - 配線基板、半導体装置及び半導体装置の製造方法 - Google Patents

配線基板、半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP6455197B2
JP6455197B2 JP2015022408A JP2015022408A JP6455197B2 JP 6455197 B2 JP6455197 B2 JP 6455197B2 JP 2015022408 A JP2015022408 A JP 2015022408A JP 2015022408 A JP2015022408 A JP 2015022408A JP 6455197 B2 JP6455197 B2 JP 6455197B2
Authority
JP
Japan
Prior art keywords
layer
resin
support
wiring board
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015022408A
Other languages
English (en)
Other versions
JP2016146402A (ja
Inventor
将士 澤田石
将士 澤田石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2015022408A priority Critical patent/JP6455197B2/ja
Publication of JP2016146402A publication Critical patent/JP2016146402A/ja
Application granted granted Critical
Publication of JP6455197B2 publication Critical patent/JP6455197B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、配線基板、半導体装置及び半導体装置の製造方法に関する。
近年、半導体チップ及び外部接続部材を用いた半導体装置が、電子機器及び自動車等の様々な分野に用いられている。下記特許文献1には、半導体チップ上に再配線層及び外部接続端子を有する外部接続部材が直接形成される半導体装置の製造方法が記載されている。この製造方法では、再配線層及び外部接続端子を有する外部接続部材が半導体チップ領域内に形成される。当該製造方法によって設けられた半導体装置は、Fan−in型のWLP(Wafer Level Package:ウエハレベルパッケージ)と呼ばれている。
また、下記特許文献2には、支持基板に固定された半導体チップの周囲を覆う絶縁層を形成し、当該半導体チップ上及び当該絶縁層上に再配線層及び外部接続端子を有する外部接続部材が形成される半導体装置の製造方法が記載されている。この製造方法では、半導体チップの外縁より外側の周辺領域にも再配線層及び外部接続端子を有する外部接続部材が形成される。当該製造方法によって設けられた半導体装置は、Fan−out型のWLPと呼ばれている。
上記特許文献1に記載される製造方法では、外部接続部材は半導体チップ領域内に形成されるため、外部接続端子の数及び位置が制限される。また、特許文献1、2に記載される製造方法では、個片化された半導体チップ上に直接外部接続部材を形成するので、半導体装置の製造効率が低くなる。また、耐熱フィルムを使用して、撓みやすいプリント回路基板のハンドリング性を向上させ、半導体パッケージを製造する方法もある(例えば、特許文献3参照)。
特開平11−111896号公報 特開2011−187473号公報 特開2014−7315号公報
半導体装置の製造効率を改善する方法として、キャリア材上に配線基板を形成した後に、配線基板と半導体チップとの接続を行い、配線基板と半導体チップとを封止し、キャリア材を剥離し、Niめっきを除去、及び個片化を行う方法が知られている。
上記方法では、キャリア材上にシード層を形成した後に、さらに、順にNiめっき、Auめっき、Niめっき、Cuめっきを行い、すなわちNi/Au/Ni/Cuめっき処理を行い、その後Niめっきを除去し、Ni/Auめっき皮膜とはんだ層を形成し、支持基板となるマザーボードに2次実装を行う。このため、Niがはんだ層内に熱拡散し合金層が厚くなり接続信頼性が低下することが懸念されている。
本発明は上記課題に鑑み、なされたものであり、製造効率及び接続信頼性の高い半導体装置と、当該半導体装置の製造に用いることができる配線基板と、当該半導体装置を製造する方法とを提供することを目的とする。
上記課題を解決するための本発明の一局面は、透明性を有する支持体と、支持体の主面上に設けられ、光の照射により分解可能な樹脂を含む接着剤層と、複数の樹脂層と、複数の樹脂層の層間に設けられる配線パターンとを有し、接着剤層の上に設けられた積層体と、接着剤層の上の少なくとも一部に形成され、配線パターンと電気的に接続される導体層と、を備え、導体層は、接着剤層の側から順に積層されたNiめっき層、Cuめっき層、Snめっき層、Niめっき層を含む、配線基板である。
また、本発明の他の局面は、上述の配線基板を用いて製造される半導体装置であって、積層体と、配線パターンと電気的に接続されるSn−Cu−Ni合金層と、Sn−Cu−Ni合金層と接するNiめっき層と、表面に設けられた突起電極を介して配線パターンに接続される半導体チップとを含む、半導体装置である。
また、本発明の他の局面は、上述の配線基板を用いた半導体装置の製造方法であって半導体チップと配線パターンとを電気的に接続する接続工程と、配線パターンに接続された半導体チップを封止樹脂で覆う工程と、接着剤層に光を照射する工程と、積層体から支持体を剥離する工程とを備える、半導体装置の製造方法である。
本発明に係る配線基板、半導体装置、及び当該半導体装置を製造する方法によれば、製造効率及び接続信頼性の高い半導体装置を提供することが可能となる。
実施形態に係る配線基板を用いて製造された半導体装置を説明する断面図 実施形態に係る配線基板を説明する断面図 実施形態に係る接続パッドの断面図 実施形態に係る配線基板の製造方法を説明する断面図 実施形態に係る配線基板の製造方法を説明する断面図 実施形態に係る半導体装置の製造方法を説明する断面図 実施形態に係る半導体装置の製造方法を説明する断面図 実施形態に係る半導体装置の製造方法を説明する断面図 実施形態に係る半導体チップと配線基板との接合時の接続パッドの断面図 実施形態に係るNi、Cu層除去後の接続パッドの断面図 変形例に係る配線基板を示す断面図 実施例・比較例に係る配線基板の製造方法を説明する断面図 実施例・比較例に係る配線基板の製造方法を説明する断面図 高速シェア試験の結果を示す図
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、以下の説明において、同一または対応する要素には、同一符号を用いることとし、重複する説明は省略する。
図1は、本実施形態に係る配線基板を用いて製造された半導体装置1を説明する断面図である。図1に示されるように、半導体装置1は、積層体21と、半導体チップ22と、アンダーフィル24と、モールド樹脂25と、複数の外部接続端子31とを備えている。なお、積層体21の詳細については後述する。
半導体チップ22は、例えば半導体基板表面に形成されるトランジスタ又はダイオード等を有する集積回路(IC又はLSI)であり、略直方体形状を有している。半導体チップ22に用いられる半導体基板は、例えばシリコン基板(Si基板)、窒化ガリウム基板(GaN基板)、又は炭化ケイ素基板(SiC基板)等の無機物を主成分とした基板が用いられる。本実施形態では、半導体基板としてシリコン基板が用いられる。シリコン基板を用いて形成される半導体チップ22の線膨張係数(CTE:Coefficient of Thermal Expansion)は、約2ppm/℃〜4ppm/℃(例えば3ppm/℃)である。本実施形態における線膨張係数は、例えば20℃〜260℃の温度範囲内における温度の上昇に対応して変化する長さとする。
半導体チップ22の表面22aには、突起電極(バンプとも言う)23が設けられている。半導体チップ22は、この突起電極23を介して積層体21の一方の主面21aにて露出する配線パターン(図示せず)と電気的に接続している。突起電極23は、例えばAu、Ag、Cu、Al等の金属もしくはこれらの合金、CuにAuめっき等を施した金属複合体、又は、Sn、Sn−Pb、Sn−Ag、Sn−Cu、Sn−Ag−Cu、Sn−BiもしくはAu系等のはんだによって形成される。突起電極23は、半導体チップ22の領域内全体に配置されていてもよいし、半導体チップ22の周辺領域に配置されていてもよい。半導体チップ22と配線基板11とを互いに接続する方式としては、例えばワイヤボンディング方式又はフリップチップ方式が挙げられる。本実施形態では、実装面積の縮小化及び作業の効率化の観点から、フリップチップ方式によって半導体チップ22及び積層体21が互いに接続されている。
アンダーフィル24は、半導体チップ22を積層体21上に固定及び封止するために用いられる接着剤である。アンダーフィル24としては、例えば、エポキシ樹脂、ポリウレタン樹脂、シリコン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の内の1種又はこれらの樹脂の2種類以上が混合された樹脂に、フィラーとしてシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等を加えた材料が用いられる。アンダーフィル24は、液状であってもよいし、フィルム状であってもよい。
モールド樹脂25は、半導体チップ22を覆って封止及び保護するために用いられる封止樹脂である。モールド樹脂25としては、例えば、エポキシ樹脂、ポリウレタン樹脂、シリコン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の内の1種又はこれらの樹脂の2種類以上が混合された樹脂に、フィラーとしてシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等を加えた材料が用いられる。
外部接続端子31は、積層体21の他方の主面21b上に設けられている。外部接続端子31は、積層体21内に設けられている配線パターンを介して半導体チップ22と電気的に接続している。外部接続端子31は、例えばSn、Sn−Pb、Sn−Ag、Sn−Cu、Sn−Ag−Cu、又はSn−Bi等のはんだによって形成される。外部接続端子31がはんだから形成される場合、外部接続端子31を形成する前に、積層体21の他方の主面21bにて配線パターンが露出した部分に、例えばNiめっき、Auめっき、又はSnめっきが施されてもよく、プレソルダー処理が施されてもよく、OSP(Organic Solderability Preservative)等の有機被膜処理が施されてもよい。
図2は、本実施形態に係る配線基板を説明する断面図である。図2に示されるように、配線基板11は、支持体12と、接着剤層13と、積層体21とを備えている。積層体21は、第1樹脂層14、接続パッド15、配線パターン18、第2樹脂層19、及び接続端子20を有している。積層体21の厚さは、例えば0.001mm以上1mm以下であってもよく、0.01mm以上0.8mm以下であってもよく、0.03mm以上0.5mm以下であってもよく、0.001mm以上0.8mm以下であってもよく、0.001mm以上0.5mm以下であってもよく、0.01mm以上0.8mm以下であってもよく、0.01mm以上0.5mm以下であってもよい。積層体21の厚さが0.001mm以上であることによって、積層体21に設けられる配線パターン18を第1樹脂層14及び第2樹脂層19によって保護することができる。積層体21の厚さが1mm以下であることによって、支持体12と積層体21との線膨張率等の差に起因した配線基板11の反りを抑制できる。なお、本明細書における積層体21の厚さとは、接着剤層13の上面から第2樹脂層19又は配線パターン18の最上面に至るまでの厚み方向である。つまり、「厚さ」とは、配線基板11の主面に対する垂直方向に沿った長さとする。
支持体12は、例えば光を透過する性質(透明性)を有する材料から構成される基板である。支持体12は、例えば略矩形状、略円形状、又は略楕円形状等である。支持体12が透過する光の波長の範囲は、例えば300nm以上2000nm以下でもよく、300nm以上1100nm以下でもよい。支持体12は、例えばレーザー光のような特定の波長の光を透過する性質を有するものでもよい。支持体12は、例えばガラス基板が用いられる。ガラスとしては、例えば石英ガラス、ホウケイ酸ガラス、無アルカリガラス、ソーダガラス、又はサファイアガラス等が用いられる。ガラスの線膨張係数は、上述した半導体チップ22の線膨張係数と近い値であることが好ましく、例えば−1ppm/℃以上10.0ppm/℃以下(又は0.5ppm/℃以上5.0ppm/℃以下)である。JIS B 0601:2013に基づいた支持体12の主面12aにおける表面粗さRaは、例えば0.001μm以上5μm以下でもよく、0.1μm以上3μm以下でもよい。支持体12の主面12aの粗さRaが0.001μm以上であることによって、支持体12を準備するコストの増加を抑制することができる。支持体12の主面12aの粗さRaが5μm以下であることによって、主面12aの凹凸に起因した配線パターン18の断線及び短絡等を抑制できる。
接着剤層13は、支持体12と積層体21とを互いに接着するための層である。接着剤層13は、支持体12の主面12a上に設けられており、光の照射により分解可能な樹脂を含んでいる。本実施形態における光はレーザー光であるので、接着剤層13に含まれる樹脂として、レーザー光が照射されることによって熱分解可能な樹脂が用いられる。接着剤層13に含まれる樹脂としては、例えばエポキシ樹脂、ポリウレタン樹脂、シリコン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の内の1種又はこれらの樹脂の2種類以上が混合された樹脂等が用いられる。接着剤層13の厚さは、例えば20μm〜100μmである。
第1樹脂層14は、接着剤層13上に設けられる樹脂層であり、開口部14aを有している。第1樹脂層14は、例えばエポキシ樹脂、ポリイミド、マレイミド樹脂、ポリエチレンテレフタラート、ポリフェニレンオキシド、液晶ポリマー、又はシリコン等の樹脂材料及びこれらの複合材料を含む。また、第1樹脂層14は、無機フィラー又は有機フィラーが含まれていてもよい。第1樹脂層14は、例えばエポキシ樹脂及びガラス繊維が組み合わせた材料を含んでもよい。第1樹脂層14として、例えばエポキシ系の絶縁性樹脂等からなるソルダーレジストが用いられてもよい。第1樹脂層14の厚さは、例えば0.5μm〜30μmである。
接続パッド15は、接着剤層13の上の少なくとも一部に接着剤層13側から順に、Ni層51/Cu層52/Sn層53/Ni層54を積層して構成される導体層であり、第1樹脂層14の開口部14a内に設けられている。接続パッド15の層構成を示す断面図を図3に示す。接続パッド15は、開口部14a内において接着剤層13と接していてもよい。接続パッド15の厚さは、例えば3μm以上30μm以下が好適である。
接続パッド15の各層は、Ni層51が0.5μm以上3μm以下、Cu層52が0.1μm以上1μm以下、Sn層53が0.5μm以上2μm以下、Ni層54が0.5μm以上3μm以下の厚みにて、いずれも電解めっきにて形成される。上記厚みの範囲でめっき皮膜を形成することで、半導体チップ22と配線基板11との接続時の熱によりSn−Cu−Ni合金層を得られる。上記Sn層53のめっき厚がその後の合金層の厚みとなることから、厚みの範囲内であれば、必要に応じて適宜設定して構わない。
配線パターン18は、Cu、Ni等の金属から構成される導電層であり、第1樹脂層14及び接続パッド15上に設けられている。配線パターン18は、第1樹脂層14の開口部14aを介して接続パッド15に電気的に接続されている。配線パターン18の厚さは、例えば1μm〜20μmである。
第2樹脂層19は、第1樹脂層14、接続パッド15、及び配線パターン18上に設けられる樹脂層であり、開口部19aを有している。第2樹脂層19は、例えばエポキシ樹脂、ポリイミド、マレイミド樹脂、ポリエチレンテレフタラート、ポリフェニレンオキシド、液晶ポリマー、又はシリコン等の樹脂材料及びこれらの複合材料を含む。また、第2樹脂層19は、無機フィラー又は有機フィラーが含まれていてもよい。第2樹脂層19は、例えばエポキシ樹脂及びガラス繊維が組み合わせた材料を含んでもよい。第2樹脂層19として、例えばエポキシ系の絶縁性樹脂等からなるソルダーレジストが用いられてもよい。第2樹脂層19には開口部19aが、配線パターン18の一部を露出するように設けられている。第2樹脂層19の厚さは、例えば0.5μm〜30μmである。
接続端子20は、第2樹脂層19の開口部19a内に設けられる端子であり、配線パターン18が半導体チップ22の突起電極23と電気的接続しやすいように設けられている。接続端子20は、例えば共晶はんだ又は鉛フリーはんだ(Sn−Ag、Sn−Cu、Sn−Ag−Cu、又はSn−Bi等)によって形成される。接続端子20は、種々の金属からなる導電層上に共晶はんだ又は鉛フリーはんだが設けられた端子でもよい。また、開口部19aに、Ni、Sn等のめっき処理を施す、又はOSP等の有機被膜処理を施すことにより、接続端子20を形成してもよい。また、接続端子20は、配線パターン18に金めっきを行うことにより形成してもよい。この場合、接続端子20の導電性が向上すると共に、接続端子20の腐食が抑制される。半導体チップ22の突起電極23が金ボールバンプ(例えば、Au、Auを含む合金、もしくは表面にAuめっきを施した金属複合体による金バンプ、又は、Au系のはんだによって形成されたバンプ)である場合、突起電極23と金めっきが施された接続端子との接合性が向上する。
次に、図4の(a)〜(c)及び図5の(a)〜(c)を参照しながら、本実施形態に係る配線基板の製造方法を説明する。図4の(a)〜(c)及び図5の(a)〜(c)は、本実施形態に係る配線基板の製造方法を説明する断面図である。
まず、図4の(a)に示されるように、支持体12の主面12a上に接着剤層13を形成する。接着剤層13は、例えば印刷法、真空プレス法、真空ラミネート法、ロールラミネート法、スピンコート法、ダイコート法、カーテンコート法、ローラーコート法、又はフォトリソグラフィー法等の公知の方法にて形成される。
次に、図4の(b)に示されるように、接着剤層13上に第1樹脂層14を設けた後、第1樹脂層14に開口部14aを形成する。そして、開口部14a内に接続パッド15を形成する。第1樹脂層14は、例えば印刷法、真空プレス法、真空ラミネート法、ロールラミネート法、スピンコート法、ダイコート法、カーテンコート法、ローラーコート法、又はフォトリソグラフィー法等の公知の方法にて形成される。開口部14aは、例えば第1樹脂層14に対してレーザーの照射、又はフォトリソグラフィーを行い、第1樹脂層14の一部を除去することによって形成される。接続パッド15は、例えばめっき処理によって設けられる。
次に、図4の(c)に示されるように、第1樹脂層14及び接続パッド15上にシード層16を設ける。シード層16は、第1樹脂層14の開口部14aを介して接続パッド15に接続されている。シード層16は、例えば無電解めっき法、スパッタ法、又はCVD法等によって形成される。また、第1樹脂層14にCu等から構成される導体箔を貼り付けることによって、シード層16を形成してもよい。シード層16は、例えばCu層、NiめっきがなされたCu層、はんだめっきがなされたCu層、Al層によって形成される。本実施形態では、コスト、電気特性、及び製造容易性の観点からCu層が用いられる。
次に、図5の(a)に示されるように、シード層16上に開口部17aを有するレジスト17を設ける。そして、開口部17aによって露出されたシード層16の一部に、例えばめっき処理を施すことによってシード層16の当該露出箇所を厚くする。ここで、シード層16における薄い領域を第1領域16aとし、厚い領域を第2領域16bとする。第1領域16aは、第1樹脂層14及びレジスト17の間に存在する領域である。第2領域16bは、例えばCu層、NiめっきがなされたCu層、はんだめっきがなされたCu層、Al層等によって形成される。本実施形態では、コスト、電気特性、及び製造容易性の観点からCu層が用いられる。また、レジスト17としては、例えばネガ型又はポジ型のフォトレジストが用いられる。
次に、図5の(b)に示されるように、レジスト17及びシード層16における第1領域16aを除去することによって配線パターン18を形成する。レジスト17は、例えばリフトオフによって第1樹脂層14上から除去されてもよいし、エッチングによって除去されてもよい。第1領域16aは、例えばウェットエッチング又はドライエッチングによって除去される。第1領域16aが除去されることによって、第2領域16bが配線パターン18となる。第2領域16bの一部は、第1領域16aと同時にエッチングされてもよい。すなわち、本実施形態における配線パターン18は、セミアディティブ法によって形成される。セミアディティブ法とは、Cu層等のシード層を形成し、所望のパターンを有するレジストをシード層上に形成し、シード層における露出した部分を電解めっき法等により厚膜化し、レジストを除去した後、薄いシード層をエッチングして配線パターンを得る方法である。
次に、得られた配線パターン18に、配線パターン18側から順に、Ni層/Sn層/Cu層/Ni層からなる構成のめっき皮膜を電解めっきにて形成する。めっき皮膜の厚みは、Ni層が0.5μm以上3μm以下、Cu層が0.1μm以上2μm以下、Sn層が0.5μm以上3μm以下の範囲内で形成を行う。
Niめっき層の形成には、電解めっきを用いることができる。例えばスルファミンNi浴、硫酸Ni浴、ワット浴などが挙げられるが、上述の厚みの範囲であれば浴組成は適宜設定できる。同様にSnめっきの形成においても、硫酸浴、ホウフッ化浴、有機スルホン酸浴が挙げられるが上述のめっき厚の範囲であれば、めっき浴は適宜設定できる。光沢、無光沢についても同様に適宜設定できる。
Cuめっき層の形成では、例えば硫酸銅浴、ピロリン酸銅浴、シアン化銅浴などが挙げられるが、レジストのパターンニング、及びその後の配線形成のめっきを考慮すると、硫酸銅浴が望ましい。また、添加剤について、フィルドめっきと同組成の添加剤を使用することが望ましい。
また、図5の(b)に示されるように、配線パターン18の形成後、第2樹脂層19を第1樹脂層14及び配線パターン18上に形成し、第2樹脂層19の一部に開口部19aを形成する。第2樹脂層19は、例えば印刷法、真空プレス法、真空ラミネート法、ロールラミネート法、スピンコート法、ダイコート法、カーテンコート法、ローラーコート法、又はフォトリソグラフィー法等の公知の方法にて形成される。開口部19aは、例えば第2樹脂層19に対してレーザーの照射、又はフォトリソグラフィーを行い、第2樹脂層19の一部を除去することによって形成される。開口部19aの形成によって、配線パターン18の一部が露出される。
最後に、図5の(c)に示されるように、開口部19a内に接続端子20を形成する。接続端子20は、例えば共晶はんだ又は鉛フリーはんだを開口部19a内に供給することによって設けられる。以上によって、支持体12と、接着剤層13と、第1樹脂層14、接続パッド15、配線パターン18、第2樹脂層19及び接続端子20を含む積層体21とを有する配線基板11を形成する。
次に、図6の(a)〜(c)、図7の(a)〜(c)、及び図8の(a)〜(c)を参照しながら、本実施形態に係る配線基板を用いて半導体装置を製造する方法を説明する。図6の(a)〜(c)、図7の(a)〜(c)及び図8の(a)〜(c)は、本実施形態に係る半導体装置1の製造方法を説明する断面図である。なお、図6、7は、積層体21の一方の主面21aを紙面上方に向けて配置した状態を示し、図8は、他方の主面21bを紙面上方に向けて配置した状態を示す。
まず、図6の(a)に示されるように、支持体12、接着剤層13、及び積層体21を有する配線基板11を準備する。配線基板11は、図2又は図5の(c)によって示される配線基板11に対応する。
次に、図6の(b)に示されるように、配線基板11に複数の半導体チップ22を搭載する。具体的には、配線基板11における積層体21の一方の主面21a上に、半導体チップ22をフリップチップ方式にて搭載する。半導体チップ22を配線基板11に搭載する際、半導体チップ22の突起電極23と配線基板11の接続端子20(図2を参照)とが、互いに接続される。接続時の半導体チップ22と配線基板11との温度は220℃以上260℃以下の範囲で行うことが望ましい。上記温度範囲で接続を行うことで、接続パッド15を構成するNi層51/Cu層52/Sn層53/Ni層54でCu、及びNiがSn層53に熱拡散し、Sn−Cu−Ni合金層56(以下、合金層56という)がSn層53厚の厚み分形成される。合金層56が形成された接続パッド15を図9に示す。半導体チップ22と配線基板11との接続方式としては、例えばリフロー、Thermocompression Bonding(TCB)などが挙げられるが、接続時の温度が上記範囲内であれば適宜設定して構わない。
また、半導体チップ22及び配線基板11の間にアンダーフィル24を設けておくことによって、半導体チップ22及び配線基板11を固定及び封止する。アンダーフィル24は、半導体チップ22を配線基板11に搭載した後に、半導体チップ22及び配線基板11の間に供給してもよい。また、半導体チップ22又は配線基板11に予めアンダーフィル24を付着しておき、半導体チップ22を配線基板11に搭載すると同時にアンダーフィル24による封止を完了させてもよい。例えば、加熱又は光照射による硬化処理をアンダーフィル24に施すことによって、アンダーフィル24による半導体チップ22及び配線基板11の固定及び封止を行う。アンダーフィル24は、必ずしも設けなくてもよい。
次に、図6の(c)に示されるように、積層体21の一方の主面21a上を封止樹脂であるモールド樹脂25で覆う。この際、モールド樹脂25によって半導体チップ22を埋設する。モールド樹脂25は、例えばトランスファーモールド法又はポッティング法等の公知の方法にて形成される。半導体チップ22は、モールド樹脂25によって封止されるように覆われていてもよい。この場合、半導体チップ22をモールド樹脂25によって保護することができると共に、半導体チップ22の積層体21からの脱離を抑制できる。
次に、図7の(a)に示されるように、支持体12を介して接着剤層13に光Lを照射する。支持体12全体に渡って光Lを照射してもよいし、支持体12の所望の位置に光Lを照射してもよい。本実施形態では、接着剤層13内の樹脂を確実に分解する観点から、直線的に往復させながら支持体12全体にレーザー光Lを照射する。レーザー光Lは、例えば300nm以上2000nm以下の波長を有してもよく、300nm以上1500nm以下の波長を有していてもよく、300nm以上1100nm以下の波長を有していてもよい。レーザー光Lを出射する装置の一例として1064nmの波長の光を出射するYAGレーザー装置、532nmの波長の2倍高調波YAGレーザー装置、又は780nm以上1300nm以下の波長の光を出射する半導体レーザー装置等が挙げられる。支持体12は透明性を有しており、光Lは支持体12を透過する。よって、支持体12を透過した光Lのエネルギーは、接着剤層13に吸収される。吸収された光Lのエネルギーは、接着剤層13内にて熱エネルギーに変換される。この熱エネルギーによって、接着剤層13の樹脂は熱分解温度に達し、熱分解する。これによって、接着剤層13が支持体12と積層体21とを接着する力が弱まる。
次に、図7の(b)に示されるように、積層体21から支持体12を剥離する。支持体12を積層体21から剥離する方法は、手動でもよいし機械を用いて行ってもよい。積層体21に接着剤層13が付着している場合、積層体21から接着剤層13を除去する。例えば、積層体21の他方の主面21bに粘着テープを貼り付けた後ピールすることにより、他方の主面21b上に残存していた接着剤層13を積層体21から除去する。また、他方の主面21bを過マンガン酸カリウム水溶液及び水酸化ナトリウム水溶液の混合溶液等に浸漬して接着剤層13を除去してもよいし、当該混合溶液を他方の主面21bにスプレーすることによって接着剤層13を除去してもよい。また、他方の主面21bをアセトン又はメチルエチルケトン等の有機溶剤に浸漬して接着剤層13を除去してもよいし、有機溶剤を他方の主面21bにスプレーすることによって接着剤層13を除去してもよい。また、接着剤層13を他方の主面21bに残存させたままでもよいが、この場合、レーザー光等を用いて外部接続端子31を設けるための開口部を形成させる必要がある。以上により、図7の(c)に示されるように、積層体21から支持体12及び接着剤層13を除去する。
次に、接続パッド15の形成に使用したシード層及び接続パッド15のNi層51/Cu層52/Sn層53/Ni層54のうち、Ni層51/Cu層52の除去を行う。Ni層51/Cu層52/Sn層53/Ni層54の一部は半導体チップ22と配線基板11との接続時の熱によりSn−Cu−Ni合金層56となっているが、図9に示すように、合金層56の表層にはNi層51、及びCu層52が形成されており、合金層56を露出するためにエッチングによるNi層51、及びCu層52の除去が必要となる。図9には、半導体チップ22と配線基板11との接合時の接続パッド15の断面図を示す。
シード層のエッチングには硫酸過水系等の公知のエッチャントを使用している。Ni層51のエッチングでは硫酸過水系、もしくは硝酸系等の公知のエッチャントを使用している。合金層56の表層のCu層52については、硫酸過水系等のエッチャントを使用すると合金層56のSnがエッチングされてしまうことから、Cu、Snを選択的にエッチングが可能なエッチャントを使用する必要がある。Cu、Snを選択的にエッチングが可能なエッチャントとして、例えばメック株式会社製メックブライトSF−5420が挙げられる。シード層、Ni層51、Cu層52を除去することで図10に示すように、クリーンな合金層56面が得られ、接続信頼性の高い半導体装置が得られる。図10には、実施形態に係るNi、Cu除去後の接続パッド15の断面図を示す。
次に、図8の(a)に示されるように、積層体21の他方の主面21b上に複数の外部接続端子31を形成する。具体的には、シード層、Ni層51、Cu層52を除去した露出した合金層56を有する接続パッド15(図2を参照)に相当する部分に、外部接続端子31を形成する。例えば、はんだボール搭載法等によって外部接続端子31を形成する。
次に、図8の(b)に示されるように、モールド樹脂25にダイシングテープ33を貼り付けた後、各半導体チップ22の間の領域に位置する積層体21及びモールド樹脂25を切断し、個片化する。例えばダイシングソー又はレーザー等を用いて積層体21及びモールド樹脂25を切断する。以上により、図8の(c)に示されるように、配線基板11を用いて形成された半導体装置1が製造される。
以上に説明した本実施形態に係る配線基板11は、半導体装置1における半導体チップ22が外部装置と接続するための外部接続部材として機能する積層体21を備えている。これにより、半導体チップ22と外部接続部材を有する配線基板11とを別々に製造することができるため、半導体装置1の製造効率が改善される。また、この配線基板11では支持体12が透明性を有している。これにより、支持体12を介して接着剤層13に光が照射されることによって樹脂が分解し、接着剤層13の接着力を弱めることができる。したがって、半導体チップ22と配線基板11の積層体21とを接合した後に、容易に支持体12を積層体21から剥離することができ、配線基板11を用いて製造される半導体装置1の薄型化が可能になる。さらに支持体12を有する配線基板11を用いて半導体装置1を製造することによって、配線基板11のハンドリングを容易にすることができる。
また、支持体12の線膨張係数は、−1ppm/℃以上10ppm/℃以下であってもよい。この場合、半導体チップ22はシリコン基板等の無機物を主成分とした基板によって製造されているので、半導体チップ22の線膨張係数と支持体12の線膨張係数とが互いに近い値となる。このため、配線基板11に半導体チップ22を搭載した際に発生する位置ずれを抑制することができる。したがって、半導体チップ22が配線基板11に搭載不可能となること、及び半導体チップ22と配線基板11とを接合する部分が破壊することが抑制される。
また、支持体12はガラス基板であってもよい。この場合、支持体12を安価で強度を高くすると共に、支持体12の大型化が容易にできる。また、支持体12の表面の粗さを容易に調整することができる。
支持体12の主面12aの表面粗さRaは、0.001μm以上5μm以下であってもよい。この場合、支持体12上に設けられる積層体21の凹凸が小さくなるため、配線パターン18の断線及び短絡等を抑制できる。
また、積層体21の厚さは、0.001mm以上1mm以下であってもよい。この場合、積層体21における配線パターン18を第1樹脂層14及び第2樹脂層19によって保護できると共に、配線基板11の反りを抑制できる。
また、光Lはレーザー光Lであってもよい。この場合、接着剤層13内の樹脂が分解するために必要な熱エネルギーを十分に加えることができ、接着剤層13の接着力を効果的に弱めることができる。また、レーザー光Lは支持体12を介して接着剤層13に照射されるため、半導体チップ22にレーザー光Lによるダメージを与えずに接着剤層13の接着力を効果的に弱めることができる。
また、本実施形態に係る配線基板11を用いて製造される半導体装置1は、支持体12が除去された積層体21と、表面22aに突起電極23が設けられており、突起電極23を介して積層体21の配線パターン18に接続される半導体チップ22と、を備えている。この半導体装置1では、半導体チップ22と外部接続部材である積層体21とが別々に製造されているため、半導体装置1の製造効率が改善される。また、配線基板11における支持体12が積層体21から除去されることによって、半導体装置1の薄型化が可能になる。
また、配線パターン18と半導体チップ22とは、はんだを含む接続端子20を介して互いに接続されていてもよい。この場合、配線パターン18と半導体チップ22との間に位置ずれが発生した場合であっても、接続端子20が含むはんだによってずれを埋めることができ、半導体チップ22と積層体21との間に発生する接続不良を抑制できる。
図11は、第1変形例に係る接続配線の一部を示す断面図である。図11に示されるように、支持体12の主面12a上に設けられる接着剤層13Aは、支持体12の主面12a上に設けられる剥離層41と、剥離層41上に設けられる保護層42とを有している。剥離層41は、光の照射により分解可能な樹脂を含んでいる。当該樹脂は、上記実施形態の接着剤層13に含まれる樹脂と同一の樹脂である。また、剥離層41は、銅、ニッケル、金、銀、チタン、クロム、アルミニウム等の金属およびこれらの金属酸化物を含んでいてもよい。剥離層41の厚さは、例えば1μm〜10μmである。保護層42は、支持体12側から照射される光から積層体21を保護するように構成されている。保護層42としては、例えばエポキシ樹脂、ポリウレタン樹脂、シリコン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の内の1種又はこれらの樹脂の2種類以上が混合された樹脂等が用いられる。保護層42は、印刷法、真空プレス法、真空ラミネート法、ロールラミネート法、スピンコート法、ダイコート法、カーテンコート法、ローラーコート法、又はフォトリソグラフィー法等およびこれらを組み合わせた方法によって形成できる。保護層42の厚さは、積層体21を光から保護する観点から、剥離層41よりも十分に厚く、例えば20μm以上100μm以下である。このように接着剤層13Aが剥離層41及び保護層42を有することによって、上記実施形態と同等の効果を奏することに加えて、積層体21に光のエネルギーが伝達することを抑制できる。したがって、積層体21の第1樹脂層14及び第2樹脂層19に含まれる樹脂が光によって分解されることを抑制でき、半導体装置1の歩留まりが向上する。
本発明による配線基板、半導体装置及び半導体装置の製造方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態及び変形例を適宜組み合わせてもよい。また、積層体21に積層される半導体チップ22は、個片化される配線基板11の領域に複数搭載されてもよい。また、積層体21には、半導体チップ22以外の部材(例えばコンデンサ等の受動部品)が搭載されていてもよい。
また、例えば第1樹脂層14における開口部14aと第2樹脂層19における開口部19aとは、互いに重なっていてもよい。さらに、例えば積層体21における接続端子20は、必ずしも設けられていなくてもよい。
また、配線基板11における配線パターン18は、セミアディティブ法に限らず、例えばサブトラクティブ法又はフルアディティブ法等の公知の方法にて形成される。ここで、サブトラクティブ法とは、Cu層等の導体層上に所望のパターンを有するレジストを形成して不要な導体層をエッチングした後、レジストを剥離して配線パターンを得る方法である。また、フルアディティブ法は、樹脂層上に無電解めっき触媒を吸着させ、所望のパターンのレジストを樹脂層上に形成し、このレジストを絶縁膜として残したまま触媒を活性化させ、無電解めっき法によりレジスト開口部内にCu等の導体を析出させた後、レジストを除去して所望の配線パターンを得る方法である。
また、第2樹脂層19上に、新たな配線パターンと第3樹脂層とを形成してもよい。つまり、積層体21は、樹脂層を3層以上有してもよい。さらに、上述した配線パターン及び樹脂層の形成を繰り返すことによって、配線パターン及び樹脂層が多数積層された積層体21を形成することもできる。
本発明を以下の実施例によりさらに詳細に説明するが、本発明はこれらの例に限定されるものではない。図12の(a)〜(c)、及び図13の(a)〜(c)は、本実施例及び比較例に係る配線基板の製造方法を説明する断面図である。
(配線基板)
(実施例)
実施例では、まず、図12の(a)に示されるように、支持体12の主面12a上に、剥離層41及び保護層42(接着剤層13A)を順に形成した。支持体12として、ガラス(OA−10G(日本電気硝子株式会社製)、1.1mm厚)を使用した。支持体12の線膨張係数は、約4ppm/℃であった。支持体12の主面12a上の剥離層41は、3M Light−To−Heat−Conversion(LTHC)Release Coating(住友スリーエム株式会社製)を用いて形成した。保護層42は、3M UV−Curable Adhesive LC−5200(住友スリーエム株式会社製)を用いて形成した。剥離層41及び保護層42は、いずれもスピンコート法により形成した。
次に保護層42上にシード層として三井金属製MI18 5μm厚を貼り合わせ、日立化成製 RY5325を用いて接続パッド15のパターン形成を行った。
その後、スルファミン酸Niめっき浴にてNi層51を形成した。使用したスルファミン酸Niめっき浴の組成は以下に記す。スルファミン酸Ni:400g/L、塩化Ni;5g/L、ホウ酸:35g/L、液温:55℃。
Ni層51形成後、硫酸銅めっき浴にてCu層52を形成した。使用した硫酸銅めっき浴の組成を以下に示す。硫酸銅:100g/L、硫酸:180g/L、塩素イオン:6mg/L、トップルチナNSV−1:4ml/L、トップルチナNSV−2:0.5ml/L、トップルチナNSV−3:1ml/L、液温:23℃
Cu層52形成後、硫酸性Snめっき浴にてSn層53を形成した。使用した硫酸性Snめっき浴の組成を以下に示す。硫酸第一Sn:40g/L、硫酸:60g/Lクレゾールスルホン酸40g/L、ゼラチン2g/L、β−ナフトール:1g/L、液温:20℃
Sn層53形成後、スルファミン酸Niめっき浴にてNi層55を形成した。
上記めっき液を使用し保護層42側から順に、Ni層51/Cu層52/Sn層53/Ni層54により構成されるめっき層である接続パッド15を形成した。
次に、図12の(b)に示されるように、保護層42上に第1樹脂層14を設けた後、第1樹脂層14に開口部14aを形成した。第1樹脂層14は、真空ラミネート法によって保護層42上に形成した。第1樹脂層14として、ABF−GX−T31(味の素ファインテクノ株式会社製)を使用した。開口部14aは、レーザー照射により設けた。
次に、図12の(c)〜図13の(b)に示されるように、接続パッド15を形成した後、セミアディティブ法によって配線パターン18を形成した。配線パターン18の材料はCuとした。また、配線パターン18を形成した後、第2樹脂層19を形成し、開口部19aを第2樹脂層19に設けた。第2樹脂層19は、真空ラミネート法によって第1樹脂層14及び配線パターン18上に形成した。第2樹脂層19として、ABF−GX−T31(味の素ファインテクノ株式会社製)を使用した。開口部19aは、レーザー照射により設けた。
最後に、図13の(c)に示されるように、開口部19a内にOSP処理を施すことにより接続端子20を形成することによって、積層体21を有する配線基板11Aを得た。第1樹脂層14、第2樹脂層19及び配線パターン18からなる積層体21の厚さは、約0.07mmだった。
(比較例)
比較例でも、実施例と同様に、まず、図12の(a)に示されるように、支持体12の主面12a上に剥離層41及び保護層42(接着剤層13A)を順に形成した。支持体12として、ガラス(OA−10G(日本電気硝子株式会社製)、1.1mm厚)を使用した。支持体12の線膨張係数は、約4ppm/℃であった。支持体12の主面12a上の剥離層41は、3M Light−To−Heat−Conversion(LTHC)Release Coating(住友スリーエム株式会社製)を用いて形成した。保護層42は、3M UV−Curable Adhesive LC−5200(住友スリーエム株式会社製)を用いて形成した。剥離層41及び保護層42は、いずれもスピンコート法により形成した。
次に保護層42上にシード層として三井金属製MI18 5μm厚を貼り合わせ、日立化成製 RY5325を用いて接続パッド15のパターン形成を行った。
その後、スルファミン酸Niめっき浴にてNi層を形成した。使用したスルファミン酸Niめっき浴の組成は以下に記す。スルファミン酸Ni:400g/L、塩化Ni;5g/L、ホウ酸:35g/L、液温:55℃。
Ni層形成後、中性Auめっき浴を使用しAu皮膜の形成を行った。使用したAuめっき液の組成を以下に記す。シアン化金(I)カリウム:20g/L、リン酸水素二カリウム:40g/L、リン酸二水素カリウム:10g/L、pH:6.6、液温:65℃
上記めっき液を使用し保護層42側から順にNi層/Au層/Ni層により構成されるめっき層を形成した。その後の樹脂層の形成は実施例1と同様の処理を行い比較例に係る配線基板11Bを製造した。
(半導体装置)
次に、得られた配線基板11A、11Bそれぞれに半導体チップ22を搭載した。半導体チップ22は、Cuポストの先端にSn−3.5Agはんだ層を形成した突起電極23を有しているものを用いた。また、半導体チップ22の線膨張係数は、約3ppm/℃であった。配線基板11A、11Bには予めアンダーフィル24を供給しておいた。半導体チップ22の突起電極23と配線基板11A、11Bの接続端子20との位置合わせを行った後、半導体チップ22を配線基板11A、11Bに圧着させ、加熱した。この後、半導体チップ22を含む配線基板11A、11Bの上面を、トランスファーモールド法により、モールド樹脂25を用いて封止した。そして、配線基板11A、11Bの支持体12側より、直線的に往復させながら支持体全体に1064nmの波長の光を出射するYAGレーザーを照射し、支持体12を配線基板11A、11Bより取り除いた。さらに、積層体21及び接着剤層13Aに粘着テープを貼り付けた後に当該粘着テープをピールすることにより、接着剤層13Aを配線基板11Aより除去した。次に、導体層形成に使用したシード層の除去、並びにNi、Cuめっき層の除去を行い、Sn−3Ag−0.5Cuはんだボールを搭載し、外部接続端子31を形成した。この構成体をダイシングテープに貼り付け、ダイシングすることによって、図1に示される半導体装置1を得た。
半導体チップ22と配線基板11A、11Bの接続条件を以下に示す。
加工方法:TCB
Bond Force:70N
Substrate Temperature:80℃
Die Temperature:Start 140℃〜Final 260℃
外部接続端子31の形成条件を以下に記す。
はんだ:SACφ350μm
リフロー:プレヒート温度130℃、ピーク温度240℃、酸素濃度100ppm
(220℃以上の保持時間30秒)
次に実施例、比較例の半導体装置の外部接続端子31に対し以下に示す内容で比較評価を行った。
(高速シェア試験)
装置:耐衝撃性ハイスピードボンドテスタ(Dage製4000HS)
試験条件:シェア高さ;50μm
シェア速度;1m/sec
評価パッド:φ300μm
(破断モード)
EPMA(Electron Probe X−ray Microanalyzer)を用いて、高速シェア試験後の破壊面のはんだ残り量がパッドの面積に対して
70%以上:はんだ破壊モード
30%以上70%未満:はんだ+IMC破壊モード
30%未満:IMC破壊モード
とし評価を行った。
(断面観察)
実施例、及び比較例に係る半導体装置の、各めっき層及びはんだの合金層(IMC)の厚みについて測定した。
以下、実施例1−4の断面観察結果を表1に、比較例1−4の断面観察結果を表2に記す。また、高速シェア試験の結果を図14に示す。表1、表2に示すように、実施例、比較例ともにめっき層厚の異なる4水準の配線基板11A、11Bをそれぞれ10ずつ製造してIMC厚みの測定を行い、その平均値を求めた。
本評価結果より、実施例ではSnめっき層53の厚みがはんだの合金層の厚みとなっていることから、Snめっき層53の厚みによりはんだの合金層の厚み管理が可能となることが確認できた。また、高速シェア試験の結果より、Snめっき層53の厚みが0.1μm以上2μm以下の範囲であればはんだ破壊モードが支配的で有り、強度が安定していることかが確認できた。
本発明に係る配線基板、半導体装置、及び当該半導体装置を製造方法は、半導体装置の製造分野等で使用することができる。
1 半導体装置
11,11A 配線基板
12 支持体
13,13A 接着剤層
14 第1樹脂層
15 接続パッド
16 シード層
17 レジスト
18 配線パターン
19 第2樹脂層
20 接続端子
21 積層体
22 半導体チップ
23 突起電極
24 アンダーフィル
25 モールド樹脂
31 外部接続端子
33 ダイシングテープ
41 剥離層
42 保護層
L 光
50 導体層
51 Ni層
52 Cu層
53 Sn層
54 Ni層
55 Cu層
56 Sn−Cu−Ni合金層

Claims (12)

  1. 透明性を有する支持体と、
    前記支持体の主面上に設けられ、光の照射により分解可能な樹脂を含む接着剤層と、
    複数の樹脂層と、前記複数の樹脂層の層間に設けられる配線パターンとを有し、前記接着剤層の上に設けられた積層体と、
    前記接着剤層の上の少なくとも一部に形成され、前記配線パターンと電気的に接続される導体層と、を備え、
    前記導体層は、前記接着剤層の側から順に積層されたNiめっき層、Cuめっき層、Snめっき層、Niめっき層を含む、配線基板。
  2. 前記導体層の厚さは3μm以上30μm以下である、請求項1に記載の配線基板。
  3. 前記導体層上の各めっき層の厚みは、前記Niめっき層が0.5μm以上3μm以下、前記Cuめっき層が0.1μm以上1μm以下、前記Snめっき層が0.5μm以上2μm以下、前記Niめっき層が0.5μm以上3μm以下の範囲で形成されている請求項1または2に記載の配線基板。
  4. 前記接着剤層は、前記樹脂を含み前記支持体の前記主面上に設けられる剥離層と、前記剥離層上に設けられ、前記光から前記樹脂を保護する保護層とを有する、請求項1から3のいずれかに記載の配線基板。
  5. 前記支持体の線膨張係数は−1ppm/℃以上10ppm/℃以下である、請求項1から4のいずれかに記載の配線基板。
  6. 前記支持体は、ガラス基板である、請求項1から5のいずれかに記載の配線基板。
  7. 前記支持体の前記主面の表面粗さRaは0.001μm以上5μm以下である、請求項1から6のいずれかに記載の配線基板。
  8. 請求項1〜7のいずれかに記載の配線基板を用いて製造される半導体装置であって、
    前記積層体と、
    前記配線パターンと電気的に接続されるSn−Cu−Ni合金層と、
    前記Sn−Cu−Ni合金層と接するNiめっき層と、
    表面に設けられた突起電極を介して前記配線パターンに接続される半導体チップとを含む、半導体装置。
  9. 前記配線パターンと前記半導体チップとは、前記突起電極に設けられたはんだを含む端子により互いに接続される、請求項8に記載の半導体装置
  10. 請求項1〜7のいずれかに記載の配線基板を用いた半導体装置の製造方法であって
    半導体チップと前記配線パターンとを電気的に接続する接続工程と、
    前記配線パターンに接続された前記半導体チップを封止樹脂で覆う工程と、
    前記接着剤層に光を照射する工程と、
    前記積層体から前記支持体を剥離する工程とを備える、半導体装置の製造方法。
  11. 前記積層体から前記支持体を剥離する工程後、前記積層体から前記接着層を除去する工程、及びNiめっき層及びCuめっき層を除去する工程を更に備える、請求項10に記載の半導体装置の製造方法。
  12. 前記積層体から前記支持体を剥離する工程後、前記積層体に外部接続端子を設ける工程と、前記積層体を切断して個片化する工程とを更に備える、請求項10または11に記載の半導体装置の製造方法。
JP2015022408A 2015-02-06 2015-02-06 配線基板、半導体装置及び半導体装置の製造方法 Active JP6455197B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015022408A JP6455197B2 (ja) 2015-02-06 2015-02-06 配線基板、半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015022408A JP6455197B2 (ja) 2015-02-06 2015-02-06 配線基板、半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016146402A JP2016146402A (ja) 2016-08-12
JP6455197B2 true JP6455197B2 (ja) 2019-01-23

Family

ID=56686465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015022408A Active JP6455197B2 (ja) 2015-02-06 2015-02-06 配線基板、半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6455197B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7117747B2 (ja) * 2016-09-29 2022-08-15 株式会社クオルテック 電子部品の製造方法
JP6743738B2 (ja) 2017-03-27 2020-08-19 信越化学工業株式会社 積層体及びその製造方法
JP6662337B2 (ja) * 2017-03-27 2020-03-11 信越化学工業株式会社 半導体装置及びその製造方法、並びに積層体
JP6879158B2 (ja) 2017-10-03 2021-06-02 信越化学工業株式会社 半導体装置及びその製造方法、並びに積層体
CN112967984B (zh) * 2020-09-24 2022-03-25 重庆康佳光电技术研究院有限公司 微芯片的巨量转移方法及显示背板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4211350B2 (ja) * 2002-10-18 2009-01-21 東レ株式会社 多層回路基板用部材および多層回路基板の製造方法
JP2012069919A (ja) * 2010-08-25 2012-04-05 Toshiba Corp 半導体装置の製造方法
JP2012069734A (ja) * 2010-09-24 2012-04-05 Toshiba Corp 半導体装置の製造方法
JP2013157585A (ja) * 2012-01-26 2013-08-15 Sanei Kagaku Kk プリント配線基板及び多層プリント配線板、並びにこれらの製造方法

Also Published As

Publication number Publication date
JP2016146402A (ja) 2016-08-12

Similar Documents

Publication Publication Date Title
KR101995141B1 (ko) 배선 기판, 반도체 장치 및 반도체 장치의 제조 방법
JP6455197B2 (ja) 配線基板、半導体装置及び半導体装置の製造方法
TWI396478B (zh) 印刷布線板
WO2016116980A1 (ja) 配線基板積層体及びこれを用いた半導体装置の製造方法
JP5948795B2 (ja) 半導体装置の製造方法
KR101585305B1 (ko) 반도체 소자 탑재용 패키지 기판의 제조 방법, 반도체 소자 탑재용 패키지 기판 및 반도체 패키지
JP2017050464A (ja) 配線基板積層体、その製造方法及び半導体装置の製造方法
JP2011159701A (ja) 半導体装置およびその製造方法
JP6497149B2 (ja) 配線基板積層体、これを用いた半導体装置及び半導体装置の製造方法
JP2011100793A (ja) 半導体パッケージの製造方法
US7981724B2 (en) Manufacturing method for semiconductor device embedded substrate
JP6447073B2 (ja) 配線基板及びラミネート装置
JP6689691B2 (ja) 配線基板及びその製造方法
JP2017168639A (ja) 配線基板及びこれを用いた半導体装置の製造方法
JP6776686B2 (ja) 配線基板及び配線基板、半導体装置の製造方法
JP5769001B2 (ja) 半導体素子搭載用パッケージ基板及び半導体パッケージ
JP6447075B2 (ja) 配線基板、半導体装置及び半導体装置の製造方法
JP2017022213A (ja) プリント配線基板
JP6593136B2 (ja) 配線基板積層体、半導体装置、及び半導体装置の製造方法
JP6930073B2 (ja) 配線基板積層体
JP2018018933A (ja) デボンディング装置
KR101375368B1 (ko) 미세 접속 패턴층을 구비하는 인쇄회로기판 및 이의 제조 방법
US7985619B2 (en) Manufacturing method for semiconductor device embedded substrate
JP5846407B2 (ja) 半導体素子搭載用パッケージ基板の製造方法
JP2016134496A (ja) 平板プレス装置及び基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180925

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181203

R150 Certificate of patent or registration of utility model

Ref document number: 6455197

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250