JP2011159701A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2011159701A
JP2011159701A JP2010018470A JP2010018470A JP2011159701A JP 2011159701 A JP2011159701 A JP 2011159701A JP 2010018470 A JP2010018470 A JP 2010018470A JP 2010018470 A JP2010018470 A JP 2010018470A JP 2011159701 A JP2011159701 A JP 2011159701A
Authority
JP
Japan
Prior art keywords
semiconductor chip
hole
heat sink
solder
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010018470A
Other languages
English (en)
Other versions
JP5381753B2 (ja
Inventor
Shinichi Hirose
伸一 広瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2010018470A priority Critical patent/JP5381753B2/ja
Publication of JP2011159701A publication Critical patent/JP2011159701A/ja
Application granted granted Critical
Publication of JP5381753B2 publication Critical patent/JP5381753B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • H01L2924/10158Shape being other than a cuboid at the passive surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体チップを配線基板にフリップチップ接合し、半導体チップにヒートシンクを取り付けてなる半導体装置において、半導体チップの裏面および側面から効率よく放熱可能とする。
【解決手段】ヒートシンク30には、配線基板20に対向する一面から他面に貫通する貫通穴31が設けられており、この貫通穴31に挿入された半導体チップ10の裏面12が貫通穴31におけるヒートシンク30の他面側の開口部にて露出しており、半導体チップ10の側面13は、はんだ80を介して貫通穴31の側面に接続されており、半導体チップ10の側面13には、はんだ80との接合性を確保するための金属膜70が当該側面13を被覆するように設けられており、当該側面13では、この金属膜70を介してはんだ80による接続が行われている。
【選択図】図1

Description

本発明は、半導体チップを配線基板にフリップチップ接合し、半導体チップにヒートシンクを取り付けてなる半導体装置、および、そのような半導体装置の製造方法に関し、たとえば、車載用としてエンジンECUなどの車載電子製品に搭載されるものである。
従来より、この種の半導体装置としては、たとえば特許文献1に記載のものが提案されている。このものは、半導体チップの表面側を、バンプを介して配線基板の一面に接続するとともに、ヒートシンクの一面に窪みを設け、半導体チップをその裏面側から当該窪みに挿入し、窪み内にて半導体チップを接着剤にて固定したものである。
特開平9−213847号公報
しかしながら、上記特許文献1のものでは、半導体チップの裏面から、接着剤、ヒートシンクを経由してフィンなどの外部冷却部材に放熱するため、これら接着剤およびヒートシンク、さらにはこれらの界面の熱抵抗が加算され、放熱性を向上させるうえで好ましくない。
また、半導体チップの側面と接着剤は接触しているだけであり、その接触抵抗により放熱性が劣る。また、ヒートシンクの窪みに半導体チップを接着する際に、空気の逃げ道がないので、接着剤中にボイドの発生が生じやすく、放熱性を損なわせる要因となる。
本発明は、上記問題に鑑みてなされたものであり、半導体チップを配線基板にフリップチップ接合し、半導体チップにヒートシンクを取り付けてなる半導体装置において、半導体チップの裏面および側面から効率よく放熱可能とすることを目的とする。
上記目的を達成するため、請求項1に記載の発明は、板状をなし、一方の板面を表面(11)、他方の板面を裏面(12)とする半導体チップ(10)と、半導体チップ(10)を搭載する配線基板(20)と、半導体チップ(10)の放熱を行うヒートシンク(30)と、を備え、半導体チップ(10)は、配線基板(20)の一面に表面(11)を対向させた状態で配線基板(20)の一面上に搭載されており、半導体チップ(10)の表面(11)と配線基板(20)の一面との間には導電性のバンプ(40)が介在し、このバンプ(40)を介して半導体チップ(10)と配線基板(20)とが電気的に接続されている半導体装置において、次のような構成を有するものである。
すなわち、本半導体装置においては、ヒートシンク(30)は、その一面が配線基板(20)の一面に対向し、その他面が配線基板(20)とは反対側となるように、配線基板(20)の一面上に配置されており、ヒートシンク(30)には、その一面から他面に貫通する貫通穴(31)が設けられており、半導体チップ(10)の裏面(12)が貫通穴(31)におけるヒートシンク(30)の他面側の開口部にて露出した状態となるように、貫通穴(31)に前記半導体チップ(10)が挿入されており、半導体チップ(10)における表面(11)と裏面(12)との間の側面(13)は、はんだ(80)を介して貫通穴(31)の側面に接続されており、半導体チップ(10)の側面(13)には、はんだ(80)との接合性を確保するための金属膜(70)が当該側面(13)を被覆するように設けられており、当該側面(13)では、この金属膜(70)を介してはんだ(80)による接続が行われていることを特徴とする。
それによれば、半導体チップ(10)の側面(13)と貫通穴(31)の側面とをはんだ付けすることで半導体チップ(10)の側面(13)からの放熱性が向上する。また、半導体チップ(10)の裏面(12)は貫通穴(31)から露出するので、外部の冷却部材などに当該裏面(12)を直接接触させることができ、従来に比べて熱抵抗を小さくして効率の良い放熱が行える。また、半導体チップ(10)の側面(13)と貫通穴(31)の側面とのはんだ付けを行うとき、貫通穴(31)であるが故に、はんだ(80)中のボイドが貫通穴(31)から抜けやすく、当該ボイドの発生が抑制され、放熱性を損なうことが無い。
よって、本発明によれば、半導体チップ(10)の表面(11)側をバンプ(40)を介して配線基板(20)に接合し、この半導体チップ(10)にヒートシンク(30)を取り付けてなる半導体装置において、半導体チップ(10)の裏面(12)および側面(13)から効率よく放熱が可能な半導体装置が提供される。
また、請求項2に記載の発明では、請求項1に記載の半導体装置において、貫通穴(31)は、その側面に段差(32)を有し、この段差(32)を介して当該貫通穴(31)におけるヒートシンク(30)の他面側の穴幅の方が一面側の穴幅よりも小さくなっている段付き穴形状とされており、半導体チップ(10)は、貫通穴(31)の段付き穴形状に対応して、ヒートシンク(30)の他面側の幅がヒートシンク(30)の一面側の幅よりも小さくなるように、半導体チップ(10)の側面(13)に段差(14)が設けられたものであり、貫通穴(31)の側面の段差(32)と半導体チップ(10)の側面(13)の段差(14)とがはんだ(80)を介して合致した状態で、半導体チップ(10)は貫通穴(31)に挿入されていることを特徴とする。
それによれば、半導体チップ(10)とヒートシンク(30)との接触面積が段差(14、32)の分多くなるから、放熱面積の向上が期待される。また、はんだ(80)を介した接合面積も多くなり、はんだ接合強度の向上も期待できる。
また、請求項3に記載の発明では、請求項1に記載の半導体装置において、貫通穴(31)は、当該貫通穴(31)におけるヒートシンク(30)の他面側の穴幅の方が一面側の穴幅よりも小さくなるように、その側面がテーパ面とされたものであり、半導体チップ(10)は、貫通穴(31)の側面のテーパ形状に対応して、ヒートシンク(30)の他面側の幅がヒートシンク(30)の一面側の幅よりも小さくなるように、半導体チップ(10)の側面(13)がテーパ面とされたものであることを特徴とする。
それによれば、上記段差(14、32)の構成と同様、半導体チップ(10)とヒートシンク(30)との接触面積の増加が図れ、放熱性の向上やはんだ接合強度の向上が期待できる。
また、請求項4に記載の発明では、請求項1〜3のいずれか1つに記載の半導体装置において、半導体チップ(10)の裏面(12)にも、金属膜(70)が当該裏面(12)を被覆するように設けられていることを特徴とする。
それによれば、半導体チップ(10)の裏面(12)を、はんだなどを介して外部の冷却部材に接合するときも、その接合性の向上が期待され、好ましい。
また、請求項5に記載の発明では、請求項1〜4のいずれか1つに記載の半導体装置において、半導体チップ(10)の裏面(12)とヒートシンク(30)の他面とが同一平面上に位置することを特徴とする。それによれば、その半導体チップ(10)の裏面(12)を外部の冷却部材に接触させやすい。
また、請求項6に記載の発明のように、半導体チップ(10)の周囲に位置するヒートシンク(30)の一面と配線基板(20)の一面とが、半導体チップ(10)と同様にバンプ(40)により接続されているものにすれば、さらなる放熱性の向上が図れる。
また、請求項7に記載の発明のように、半導体チップ(10)の周囲に位置するヒートシンク(30)の一面を、配線基板(20)の一面側へ突出させて配線基板(20)の一面に接触させれば、この場合も、さらなる放熱性の向上が図れる。
請求項8に記載の発明は、半導体チップ(10)を配線基板(20)にフリップチップ接合し、半導体チップ(10)にヒートシンク(30)を取り付けてなる半導体装置において、ヒートシンク(30)は、その一面が配線基板(20)の一面に対向し、その他面が配線基板(20)とは反対側となるように、配線基板(20)の一面上に配置されており、ヒートシンク(30)には、その一面から他面に貫通する貫通穴(31)が設けられており、貫通穴(31)には、裏面(12)が当該貫通穴(31)におけるヒートシンク(30)の他面側の開口部にて露出するように、半導体チップ(10)が挿入されており、半導体チップ(10)における表面(11)と裏面(12)との間の側面(13)は、はんだ(80)を介して貫通穴(31)の側面に接続されており、半導体チップ(10)の側面(13)および裏面(12)には、はんだ(80)との接合性を確保するための金属膜(70)が当該側面(13)を被覆するように設けられており、当該側面(13)では、この金属膜(70)を介してはんだ(80)による接続が行われており、貫通穴(31)は、その側面に段差(32)を有し、当該貫通穴(31)におけるヒートシンク(30)の他面側の穴幅の方が一面側の穴幅よりも小さくなっている段付き穴形状とされており、半導体チップ(10)は、貫通穴(31)の段付き穴形状に対応して、ヒートシンク(30)の他面側の幅がヒートシンク(30)の一面側の幅よりも小さくなるように、半導体チップ(10)の側面(13)に段差(14)が設けられたものであり、貫通穴(31)の側面の段差(32)と半導体チップ(10)の側面(13)の段差(32)とがはんだ(80)を介して合致した状態で、半導体チップ(10)は貫通穴(31)に挿入されている半導体装置の製造方法であって、以下の各工程を行うものである。
半導体チップ(10)となる構造体が複数個形成されたウェハであって、半導体チップ(10)の表面(11)側となる面が表面、半導体チップ(10)の裏面(12)側となる面が裏面とされた半導体ウェハ(100)を用意し、半導体ウェハ(100)の表面をダイシングテープ(200)の一面に貼り付ける貼り付け工程。
次に、半導体ウェハ(100)の裏面側から半導体ウェハ(100)を構造体の単位毎に、半導体ウェハ(100)の厚さ方向の途中まで切断する第1のダイシング工程。
次に、第1のダイシング工程によって切断された半導体ウェハ(100)の切断部(101)を、当該第1のダイシング工程の切断幅よりも狭い切断幅にて、半導体ウェハ(100)の表面に至るまで半導体ウェハ(100)を切断することにより、側面(13)に段差(14)が形成された半導体チップ(10)を形成する第2のダイシング工程。
次に、ダイシングテープ(200)を引き延ばすことで、ダイシングテープ(200)に貼りついて隣り合っている半導体チップ(10)の側面(13)間の距離を拡げるエキスパンド工程。
続いて、半導体チップ(10)の側面(13)および裏面(12)に金属膜(70)を形成する金属膜形成工程。
そして、上記各工程の後、半導体チップ(10)をダイシングテープ(200)から取り上げ、半導体チップ(10)のヒートシンク(30)の貫通穴(31)への挿入およびはんだ(80)を介した接続、半導体チップ(10)のバンプ(40)を介した配線基板(20)への接続を行う。本製造方法は、これらの工程を行うことを特徴とする。
つまり、本発明によれば、上記請求項4の半導体装置のような段差(14、32)と、半導体チップ(10)の側面(13)および裏面(14)における金属膜(70)とを有する半導体装置を、ウェハレベルで製造することができ、量産に適応した製造方法を提供することができる。特に本製造方法では、エキスパンド工程によってダイシングテープ(200)上の半導体チップ(10)の側面(13)間の距離を拡げるので、その側面(13)に金属膜(70)を形成しやすい。
請求項9に記載の発明は、半導体チップ(10)を配線基板(20)にフリップチップ接合し、半導体チップ(10)にヒートシンク(30)を取り付けてなる半導体装置において、ヒートシンク(30)は、その一面が配線基板(20)の一面に対向し、その他面が配線基板(20)とは反対側となるように、配線基板(20)の一面上に配置されており、ヒートシンク(30)には、その一面から他面に貫通する貫通穴(31)が設けられており、貫通穴(31)には、裏面(12)が当該貫通穴(31)におけるヒートシンク(30)の他面側の開口部にて露出するように、半導体チップ(10)が挿入されており、半導体チップ(10)における表面(11)と裏面(12)との間の側面(13)は、はんだ(80)を介して貫通穴(31)の側面に接続されており、半導体チップ(10)の側面(13)には、はんだ(80)との接合性を確保するための金属膜(70)が当該側面(13)を被覆するように設けられており、当該側面(13)では、この金属膜(70)を介してはんだ(80)による接続が行われている半導体装置の製造方法であって、以下の各工程を行うものである。
半導体チップ(10)となる構造体が複数個形成されたウェハであって、半導体チップ(10)の表面(11)側となる面が表面、半導体チップ(10)の裏面(12)側となる面が裏面とされた半導体ウェハ(100)を用意し、半導体ウェハ(100)の表面にバンプ(40)を形成するバンプ形成工程。
その後、一面側に紫外線照射により接着強度が低下する接着剤よりなる接着剤層(202)が設けられたダイシングテープ(200)を用意し、バンプ(40)を接着剤層(202)に埋めるように、接着剤層(202)に半導体ウェハ(100)の表面を貼り付ける貼り付け工程。
次に、半導体ウェハ(100)の裏面側から半導体ウェハ(100)を構造体の単位毎に切断し、半導体チップ(10)を形成するダイシング工程。次に、半導体チップ(10)の側面(13)に金属膜(70)を形成する金属膜形成工程。次に、接着剤層(202)に紫外線を照射して接着剤層(202)とダイシングテープ(200)との接着強度を低下する紫外線照射工程。
次に、半導体チップ(10)を接着剤層(202)とともにダイシングテープ(200)から取り上げて、バンプ(40)が接着剤層(202)で封止された状態の半導体チップ(10)を形成するチップ取り上げ工程。
さらに、前記貼り付け工程の前に、前記半導体ウェハ(100)の表面のうち前記バンプ(40)の形成部以外の部位に、前記接着剤層(202)との接着性を確保するための樹脂膜(102)を設ける樹脂膜形成工程を行うこと。
そして、上記各工程の後、半導体チップ(10)のヒートシンク(30)の貫通穴(31)への挿入およびはんだ(80)を介した接続を行うとともに、バンプ(40)およびこれを封止する接着剤層(202)を介して半導体チップ(10)を配線基板(20)に搭載する。本製造方法は、これらの工程を行うことを特徴とする。
つまり、本発明によれば、上記請求項1の半導体装置を、ウェハレベルで製造することができ、量産に適応した製造方法を提供することができる。また、本製造方法によれば、半導体チップ(10)と配線基板(20)との間に介在する接着剤層(202)が、いわゆるアンダーフィルの機能を発揮することが期待される。
請求項10に記載の発明は、半導体チップ(10)を配線基板(20)にフリップチップ接合し、半導体チップ(10)にヒートシンク(30)を取り付けてなる半導体装置において、ヒートシンク(30)は、その一面が配線基板(20)の一面に対向し、その他面が配線基板(20)とは反対側となるように、配線基板(20)の一面上に配置されており、ヒートシンク(30)には、その一面から他面に貫通する貫通穴(31)が設けられており、貫通穴(31)には、裏面(12)が当該貫通穴(31)におけるヒートシンク(30)の他面側の開口部にて露出するように、半導体チップ(10)が挿入されており、半導体チップ(10)における表面(11)と裏面(12)との間の側面(13)は、はんだ(80)を介して貫通穴(31)の側面に接続されており、半導体チップ(10)の側面(13)には、はんだ(80)との接合性を確保するための金属膜(70)が当該側面(13)を被覆するように設けられており、当該側面(13)では、この金属膜(70)を介してはんだ(80)による接続が行われており、貫通穴(31)は、その側面に段差(32)を有し、当該貫通穴(31)におけるヒートシンク(30)の他面側の穴幅の方が一面側の穴幅よりも小さくなっている段付き穴形状とされており、半導体チップ(10)は、貫通穴(31)の段付き穴形状に対応して、ヒートシンク(30)の他面側の幅がヒートシンク(30)の一面側の幅よりも小さくなるように、半導体チップ(10)の側面(13)に段差(14)が設けられたものであり、貫通穴(31)の側面の段差(32)と半導体チップ(10)の側面(13)の段差(14)とがはんだ(80)を介して合致した状態で、半導体チップ(10)は貫通穴(31)に挿入されている半導体装置の製造方法であって、以下の各点を特徴とするものである。
その側面(13)に段差(14)を有するとともに当該側面(13)に金属膜(70)が形成された半導体チップ(10)と、貫通穴(31)の側面に段差(32)を有するヒートシンク(30)とを用意し、ヒートシンク(30)の貫通穴(31)に半導体チップ(10)を挿入し、はんだ(80)を介した接続を行うはんだ付け工程を備えること。
はんだ付け工程では、ヒートシンク(30)を、その他面側をはんだ付け用の治具(300)の一面に対向させた状態で治具(300)の一面上に搭載し、貫通穴(31)の側面の段差(32)にはんだ(80)を配置した後、半導体チップ(10)を貫通穴(31)に挿入し、はんだ(80)を介して貫通穴(31)の側面の段差(32)と半導体チップ(10)の側面(13)の段差(14)とを合致させること。
次に、この状態で両段差(14、32)がはんだ(80)を介して押し付けられるように半導体チップ(10)に荷重を印加した状態で、はんだ(80)をリフローさせることにより、両段差(14、32)の間からはんだ(80)をはみださせて、半導体チップ(10)の側面(13)と貫通穴(31)の側面との間に行き渡らせるようにすること。
さらに、治具(300)として、その一面に、はんだ(80)のリフロー時にリフローされたはんだ(80)内の空気を抜くための空気抜き用の溝(301)が設けられたものを用いること。
そして、はんだ付け工程の後、半導体チップ(10)のバンプ(40)を介した配線基板(20)への搭載および接続を行うこと。本製造方法は、これらの点を特徴とする。
つまり、本発明によれば、上記請求項2の半導体装置のような段差(14、32)を有する半導体装置における半導体チップ(10)とヒートシンク(30)とのはんだ付けを適切に行える製造方法を提供することができる。また、ヒートシンク(30)の貫通穴(31)は段差(32)を有するので、その段差(32)にはんだ(80)を置くことで、容易にはんだ(80)の配置が行える。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
本発明の第1実施形態に係る半導体装置の概略断面図である。 図1に示される半導体装置のマザーボードへの搭載構造を示す概略断面図である。 第1実施形態に係る半導体装置の製造方法を示す工程図である。 本発明の第2実施形態に係る半導体装置の製造方法を示す工程図である。 本発明の第3実施形態に係る半導体装置の製造方法を示す工程図である。 図5に続く製造方法を示す工程図である。 第3実施形態の製造方法の他の例を示す概略断面図である。 本発明の第4実施形態に係る半導体装置の概略断面図である。 第4実施形態の他の例としての半導体装置の概略断面図である。 本発明の第5実施形態に係る半導体装置の概略断面図である。 第5実施形態の他の例としての半導体装置の概略断面図である。 本発明の第6実施形態に係る半導体装置の概略断面図である。 本発明の第7実施形態に係る半導体装置の概略断面図である。 図13の半導体装置の製造方法を示す工程図である。 図13の半導体装置の製造方法の他の例を示す工程図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1は、本発明の第1実施形態に係る半導体装置1の概略断面構成を示す図である。本実施形態の半導体装置1は、大きくは、半導体チップ10と、半導体チップ10を搭載する配線基板20と、半導体チップ10の放熱を行うヒートシンク30と、半導体チップ10と配線基板20との間に介在し両者10、20を電気的に接続するバンプ40とを備えて、構成されている。
半導体チップ10は板状をなし、一方の板面を表面11とし、他方の板面を裏面12とするものである。半導体チップ10の表面11は、トランジスタなどの素子が形成されている面、いわゆる素子面11である。
このような半導体チップ10は、シリコン半導体などよりなり、一般的な半導体プロセスで形成されたトランジスタなどの素子を有するICチップなどであり、フリップチップ接合可能なものである。また、半導体チップ10の厚さは、たとえば0.1〜0.4mm程度である。
配線基板20は、バンプ40を介して半導体チップ10と電気的に接続され、半導体チップ10と信号のやり取りを行うものである。このような配線基板20としては、典型的には一般的な樹脂製のプリント基板が挙げられる。
この場合、単層両面基板でもよいし、ビルドアップ基板を含む多層基板でもよい。配線基板20の板厚はたとえば0.2〜1.0mm程度のものにできる。また、配線基板20としては、樹脂基板ではなくて、セラミック基板、金属基板、フレキシブル基板、TABテープ等でもよい。
そして、半導体チップ10は、配線基板20の一面に表面11を対向させた状態で配線基板20の一面上に搭載されており、半導体チップ10の表面と11配線基板20の一面との間には上記バンプ40が介在し、このバンプ40を介して半導体チップ10と配線基板20とが電気的に接続されている
ここで、半導体チップ10の表面には図示しないパッドが設けられており、バンプ40は、当該パッドに接続されている。このバンプ40は、はんだパンプでも良いし、Au等のスタッドバンプ、Auのめっきバンプ、Cuの柱状バンプでもよい。バンプ40の高さは、たとえば50〜200μm程度である。
そして、このバンプ40は、配線基板20の一面の図示しない電極等の導体に接触し、半導体チップ10と配線基板20との導通を実現している。また、半導体チップ10の表面11と配線基板20の一面との間には、これら両者10、20の接合強度を補強するための樹脂50、いわゆるアンダーフィル50が設けられている。このアンダーフィル50は一般のものと同様、たとえばエポキシ樹脂などよりなるが、場合によっては省略してもよい。
また、半導体チップ10が搭載される配線基板20の一面とは反対側の他面には、後述するマザーボード2と配線基板20とを、電気的・機械的に接合するためのはんだボール60が設けられている。
半導体チップ10の放熱を行うヒートシンク30は、熱伝導の良い金属、たとえばCu、Al、Feなどよりなる板状のものである。ここでは、ヒートシンク30の厚さは半導体チップ10の厚さと同じである。ヒートシンク30は、その一面が配線基板20の一面に対向し、その他面が配線基板20とは反対側となるように、配線基板20の一面上に配置されている。
そして、ヒートシンク30には、その一面から他面に貫通する貫通穴31が設けられている。そして、この半導体チップ10の裏面12が貫通穴31におけるヒートシンク30の他面側の開口部にて露出した状態となるように、貫通穴31に半導体チップ10が挿入されている。
ここでは、半導体チップ10の裏面12とヒートシンク30の他面とが同一平面上に位置している。つまり、半導体チップ10の裏面12とヒートシンク30の他面とが、いわゆる面一(ツライチ)の状態となっている。
そして、半導体チップ10における表面11と裏面12との間の側面13は、はんだ80を介して貫通穴31の側面に接続されている。ここで、半導体チップ10の側面13には、はんだ80との接合性を確保するための金属膜70が当該側面13を被覆するように設けられている。そして、当該側面13では、この金属膜70を介してはんだ80による接続が行われている。
ここで、本実施形態では、半導体チップ10の側面13から連続して半導体チップ10の裏面12にも、金属膜70が当該裏面12を被覆するように設けられている。この金属膜70は、はんだ80との濡れ性に優れたものであり、スパッタ、蒸着、めっきなどによる方法で形成されたものである。
限定するものではないが、典型的な金属膜70としては、下地からTi/Ni/Au(厚さ:150〜300nm/300〜600nm/50〜300nm)とされた積層膜が挙げられる。
また、本実施形態では、図1に示されるように、ヒートシンク30の貫通穴31は、その側面に段差32を有し、この段差32を介して当該貫通穴31におけるヒートシンク30の他面側の穴幅の方が一面側の穴幅よりも小さくなっている段付き穴形状とされてたものである。
そして、半導体チップ10の側面13は、貫通穴31の段付き穴形状に対応した段差14が設けられた形状とされている。この半導体チップ10の側面13の段差14は、この段差14を介して、半導体チップ10におけるヒートシンク30の他面側(つまり裏面12側)の幅がヒートシンク30の一面側(つまり表面11側)の幅よりも小さくなるように、設けられたものである。
そして、金属膜70は、当然ながら、この半導体チップ10の側面13の段差14にも設けられている。そして、貫通穴31の側面の段差32と半導体チップ10の側面13の段差14とが、はんだ80を介して合致した状態で、半導体チップ10は貫通穴31に挿入され、はんだ80により接合されている。
ここで、半導体チップ10の側面13の段差14の平坦寸法xは、たとえば0.1〜0.5mm程度であり、半導体チップ10の厚さ方向の位置は、図1では当該厚さ寸法の約半分であるが、任意の位置であってもよい。この半導体チップ10の段差14は、ダイシングにより形成されるが、具体的な形成方法については、後述の図3を参照のこと。
また、ヒートシンク30の貫通穴31の側面の段差32については、半導体チップ10側の段差14と同じく、その平坦寸法xは、たとえば0.1〜0.5mm程度である。また、貫通穴31の開口形状は、半導体チップ10の平面形状と同じであり、典型的には矩形の開口形状である。このような段差32を有する貫通穴31は、切削やプレスなどにより形成される。
また、図示しないが、ヒートシンク30の貫通穴31の側面においては、半導体チップ10の側面13と同じく、はんだ80に濡れる金属膜、例えばNiめっき、Ni/Auめっき、Pd/Ni/Auめっき、Sn系めっき(Sn、Sn−Ag、Sn−Biなど)、半田めっきなどを形成しておくと好ましい。
このような表面処理は、貫通穴31の側面のうち少なくとも段差32に行うとよい。また、めっき以外にもスパッタ、蒸着などでもよい。なお、ヒートシンク30がCuであれば、酸化状態を管理しさえすれば、はんだ80に濡れるので表面処理無しのCu無垢のものでもよい。
また、はんだ80の材料は、後述のマザーボード2との接続の際のはんだボール60のリフロー時に溶融しないように、たとえばSn10−Pb90等の高温はんだを用いるのが望ましい。ただし、当該溶融が問題無いことを確認すれば、通常の共晶半田やPbフリー半田(Sn−Ag−Cu等)を使ってもよい。
このような本実施形態の半導体装置1は、たとえばケースに収納されたマザーボード上に搭載される。図2は、本半導体装置1のマザーボード2への搭載構造を示す概略断面図である。
図2において、マザーボード2は、プリント基板、セラミック基板などの配線基板であり、このマザーボード2は、Alなどの金属よりなるケース3に収納されている。そして、本半導体装置1は、はんだボール60によってマザーボード2に実装され、ヒートシンク30の他面および半導体チップ10の裏面12は、ケース3に対して、高放熱ゲルなどの熱伝導性の良い接着材料やはんだなどよりなる接合材4を介して接着、接合される。
これにより、半導体チップ10の熱は、半導体チップ10の表面11側ではバンプ40を介して配線基板20へ放熱され、半導体チップ10の側面からはヒートシンク30を介してケース3へ放熱され、半導体チップ10の裏面からは、直接ケース3へ放熱される。つまり、ケース3は、外部の冷却部材としても構成されている。
ところで、本実施形態によれば、半導体チップ10の側面13とヒートシンク30の貫通穴31の側面とをはんだ付けすることで半導体チップ10の側面13からの放熱性が向上する。
また、半導体チップ10の裏面12は貫通穴31から露出するので、上記ケース3のような外部の冷却部材に当該裏面12を直接接触させることができ、従来に比べて熱抵抗を小さくして効率の良い放熱が行える。
また、半導体チップ10の側面13と貫通穴31の側面とのはんだ付けを行うとき、貫通穴31であるが故に、はんだ80中のボイドが貫通穴31から抜けやすく、当該ボイドの発生が抑制され、放熱性を損なうことが無い。
よって、本実施形態によれば、半導体チップ10の表面11側をバンプ40を介して配線基板20に接合し、この半導体チップ10にヒートシンク30を取り付けてなる半導体装置1において、半導体チップ10の裏面12および側面13から効率よく放熱が可能な半導体装置1が提供される。
また、本実施形態では、ヒートシンク30の貫通穴31の側面に段差32を設け、半導体チップ10の側面13に、ヒートシンク30の段差32に対応した段差14を設け、当該両段差14、32が、はんだ80を介して合致した状態で、半導体チップ10を貫通穴31に挿入し、はんだ80によるはんだ付けを行っている。
それによれば、半導体チップ10とヒートシンク30との接触面積が段差14、32の分多くなるから、放熱面積の向上が期待される。また、はんだ80を介した両者10、30の接合面積も多くなり、はんだ接合強度の向上も期待できる。
また、本実施形態では、半導体チップ10の裏面12にも、金属膜70が当該裏面12を被覆するように設けられているから、図2に示されるように、半導体チップ10の裏面12を、はんだよりなる接合材4を介してケース3に接合するときも、その接合性の向上が期待される。
また、本実施形態では、貫通穴31から露出する半導体チップ10の裏面12とヒートシンク30の他面とが同一平面上に位置するようにしている。一般に外部の冷却部材は半導体装置との接触面が平坦面であるので、このように半導体チップ10の裏面12とヒートシンク30の他面とが面一(ツライチ)であれば、その半導体チップ10の裏面12を外部の冷却部材に接触させやすい。
なお、半導体チップ10の裏面12とヒートシンク30の他面とが面一ではなく、半導体チップ10の裏面12がヒートシンク30の他面よりも多少、引っこんでいたり、突出していたりしてもよい。その場合、外部の冷却部材の半導体装置との接触面に突出部や凹部を設けることにより、当該冷却部材と半導体チップ10の裏面12との接触を確保するようにすればよい。
次に、図3を参照して、本半導体装置1の製造方法を述べる。図3は、本製造方法を示す工程図であり、各工程におけるワークの概略断面構成を示している。
まず、図3(a)に示されるように、半導体チップ10となる構造体が複数個形成されたウェハであって、半導体チップ10の表面11側となる面が表面、半導体チップ10の裏面12側となる面が裏面とされた半導体ウェハ100を用意する。このような半導体ウェハ100は、一般的な半導体プロセスにより形成される。そして、この半導体ウェハ100の表面をダイシングテープ200の一面に貼り付ける(貼り付け工程)。
ここで、ダイシングテープ200は基材201と接着剤202との2層構造よりなるものであり、基材201はポリオレフィンやPETなどよりなり、その厚みは、たとえば100μm程度であり、接着剤202はポリアクリル系樹脂などよりなり、その厚みは、たとえば約10μmである。
次に、図3(b)に示されるように、ダイシングカットによって、半導体ウェハ100の裏面側から半導体ウェハ100を上記構造体の単位毎に、半導体ウェハ100の厚さ方向の途中まで切断する(第1のダイシング工程)。
この第1のダイシング工程では、後工程である第2のダイシング工程よりも厚いブレード(たとえば200〜500μm程度)を用いて、半導体チップ10の厚さの途中までカットを行なう。つまり、ハーフカットを行う。この時、ダイシング装置の認識カメラとして、IRカメラを用いることによって、半導体ウェハ100の裏面から透過して表面(素子面)のパターンを認識し、切断部の位置決めを行なうようにする。
次に、図3(c)に示されるように、第1のダイシング工程によって切断された半導体ウェハ100の切断部101を、ダイシングカットによって、第1のダイシング工程の切断幅よりも狭い切断幅にて、半導体ウェハ200の表面に至るまで半導体ウェハ100を切断する。それにより、側面13に段差14が形成された半導体チップ10を形成する(第2のダイシング工程)。つまり、本工程では、第1のダイシング工程よりも薄いブレード(10〜15μm程度)でフルカットを行なう。その位置決めについては第1のダイシング工程と同様である。
次に、図3(d)に示されるように、ダイシングテープ200を、図中の矢印方向すなわちテープ200の平面方向に引き延ばすことによって、ダイシングテープ200に貼りついて隣り合っている半導体チップ10の側面13間の距離を拡げる(エキスパンド工程)。当該距離は、たとえば100〜300μm程度とする。
続いて、図3(e)に示されるように、半導体チップ10の側面13および裏面12に金属膜70を形成する(金属膜形成工程)。この金属膜70は、上述のように、スパッタ、蒸着、めっき等によって形成する。
そして、これら各工程の後、半導体チップ10をダイシングテープ20から取り上げる。そして、一般的な方法により、半導体チップ10をヒートシンク30の貫通穴31への挿入するとともに、はんだ80を介した接続を行い、また、半導体チップ10にバンプ40を取り付け、このバンプ40介した配線基板20への接続を行い、アンダーフィル50の充填を行う。
こうして、本製造方法により、上記図1に示される半導体装置1ができあがる。つまり、本製造方法によれば、上記したような両段差14、32と、半導体チップ10の側面13および裏面12における金属膜70とを有する半導体装置1を、ウェハレベルで製造することができ、量産に適応した製造方法を提供することができる。
特に本製造方法では、上記エキスパンド工程によってダイシングテープ200上の半導体チップ10の側面13間の距離を拡げるので、その側面13に金属膜70を形成しやすくなる。そのため、ダイシングテープ200から半導体チップ10を取り上げる前の状態で、金属膜70の形成が行え、大量生産に適したものとなっている。
(第2実施形態)
図4は、本発明の第2実施形態に係る半導体装置の製造方法を示す工程図である。ここで、図4において、(a)、(b)、(d)、(e)は各工程におけるワークの概略断面構成を示し、(c)は(b)中の丸で囲まれたA部の拡大図である。本実施形態は、上記図1に示される半導体装置1の製造方法として、上記図3とは相違する製造方法を提供するものであり、ここでは、その相違点を中心に述べることとする。
上記図3では、半導体ウェハ100を個片化して半導体チップ10を形成した後に、バンプ40を取り付け、このバンプ40介した配線基板20への接続を行ったが、本実施形態では、半導体ウェハ100の状態で予めバンプ40を取り付けておくものである。
まず、図4(a)に示されるように、半導体チップ10となる構造体が複数個形成されたウェハであって、半導体チップ10の表面11側となる面が表面、半導体チップ10の裏面12側となる面が裏面とされた半導体ウェハ100を用意し、半導体ウェハ100の表面にバンプ40を形成する(バンプ形成工程)。このバンプ40は、はんだ、めっきやスタッドバンプなどの一般的な方法により形成できる。
その後、図4(b)に示されるように、一面側に紫外線照射により接着強度が低下する接着剤よりなる接着剤層202が設けられたダイシングテープ200を用意する。このような接着剤層202は公知のものであり、たとえば紫外線硬化型のポリイミドやポリアクリルなどよりなる。そして、バンプ40を接着剤層20に埋めるように、接着剤層202に半導体ウェハ100の表面を貼り付ける(貼り付け工程)。
このとき、バンプ40が接着剤層202に埋まるようにするため、通常よりも厚い接着剤層202とする。具体的にはバンプ40の高さ以上であり、たとえば50〜200μm程度である。
また、図4(c)に示されるように、この貼り付け工程の前に、半導体ウェハ100の表面のうちバンプ40の形成部以外の部位に、接着剤層202との接着性を確保するための樹脂膜102を設ける樹脂膜形成工程を行っておく。この樹脂膜102は、ポリイミド系樹脂であるPIQ(登録商標)膜よりなり、一般的な樹脂膜の成膜方法により形成される。
次に、半導体ウェハ100の裏面側から半導体ウェハ100を前記構造体の単位毎に切断し、半導体チップ10を形成する(ダイシング工程)。図4の例では、上記図3の製造方法に示した第1のダイシング工程および第2のダイシング工程を行い、側面13に段差14が形成された半導体チップ10を形成する。
次に、半導体チップ10の側面13に金属膜70を形成する金属膜形成工程を行う。ここでは、上記図3の製造方法と同様にして、半導体チップ10の側面13および裏面12に金属膜70を形成する。
次に、図4(d)に示されるように、ダイシングテープ200の他面側から接着剤層202に紫外線を照射して、接着剤層202とダイシングテープ200の基材201との接着強度を低下する(紫外線照射工程)。
次に、図4(e)に示されるように、吸着コレットKなどを用いて、半導体チップ10を接着剤層202とともにダイシングテープ200から取り上げて、バンプ40が接着剤層202で封止された状態の半導体チップ10を形成する(チップ取り上げ工程)。
このとき、テープ200の基材201と接着剤層202との接着強度よりも樹脂膜102と接着剤層202との接着強度の方が強いので、接着剤層202ごとピックアップすることができる。
そして、これら各工程の後、半導体チップ10のヒートシンク30の貫通穴31への挿入およびはんだ80を介した接続を行うとともに、バンプ40およびこれを封止する接着剤層202を介して半導体チップ10を配線基板20に搭載する。このとき、接着剤層202は、上記図1中のアンダーフィル50となる。こうして、本製造方法によっても、上記図1に示されるのと同様の半導体装置ができあがる。
つまり、本製造方法によれば、上記図1に示される半導体装置1を、ウェハレベルで製造することができ、量産に適応した製造方法を提供することができる。また、本製造方法によれば、半導体チップ10と配線基板20との間に介在する接着剤層202が、いわゆるアンダーフィルの機能を発揮することが期待される。
なお、本実施形態の製造方法では、ヒートシンク30の貫通穴31が上記段差32を持たないストレートな穴の場合でも適用が可能である。この場合、ダイシング工程は1回でよいことは明らかである。
そして、このストレートな穴の場合、上記同様にして、半導体チップ10の裏面12および側面13に金属膜70を形成すればよいが、マスクを用いた成膜により半導体チップ10の側面13のみに選択的に金属膜70を形成してもよい。さらに、この場合にも、必要に応じて上記エキスパンド工程を行えば、隣り合う半導体チップ10の側面13間の距離が拡がるから、当該側面13への金属膜70の成膜が行いやすくなる。
(第3実施形態)
図5は、本発明の第2実施形態に係る半導体装置の製造方法を示す工程図であり、図6は、図5に続く製造方法を示す工程図である。ここで、図5において、(a)、(c)、(e)は各工程におけるワークの概略断面構成を示し、(b)は(a)中の矢印B方向から見た概略平面図、(d)は(c)中の矢印C方向から見た概略平面図である。また、図6(a)〜(c)は各工程におけるワークの概略断面構成を示している。
本実施形態も、上記図1に示される半導体装置1の製造方法として、上記図3とは相違する製造方法を提供するものであり、ここでは、その相違点を中心に述べることとする。本実施形態の製造方法では、主として、半導体チップ10のヒートシンク30の貫通穴31への挿入およびはんだ80を介した接続工程について述べる。
つまり、本製造方法は、側面13に段差14を有するとともに側面13に金属膜70が形成された半導体チップ10(図5(e)参照)と、貫通穴31の側面に段差32を有するヒートシンク30(図5(a)、(b)参照)とを用意し、ヒートシンク30の貫通穴31に半導体チップ10を挿入し、はんだ80を介した接続を行うはんだ付け工程を備える。ここで、このような半導体チップ10は、上記図3に示した製造方法において、半導体チップ10の裏面12をマスキングして金属膜70の成膜を行う方法で作ればよい。
そして、このはんだ付け工程では、図5(a)に示されるように、ヒートシンク30を、その他面側をはんだ付け用の治具300の一面に対向させた状態で治具300の一面上に搭載する。
ここで、治具300として、その一面に、はんだ80のリフロー時に当該リフローされたはんだ80内の空気を抜くための空気抜き用の溝301が設けられたものを用いる。この溝301によって、ヒートシンク30の他面を治具300の一面に接触させたときに、当該溝301の部分では隙間が生じるようになっている。そのため、リフローされたはんだ80内の空気は、この溝301を介して外部に排出されるようになっている。
次に、図5(c)、(d)に示されるように、貫通穴31の側面の段差32にはんだ80を配置する。ここでは、はんだ80は、リング状のはんだ箔である。このはんだ80の幅は、段差32の平坦部よりも若干細くし、その厚さは半導体チップ10とヒートシンク30のギャップが埋まる程度の値(たとえばチップ厚が0.4mmの場合、0.5〜2mm程度)とする。なお、当該段差32に配置するはんだ80は、リング状でなくてもよく、不連続的に配置するものであってもよい。
次に、図5(e)に示されるように、上記の用意された半導体チップ10を貫通穴31に挿入し、はんだ80を介して貫通穴31の側面の段差32と半導体チップ10の側面13の段差14とを合致させる。
次に、図6(a)に示されるように、この状態で両段差14、32がはんだ80を介して押し付けられるように半導体チップ10に荷重を印加する。この荷重の印加は、たとえば重り400を半導体チップ10の裏面12側に載せることで行う。
そして、この荷重の印加状態で、図6(b)に示されるように、はんだ80をリフローさせることにより、両段差14、32の間からはんだ80をはみださせて、半導体チップ10の側面13と貫通穴31の側面との間に行き渡らせるようにする。このリフローは、たとえば水素炉などの還元雰囲気で行う。
その後、必要に応じて洗浄を行うことにより、図6(c)に示されるように、半導体チップ10の側面13とヒートシンク30の貫通穴31の側面とが、はんだ付けされたものができあがる。以上が、本製造方法のはんだ付け工程であり、その後、半導体チップ10にバンプ40を設け、このバンプ40を介した配線基板20への搭載および接続、アンダーフィル50の充填を行うことで、上記図1と同様の半導体装置ができあがる。
このように、本製造方法によれば、上記図1に示した半導体装置のような段差14、32を有する半導体装置における半導体チップ10とヒートシンク30とのはんだ付けを適切に行える。また、ヒートシンク30の貫通穴31の段差32にはんだ80を置くことで、容易にはんだ80の配置が行える。
図7は本実施形態の製造方法の他の例を示す概略断面図である。この他の例では、上記図4の製造方法を用いて、側面13に段差14および金属膜70を有する半導体チップ10に予めバンプ40を取り付けた後、この半導体チップ10を、本製造方法のはんだ付け工程に供してヒートシンク30とのはんだ付けを行うものである。
この場合、図7に示されるように、重り400としては、バンプ40が潰れないように、そのバンプ40の高さ分だけ凹んだ凹部401を設けたものを用いればよい。そして、この凹部401にて半導体チップ10の裏面12側に荷重を印加すればよい。また、この場合、はんだ付け完了後の半導体チップ10およびヒートシンク30を、そのまま配線基板20へ搭載すればよい。
なお、一部上述したが、本実施形態および上記各実施形態の製造方法は、適宜組み合わせて実行することが可能であることは明らかである。
(第4実施形態)
図8は、本発明の第4実施形態に係る半導体装置の概略断面構成を示す図である。本実施形態の半導体装置は、上記図1に示される半導体装置を一部変形したものであり、上記図1との相違点を中心に述べることとする。
図8に示されるように、本半導体装置においては、半導体チップ10の周囲に位置するヒートシンク30の一面と配線基板20の一面とが、半導体チップ10と同様にバンプ40により接続されている。それによれば、ヒートシンク30からバンプ40を介して配線基板20へ放熱できるから、さらなる放熱性の向上が図れる。
ここで、図8に示されるように、配線基板20は、その内部に内層配線21を有するとともに、Cuのめっきやペーストなどにより形成されたサーマルビア22を有するものが望ましい。この場合、サーマルビア22を、ヒートシンク30からバンプ40を介して接続されている部分の直下に設け、バンプ40に接続すれば、さらに放熱性が向上する。
図9は、本実施形態の他の例としての半導体装置の概略断面構成を示す図である。この例に示されるように、図8の構成において、さらに、ヒートシンク30と配線基板20との間も、アンダーフィル50で充填してもよい。
(第5実施形態)
図10は、本発明の第5実施形態に係る半導体装置の概略断面構成を示す図である。本実施形態の半導体装置は、上記図1に示される半導体装置を一部変形したものであり、上記図1との相違点を中心に述べることとする。
図10に示されるように、本半導体装置では、半導体チップ10の周囲に位置するヒートシンク30の一面を、配線基板20の一面側へ突出させて配線基板20の一面に接触させたものである。ここでは、はんだ80を介して接触を行っている。
このようにすれば、ヒートシンク30の突出部分を介して配線基板20へ放熱できるから、さらなる放熱性の向上が図れる。また、上記図8や図9の半導体装置に比べて、ヒートシンク30にバンプ40が不要になるので、その分の熱抵抗が小さくなるのと低コストとなるメリットがある。また、この場合、上記図7に示した製造方法において、重り400に凹部401を設けなくても済む。
図11は、本実施形態の他の例としての半導体装置の概略断面構成を示す図である。このように、ヒートシンク30の突出部分と配線基板20とのはんだ付け時において、エアー抜きをするために、ヒートシンクの一面の一部に突き出し加工を行って、その部分のみ突出させ配線基板20と接続してもよい。
(第6実施形態)
図12は、本発明の第6実施形態に係る半導体装置の概略断面構成を示す図である。本実施形態の半導体装置は、上記図1の構成においてヒートシンク30の貫通穴31の形状を変形したところが相違するものである。
図12に示されるように、本半導体装置では、貫通穴31は、貫通穴31におけるヒートシンク30の他面側の穴幅の方が一面側の穴幅よりも小さくなるように、その側面がテーパ面とされたものであり、半導体チップ10は、貫通穴31の側面のテーパ形状に対応して、ヒートシンク30の他面側の幅がヒートシンク30の一面側の幅よりも小さくなるように、その側面13がテーパ面とされたものとなっている。
このような半導体チップ10およびヒートシンク30の各テーパ面は、断面テーパ状のダイシングブレードやアルカリエッチングによるテーパエッチングや、切削加工、プレス加工などにより容易に形成される。
そして、本実施形態によれば、上記段差14、32の構成と同様、半導体チップ10とヒートシンク30との接触面積の増加が図れ、放熱性の向上やはんだ接合強度の向上が期待できる。
(第7実施形態)
図13は、本発明の第7実施形態に係る半導体装置の概略断面構成を示す図である。本実施形態の半導体装置のように、ヒートシンク30の貫通穴31は、その側面がストレートのものであってもよい。
図14は、図13の半導体装置の製造方法を示す工程図である。まず、図14(a)に示されるように、ヒートシンク30を治具300にセットし、続いて図14(b)に示されるように、ヒートシンク30の貫通穴31に半導体チップ10をセットする。
その後、図14(c)に示されるように、箔状のはんだ80を、半導体チップ10の側面13と貫通穴31の側面とのギャップに挿入する。その時、当該両者のギャップが埋まるように、ヒートシンク10の他面上に、はんだ80を0.2〜1mm程度余らせておく。その後は、はんだ80のリフローを行って、はんだ付けを行う。
本実施形態では、半導体チップ10の側面13は、貫通穴31の側面に対応してストレートであるので、通常のダイシング工程でよい。またヒートシンク30の形状加工も、段差32を形成する場合よりは簡略化できるので低コストとなる。
図15は、図13の半導体装置の製造方法の他の例を示す工程図である。まず、図15(a)に示されるように、貫通穴31を有するウェハ状態のヒートシンク30をポリアミド基材等よりなる耐熱性の高いテープ500に貼り付ける。また、図15(b)に示されるように、側面13に金属膜70を施した半導体チップ10を貫通穴31に挿入し、半導体チップ10の表面11をテープ500に貼り付ける。
そして、図15(c)に示されるように、ヒートシンク30の一面のうち貫通穴31以外の部位に上記テープ500と同様の耐熱性の高いテープ510を貼り付ける。そして、図15(d)に示されるように、このものをひっくり返して、溶融したはんだ80にディッピングし、毛細管現象によって、半導体チップ10とヒートシンク30とのギャップにはんだ80を吸いあげさせる。
その後、図15(e)に示されるように、両テープ500、510を除去する。そして、図15(f)に示されるように、ヒートシンク30を切断し個片化する。その後、配線基板20への搭載などを行えばよい。なお、本製造方法では、テープ500、510の除去の後にバンプ40を形成してから個片化してもよい。また、半導体チップ10の裏面12についたはんだ80は、後工程で外部の冷却部材との接続に用いることもできる。
10 半導体チップ
11 半導体チップの表面
12 半導体チップの裏面
13 半導体チップの側面
14 段差
20 配線基板
30 ヒートシンク
31 貫通穴
32 段差
40 バンプ
70 金属膜
80 はんだ
100 半導体ウェハ
200 ダイシングテープ
202 接着剤層
300 治具
301 溝

Claims (10)

  1. 板状をなし、一方の板面を表面(11)、他方の板面を裏面(12)とする半導体チップ(10)と、
    前記半導体チップ(10)を搭載する配線基板(20)と、
    前記半導体チップ(10)の放熱を行うヒートシンク(30)と、を備え、
    前記半導体チップ(10)は、前記配線基板(20)の一面に前記表面(11)を対向させた状態で前記配線基板(20)の一面上に搭載されており、
    前記半導体チップ(10)の表面(11)と前記配線基板(20)の一面との間には導電性のバンプ(40)が介在し、このバンプ(40)を介して前記半導体チップ(10)と前記配線基板(20)とが電気的に接続されている半導体装置において、
    前記ヒートシンク(30)は、その一面が前記配線基板(20)の一面に対向し、その他面が前記配線基板(20)とは反対側となるように、前記配線基板(20)の一面上に配置されており、
    前記ヒートシンク(30)には、その一面から他面に貫通する貫通穴(31)が設けられており、
    前記半導体チップ(10)の裏面(12)が前記貫通穴(31)における前記ヒートシンク(30)の他面側の開口部にて露出した状態となるように、前記貫通穴(31)に前記半導体チップ(10)が挿入されており、
    前記半導体チップ(10)における前記表面(11)と前記裏面(12)との間の側面(13)は、はんだ(80)を介して前記貫通穴(31)の側面に接続されており、
    前記半導体チップ(10)の側面(13)には、前記はんだ(80)との接合性を確保するための金属膜(70)が当該側面(13)を被覆するように設けられており、当該側面(13)では、この金属膜(70)を介して前記はんだ(80)による接続が行われていることを特徴とする半導体装置。
  2. 前記貫通穴(31)は、その側面に段差(32)を有し、この段差(32)を介して当該貫通穴(31)における前記ヒートシンク(30)の他面側の穴幅の方が一面側の穴幅よりも小さくなっている段付き穴形状とされており、
    前記半導体チップ(10)は、前記貫通穴(31)の段付き穴形状に対応して、前記ヒートシンク(30)の他面側の幅が前記ヒートシンク(30)の一面側の幅よりも小さくなるように、前記半導体チップ(10)の側面(13)に前記段差(14)が設けられたものであり、
    前記貫通穴(31)の側面の段差(32)と前記半導体チップ(10)の側面(13)の段差(14)とが前記はんだ(80)を介して合致した状態で、前記半導体チップ(10)は前記貫通穴(31)に挿入されていることを特徴とする請求項1に記載の半導体装置。
  3. 前記貫通穴(31)は、当該貫通穴(31)における前記ヒートシンク(30)の他面側の穴幅の方が一面側の穴幅よりも小さくなるように、その側面がテーパ面とされたものであり、
    前記半導体チップ(10)は、前記貫通穴(31)の側面のテーパ形状に対応して、前記ヒートシンク(30)の他面側の幅が前記ヒートシンク(30)の一面側の幅よりも小さくなるように、前記半導体チップ(10)の側面(13)がテーパ面とされたものであることを特徴とする請求項1に記載の半導体装置。
  4. 前記半導体チップ(10)の裏面(12)にも、前記金属膜(70)が当該裏面(12)を被覆するように設けられていることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。
  5. 前記半導体チップ(10)の裏面(12)と前記ヒートシンク(30)の他面とが同一平面上に位置することを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置。
  6. 前記半導体チップ(10)の周囲に位置する前記ヒートシンク(30)の一面と前記配線基板(20)の一面とは、前記半導体チップ(10)と同様に前記バンプ(40)により接続されていることを特徴とする請求項1ないし5のいずれか1つに記載の半導体装置。
  7. 前記半導体チップ(10)の周囲に位置する前記ヒートシンク(30)の一面を、前記配線基板(20)の一面側へ突出させて前記配線基板(20)の一面に接触させたことを特徴とする請求項1ないし5のいずれか1つに記載の半導体装置。
  8. 板状をなし一方の板面を表面(11)、他方の板面を裏面(12)とする半導体チップ(10)と、
    前記半導体チップ(10)を搭載する配線基板(20)と、
    前記半導体チップ(10)の放熱を行うヒートシンク(30)と、を備え、
    前記半導体チップ(10)は、前記配線基板(20)の一面に前記表面(11)を対向させた状態で前記配線基板(20)の一面上に搭載されており、
    前記半導体チップ(10)の表面(11)と前記配線基板(20)の一面との間には導電性のバンプ(40)が介在し、このバンプ(40)を介して前記半導体チップ(10)と前記配線基板(20)とが電気的に接続されている半導体装置において、
    前記ヒートシンク(30)は、その一面が前記配線基板(20)の一面に対向し、その他面が前記配線基板(20)とは反対側となるように、前記配線基板(20)の一面上に配置されており、
    前記ヒートシンク(30)には、その一面から他面に貫通する貫通穴(31)が設けられており、
    前記貫通穴(31)には、前記裏面(12)が当該貫通穴(31)における前記ヒートシンク(30)の他面側の開口部にて露出するように、前記半導体チップ(10)が挿入されており、
    前記半導体チップ(10)における前記表面(11)と前記裏面(12)との間の側面(13)は、はんだ(80)を介して前記貫通穴(31)の側面に接続されており、
    前記半導体チップ(10)の前記側面(13)および前記裏面(12)には、前記はんだ(80)との接合性を確保するための金属膜(70)が当該側面(13)を被覆するように設けられており、当該側面(13)では、この金属膜(70)を介して前記はんだ(80)による接続が行われており、
    前記貫通穴(31)は、その側面に段差(32)を有し、当該貫通穴(31)における前記ヒートシンク(30)の他面側の穴幅の方が一面側の穴幅よりも小さくなっている段付き穴形状とされており、
    前記半導体チップ(10)は、前記貫通穴(31)の段付き穴形状に対応して、前記ヒートシンク(30)の他面側の幅が前記ヒートシンク(30)の一面側の幅よりも小さくなるように、前記半導体チップ(10)の側面(13)に段差(14)が設けられたものであり、
    前記貫通穴(31)の側面の段差(32)と前記半導体チップ(10)の側面(13)の段差(32)とが前記はんだ(80)を介して合致した状態で、前記半導体チップ(10)は前記貫通穴(31)に挿入されている半導体装置の製造方法であって、
    前記半導体チップ(10)となる構造体が複数個形成されたウェハであって、前記半導体チップ(10)の表面(11)側となる面が表面、前記半導体チップ(10)の裏面(12)側となる面が裏面とされた半導体ウェハ(100)を用意し、
    前記半導体ウェハ(100)の表面をダイシングテープ(200)の一面に貼り付ける貼り付け工程と、
    次に、前記半導体ウェハ(100)の裏面側から前記半導体ウェハ(100)を前記構造体の単位毎に、前記半導体ウェハ(100)の厚さ方向の途中まで切断する第1のダイシング工程と、
    次に、前記第1のダイシング工程によって切断された前記半導体ウェハ(100)の切断部(101)を、当該第1のダイシング工程の切断幅よりも狭い切断幅にて、前記半導体ウェハ(100)の表面に至るまで半導体ウェハ(100)を切断することにより、前記側面(13)に前記段差(14)が形成された前記半導体チップ(10)を形成する第2のダイシング工程と、
    次に、前記ダイシングテープ(200)を引き延ばすことで、前記ダイシングテープ(200)に貼りついて隣り合っている前記半導体チップ(10)の前記側面(13)間の距離を拡げるエキスパンド工程と、
    続いて、前記半導体チップ(10)の前記側面(13)および前記裏面(12)に前記金属膜(70)を形成する金属膜形成工程と、を備え、
    前記各工程の後、前記半導体チップ(10)を前記ダイシングテープ(200)から取り上げ、前記半導体チップ(10)の前記ヒートシンク(30)の前記貫通穴(31)への挿入および前記はんだ(80)を介した接続、前記半導体チップ(10)の前記バンプ(40)を介した前記配線基板(20)への接続を行うことを特徴とする半導体装置の製造方法。
  9. 板状をなし一方の板面を表面(11)、他方の板面を裏面(12)とする半導体チップ(10)と、
    前記半導体チップ(10)を搭載する配線基板(20)と、
    前記半導体チップ(10)の放熱を行うヒートシンク(30)と、を備え、
    前記半導体チップ(10)は、前記配線基板(20)の一面に前記表面(11)を対向させた状態で前記配線基板(20)の一面上に搭載されており、
    前記半導体チップ(10)の表面(12)と前記配線基板(20)の一面との間には導電性のバンプ(40)が介在し、このバンプ(40)を介して前記半導体チップ(10)と前記配線基板(20)とが電気的に接続されている半導体装置において、
    前記ヒートシンク(30)は、その一面が前記配線基板(20)の一面に対向し、その他面が前記配線基板(20)とは反対側となるように、前記配線基板(20)の一面上に配置されており、
    前記ヒートシンク(30)には、その一面から他面に貫通する貫通穴(31)が設けられており、
    前記貫通穴(31)には、前記裏面(12)が当該貫通穴(31)における前記ヒートシンク(30)の他面側の開口部にて露出するように、前記半導体チップ(10)が挿入されており、
    前記半導体チップ(10)における前記表面(11)と前記裏面(12)との間の側面(13)は、はんだ(80)を介して前記貫通穴(31)の側面に接続されており、
    前記半導体チップ(10)の側面(13)には、前記はんだ(80)との接合性を確保するための金属膜(70)が当該側面(13)を被覆するように設けられており、当該側面(13)では、この金属膜(70)を介して前記はんだ(80)による接続が行われている半導体装置の製造方法であって、
    前記半導体チップ(10)となる構造体が複数個形成されたウェハであって、前記半導体チップ(10)の表面(11)側となる面が表面、前記半導体チップ(10)の裏面(12)側となる面が裏面とされた半導体ウェハ(100)を用意し、
    前記半導体ウェハ(100)の表面に前記バンプ(40)を形成するバンプ形成工程と、
    その後、一面側に紫外線照射により接着強度が低下する接着剤よりなる接着剤層(202)が設けられたダイシングテープ(200)を用意し、前記バンプ(40)を前記接着剤層(202)に埋めるように、前記接着剤層(202)に前記半導体ウェハ(100)の表面を貼り付ける貼り付け工程と、
    次に、前記半導体ウェハ(100)の裏面側から前記半導体ウェハ(100)を前記構造体の単位毎に切断し、前記半導体チップ(10)を形成するダイシング工程と、
    次に、前記半導体チップ(10)の前記側面(13)に前記金属膜(70)を形成する金属膜形成工程と、
    次に、前記接着剤層(202)に紫外線を照射して前記接着剤層(202)と前記ダイシングテープ(200)との接着強度を低下する紫外線照射工程と、
    次に、前記半導体チップ(10)を前記接着剤層(202)とともに前記ダイシングテープ(200)から取り上げて、前記バンプ(40)が前記接着剤層(202)で封止された状態の前記半導体チップ(10)を形成するチップ取り上げ工程と、を備え、
    さらに、前記貼り付け工程の前に、前記半導体ウェハ(100)の表面のうち前記バンプ(40)の形成部以外の部位に、前記接着剤層(202)との接着性を確保するための樹脂膜(102)を設ける樹脂膜形成工程を行い、
    前記各工程の後、前記半導体チップ(10)の前記ヒートシンク(30)の前記貫通穴(31)への挿入および前記はんだ(80)を介した接続を行うとともに、前記バンプ(40)およびこれを封止する前記接着剤層(202)を介して前記半導体チップ(10)を前記配線基板(20)に搭載することを特徴とする半導体装置の製造方法。
  10. 板状をなし一方の板面を表面(11)、他方の板面を裏面(12)とする半導体チップ(10)と、
    前記半導体チップ(10)を搭載する配線基板(20)と、
    前記半導体チップ(10)の放熱を行うヒートシンク(30)と、を備え、
    前記半導体チップ(10)は、前記配線基板(20)の一面に前記表面(11)を対向させた状態で前記配線基板(20)の一面上に搭載されており、
    前記半導体チップ(10)の表面(11)と前記配線基板(20)の一面との間には導電性のバンプ(40)が介在し、このバンプ(40)を介して前記半導体チップ(10)と前記配線基板(20)とが電気的に接続されている半導体装置において、
    前記ヒートシンク(30)は、その一面が前記配線基板(20)の一面に対向し、その他面が前記配線基板(20)とは反対側となるように、前記配線基板(20)の一面上に配置されており、
    前記ヒートシンク(30)には、その一面から他面に貫通する貫通穴(31)が設けられており、
    前記貫通穴(31)には、前記裏面(12)が当該貫通穴(31)における前記ヒートシンク(30)の他面側の開口部にて露出するように、前記半導体チップ(10)が挿入されており、
    前記半導体チップ(10)における前記表面(11)と前記裏面(12)との間の側面(13)は、はんだ(80)を介して前記貫通穴(31)の側面に接続されており、
    前記半導体チップ(10)の前記側面(13)には、前記はんだ(80)との接合性を確保するための金属膜(70)が当該側面(13)を被覆するように設けられており、当該側面(13)では、この金属膜(70)を介して前記はんだ(80)による接続が行われており、
    前記貫通穴(31)は、その側面に段差(32)を有し、当該貫通穴(31)における前記ヒートシンク(30)の他面側の穴幅の方が一面側の穴幅よりも小さくなっている段付き穴形状とされており、
    前記半導体チップ(10)は、前記貫通穴(31)の段付き穴形状に対応して、前記ヒートシンク(30)の他面側の幅が前記ヒートシンク(30)の一面側の幅よりも小さくなるように、前記半導体チップ(10)の側面(13)に段差(14)が設けられたものであり、
    前記貫通穴(31)の側面の段差(32)と前記半導体チップ(10)の側面(13)の段差(14)とが前記はんだ(80)を介して合致した状態で、前記半導体チップ(10)は前記貫通穴(31)に挿入されている半導体装置の製造方法であって、
    その側面(13)に前記段差(14)を有するとともに当該側面(13)に前記金属膜(70)が形成された前記半導体チップ(10)と、前記貫通穴(31)の側面に前記段差(32)を有する前記ヒートシンク(30)とを用意し、前記ヒートシンク(30)の前記貫通穴(31)に前記半導体チップ(10)を挿入し、前記はんだ(80)を介した接続を行うはんだ付け工程を備え、
    前記はんだ付け工程では、前記ヒートシンク(30)を、その他面側をはんだ付け用の治具(300)の一面に対向させた状態で前記治具(300)の一面上に搭載し、前記貫通穴(31)の側面の段差(32)に前記はんだ(80)を配置した後、
    前記半導体チップ(10)を前記貫通穴(31)に挿入し、前記はんだ(80)を介して前記貫通穴(31)の側面の段差(32)と前記半導体チップ(10)の側面(13)の段差(14)とを合致させ、
    次に、この状態で前記両段差(14、32)が前記はんだ(80)を介して押し付けられるように前記半導体チップ(10)に荷重を印加した状態で、前記はんだ(80)をリフローさせることにより、前記両段差(14、32)の間から前記はんだ(80)をはみださせて、前記半導体チップ(10)の側面(13)と前記貫通穴(31)の側面との間に行き渡らせるようにするものであり、
    さらに、前記治具(300)として、その一面には前記はんだ(80)のリフロー時にリフローされた前記はんだ(80)内の空気を抜くための空気抜き用の溝(301)が設けられたものを用いるものであり、
    前記はんだ付け工程の後、前記半導体チップ(10)の前記バンプ(40)を介した前記配線基板(20)への搭載および接続を行うことを特徴とする半導体装置の製造方法。
JP2010018470A 2010-01-29 2010-01-29 半導体装置およびその製造方法 Expired - Fee Related JP5381753B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010018470A JP5381753B2 (ja) 2010-01-29 2010-01-29 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010018470A JP5381753B2 (ja) 2010-01-29 2010-01-29 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2011159701A true JP2011159701A (ja) 2011-08-18
JP5381753B2 JP5381753B2 (ja) 2014-01-08

Family

ID=44591430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010018470A Expired - Fee Related JP5381753B2 (ja) 2010-01-29 2010-01-29 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP5381753B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9653373B2 (en) 2015-04-09 2017-05-16 Samsung Electronics Co., Ltd. Semiconductor package including heat spreader and method for manufacturing the same
KR20170133886A (ko) * 2016-05-27 2017-12-06 전자부품연구원 반도체 패키지 및 그 제조방법
US20180061733A1 (en) * 2015-06-05 2018-03-01 International Business Machines Corporation Chip module with stiffening frame and orthogonal heat spreader
KR20180023529A (ko) * 2016-08-26 2018-03-07 전자부품연구원 반도체 패키지의 제조방법
KR20190007980A (ko) * 2017-07-14 2019-01-23 전자부품연구원 고방열 팬아웃 패키지 및 그 제조방법
CN109576676A (zh) * 2018-12-25 2019-04-05 西安立芯光电科技有限公司 一种用于半导体激光器侧腔面镀膜的夹具
DE102013109542B4 (de) 2012-09-04 2019-06-13 Infineon Technologies Ag Chipbaugruppe und Verfahren zur Herstellung einer Chipbaugruppe
KR20190074724A (ko) * 2017-12-20 2019-06-28 전자부품연구원 반도체 패키지 및 그 제조방법
CN113327899A (zh) * 2021-04-22 2021-08-31 成都芯源系统有限公司 倒装芯片封装单元及封装方法
JP7528557B2 (ja) 2020-06-19 2024-08-06 日本電気株式会社 量子デバイス及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677362A (ja) * 1992-08-27 1994-03-18 Hitachi Ltd 電子回路装置
JP2000156436A (ja) * 1998-06-22 2000-06-06 Motorola Inc 半導体素子および半導体チップのパッケ―ジ方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677362A (ja) * 1992-08-27 1994-03-18 Hitachi Ltd 電子回路装置
JP2000156436A (ja) * 1998-06-22 2000-06-06 Motorola Inc 半導体素子および半導体チップのパッケ―ジ方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013109542B4 (de) 2012-09-04 2019-06-13 Infineon Technologies Ag Chipbaugruppe und Verfahren zur Herstellung einer Chipbaugruppe
US9653373B2 (en) 2015-04-09 2017-05-16 Samsung Electronics Co., Ltd. Semiconductor package including heat spreader and method for manufacturing the same
US20180061733A1 (en) * 2015-06-05 2018-03-01 International Business Machines Corporation Chip module with stiffening frame and orthogonal heat spreader
US10892170B2 (en) 2015-06-05 2021-01-12 International Business Machines Corporation Fabricating an integrated circuit chip module with stiffening frame and orthogonal heat spreader
US10566215B2 (en) * 2015-06-05 2020-02-18 International Business Machines Corporation Method of fabricating a chip module with stiffening frame and orthogonal heat spreader
KR20170133886A (ko) * 2016-05-27 2017-12-06 전자부품연구원 반도체 패키지 및 그 제조방법
KR101924258B1 (ko) * 2016-05-27 2019-02-22 전자부품연구원 반도체 패키지 및 그 제조방법
KR102003923B1 (ko) 2016-08-26 2019-07-26 전자부품연구원 반도체 패키지의 제조방법
KR20180023529A (ko) * 2016-08-26 2018-03-07 전자부품연구원 반도체 패키지의 제조방법
KR20190007980A (ko) * 2017-07-14 2019-01-23 전자부품연구원 고방열 팬아웃 패키지 및 그 제조방법
KR102038602B1 (ko) * 2017-07-14 2019-10-31 전자부품연구원 고방열 팬아웃 패키지 및 그 제조방법
KR102013884B1 (ko) * 2017-12-20 2019-08-23 전자부품연구원 반도체 패키지 및 그 제조방법
KR20190074724A (ko) * 2017-12-20 2019-06-28 전자부품연구원 반도체 패키지 및 그 제조방법
CN109576676A (zh) * 2018-12-25 2019-04-05 西安立芯光电科技有限公司 一种用于半导体激光器侧腔面镀膜的夹具
CN109576676B (zh) * 2018-12-25 2023-12-29 西安立芯光电科技有限公司 一种用于半导体激光器侧腔面镀膜的夹具
JP7528557B2 (ja) 2020-06-19 2024-08-06 日本電気株式会社 量子デバイス及びその製造方法
CN113327899A (zh) * 2021-04-22 2021-08-31 成都芯源系统有限公司 倒装芯片封装单元及封装方法

Also Published As

Publication number Publication date
JP5381753B2 (ja) 2014-01-08

Similar Documents

Publication Publication Date Title
JP5381753B2 (ja) 半導体装置およびその製造方法
JP5141076B2 (ja) 半導体装置
JP4708399B2 (ja) 電子装置の製造方法及び電子装置
US8531019B2 (en) Heat dissipation methods and structures for semiconductor device
JP2970491B2 (ja) 半導体パッケージ及びその製造方法
WO2015199030A1 (ja) 配線基板、半導体装置及び半導体装置の製造方法
WO2018173511A1 (ja) 半導体装置
US11742256B2 (en) Semiconductor device
JP4828261B2 (ja) 半導体装置及びその製造方法
EP1571706A1 (en) Electronic device
JP5025399B2 (ja) 配線基板及びその製造方法
US7573131B2 (en) Die-up integrated circuit package with grounded stiffener
JP4494249B2 (ja) 半導体装置
JP2006351950A (ja) 半導体装置及び半導体装置の製造方法
JP2020129637A (ja) 電子装置及び電子装置の製造方法
JP4010311B2 (ja) 半導体装置および半導体装置の製造方法
JP2008198916A (ja) 半導体装置及びその製造方法
JP3801188B2 (ja) 半導体装置および半導体装置の製造方法
JP2009152372A (ja) プリント基板、半導体装置、及びこれらの製造方法
JP2021027122A (ja) 半導体装置
TW202022836A (zh) 封裝載板及發光裝置
JP2012195546A (ja) 半導体装置と、その実装体及び製造方法
JP4881369B2 (ja) 半導体装置の製造方法
JPH11204565A (ja) 半導体装置
JP2002083890A (ja) 半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130916

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees