JP2011159701A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2011159701A JP2011159701A JP2010018470A JP2010018470A JP2011159701A JP 2011159701 A JP2011159701 A JP 2011159701A JP 2010018470 A JP2010018470 A JP 2010018470A JP 2010018470 A JP2010018470 A JP 2010018470A JP 2011159701 A JP2011159701 A JP 2011159701A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- hole
- heat sink
- solder
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【解決手段】ヒートシンク30には、配線基板20に対向する一面から他面に貫通する貫通穴31が設けられており、この貫通穴31に挿入された半導体チップ10の裏面12が貫通穴31におけるヒートシンク30の他面側の開口部にて露出しており、半導体チップ10の側面13は、はんだ80を介して貫通穴31の側面に接続されており、半導体チップ10の側面13には、はんだ80との接合性を確保するための金属膜70が当該側面13を被覆するように設けられており、当該側面13では、この金属膜70を介してはんだ80による接続が行われている。
【選択図】図1
Description
図1は、本発明の第1実施形態に係る半導体装置1の概略断面構成を示す図である。本実施形態の半導体装置1は、大きくは、半導体チップ10と、半導体チップ10を搭載する配線基板20と、半導体チップ10の放熱を行うヒートシンク30と、半導体チップ10と配線基板20との間に介在し両者10、20を電気的に接続するバンプ40とを備えて、構成されている。
ここで、半導体チップ10の表面には図示しないパッドが設けられており、バンプ40は、当該パッドに接続されている。このバンプ40は、はんだパンプでも良いし、Au等のスタッドバンプ、Auのめっきバンプ、Cuの柱状バンプでもよい。バンプ40の高さは、たとえば50〜200μm程度である。
図4は、本発明の第2実施形態に係る半導体装置の製造方法を示す工程図である。ここで、図4において、(a)、(b)、(d)、(e)は各工程におけるワークの概略断面構成を示し、(c)は(b)中の丸で囲まれたA部の拡大図である。本実施形態は、上記図1に示される半導体装置1の製造方法として、上記図3とは相違する製造方法を提供するものであり、ここでは、その相違点を中心に述べることとする。
図5は、本発明の第2実施形態に係る半導体装置の製造方法を示す工程図であり、図6は、図5に続く製造方法を示す工程図である。ここで、図5において、(a)、(c)、(e)は各工程におけるワークの概略断面構成を示し、(b)は(a)中の矢印B方向から見た概略平面図、(d)は(c)中の矢印C方向から見た概略平面図である。また、図6(a)〜(c)は各工程におけるワークの概略断面構成を示している。
図8は、本発明の第4実施形態に係る半導体装置の概略断面構成を示す図である。本実施形態の半導体装置は、上記図1に示される半導体装置を一部変形したものであり、上記図1との相違点を中心に述べることとする。
図10は、本発明の第5実施形態に係る半導体装置の概略断面構成を示す図である。本実施形態の半導体装置は、上記図1に示される半導体装置を一部変形したものであり、上記図1との相違点を中心に述べることとする。
図12は、本発明の第6実施形態に係る半導体装置の概略断面構成を示す図である。本実施形態の半導体装置は、上記図1の構成においてヒートシンク30の貫通穴31の形状を変形したところが相違するものである。
図13は、本発明の第7実施形態に係る半導体装置の概略断面構成を示す図である。本実施形態の半導体装置のように、ヒートシンク30の貫通穴31は、その側面がストレートのものであってもよい。
11 半導体チップの表面
12 半導体チップの裏面
13 半導体チップの側面
14 段差
20 配線基板
30 ヒートシンク
31 貫通穴
32 段差
40 バンプ
70 金属膜
80 はんだ
100 半導体ウェハ
200 ダイシングテープ
202 接着剤層
300 治具
301 溝
Claims (10)
- 板状をなし、一方の板面を表面(11)、他方の板面を裏面(12)とする半導体チップ(10)と、
前記半導体チップ(10)を搭載する配線基板(20)と、
前記半導体チップ(10)の放熱を行うヒートシンク(30)と、を備え、
前記半導体チップ(10)は、前記配線基板(20)の一面に前記表面(11)を対向させた状態で前記配線基板(20)の一面上に搭載されており、
前記半導体チップ(10)の表面(11)と前記配線基板(20)の一面との間には導電性のバンプ(40)が介在し、このバンプ(40)を介して前記半導体チップ(10)と前記配線基板(20)とが電気的に接続されている半導体装置において、
前記ヒートシンク(30)は、その一面が前記配線基板(20)の一面に対向し、その他面が前記配線基板(20)とは反対側となるように、前記配線基板(20)の一面上に配置されており、
前記ヒートシンク(30)には、その一面から他面に貫通する貫通穴(31)が設けられており、
前記半導体チップ(10)の裏面(12)が前記貫通穴(31)における前記ヒートシンク(30)の他面側の開口部にて露出した状態となるように、前記貫通穴(31)に前記半導体チップ(10)が挿入されており、
前記半導体チップ(10)における前記表面(11)と前記裏面(12)との間の側面(13)は、はんだ(80)を介して前記貫通穴(31)の側面に接続されており、
前記半導体チップ(10)の側面(13)には、前記はんだ(80)との接合性を確保するための金属膜(70)が当該側面(13)を被覆するように設けられており、当該側面(13)では、この金属膜(70)を介して前記はんだ(80)による接続が行われていることを特徴とする半導体装置。 - 前記貫通穴(31)は、その側面に段差(32)を有し、この段差(32)を介して当該貫通穴(31)における前記ヒートシンク(30)の他面側の穴幅の方が一面側の穴幅よりも小さくなっている段付き穴形状とされており、
前記半導体チップ(10)は、前記貫通穴(31)の段付き穴形状に対応して、前記ヒートシンク(30)の他面側の幅が前記ヒートシンク(30)の一面側の幅よりも小さくなるように、前記半導体チップ(10)の側面(13)に前記段差(14)が設けられたものであり、
前記貫通穴(31)の側面の段差(32)と前記半導体チップ(10)の側面(13)の段差(14)とが前記はんだ(80)を介して合致した状態で、前記半導体チップ(10)は前記貫通穴(31)に挿入されていることを特徴とする請求項1に記載の半導体装置。 - 前記貫通穴(31)は、当該貫通穴(31)における前記ヒートシンク(30)の他面側の穴幅の方が一面側の穴幅よりも小さくなるように、その側面がテーパ面とされたものであり、
前記半導体チップ(10)は、前記貫通穴(31)の側面のテーパ形状に対応して、前記ヒートシンク(30)の他面側の幅が前記ヒートシンク(30)の一面側の幅よりも小さくなるように、前記半導体チップ(10)の側面(13)がテーパ面とされたものであることを特徴とする請求項1に記載の半導体装置。 - 前記半導体チップ(10)の裏面(12)にも、前記金属膜(70)が当該裏面(12)を被覆するように設けられていることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。
- 前記半導体チップ(10)の裏面(12)と前記ヒートシンク(30)の他面とが同一平面上に位置することを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置。
- 前記半導体チップ(10)の周囲に位置する前記ヒートシンク(30)の一面と前記配線基板(20)の一面とは、前記半導体チップ(10)と同様に前記バンプ(40)により接続されていることを特徴とする請求項1ないし5のいずれか1つに記載の半導体装置。
- 前記半導体チップ(10)の周囲に位置する前記ヒートシンク(30)の一面を、前記配線基板(20)の一面側へ突出させて前記配線基板(20)の一面に接触させたことを特徴とする請求項1ないし5のいずれか1つに記載の半導体装置。
- 板状をなし一方の板面を表面(11)、他方の板面を裏面(12)とする半導体チップ(10)と、
前記半導体チップ(10)を搭載する配線基板(20)と、
前記半導体チップ(10)の放熱を行うヒートシンク(30)と、を備え、
前記半導体チップ(10)は、前記配線基板(20)の一面に前記表面(11)を対向させた状態で前記配線基板(20)の一面上に搭載されており、
前記半導体チップ(10)の表面(11)と前記配線基板(20)の一面との間には導電性のバンプ(40)が介在し、このバンプ(40)を介して前記半導体チップ(10)と前記配線基板(20)とが電気的に接続されている半導体装置において、
前記ヒートシンク(30)は、その一面が前記配線基板(20)の一面に対向し、その他面が前記配線基板(20)とは反対側となるように、前記配線基板(20)の一面上に配置されており、
前記ヒートシンク(30)には、その一面から他面に貫通する貫通穴(31)が設けられており、
前記貫通穴(31)には、前記裏面(12)が当該貫通穴(31)における前記ヒートシンク(30)の他面側の開口部にて露出するように、前記半導体チップ(10)が挿入されており、
前記半導体チップ(10)における前記表面(11)と前記裏面(12)との間の側面(13)は、はんだ(80)を介して前記貫通穴(31)の側面に接続されており、
前記半導体チップ(10)の前記側面(13)および前記裏面(12)には、前記はんだ(80)との接合性を確保するための金属膜(70)が当該側面(13)を被覆するように設けられており、当該側面(13)では、この金属膜(70)を介して前記はんだ(80)による接続が行われており、
前記貫通穴(31)は、その側面に段差(32)を有し、当該貫通穴(31)における前記ヒートシンク(30)の他面側の穴幅の方が一面側の穴幅よりも小さくなっている段付き穴形状とされており、
前記半導体チップ(10)は、前記貫通穴(31)の段付き穴形状に対応して、前記ヒートシンク(30)の他面側の幅が前記ヒートシンク(30)の一面側の幅よりも小さくなるように、前記半導体チップ(10)の側面(13)に段差(14)が設けられたものであり、
前記貫通穴(31)の側面の段差(32)と前記半導体チップ(10)の側面(13)の段差(32)とが前記はんだ(80)を介して合致した状態で、前記半導体チップ(10)は前記貫通穴(31)に挿入されている半導体装置の製造方法であって、
前記半導体チップ(10)となる構造体が複数個形成されたウェハであって、前記半導体チップ(10)の表面(11)側となる面が表面、前記半導体チップ(10)の裏面(12)側となる面が裏面とされた半導体ウェハ(100)を用意し、
前記半導体ウェハ(100)の表面をダイシングテープ(200)の一面に貼り付ける貼り付け工程と、
次に、前記半導体ウェハ(100)の裏面側から前記半導体ウェハ(100)を前記構造体の単位毎に、前記半導体ウェハ(100)の厚さ方向の途中まで切断する第1のダイシング工程と、
次に、前記第1のダイシング工程によって切断された前記半導体ウェハ(100)の切断部(101)を、当該第1のダイシング工程の切断幅よりも狭い切断幅にて、前記半導体ウェハ(100)の表面に至るまで半導体ウェハ(100)を切断することにより、前記側面(13)に前記段差(14)が形成された前記半導体チップ(10)を形成する第2のダイシング工程と、
次に、前記ダイシングテープ(200)を引き延ばすことで、前記ダイシングテープ(200)に貼りついて隣り合っている前記半導体チップ(10)の前記側面(13)間の距離を拡げるエキスパンド工程と、
続いて、前記半導体チップ(10)の前記側面(13)および前記裏面(12)に前記金属膜(70)を形成する金属膜形成工程と、を備え、
前記各工程の後、前記半導体チップ(10)を前記ダイシングテープ(200)から取り上げ、前記半導体チップ(10)の前記ヒートシンク(30)の前記貫通穴(31)への挿入および前記はんだ(80)を介した接続、前記半導体チップ(10)の前記バンプ(40)を介した前記配線基板(20)への接続を行うことを特徴とする半導体装置の製造方法。 - 板状をなし一方の板面を表面(11)、他方の板面を裏面(12)とする半導体チップ(10)と、
前記半導体チップ(10)を搭載する配線基板(20)と、
前記半導体チップ(10)の放熱を行うヒートシンク(30)と、を備え、
前記半導体チップ(10)は、前記配線基板(20)の一面に前記表面(11)を対向させた状態で前記配線基板(20)の一面上に搭載されており、
前記半導体チップ(10)の表面(12)と前記配線基板(20)の一面との間には導電性のバンプ(40)が介在し、このバンプ(40)を介して前記半導体チップ(10)と前記配線基板(20)とが電気的に接続されている半導体装置において、
前記ヒートシンク(30)は、その一面が前記配線基板(20)の一面に対向し、その他面が前記配線基板(20)とは反対側となるように、前記配線基板(20)の一面上に配置されており、
前記ヒートシンク(30)には、その一面から他面に貫通する貫通穴(31)が設けられており、
前記貫通穴(31)には、前記裏面(12)が当該貫通穴(31)における前記ヒートシンク(30)の他面側の開口部にて露出するように、前記半導体チップ(10)が挿入されており、
前記半導体チップ(10)における前記表面(11)と前記裏面(12)との間の側面(13)は、はんだ(80)を介して前記貫通穴(31)の側面に接続されており、
前記半導体チップ(10)の側面(13)には、前記はんだ(80)との接合性を確保するための金属膜(70)が当該側面(13)を被覆するように設けられており、当該側面(13)では、この金属膜(70)を介して前記はんだ(80)による接続が行われている半導体装置の製造方法であって、
前記半導体チップ(10)となる構造体が複数個形成されたウェハであって、前記半導体チップ(10)の表面(11)側となる面が表面、前記半導体チップ(10)の裏面(12)側となる面が裏面とされた半導体ウェハ(100)を用意し、
前記半導体ウェハ(100)の表面に前記バンプ(40)を形成するバンプ形成工程と、
その後、一面側に紫外線照射により接着強度が低下する接着剤よりなる接着剤層(202)が設けられたダイシングテープ(200)を用意し、前記バンプ(40)を前記接着剤層(202)に埋めるように、前記接着剤層(202)に前記半導体ウェハ(100)の表面を貼り付ける貼り付け工程と、
次に、前記半導体ウェハ(100)の裏面側から前記半導体ウェハ(100)を前記構造体の単位毎に切断し、前記半導体チップ(10)を形成するダイシング工程と、
次に、前記半導体チップ(10)の前記側面(13)に前記金属膜(70)を形成する金属膜形成工程と、
次に、前記接着剤層(202)に紫外線を照射して前記接着剤層(202)と前記ダイシングテープ(200)との接着強度を低下する紫外線照射工程と、
次に、前記半導体チップ(10)を前記接着剤層(202)とともに前記ダイシングテープ(200)から取り上げて、前記バンプ(40)が前記接着剤層(202)で封止された状態の前記半導体チップ(10)を形成するチップ取り上げ工程と、を備え、
さらに、前記貼り付け工程の前に、前記半導体ウェハ(100)の表面のうち前記バンプ(40)の形成部以外の部位に、前記接着剤層(202)との接着性を確保するための樹脂膜(102)を設ける樹脂膜形成工程を行い、
前記各工程の後、前記半導体チップ(10)の前記ヒートシンク(30)の前記貫通穴(31)への挿入および前記はんだ(80)を介した接続を行うとともに、前記バンプ(40)およびこれを封止する前記接着剤層(202)を介して前記半導体チップ(10)を前記配線基板(20)に搭載することを特徴とする半導体装置の製造方法。 - 板状をなし一方の板面を表面(11)、他方の板面を裏面(12)とする半導体チップ(10)と、
前記半導体チップ(10)を搭載する配線基板(20)と、
前記半導体チップ(10)の放熱を行うヒートシンク(30)と、を備え、
前記半導体チップ(10)は、前記配線基板(20)の一面に前記表面(11)を対向させた状態で前記配線基板(20)の一面上に搭載されており、
前記半導体チップ(10)の表面(11)と前記配線基板(20)の一面との間には導電性のバンプ(40)が介在し、このバンプ(40)を介して前記半導体チップ(10)と前記配線基板(20)とが電気的に接続されている半導体装置において、
前記ヒートシンク(30)は、その一面が前記配線基板(20)の一面に対向し、その他面が前記配線基板(20)とは反対側となるように、前記配線基板(20)の一面上に配置されており、
前記ヒートシンク(30)には、その一面から他面に貫通する貫通穴(31)が設けられており、
前記貫通穴(31)には、前記裏面(12)が当該貫通穴(31)における前記ヒートシンク(30)の他面側の開口部にて露出するように、前記半導体チップ(10)が挿入されており、
前記半導体チップ(10)における前記表面(11)と前記裏面(12)との間の側面(13)は、はんだ(80)を介して前記貫通穴(31)の側面に接続されており、
前記半導体チップ(10)の前記側面(13)には、前記はんだ(80)との接合性を確保するための金属膜(70)が当該側面(13)を被覆するように設けられており、当該側面(13)では、この金属膜(70)を介して前記はんだ(80)による接続が行われており、
前記貫通穴(31)は、その側面に段差(32)を有し、当該貫通穴(31)における前記ヒートシンク(30)の他面側の穴幅の方が一面側の穴幅よりも小さくなっている段付き穴形状とされており、
前記半導体チップ(10)は、前記貫通穴(31)の段付き穴形状に対応して、前記ヒートシンク(30)の他面側の幅が前記ヒートシンク(30)の一面側の幅よりも小さくなるように、前記半導体チップ(10)の側面(13)に段差(14)が設けられたものであり、
前記貫通穴(31)の側面の段差(32)と前記半導体チップ(10)の側面(13)の段差(14)とが前記はんだ(80)を介して合致した状態で、前記半導体チップ(10)は前記貫通穴(31)に挿入されている半導体装置の製造方法であって、
その側面(13)に前記段差(14)を有するとともに当該側面(13)に前記金属膜(70)が形成された前記半導体チップ(10)と、前記貫通穴(31)の側面に前記段差(32)を有する前記ヒートシンク(30)とを用意し、前記ヒートシンク(30)の前記貫通穴(31)に前記半導体チップ(10)を挿入し、前記はんだ(80)を介した接続を行うはんだ付け工程を備え、
前記はんだ付け工程では、前記ヒートシンク(30)を、その他面側をはんだ付け用の治具(300)の一面に対向させた状態で前記治具(300)の一面上に搭載し、前記貫通穴(31)の側面の段差(32)に前記はんだ(80)を配置した後、
前記半導体チップ(10)を前記貫通穴(31)に挿入し、前記はんだ(80)を介して前記貫通穴(31)の側面の段差(32)と前記半導体チップ(10)の側面(13)の段差(14)とを合致させ、
次に、この状態で前記両段差(14、32)が前記はんだ(80)を介して押し付けられるように前記半導体チップ(10)に荷重を印加した状態で、前記はんだ(80)をリフローさせることにより、前記両段差(14、32)の間から前記はんだ(80)をはみださせて、前記半導体チップ(10)の側面(13)と前記貫通穴(31)の側面との間に行き渡らせるようにするものであり、
さらに、前記治具(300)として、その一面には前記はんだ(80)のリフロー時にリフローされた前記はんだ(80)内の空気を抜くための空気抜き用の溝(301)が設けられたものを用いるものであり、
前記はんだ付け工程の後、前記半導体チップ(10)の前記バンプ(40)を介した前記配線基板(20)への搭載および接続を行うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010018470A JP5381753B2 (ja) | 2010-01-29 | 2010-01-29 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010018470A JP5381753B2 (ja) | 2010-01-29 | 2010-01-29 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011159701A true JP2011159701A (ja) | 2011-08-18 |
JP5381753B2 JP5381753B2 (ja) | 2014-01-08 |
Family
ID=44591430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010018470A Expired - Fee Related JP5381753B2 (ja) | 2010-01-29 | 2010-01-29 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5381753B2 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9653373B2 (en) | 2015-04-09 | 2017-05-16 | Samsung Electronics Co., Ltd. | Semiconductor package including heat spreader and method for manufacturing the same |
KR20170133886A (ko) * | 2016-05-27 | 2017-12-06 | 전자부품연구원 | 반도체 패키지 및 그 제조방법 |
US20180061733A1 (en) * | 2015-06-05 | 2018-03-01 | International Business Machines Corporation | Chip module with stiffening frame and orthogonal heat spreader |
KR20180023529A (ko) * | 2016-08-26 | 2018-03-07 | 전자부품연구원 | 반도체 패키지의 제조방법 |
KR20190007980A (ko) * | 2017-07-14 | 2019-01-23 | 전자부품연구원 | 고방열 팬아웃 패키지 및 그 제조방법 |
CN109576676A (zh) * | 2018-12-25 | 2019-04-05 | 西安立芯光电科技有限公司 | 一种用于半导体激光器侧腔面镀膜的夹具 |
DE102013109542B4 (de) | 2012-09-04 | 2019-06-13 | Infineon Technologies Ag | Chipbaugruppe und Verfahren zur Herstellung einer Chipbaugruppe |
KR20190074724A (ko) * | 2017-12-20 | 2019-06-28 | 전자부품연구원 | 반도체 패키지 및 그 제조방법 |
CN113327899A (zh) * | 2021-04-22 | 2021-08-31 | 成都芯源系统有限公司 | 倒装芯片封装单元及封装方法 |
JP7528557B2 (ja) | 2020-06-19 | 2024-08-06 | 日本電気株式会社 | 量子デバイス及びその製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0677362A (ja) * | 1992-08-27 | 1994-03-18 | Hitachi Ltd | 電子回路装置 |
JP2000156436A (ja) * | 1998-06-22 | 2000-06-06 | Motorola Inc | 半導体素子および半導体チップのパッケ―ジ方法 |
-
2010
- 2010-01-29 JP JP2010018470A patent/JP5381753B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0677362A (ja) * | 1992-08-27 | 1994-03-18 | Hitachi Ltd | 電子回路装置 |
JP2000156436A (ja) * | 1998-06-22 | 2000-06-06 | Motorola Inc | 半導体素子および半導体チップのパッケ―ジ方法 |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013109542B4 (de) | 2012-09-04 | 2019-06-13 | Infineon Technologies Ag | Chipbaugruppe und Verfahren zur Herstellung einer Chipbaugruppe |
US9653373B2 (en) | 2015-04-09 | 2017-05-16 | Samsung Electronics Co., Ltd. | Semiconductor package including heat spreader and method for manufacturing the same |
US20180061733A1 (en) * | 2015-06-05 | 2018-03-01 | International Business Machines Corporation | Chip module with stiffening frame and orthogonal heat spreader |
US10892170B2 (en) | 2015-06-05 | 2021-01-12 | International Business Machines Corporation | Fabricating an integrated circuit chip module with stiffening frame and orthogonal heat spreader |
US10566215B2 (en) * | 2015-06-05 | 2020-02-18 | International Business Machines Corporation | Method of fabricating a chip module with stiffening frame and orthogonal heat spreader |
KR20170133886A (ko) * | 2016-05-27 | 2017-12-06 | 전자부품연구원 | 반도체 패키지 및 그 제조방법 |
KR101924258B1 (ko) * | 2016-05-27 | 2019-02-22 | 전자부품연구원 | 반도체 패키지 및 그 제조방법 |
KR102003923B1 (ko) | 2016-08-26 | 2019-07-26 | 전자부품연구원 | 반도체 패키지의 제조방법 |
KR20180023529A (ko) * | 2016-08-26 | 2018-03-07 | 전자부품연구원 | 반도체 패키지의 제조방법 |
KR20190007980A (ko) * | 2017-07-14 | 2019-01-23 | 전자부품연구원 | 고방열 팬아웃 패키지 및 그 제조방법 |
KR102038602B1 (ko) * | 2017-07-14 | 2019-10-31 | 전자부품연구원 | 고방열 팬아웃 패키지 및 그 제조방법 |
KR102013884B1 (ko) * | 2017-12-20 | 2019-08-23 | 전자부품연구원 | 반도체 패키지 및 그 제조방법 |
KR20190074724A (ko) * | 2017-12-20 | 2019-06-28 | 전자부품연구원 | 반도체 패키지 및 그 제조방법 |
CN109576676A (zh) * | 2018-12-25 | 2019-04-05 | 西安立芯光电科技有限公司 | 一种用于半导体激光器侧腔面镀膜的夹具 |
CN109576676B (zh) * | 2018-12-25 | 2023-12-29 | 西安立芯光电科技有限公司 | 一种用于半导体激光器侧腔面镀膜的夹具 |
JP7528557B2 (ja) | 2020-06-19 | 2024-08-06 | 日本電気株式会社 | 量子デバイス及びその製造方法 |
CN113327899A (zh) * | 2021-04-22 | 2021-08-31 | 成都芯源系统有限公司 | 倒装芯片封装单元及封装方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5381753B2 (ja) | 2014-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5381753B2 (ja) | 半導体装置およびその製造方法 | |
JP5141076B2 (ja) | 半導体装置 | |
JP4708399B2 (ja) | 電子装置の製造方法及び電子装置 | |
US8531019B2 (en) | Heat dissipation methods and structures for semiconductor device | |
JP2970491B2 (ja) | 半導体パッケージ及びその製造方法 | |
WO2015199030A1 (ja) | 配線基板、半導体装置及び半導体装置の製造方法 | |
WO2018173511A1 (ja) | 半導体装置 | |
US11742256B2 (en) | Semiconductor device | |
JP4828261B2 (ja) | 半導体装置及びその製造方法 | |
EP1571706A1 (en) | Electronic device | |
JP5025399B2 (ja) | 配線基板及びその製造方法 | |
US7573131B2 (en) | Die-up integrated circuit package with grounded stiffener | |
JP4494249B2 (ja) | 半導体装置 | |
JP2006351950A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2020129637A (ja) | 電子装置及び電子装置の製造方法 | |
JP4010311B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2008198916A (ja) | 半導体装置及びその製造方法 | |
JP3801188B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2009152372A (ja) | プリント基板、半導体装置、及びこれらの製造方法 | |
JP2021027122A (ja) | 半導体装置 | |
TW202022836A (zh) | 封裝載板及發光裝置 | |
JP2012195546A (ja) | 半導体装置と、その実装体及び製造方法 | |
JP4881369B2 (ja) | 半導体装置の製造方法 | |
JPH11204565A (ja) | 半導体装置 | |
JP2002083890A (ja) | 半導体モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120702 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130326 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130517 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130916 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |