JP2017050464A - 配線基板積層体、その製造方法及び半導体装置の製造方法 - Google Patents

Abstract

【課題】配線基板の薄型化と半導体装置の製造の効率化を可能とする配線基板積層体、その製造方法及び半導体装置の製造方法を提供する。【解決手段】半導体チップを内蔵する半導体装置の製造に用いられる配線基板積層体は、ガラス支持体とガラス支持体上に形成された配線基板とを備え、配線基板とガラス支持体とは、剥離可能な接着層を介して接着されており、配線基板は、ガラス支持体上の接着層上に形成されている外部接続端子と、外部接続端子の上層に設けられる１層または多層の配線層と、外部接続端子と配線層との層間及び多層の配線層の層間に設けられる絶縁層と、外部接続端子と配線層との層間及び多層の配線層の層間を電気的に接続するためのビアホールと、最上層の配線層に設けられる絶縁膜と、絶縁膜の一部を除去して最上層の配線層の一部を露出させることによって形成され、半導体チップとの接続箇所となる接続端子とを含む。【選択図】図２

Description

本発明は、配線基板積層体、その製造方法及び半導体装置の製造方法に関する。

近年、半導体チップ及び外部接続部材を用いた半導体装置の小型化、薄型化、高機能化が進展しつつあり、電子機器及び自動車等の様々な分野に用いられている。それに伴い半導体パッケージ基板の薄型化が求められている。下記特許文献１には、半導体チップ上に再配線層及び外部接続端子を有する外部接続部材が直接形成される半導体装置の製造方法が記載されている。この製造方法では、再配線層及び外部接続端子を有する外部接続部材が半導体チップ領域内に形成される。当該製造方法によって設けられた半導体装置は、Ｆａｎ−ｉｎ型のＷＬＰ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ：ウエハレベルパッケージ）と呼ばれており、半導体装置の薄型化に有利である。

また、下記特許文献２には、支持基板に固定された半導体チップの周囲を覆う絶縁層を形成し、当該半導体チップ上及び当該絶縁層上に再配線層及び外部接続端子を有する外部接続部材が形成される半導体装置の製造方法が記載されている。この製造方法では、半導体チップの外縁より外側の周辺領域にも再配線層及び外部接続端子を有する外部接続部材が形成される。当該製造方法によって設けられた半導体装置は、Ｆａｎ−ｏｕｔ型のＷＬＰと呼ばれており、半導体装置の薄型化に有利であり、先のＦａｎ−ｉｎ型パッケージと比較すると外部接続端子の形成面積が広い為、多ピン化に有利となっている。

特許文献３には、半導体チップを搭載する外部接続端子であるパッケージ基板において、ガラス基材上に剥離可能な剥離層を形成した後に金属薄膜を形成し、金属薄膜上に多層配線基板を作成する方法が開示されている。

特許文献４には、半導体パッケージ基板の製造方法であり、コア層を持たないいわゆるコアレス基板の製造方法が記載されている。通常のＦＣ−ＢＧＡ（Ｆｒｉｐ−Ｃｈｉｐ Ｂａｌｌ Ｇｒｉｄ Ａｌｌａｙ）の製造方法では、０．２ｍｍ〜１．０ｍｍ厚のガラスエポキシ基板両面に配線回路が形成されたコア層にビルトアップ樹脂を両面ラミネートし、回路形成を繰り返して多層回路を形成して作成されるが、本文献によると、エッチング除去可能な基板上にビルトアップ樹脂を形成した後に基板を除去することによって、ビルトアップ樹脂のみからなるコアレス基板を作成することが開示されている。コア層を持たない分、半導体パッケージ基板の薄型化に貢献できる。

特開平１１−１１１８９６号公報 特開２０１１−１８７４７３号公報 特開２００７−２４２８８８号公報 特許第３６６４７２０号公報

上記特許文献１に記載される製造方法では、外部接続部材は半導体チップ領域内に形成されるため、外部接続端子の数及び位置が制限される。また、特許文献２に記載される製造方法では、個片化された半導体チップ上を支持基板上に再配列した後に、再配線層を形成する方法が開示されているが、本方法では、個片化再配列する際に高い位置精度が必要とされ制御が困難であること、さらにはチップ毎に位置あわせの上再配線層を形成する必要があるので製造効率が悪いという問題があった。さらに、特許文献１、２に記載される製造方法では、再配線層を直接チップ上に形成するので、再配線層形成工程で不良が発生すると、良品のチップであっても廃棄せざるを得ないために効率が悪いという問題があった。

上記特許文献３記載の多層配線基板の作成方法は、ガラス基材上に剥離層を介して形成された金属箔上に外部接続端子を形成し、さらに絶縁樹脂の積層と回路形成とを繰り返し多層回路を形成する方法である。したがって、基板最表層に形成された外部接続端子には電気検査のプローブと接触することは可能であるが、最初に形成された外部接続端子は金属箔及び剥離層を介してガラス基板と対向接着されているので、プローブを接触させることが本質的に不可能で本端子側からの電気検査は不可能である。さらに本外部接続端子は、同一の金属箔上に形成されているので全て導通していることとなり、完成した多層回路基板自体電気検査することが不可能であり品質保証上問題が生じる。さらには、ガラス片面に熱硬化性樹脂を順次積層していく為、硬化収縮による反りが不可避であるので半導体チップ実装の歩留まりが悪いという問題があった。

特許文献４の方法では、コア層を持たない為に薄型化は可能であるが、コアレス基板の主構成材料であるビルトアップ樹脂は、ポリイミド樹脂やエポキシ樹脂よりなる為、ガラス繊維により強化されたガラスエポキシ基板をコア層にもつ通常の半導体パッケージ基板と比較すると、剛性がなく、熱反りを生じやすく、線熱膨張係数が大きい。そのため、特にチップ実装時のハンドリングが困難であり、かつ、チップ実装収率が悪くなるという問題があった。特に多層回路が１〜３層と低層のコアレス基板である場合、総厚は数十μｍ〜２００μｍ程度となる為、チップを実装することが特に困難となっていた。

本発明は、配線基板の薄型化と半導体装置の製造の効率化を可能とする配線基板積層体、その製造方法及び半導体装置の製造方法を提供することを目的とする。

本発明は、半導体チップを内蔵する半導体装置の製造に用いられる配線基板積層体にかんするものである。本発明に係る配線基板積層体は、ガラス支持体とガラス支持体上に形成された配線基板とを備え、配線基板とガラス支持体とは、剥離可能な接着層を介して接着されており、配線基板は、ガラス支持体上の接着層上に形成されている外部接続端子と、外部接続端子の上層に設けられる１層または多層の配線層と、外部接続端子と配線層との層間及び多層の配線層の層間に設けられる絶縁層と、外部接続端子と配線層との層間及び多層の配線層の層間を電気的に接続するためのビアホールと、最上層の配線層に設けられる絶縁膜と、絶縁膜の一部を除去して最上層の配線層の一部を露出させることによって形成され、半導体チップとの接続箇所となるチップ接続端子とを含む。

接着層は、ガラス支持体上に設けられ、光照射により分解可能な樹脂を含む剥離層と、剥離層の上層に設けられる接着保護層とを有し、接着保護層は、剥離層と配線基板とを接着し、かつ、配線基板を照射光から保護しても良い。

配線基板の総厚が０．０１ｍｍ以上１ｍｍ以下であることが好ましい。

また、本発明に係る配線基板積層体の製造方法は、配線基板を製造する工程と、製造した配線基板を検査する工程と、ガラス支持体上に剥離可能な接着層を形成する工程と、検査により良品と判定された配線基板をガラス支持体上に貼り合わせる工程とを備える。

また、本発明に係る半導体装置の製造方法は、上記の配線基板積層体のチップ接続端子に、半導体チップを電気的に接続することによって、半導体チップを実装する工程と、実装された半導体チップを封止する封止樹脂を形成する工程と、支持体を介して接着層に光を照射することによって、封止樹脂と半導体チップと配線基板とを一体的にガラス支持体から分離させる工程と、配線基板上の接着保護層を剥離する工程と、露出した外部接続端子上に半田層を形成する工程とを少なくとも含む。

本発明によれば、配線基板の薄型化と半導体装置の製造の効率化を可能とする配線基板積層体、その製造方法及び半導体装置の製造方法を実現できる。

実施形態に係る配線基板積層体を用いて製造された半導体装置を説明する図 実施形態に係る配線基板積層体を説明する図 実施形態に係る配線基板積層体の製造方法の一例を説明する図 実施形態に係る半導体装置の製造方法の一例を説明する図 実施形態に係る半導体装置の製造方法の一例を説明する図

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、以下の説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。

図１は、本発明の実施形態に係る配線基板積層体を用いて製造された半導体装置を説明する図である。図１に示されるように、半導体装置１は、配線基板１０と、半導体チップ１１と、アンダーフィル１３と、封止樹脂１４と、複数の外部接続端子１５と、突起電極１６と、複数の半田ボール１８とを備えている。なお、配線基板１０の詳細については後述する。

半導体チップ１１は、例えば半導体基板表面に形成されるトランジスタ又はダイオード等を有する集積回路（ＩＣ又はＬＳＩ）であり、略直方体形状を有している。半導体チップ１１に用いられる半導体基板には、例えばシリコン基板（Ｓｉ基板）、窒化ガリウム基板（ＧａＮ基板）、又は炭化ケイ素基板（ＳｉＣ基板）等の無機物を主成分とした基板が用いられる。本実施形態では、半導体基板としてシリコン基板が用いられる。シリコン基板を用いて形成される半導体チップ１１の線膨張係数（ＣＴＥ：Ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ Ｔｈｅｒｍａｌ Ｅｘｐａｎｓｉｏｎ）は、約２〜４ｐｐｍ／℃（例えば３ｐｐｍ／℃）である。本実施形態における線膨張係数は、例えば２０℃〜２６０℃の温度範囲内における温度の上昇に対応して変化する長さとする。

半導体チップ１１の配線基板と対向する面の表面には、突起電極１６（バンプとも言う）が設けられている。半導体チップ１１は、この突起電極１６を介して配線基板１０の主面に形成される接続端子（図示せず）と電気的に接続している。突起電極１６は、例えばＡｕ、Ａｇ、Ｃｕ、Ａｌ等の金属もしくはこれらの合金、ＣｕにＡｕめっき等を施した金属複合体、又は、Ｓｎ、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ａｇ−Ｃｕ、Ｓｎ−ＢｉもしくはＡｕ系等のはんだによって形成される。突起電極１６は、半導体チップ１１の領域内全体に配置されていてもよいし、半導体チップ１１の周辺領域に配置されていてもよい。半導体チップ１１と配線基板１０とを互いに接続する方式としては、例えばワイヤボンディング方式又はフリップチップ方式が挙げられる。本実施形態では、実装面積の縮小化及び作業の効率化の観点から、フリップチップ方式によって半導体チップ１１及び配線基板１０が互いに接続されている。

アンダーフィル１３は、半導体チップ１１を配線基板１０上に固定及び封止するために用いられる接着剤である。アンダーフィル１３としては、例えば、エポキシ樹脂、ポリウレタン樹脂、シリコーン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の内の１種又はこれらの樹脂の２種類以上が混合された樹脂に、フィラーとしてシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等を加えた材料が用いられる。アンダーフィル１３は、液状であってもよいし、フィルム状であってもよい。

封止樹脂１４は、半導体チップ１１を覆って封止及び保護するために用いられる封止樹脂である。封止樹脂１４としては、例えば、エポキシ樹脂、ポリウレタン樹脂、シリコーン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の内の１種又はこれらの樹脂の２種類以上が混合された樹脂に、フィラーとしてシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等を加えた材料が用いられる。

外部接続端子１５は、配線基板１０の裏面（半導体チップ１１が搭載された主面と反対側の面）に設けられている。外部接続端子１５は、配線基板１０内に設けられている配線層を介して半導体チップ１１と電気的に接続されている。外部接続端子１５は、例えば銅により形成される。外部接続端子１５上には、例えばＳｎ、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ａｇ−Ｃｕ、又はＳｎ−Ｂｉ等のはんだによって半田ボール１８が形成される。半田ボール１８を形成する前に、外部接続端子１５上に例えばＮｉめっき、Ａｕめっき、Ｐｄめっき、又はＳｎめっきを施してもよく、プレソルダー処理が施されてもよく、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）等の有機被膜処理が施されてもよい。

図２（ａ）は、実施形態に係る配線基板積層体の一例を示す概略図である。本実施形態に係る配線基板１０は、ガラス支持体１２から剥離可能な接着層２０を介してガラス支持体１２の片面に形成されている。接着層２０の剥離面は、ガラス支持体１２への接触面であり、ガラス支持体１２より配線基板１０を剥離する際には配線基板１０と共に接着層２０が剥離される。

図２（ｂ）は、図２（ａ）中の破線で囲まれたＡ部分の拡大図であって、本実施形態の配線基板積層体の詳細構造を説明する図である。図２（ｂ）に示されるように、本発明に係る配線基板１０は、ガラス支持体１２上に形成された接着層２０上に形成されている。配線基板１０は、絶縁樹脂層２１と、絶縁樹脂またはソルダーレジストより選ばれる絶縁膜２３と、外部接続端子１５と、配線層２２と、半導体チップとの接続端子２４と、半田層１７と、多層配線層間を電気的に接続するビアホール２５とを有している。ここで、配線基板１０の厚さ、すなわち、図２における接着層２０上から最上層の絶縁膜２３の上面までの厚さは、０．０１ｍｍ以上１ｍｍ以下であることが望ましい。配線基板１０の厚さが、０．０１ｍｍ以上１ｍｍ以下である場合、配線層２２間の回路絶縁性を確保しつつ、配線基板１０を薄型化できる。配線基板１０の厚さは、より好ましくは０．０２ｍｍ以上０．５ｍｍ以下が望ましい。

図２（ａ）及び（ｂ）記載のガラス支持体１２は、例えば略矩形状、略円形状、又は略楕円形状等であってもよく、ガラス支持体１２の外形は特に限定されない。本実施形態の半導体装置の製造方法は、半導体装置組み立て後に、光分解性の接着層２０にガラス支持体１２を介して光照射することによって配線基板１０とガラス支持体１２とを分離する工程を含む。ガラス支持体１２の透過する光の波長の範囲は、例えば３００ｎｍ以上２０００ｎｍ以下でもよく、３００ｎｍ以上１１００ｎｍ以下でもよい。ガラス支持体１２は、例えばレーザー光のような特定の波長を透過する性質を有するものでもよい。ガラス支持体１２は、ガラス基板を用いることで、安価で、かつ、強度を高くすることができると共に、ガラス支持体１２の大型化が容易にできる。また、ガラス支持体１２の表面の粗さを容易に調整することができる。

ガラス支持体１２の２０℃から２６０℃までの平均線膨張係数は−１ｐｐｍ／℃以上１５ｐｐｍ／℃以下であることが望ましい。ガラス支持体１２の線膨張係数が−１ｐｐｍより小さい場合、ガラス支持体１２として使用できる材料の選択肢がなくなってしまい現実性がない。ガラス支持体１２の線膨張係数が１５ｐｐｍより大きい場合、半導体チップとの線膨張係数との差異が大きくなってしまい、半導体装置を歩留まりよく実装、製造することが困難となる。ガラス支持体１２の線膨張係数は、２ｐｐｍ以上１０ｐｐｍ以下であることがより好ましい。ガラス支持体１２の線膨張係数を半導体チップ１１の線膨張係数に近づけることによって、配線基板積層体２に半導体チップ１１を搭載した際に発生する位置ズレによる歩留まり低下を抑制することが出来る。

ガラス支持体１２は、例えば石英ガラス、ホウケイ酸ガラス、無アルカリガラス、ソーダガラス、又はサファイアガラス等が用いられる。ガラス支持体１２の厚みは特に限定されるものではないが、０．２ｍｍ以上３ｍｍ以下であれば、製造工程上のハンドリングがしやすいため望ましい。ガラス支持体１２の厚みは、０．４ｍｍ以上２ｍｍ以下であることがさらに望ましい。

ガラス支持体１２から剥離可能な接着層２０は、例えばエポキシ樹脂、ポリウレタン樹脂、シリコーン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂、アクリル樹脂より選ぶことが出来る。これらの樹脂の１種又はこれらの樹脂の２種類以上が混合された樹脂を接着層として用いてもよい。接着層２０は、光照射によってガラス支持体１２より剥離する機能と、ガラス支持体１２と配線基板１０とを製造工程で安定的に接着する機能とが必要である。よってより好ましくは接着層２０を剥離層及び接着保護層の２層より構成することが望ましい。１層構造であれば、剥離性と安定的な接着性を合わせ持つ機能を付加することが難しい。剥離層は、光の照射により分解可能な樹脂を含む。接着保護層は、ガラス支持体１２上に設けられた光分解性の剥離層と配線基板１０とを安定的に接着保持し、配線基板１０とガラス支持体１２とを剥離する際に用いられる照射光より配線基板１０を保護するために構成されている。

接着層２０の厚さは、例えば２０μｍ〜１００μｍ程度である。接着層の種類、厚み、塗布方法については特に限定されるものではなく、公知の方法を採用できる。たとえばガラス支持体１２上に剥離層を１〜１０μｍ程度で形成した後に、接着保護層を１０〜９０μｍの範囲で形成することで接着層２０を形成することが出来る。接着層２０が１００μｍ以上である場合、コストがかかる問題が生じる。また、接着層自体の硬化収縮等で寸法安定性が低下する懸念がある。接着層２０が２０μｍ以下である場合、配線基板１０を安定的に接着することが困難となる。

接着層２０の形成方法としては、シート状であればロールラミネート法、真空ラミネート法により、ガラス支持体１２上に形成することが出来る。液状ワニスであればスピンコート法、ダイコート法、カーテンコート法、ローラーコート法等の公知の方法によって形成することが出来る。接着層２０を剥離層及び接着保護層の２層から形成する場合、剥離層を形成し、乾燥または硬化した後に接着保護層を形成してもよい。

ガラス支持体１２上に形成された接着層２０上には外部接続端子１５が形成されている。接着層２０に面した外部接続端子１５の表面は表面処理としてＮｉ、Ａｕ、Ｐｄ、Ｓｎよりなる金属皮膜があらかじめ形成されていることが望ましい。接着層に面した表面以外の外部接続端子１５、ビアホール２５、配線層２２は銅であることが簡便に形成できること、電気抵抗が低いことから望ましい。この場合、外部接続端子１５及び配線層２２の銅層の厚みは、例えば１μｍ以上３０μｍ以下である。

絶縁樹脂層２１は、外部接続端子１５と配線層２２との層間及び多層の配線層２２の層間に設けられる絶縁樹脂層である。絶縁樹脂層２１は、エポキシ樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂、シアネート樹脂、ポリフェニレンオキシド、液晶ポリマー、またはシリコーン樹脂等の樹脂材料あるいは、これらを含有するビルトアップ樹脂、プリプレグ、乃至ポリイミド樹脂、これらの複合材料により形成される。また絶縁樹脂層２１にはシリカ、アルミナ、炭酸バリウム等の無機フィラー又は有機フィラーが含まれていてもよい。あるいは、絶縁樹脂層２１は、ガラス繊維強化材料であってもよい。絶縁樹脂層２１の厚みは例えば０．５μｍ以上４０μｍ以下である。

ビアホール（ビア）２５は、外部接続端子１５と配線層２２とを電気的に接続すると共に、配線層２２同士を電気的に接続する。ビアホール径は特に限定されるものではないが、５μｍ以上１００μｍ以下であることが望ましい。ビアホール径が５μｍより小さい場合、ビア接続信頼性が低下する懸念がある。一方、ビアホール径が１００μｍより大きい場合、微細な回路形成に不利となる。ビアは導電体より形成されていればよいが、より好ましくは、配線層２２と同じ金属であることが簡便でよい。より好ましくは、ビアは銅で形成される。ビア内部は、充填構造いわゆるフィルドビア構造であることが、ビアスタック可能で微細回路形成に有利なことから望ましいが、ビア内部まで導電体金属が充填されていないコンホーマルビアでもよい。以上のように配線層２２がビアホール２５を介して多層形成されている多層配線を有する配線基板であってもよく、単層回路であっても良い。

配線基板１０の最表層両面には、ソルダーレジストあるいは絶縁樹脂層よりなる絶縁膜２３が形成され、半導体チップとの接続端子２４部分が開口部から露出形成されている構造となっている。接続端子２４は、半導体チップ１１の突起電極１６と電気的接続するために設けられている。接続端子２４上には、例えば共晶はんだ又は鉛フリーはんだ（Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ａｇ−Ｃｕ、又はＳｎ−Ｂｉ等）によって半田層１７が形成される。接続端子２４は、種々の金属からなる導電層上に共晶はんだ又は鉛フリーはんだが設けられた端子でもよい。また、開口部に、Ｎｉ、Ａｕ、Ｐｄ、Ｓｎ等のめっき処理を施したり、ＯＳＰ等の有機被膜処理を施したりして、接続端子２４を形成してもよい。また、接続端子２４は、配線層２２に金めっきを行うことにより形成してもよい。この場合、接続端子２４の導電性が向上すると共に、接続端子２４の腐食が抑制される。半導体チップ１１の突起電極１６が金ボールバンプ（例えば、Ａｕ、Ａｕを含む合金、もしくは表面にＡｕめっきを施した金属複合体による金バンプ、又は、Ａｕ系のはんだによって形成されたバンプ）である場合、当該突起電極１６と金めっきが施された接続端子２４との接合性が向上する。

次に、図３を参照しながら、本実施形態に係る配線基板積層体の製造方法を説明する。図３は、本実施形態に係る配線基板積層体の製造方法の一例を説明する図であって、図２（ａ）の破線で囲まれたＡ部分を拡大図示したものである。尚、図３は本実施形態に係る配線基板積層体を部分的に図示するものであるが、図３により本実施形態に係る配線基板積層体及び半導体装置が限定されるものではない。

まず、図３（ａ）に示されるように、ガラス支持体１２の表面に剥離可能な接着層２０を形成する。接着層２０の形成方法としては、先に述べたロールラミネート法、スピンコート法、ダイコート法、カーテンコート法、ローラーコート法、公知の方法を採用できる。

次に、図３（ｂ）に示されるように、別途公知の方法で配線基板１０を作成する。配線基板の作成方法は、特に限定されるものではなく、公知方法によってコアレス基板を作成してもよいし、薄いプリプレグを層間絶縁樹脂として用いた薄型基板であってもよい。配線形成方法は特に限定されないがセミアディティブ工法によって形成することが簡便でかつ配線密度の高い基板が作成できる為望ましい。図では説明しないがその一例を説明すると、たとえばコアレス基板であれば、多層配線を形成した後に剥離除去可能な導電性を有する支持体上にフォトレジスト層を形成する。本支持体は本実施形態によるガラス支持体とは異なり、たとえば上記公知文献４の方法で作成される支持体である。フォトレジストはポジ型あるいはネガ型の液体レジストであってもドライフィルムレジストであっても良いが、ドライフィルムレジストであることが簡便で安価で望ましい。レジスト層を形成した後に所望の外部接続端子に対応するパターンが描画されているフォトマスクを用いて露光し、レジストパターンを形成する。露出した外部接続端子１５の形成部分にあらかじめ表面処理としてＮｉめっき、Ａｕめっき、Ｐｄめっき、又はＳｎめっきを行っても良い。形成方法は無電解めっきあるいは電解めっきであることが望ましい。表面処理後に電解銅めっきを行うことで外部接続端子１５を形成することが出来る。不要になったレジストパターンを剥離することによって、外部接続端子１５が形成された基板を得る。

次に外部接続端子１５上に絶縁樹脂層２１を形成する。絶縁樹脂層２１は、エポキシ樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂、シアネート樹脂、ポリフェニレンオキシド、液晶ポリマー、またはシリコーン樹脂等の樹脂材料あるいは、これらを含有するビルトアップ樹脂、プリプレグ、乃至ポリイミド樹脂である。あるいは、絶縁樹脂層２１は、これらの複合材料を含んでもよい。また、絶縁樹脂層２１は、シリカ、アルミナ、炭酸バリウム等の無機フィラー又は有機フィラーを含んでいてもよい。あるいは、絶縁樹脂層２１は、ガラス繊維強化材料であってもよい。絶縁樹脂層２１の厚みは、例えば０．５μｍ以上４０μｍ以下である。絶縁樹脂層２１は、例えば印刷法、真空プレス法、真空ラミネート法、ロールラミネート法、スピンコート法、ダイコート法、カーテンコート法、ローラーコート法、又はフォトリソグラフィー法等の公知の方法にて形成される。ビアホール２５は、例えば絶縁樹脂層２１に対してレーザー加工、又はフォトリソグラフィーを行い、絶縁樹脂層２１の一部を除去することによって形成される。

次に、図３（ｂ）に示されるように、絶縁樹脂層２１上に配線層２２を形成する。絶縁樹脂上への回路形成はサブトラクティブ法及びセミアディティブ法により形成することが望ましい。より望ましくはセミアディティブ法が微細回路形成に有利であることからより望ましい。セミアディティブ法による回路形成を説明すると、ビアホール２５が形成された絶縁樹脂層２１に薄い金属層（シード層）を形成する。この際、シード層を形成する前に樹脂表面を過マンガン酸処理、あるいはＵＶ洗浄、アルゴンプラズマ、あるいは酸素プラズマ処理することによって粗化、あるいはクリーニングを行うことでシード層と樹脂層との密着性向上を行っても良い。シード層はニッケル、チタン、銅、銀、錫、金等が考えられるが、銅であることが簡便であり望ましい。シード層の形成方法であるが、スパッタ法、ＣＶＤ法、蒸着法、イオンプレーティング法、無電解めっき法が挙げられるが、スパッタ法あるいは無電解めっき法であることが簡便で現実的である。絶縁樹脂層２１上及びビアホール２５の表面にシード層を形成した後に、シード層上にレジストパターンを形成する。レジストは液体のポジ型レジストあるいはネガ型レジストであっても良いし、ドライフィルムレジストであっても良いが、ドライフィルムレジストが簡便で安価であり望ましい。シード層上に形成されたレジスト層に所望の配線パターンが描画されているフォトマスクを用いて露光現像処理することで、回路部分が露出したレジストパターンを得る。続いてシード層を給電層として電解銅めっき処理を行うことで配線層２２を形成する。配線層形成後に不要になったレジスト層を剥離処理し、不要部分のシード層をエッチング除去することによって配線層２２を得る。本工程を繰り返すことによって配線層２２が形成された多層配線基板を得る。

続いて、配線層２２上に絶縁膜２３を形成し、フォトリソグラフィーにより開口部を設け、半導体チップとの接続端子２４を得る。半導体チップとの接続端子２４は、最外層の配線層２２上にソルダーレジスト層を形成した後に開口部を設けることによって接続端子２４を設けても良いし、絶縁樹脂層２１と同じ材料を積層した後に開口部を設けることによって接続端子２４としても良く、接続端子２４の製造方法は特に限定されず公知の方法を採用できる。より好ましくは、絶縁膜２３として、ソルダーレジスト層を設けることが望ましい。絶縁膜２３は、例えば印刷法、真空プレス法、真空ラミネート法、ロールラミネート法、スピンコート法、ダイコート法、カーテンコート法、ローラーコート法、又はフォトリソグラフィー法等の公知の方法にて形成される。開口部は、レーザーの照射、又はフォトリソグラフィーを行いて絶縁膜２３の一部を除去することよって形成される。接続端子２４の表面には表面処理としてＮｉめっき、Ａｕめっき、Ｐｄめっき、又はＳｎめっきを行っても良い。次に、接続端子２４上に、共晶はんだ又は鉛フリーはんだからなる半田層１７を設ける。以上によって、絶縁樹脂層２１、外部接続端子１５、配線層２２、半導体チップとの接続端子２４、及び半田層１７を形成する。

半導体チップとの接続端子２４および半田層１７を形成した後に、支持体より剥離することで配線基板１０の前駆体を得る。さらに外部接続端子１５表面を公知方法にて露出した後に、外部接続端子１５表面上に絶縁膜２３を形成することで、図３（ｂ）に示される配線基板１０を得ることが出来る。本説明は配線基板１０の作成方法の一例であって、本実施形態により配線基板１０の作成方法は限定されない。配線基板１０の厚みは０．０１ｍｍ以上１ｍｍ以下であることが望ましい。０．０１ｍｍより小さい場合、ガラス支持体１２に貼り合わせることが困難となる。１ｍｍより大きい場合、配線基板１０単体でも剛性を保つことが可能であるのでガラス支持体１２へ貼り合わせる利点が無くなる。

次に、作成した配線基板１０に電気検査を行うことで品質確認を行い、良品は配線基板積層体２を製造する工程に移される。その後に配線基板１０と接着層２０が形成されたガラス支持体１２とを貼り合わせる。貼り合わせ方法はロールラミネート法、真空ラミネート法等公知方法が利用できる。接着層２０がワニス状であれば、配線基板１０及び接着層２０を真空中で貼り合わせた後に接着層２０を熱あるいは紫外線硬化により貼り合わせることが出来る。ガラス支持体１２と配線基板１０との貼り合わせ方法は特に限定されない。こうして図３（ｃ）に記載するようにガラス支持体１２上に形成された配線基板１０を有する配線基板積層体２を得ることが出来る。

上述した特許文献３の方法は、ガラス支持体上に逐次ビルトアップ工法によって多層配線基板を積層作成する方法であるが、特許文献３の方法では、層間絶縁樹脂の熱硬化における硬化収縮による応力が逐次蓄積するため、配線基板積層体に反りを生じる結果となってしまう。一方、本実施形態に係る配線基板積層体２の製造方法では、薄型の配線基板を別途製造するので応力が蓄積することなく、応力開放した後にガラス支持体に貼り合わせる為に反りの問題は無くなる。さらに特許文献３の方法では、電気検査において外部接続端子へのプローブを接触させて検査することが不可能であり、品質保証上問題となるが、本実施形態に係る配線基板積層体２においては、配線基板作成後に電気検査を行い、品質保証を行うことが可能である。さらに本実施形態に係る配線基板積層体２は薄型基板であれば適用することが可能なため、応用範囲が広い。

次に、図４を参照しながら、本実施形態に係る配線基板積層体を用いて半導体装置を製造する方法を説明する。図４は、本実施形態に係る半導体装置の製造方法の一例を説明する図である。

まず、図４（ａ）に示されるように、ガラス支持体１２上に剥離可能な接着層２０と配線基板１０とが積層された配線基板積層体２を準備する。配線基板積層体２は、図２、図３を用いて説明したものと同じである。

次に、図４（ｂ）に示されるように、配線基板１０に複数の半導体チップ１１を搭載する。具体的な一例を挙げると、配線基板１０に半導体チップ１１をフリップチップ方式にて搭載する。半導体チップ１１を配線基板１０に搭載する際、半導体チップ１１の突起電極１６と配線基板１０の接続端子２４（図２、図３を参照）とが、互いに接続される。また、半導体チップ１１及び配線基板１０の間にアンダーフィル１３を設けておくことによって、半導体チップ１１及び配線基板１０を固定及び封止する。アンダーフィル１３は、半導体チップ１１を配線基板１０に搭載した後に、半導体チップ１１及び配線基板１０の間に供給してもよい。また、半導体チップ１１又は配線基板１０に予めアンダーフィル１３を付着させておき、半導体チップを配線基板に搭載すると同時にアンダーフィル１３による封止を完了させてもよい。例えば、加熱又は光照射による硬化処理をアンダーフィル１３に施すことによって、アンダーフィル１３による半導体チップ１１及び配線基板１０の固定及び封止を行う。アンダーフィル１３は、必ずしも設けなくてもよい。

次に、図４（ｃ）に示されるように、配線基板１０の主面上に封止樹脂１４を形成する。この際、封止樹脂１４によって半導体チップ１１を埋設する。封止樹脂１４は、例えばトランスファーモールド法又はポッティング法等の公知の方法にて形成される。

次に、図４（ｄ）に示されるように、ガラス支持体１２上に形成され、半導体チップ１１が搭載されかつ封止樹脂１４が形成された配線基板１０をガラス支持体１２から剥離する。ガラス支持体１２から配線基板１０を剥離する方法は、ガラス支持体１２を介して接着層２０にレーザー光を照射する方法を用いる。ガラス支持体１２全体に渡ってレーザー光を照射してもよいし、ガラス支持体１２の所望の位置にレーザー光を照射してもよい。本実施形態では、接着層２０内の樹脂を確実に分解する観点から、直線的に往復させながらガラス支持体１２全体にレーザー光を照射する。レーザー光は、例えば３００ｎｍ以上２０００ｎｍ以下の波長を有してもよく、３００ｎｍ以上１５００ｎｍ以下の波長を有していてもよく、３００ｎｍ以上１１００ｎｍ以下の波長を有していてもよい。レーザー光を出射する装置の一例として１０６４ｎｍの波長の光を出射するＹＡＧレーザー装置、５３２ｎｍの波長の２倍の高調波の光を出射するＹＡＧレーザー装置、又は７８０〜１３００ｎｍの波長の光を出射する半導体レーザー装置等が挙げられる。ガラス支持体１２は透明性を有しており、レーザー光を透過する。よって、ガラス支持体１２を透過したレーザー光のエネルギーは、接着層２０に吸収される。吸収されたレーザー光のエネルギーは、接着層２０内にて熱エネルギーに変換される。この熱エネルギーによって、接着層２０の樹脂は熱分解温度に達し、熱分解する。これによって、接着層２０がガラス支持体１２と配線基板１０とを接着する力が弱まる。レーザー光を用いることで、接着層２０内の樹脂が分解するために必要な熱エネルギーを十分に加えることができ、接着層２０の接着力を効果的に弱めることができる。また、レーザー光はガラス支持体１２を介して接着層２０に照射されるため、半導体チップ１１および配線基板１０にレーザー光によるダメージを与えずに接着層２０の接着力を効果的に弱めることができる。ガラス支持体１２から配線基板１０を剥離することにより、半導体チップ１１が搭載され、アンダーフィル１３によって固定され、かつ封止樹脂１４によってモールドされた配線基板１０の複合体を得ることが出来る。

次に、図５に（ａ）、（ｂ）に示すように、接着層２０を除去して外部接続端子１５を露出させる。接着層２０の除去は、物理的に引き剥がしにより行うことことが出来る。引き剥がし方法は手動で行ってもよいし、装置化して行ってもよく、粘着性のある基体に転写して引き剥がしても良い。引き剥がし方法は特に限定されない。接着層２０を引き剥がして外部接続端子１５の表面を露出させた後にクリーニング処理を行ってもよい。クリーニング処理は特に限定されず、たとえば温水洗浄、界面活性剤による洗浄、超音波洗浄、ブラシ洗浄、スクラブ洗浄、高圧洗浄、プラズマ処理、過マンガン酸処理等が上げられる。こうして外部接続端子１５が露出した半導体装置の前駆体を得ることが出来る。

次に、図５（ｃ）に示されるように、外部接続端子１５上に半田ボール１８を搭載する。半田ボールの形成方法は、半田ペーストのスクリーン印刷法、ボール搭載工法等のいずれの公知の方法であってもよい。

次に、図５（ｄ）に示されるように、封止樹脂１４にダイシングテープ１９を貼り付けた後、各半導体チップ１１の間の領域に位置する配線基板１０及び封止樹脂１４を切断し、個片化する。配線基板１０及び封止樹脂１４の切断は、例えばダイシングソー又はレーザー等を用いて行うことができる。

以上の工程を経ることにより、図５（ｅ）に示されるように、配線基板積層体２を用いて形成された半導体装置１が製造される。以上は本実施形態に係る半導体装置の製造方法の一例であり、たとえば、配線基板積層体２を半導体装置１つ分にダイシングにより断裁し、半導体チップ１１の搭載、組み立て後に、同様の工程を経てガラス支持体１２を剥離して、露出させた外部接続端子１５上に半田ボール１８を形成しても良い。

以上に説明した本実施形態に係る配線基板積層体２は、半導体チップ１１を外部装置に接続するための外部接続部材として機能する配線基板１０を備える。これにより、半導体チップ１１と外部接続部材である配線基板積層体２とを別々に製造することができるため、外部接続端子の数や配置の制限がなくなると共に、半導体装置１の製造効率を改善できる。また、配線基板１０はガラス支持体１２上に形成された剥離除去可能な接着層２０の上に形成される。したがって、半導体チップ１１と配線基板１０とを接合した後に、容易にガラス支持体１２を剥離することができ、当該配線基板１０を用いて製造される半導体装置１の薄型化が可能になる。さらにガラス支持体１２を有する配線基板積層体２を用いて半導体装置１を製造することによって、配線基板１０が数十μｍ程度の極薄型基板であっても容易にハンドリングをすることができる。これにより、半導体チップ１１の実装組み立て時の歩留まりを改善することが出来る。

また、上述したように、ガラス支持体１２の線膨張係数は、−１ｐｐｍ／℃以上１５ｐｐｍ／℃以下である。半導体チップ１１はシリコン基板等の無機物を主成分とした基板によって製造されているので、半導体チップ１１の線膨張係数とガラス支持体１２の線膨張係数とが互いに近い値となる。このため、ガラス支持体上に固定された配線基板１０に半導体チップ１１を搭載した際に発生する位置ずれを抑制することができる。これにより、半導体チップ１１が配線基板１０に搭載不可能となること、及び半導体チップ１１と配線基板１０とを接合する部分が破壊することが抑制される。

また、ガラス支持体１２はガラス基板であるため、容易に平坦性を得られ、価格も比較的安価であり、かつ、強度を高くすると共に、支持体１２の大型化が容易にできる。

また、配線基板１０の厚さは、０．０１ｍｍ以上１ｍｍ以下である。これにより、配線基板１０における配線パターンの絶縁性を確保することが出来ると共に、配線基板の薄型化による半導体装置の薄型化のメリットを享受することが出来る。

尚、本発明による配線基板、半導体装置及び半導体装置の製造方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、配線基板１０に積層される半導体チップ１１は、個片化される配線基板１０の領域に複数搭載されてもよい。また、配線基板１０には、半導体チップ１１以外の部材（例えばコンデンサ等の受動部品）が搭載されていてもよい。

また、配線基板１０における配線層２２は、セミアディティブ法に限らず、例えばサブトラクティブ法又はフルアディティブ法等の公知の方法にて形成される。ここで、サブトラクティブ法とは、Ｃｕ層等の導体層上に所望のパターンを有するレジストを形成して不要な導体層をエッチングした後、レジストを剥離して配線パターンを得る方法である。また、フルアディティブ法は、樹脂層上に無電解めっき触媒を吸着させ、所望のパターンのレジストを樹脂層上に形成し、このレジストを絶縁膜として残したまま触媒を活性化させ、無電解めっき法によりレジスト開口部内にＣｕ等の導体を析出させた後、レジストを除去して所望の配線パターンを得る方法である。

本発明を以下の実施例によりさらに詳細に説明する。

（ガラス支持体の作成）
図３（ａ）に示すように、ガラス支持体１２上に剥離層として光分解性樹脂層を１μｍ厚でスピンコート法により形成し、１７０℃、６０分で硬化した。その後に接着保護層としてＵＶ硬化樹脂を３０μｍ厚でスピンコートすることによって本発明におけるガラス支持体１２を作成した。使用したガラスはＯＡ−１０Ｇ（日本電気硝子株式会社製）、１．１ｍｍ厚、線膨張係数 ４ｐｐｍ／℃である。剥離層としてＬＴＨＣ（スリーエムジャパン株式会社製）を使用し、接着保護層としてＵＶ硬化樹脂３２００（スリーエムジャパン株式会社製）を使用した。

（配線基板の作成）
次に、銅張両面板の両面に、プリプレグと、プリプレグ上にキャリア箔つき銅箔（１８μｍ厚のキャリア、５μｍ厚の銅箔）とをキャリア箔とプリプレグとが対向するように積層プレスを用いて両面積層し、コアレス基板作成用の支持基板を作成した。続いて支持基板の両面に２５μｍ厚のドライフィルムレジストをラミネートし、外部接続端子に対応するパターンが描画されたフォトマスクを用いて露光処理した後に、１％炭酸ソーダ水溶液にてスプレー現像処理を行った。続いて剥離可能な銅箔層を給電層として、１μｍ厚の電解Ｎｉめっきと、０．０５μｍ厚の電解金めっきと、３μｍ厚の電解Ｎｉめっきと、１５μｍ厚の電解銅めっきとをこの順に形成し、外部接続端子１５を形成した。外部接続端子形成後にドライフィルムレジストを６０℃、３％の水酸化ナトリウム溶液にスプレー剥離処理することで、外部接続端子１５が両面に形成された支持基板を得た。

次に、絶縁樹脂層２１及びビアホール２５を支持基板の両面に形成した。具体的には、外部接続端子１５及び支持基板表面の銅層を粗化処理し、上層に形成する絶縁樹脂層２１との密着向上処理を行った後、３０μｍ厚のＡＢＦ−ＧＸ−Ｔ３１（味の素ファインテクノ株式会社製）を真空ラミネートで両面形成した。ラミネート後に樹脂をキュアしてから、ビアホール２５を炭酸ガスレーザー照射により設けた。レーザー加工後に塩基性過マンガン酸溶液に浸漬し、ビアホール中のスミア及び樹脂表面を粗化処理した。

次に、支持基板の両面に、配線層２２を形成した。具体的には、無電解銅めっき処理を行い、ビアホール２５が形成された絶縁樹脂層２１上に無電解銅めっき層を０．７μｍ厚で形成した。続いて２５μｍ厚のドライフィルムレジストを無電解銅めっき層上にラミネートし、配線回路が描画されたフォトマスクを用いてアライメント露光を行い、レジストパターンを形成した。続いて無電解銅めっき層を給電層として電解銅めっきを１５μｍ厚で行った。さらにドライフィルムレジストをスプレー剥離処理することによって除去し、不要となった無電解銅めっき層を硫酸−過酸化水素水溶液でエッチング除去することによって支持基板上に配線層２２が形成された基板を得た。

更に、同工程を経て、支持基板の両面に、絶縁樹脂層２１及び配線層２２をもう一層形成した。

次に、支持基板の両面に形成された最外層の配線層２２及び絶縁樹脂層２１上にソルダーレジストである絶縁膜２３を２０μｍ厚で形成した。半導体チップの接続端子に対応する部分をソルダーレジストパターンが描画されたフォトマスクを用いて露光及び現像し、開口部を設けることにより、半導体チップとの接続端子２４を形成した。続いて塩基性熱過マンガン酸溶液に浸漬することで接続端子２４表面をクリーニングした後に、Ｎｉ−Ｐｄ−Ａｕめっきを行った。続いて半田層１７をボール搭載工法で形成した。半田層１７が形成された面に保護シートを形成した後に、ピーラブル銅箔界面で支持基板の両面からそれぞれコアレス基板を剥離した。続いてコアレス基板に形成された５μｍ厚の銅箔及び電解Ｎｉめっき層を塩化第二鉄溶液にてスプレーエッチングすることによって外部接続端子１５を露出形成した。さらに外部接続端子１５上にソルダーレジスト層２３を２０μｍ厚で形成しフォトリソグラフィーにより外部接続端子１５が露出した配線基板１０を得た。さらに電気検査を行い不良箇所の選別を行った。こうして実施例に係る配線基板１０として総厚１３０μｍのコアレス基板を得た。

（配線基板積層体の作成）
続いて図３（ｃ）に記載のように、作成したガラス支持体１２と配線基板１０とを貼り合わせることにより、配線基板積層体２を作成した。具体的には、ガラス支持体１２上に形成された剥離層及び紫外線硬化樹脂である接着保護層の２層からなる接着層２０を用いて、配線基板１０を真空中で保持後にガラス支持体１２及び配線基板１０を貼り合わせ、ガラス支持体を介して紫外線硬化することによってガラス支持体及び配線基板１０を接着固定し、実施例における配線基板積層体２を作成した。

（半導体装置）
半導体装置１は、図４に示した工程に沿って作製した。

まず、図４（ａ）及び（ｂ）に示されるように、実施例に係る配線基板１０の接続端子２４に半田層１７を介して半導体チップ１１を搭載した。半導体チップ１１には、Ｃｕポストの先端にＳｎ−３．５Ａｇはんだ層を形成した突起電極１６を有しているものを用いた。また、半導体チップ１１の線膨張係数は、約３ｐｐｍ／℃であった。配線基板１０には予めアンダーフィル１３を供給しておいた。半導体チップ１１の突起電極１６と配線基板１０の接続端子２４との位置合わせを行った後、半導体チップ１１を配線基板１０に圧着させ、加熱した。

次に、図４（ｃ）に示されるように、半導体チップ１１を含む配線基板１０の上面を、トランスファーモールド法により、封止樹脂１４を用いて封止した。

次に、図４（ｄ）に示されるように、ガラス支持体１２を介して接着層２０にＵＶレーザー光を照射して、半導体チップ１１が搭載された配線基板１０をガラス支持体１２から剥離・分離した。

さらに図５（ａ）及び（ｂ）に記載するように、半導体チップ１１が搭載された配線基板１０に付着した接着層２０を剥離した後に、酸素プラズマ処理により外部接続端子１５表面をクリーニングした。

次に、図５（ｃ）に示されるように外部接続端子１５上にＳｎ−３Ａｇ−０．５Ｃｕはんだを搭載し、半田ボール１８を形成した。

次に、図５（ｄ）に示されるように、封止樹脂１４にダイシングテープ１９を貼り付け、ダイシングすることによって、図５（ｅ）に示す半導体装置１を得た。

（比較例）
実施例と同様の方法により製造したコアレス基板を用いて、ガラス支持体１２との貼り合わせを行わない以外は実施例と同様の方法により半導体チップ１１を実装したところ、チップ実装時に基板の割れ、基板のそりによる実装不良が多発した。その結果、比較例に係る半導体装置１の製造収率は８％と低いものとなった。

（Ｘ線透視装置による観察）
実施例に係る半導体装置１を、Ｘ線透視装置（株式会社ユニハイトシステム製、ＸＶＡ−１６０α）で観察した。実施例における半導体装置１を観察した結果、半導体チップ１１の突起電極１６と配線基板１０の接続端子２４との間には、設計値からわずか２μｍ以内の位置ずれで良好な実装・接続性を示す結果となった。実施例の配線基板積層体においては、ガラス支持体１２の線膨張係数を４ｐｐｍ／℃としたことにより、半導体チップ１１と配線基板１０との間に発生する位置ずれが小さくなっていることが確認できた。

同様に比較例に係る半導体装置１を、Ｘ線透視装置を用いて観察した結果、半導体チップ１１の突起電極１６と配線基板１０の接続端子２４との間には、設計値から約３０μｍの位置ずれが生じていた。実施例及び比較例の位置ずれの違いは、線膨張係数が大きいコアレス基板とガラス支持体１２とを貼り合わせていないことに起因することが確認できた。

本発明に係る配線基板積層体、その製造方法及び半導体装置を製造する方法によれば、半導体装置の製造効率の改善及び当該半導体装置の薄型化に供される。

１・・・半導体装置
２・・・配線基板積層体
１０・・・配線基板
１１・・・半導体チップ
１２・・・ガラス支持体
１３・・・アンダーフィル
１４・・・モールド樹脂
１５・・・外部接続端子
１６・・・突起電極
１７・・・半田層
１８・・・半田ボール
１９・・・ダイシングテープ
２０・・・接着層
２１・・・絶縁樹脂層
２２・・・配線層
２３・・・絶縁膜
２４・・・半導体チップとの接続端子
２５・・・ビアホール

Claims (5)

1. 半導体チップを内蔵する半導体装置の製造に用いられる配線基板積層体であって、
   前記配線基板積層体は、ガラス支持体と前記ガラス支持体上に形成された配線基板とを備え、
   前記配線基板と前記ガラス支持体とは、剥離可能な接着層を介して接着されており、
   前記配線基板は、前記ガラス支持体上の前記接着層上に形成されている外部接続端子と、前記外部接続端子の上層に設けられる１層または多層の配線層と、前記外部接続端子と前記配線層との層間及び前記多層の配線層の層間に設けられる絶縁層と、前記外部接続端子と前記配線層との層間及び前記多層の配線層の層間を電気的に接続するためのビアホールと、最上層の配線層に設けられる絶縁膜と、前記絶縁膜の一部を除去して前記最上層の配線層の一部を露出させることによって形成され、前記半導体チップとの接続箇所となるチップ接続端子とを含む、配線基板積層体。
2. 前記接着層は、前記ガラス支持体上に設けられ、光照射により分解可能な樹脂を含む剥離層と、前記剥離層の上層に設けられる接着保護層とを有し、
   前記接着保護層は、前記剥離層と前記配線基板とを接着し、かつ、前記配線基板を照射光から保護することを特徴とする、請求項１に記載の配線基板積層体。
3. 前記配線基板の総厚が０．０１ｍｍ以上１ｍｍ以下であることを特徴とする、請求項１または２に記載の配線基板積層体。
4. 配線基板積層体の製造方法であって、
   配線基板を製造する工程と、
   製造した前記配線基板を検査する工程と、
   ガラス支持体上に剥離可能な接着層を形成する工程と、
   検査により良品と判定された前記配線基板を前記ガラス支持体上に貼り合わせる工程とを備える、配線基板積層体の製造方法。
5. 半導体装置の製造方法であって、
   請求項１〜３のいずれかに記載の配線基板積層体の前記チップ接続端子に、半導体チップを電気的に接続することによって、半導体チップを実装する工程と、
   実装された前記半導体チップを封止する封止樹脂を形成する工程と、
   前記支持体を介して前記接着層に光を照射することによって、前記封止樹脂と前記半導体チップと前記配線基板とを一体的に前記ガラス支持体から分離させる工程と、
   前記配線基板上の前記接着保護層を剥離する工程と、
   露出した前記外部接続端子上に半田層を形成する工程とを少なくとも含む、半導体装置の製造方法。