JP2007207872A - 配線基板および半導体装置ならびにそれらの製造方法 - Google Patents

配線基板および半導体装置ならびにそれらの製造方法 Download PDF

Info

Publication number
JP2007207872A
JP2007207872A JP2006022809A JP2006022809A JP2007207872A JP 2007207872 A JP2007207872 A JP 2007207872A JP 2006022809 A JP2006022809 A JP 2006022809A JP 2006022809 A JP2006022809 A JP 2006022809A JP 2007207872 A JP2007207872 A JP 2007207872A
Authority
JP
Japan
Prior art keywords
electrode pad
opening
wiring board
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006022809A
Other languages
English (en)
Inventor
Koichi Honda
広一 本多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2006022809A priority Critical patent/JP2007207872A/ja
Priority to US11/657,571 priority patent/US20070178686A1/en
Priority to CN2007100047900A priority patent/CN101013686B/zh
Publication of JP2007207872A publication Critical patent/JP2007207872A/ja
Priority to US12/212,690 priority patent/US20090017613A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】製造が容易で且つ信頼性の高い配線基板および半導体装置ならびにそれらの製造方法を実現する。
【解決手段】配線基板１０は、配線１２、絶縁層１４、非感光性樹脂層２０、感光性樹脂層３０、電極パッド４０、および電極パッド５０を備えている。非感光性樹脂層２０は、非感光性の絶縁材料によって構成されている。また、非感光性樹脂層２０は、開口部２２を有している。感光性樹脂層３０は、感光性の絶縁材料によって構成されている。また、感光性樹脂層３０は、開口部３２を有している。開口部３２の開口面積は、開口部２２のそれよりも大きい。絶縁層１４の面Ｓ１側には、電極パッド４０が設けられている。電極パッド４０は、開口部２２に露出している。絶縁層１４の面Ｓ２側には、電極パッド５０が設けられている。電極パッド５０は、開口部３２に露出している。
【選択図】図１

Description

本発明は、配線基板およびそれを用いた半導体装置、ならびにそれらの製造方法に関する。
従来の配線基板としては、例えば特許文献１に記載されたものがある。同文献に記載の配線基板は、次のようにして製造される。まず、ベース金属板の一方の面上に、第１の絶縁層を形成する。次に、第１の絶縁層上に、ＬＳＩ等の半導体チップが接続される第１の電極パッドを形成する。続いて、第１の電極パッド上に、多層配線とそれを覆う絶縁体とからなる配線層を形成する。
その後、配線層上に、マザーボード等のプリント配線基板に接続される第２の電極パッドを形成する。さらに、第２の電極パッド上に第２の絶縁層を形成した後、第２の電極パッドが露出するように第２の絶縁層に開口部（第２の開口部）を形成する。次に、ベース金属板をエッチングにより除去する。続いて、第１の電極パッドが露出するように、第１の絶縁層に開口部（第１の開口部）を形成する。以上により、コアレス型の多層配線基板が得られる。
なお、プリント配線基板に接続される第２の電極パッドは、半導体チップが接続される第１の電極パッドよりも大きな面積を有している。それに伴い、第２の開口部は、第１の開口部よりも大きな開口面積を有している。
本発明に関連する先行技術文献としては、特許文献１の他にも、特許文献２〜５が挙げられる。
特開２００４−１１１５３６号公報 特開２００５−３０２９２２号公報 特開２００５−３０２９４３号公報 特開２００５−３０２９６８号公報 特開２００５−３０２９６９号公報
本発明者は、以下の課題を見出した。すなわち、開口面積が比較的大きい第２の開口部を形成するには、フォトリソグラフィ法を用いることが好ましい。レーザ加工によって大きな開口面積をもつ開口部を形成することは、容易ではないためである。そして、フォトリグラフィ法を用いるためには、第２の開口部が形成される第２の絶縁層が感光性材料によって構成されている必要がある。
ところが、一般に、感光性材料によって構成された絶縁層は、非感光性材料によって構成された絶縁層に比して、機械的強度の面で劣る。絶縁層の機械的強度の低下は、配線基板ひいてはそれを備える半導体装置の信頼性の低下につながってしまう。
本発明による配線基板は、配線と、上記配線を覆う絶縁層と、上記絶縁層の第１面上に設けられ、非感光性の絶縁材料によって構成されるとともに、第１の開口部を有する第１の層と、上記絶縁層の上記第１面と反対側の面である第２面上に設けられ、感光性の絶縁材料によって構成されるとともに、上記第１の開口部よりも大きな開口面積をもつ第２の開口部を有する第２の層と、上記絶縁層の上記第１面側に設けられ、上記第１の開口部に露出する第１の電極パッドと、上記絶縁層の上記第２面側に設けられ、上記第２の開口部に露出する第２の電極パッドと、を備えることを特徴とする。
この配線基板においては、第２の層が感光性の絶縁材料によって構成されている。これにより、比較的大きな開口面積をもつ第２の開口部の形成に、フォトリソグラフィ法を用いることが可能となる。したがって、第２の開口部を容易に形成することができる。一方で、比較的小さな開口面積をもつ第１の開口部が形成される第１の層は、非感光性の絶縁材料によって構成されている。これにより、機械的強度に優れた第１の層を得ることができる。よって、製造が容易で、且つ信頼性の高い配線基板が実現される。
また、本発明による半導体装置は、上記配線基板と、上記第１の電極パッドに接続された半導体チップと、を備えることを特徴とする。この半導体装置は、上述の配線基板を備えている。よって、製造が容易で、且つ信頼性の高い半導体装置が実現される。
また、本発明による配線基板の製造方法は、支持基板上に、非感光性の絶縁材料によって構成された第１の層を形成する工程と、上記第１の層上に、第１の電極パッドを形成する工程と、上記第１の電極パッド上に、配線と当該配線を覆う絶縁層とを形成する工程と、上記絶縁層上に、第２の電極パッドを形成する工程と、上記第２の電極パッドを覆うように、感光性の絶縁材料によって構成された第２の層を形成する工程と、上記第２の電極パッドが露出するように、上記第２の層に第２の開口部を形成する工程と、上記第２の開口部を形成する工程よりも後に、上記支持基板を除去する工程と、上記支持基板を除去する工程よりも後に、上記第１の電極パッドが露出するように、上記第１の層に上記第２の開口部よりも小さな開口面積をもつ第１の開口部を形成する工程と、を含むことを特徴とする。
また、本発明による半導体装置の製造方法は、支持基板上に、非感光性の絶縁材料によって構成された第１の層を形成する工程と、上記第１の層上に、第１の電極パッドを形成する工程と、上記第１の電極パッド上に、配線と当該配線を覆う絶縁層とを形成する工程と、上記絶縁層上に、第２の電極パッドを形成する工程と、上記第２の電極パッドを覆うように、感光性の絶縁材料によって構成された第２の層を形成する工程と、上記第２の電極パッドが露出するように、上記第２の層に第２の開口部を形成する工程と、上記第２の開口部を形成する工程よりも後に、上記支持基板を除去する工程と、上記支持基板を除去する工程よりも後に、上記第１の電極パッドが露出するように、上記第１の層に上記第２の開口部よりも小さな開口面積をもつ第１の開口部を形成する工程と、上記第１の開口部に露出する上記第１の電極パッドに、半導体チップを接続する工程と、を含むことを特徴とする。
これらの製造方法においては、感光性の絶縁材料によって構成された第２の層を形成している。これにより、比較的大きな開口面積をもつ第２の開口部の形成に、フォトリソグラフィ法を用いることが可能となる。したがって、第２の開口部を容易に形成することができる。一方で、比較的小さな開口面積をもつ第１の開口部が形成される層として、非感光性の絶縁材料によって構成された第１の層を形成している。これにより、機械的強度に優れた第１の層を得ることができる。よって、信頼性の高い配線基板および半導体装置を容易に製造することができる。
本発明によれば、製造が容易で且つ信頼性の高い配線基板および半導体装置、ならびにそれらの製造方法が実現される。
以下、図面を参照しつつ、本発明による配線基板および半導体装置ならびにそれらの製造方法の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
図１は、本発明による配線基板および半導体装置の第１実施形態を示す断面図である。半導体装置１は、配線基板１０、および半導体チップ６０を備えている。配線基板１０は、配線１２、絶縁層１４、非感光性樹脂層２０（第１の層）、感光性樹脂層３０（第２の層）、電極パッド４０（第１の電極パッド）、および電極パッド５０（第２の電極パッド）を備えている。この配線基板１０は、コア基板を有さないコアレス多層配線基板である。
配線１２は、絶縁層１４によって覆われている。また、配線１２は、絶縁層１４中の複数の層に設けられている。すなわち、配線１２は、多層配線構造を有している。絶縁層１４の面Ｓ１（第１面）上には、非感光性樹脂層２０が設けられている。非感光性樹脂層２０は、非感光性の絶縁材料によって構成されている。非感光性樹脂層２０は、相異なる非感光性の絶縁材料によって構成された複数の層が積層された積層構造を有していてもよい。また、非感光性樹脂層２０は、開口部２２（第１の開口部）を有している。
絶縁層１４の面Ｓ２（第２面）上には、感光性樹脂層３０が設けられている。面Ｓ２は、面Ｓ１と反対側の面である。感光性樹脂層３０は、感光性の絶縁材料によって構成されている。また、感光性樹脂層３０は、開口部３２（第２の開口部）を有している。開口部３２の開口面積は、開口部２２のそれよりも大きい。
絶縁層１４の面Ｓ１側には、電極パッド４０が設けられている。具体的には、電極パッド４０は、絶縁層１４の面Ｓ１側の表層中に設けられている。電極パッド４０は、開口部２２に露出している。すなわち、上述の開口部２２は、電極パッド４０上に位置している。この電極パッド４０は、半導体チップ６０が接続される電極パッドである。また、電極パッド４０を構成する材料は、例えばＣｕ単体である。
絶縁層１４の面Ｓ２側には、電極パッド５０が設けられている。具体的には、電極パッド５０は、絶縁層１４の面Ｓ２上に設けられている。電極パッド５０は、開口部３２に露出している。すなわち、上述の開口部３２は、電極パッド５０上に位置している。この電極パッド５０は、マザーボード等のプリント配線基板（図示せず）に接続される電極パッドである。
ここで、電極パッド５０の面積は、電極パッド４０のそれよりも大きい。電極パッド５０の配列ピッチも、電極パッド４０のそれよりも大きい。また、開口部２２の開口面積は、電極パッド４０の面積よりも小さい。同様に、開口部３２の開口面積は、電極パッド５０の面積よりも小さい。
図２（ａ）および図２（ｂ）を参照しつつ、電極パッド４０および電極パッド５０についてより詳細に説明する。これらの図は、半導体装置１の一部を示す断面図である。図２（ａ）に示すように、電極パッド４０の開口部２２に露出した部分上には、積層膜４２が設けられている。この積層膜４２は、電極パッド４０上に設けられたＮｉ膜４２ａと、Ｎｉ膜４２ａ上に設けられたＡｕ膜４２ｂとが積層されたものである。同様に、図２（ｂ）に示すように、電極パッド５０の開口部３２に露出した部分上には、積層膜５２が設けられている。この積層膜５２は、電極パッド５０上に設けられたＮｉ膜５２ａと、Ｎｉ膜５２ａ上に設けられたＡｕ膜５２ｂとが積層されたものである。
図１に戻って、配線基板１０の電極パッド４０には、半導体チップ６０が接続されている。具体的には、半導体チップ６０はバンプ電極６２を有しており、このバンプ電極６２が半田７２を介して電極パッド４０に接続されている。すなわち、半導体チップ６０は、配線基板１０にフリップチップ接続されている。半導体チップ６０は、例えばＬＳＩである。
配線基板１０と半導体チップ６０との間の間隙には、アンダーフィル樹脂７４が充填されている。さらに、半導体チップ６０は、封止樹脂７６によって覆われている。また、上述の電極パッド５０には、半導体装置１の外部電極端子として機能する半田ボール７８が接続されている。ただし、外部電極端子として、半田ボール７８の代わりに、ピン形状のものや、円柱型のコラム形状のものを用いてもよい。
図３〜図９を参照しつつ、本発明による配線基板および半導体装置の製造方法の一実施形態として、半導体装置１の製造方法の一例を説明する。概括すると、この製造方法は、下記工程（ａ）〜（ｉ）を含む。
（ａ）ベース基板９０（支持基板）上に、非感光性樹脂層２０を形成する工程
（ｂ）非感光性樹脂層２０上に、電極パッド４０を形成する工程
（ｃ）電極パッド４０上に、配線１２と配線１２を覆う絶縁層１４とを形成する工程
（ｄ）絶縁層１４上に、電極パッド５０を形成する工程
（ｅ）電極パッド５０を覆うように、感光性樹脂層３０を形成する工程
（ｆ）電極パッド５０が露出するように、感光性樹脂層３０に開口部３２を形成する工程
（ｇ）開口部３２を形成する工程よりも後に、ベース基板９０を除去する工程
（ｈ）ベース基板９０を除去する工程よりも後に、電極パッド４０が露出するように、非感光性樹脂層２０に開口部２２を形成する工程
（ｉ）開口部２２に露出する電極パッド４０に、半導体チップ６０を接続する工程
より詳細には、まず、ベース基板９０を準備する（図３（ａ））。このとき、平坦性が高く、且つ機械的強度が高いベース基板９０を準備することが好ましい。ベース基板９０は、例えば、ＳＵＳもしくはＣｕ等の金属材料または金属合金材料を主成分として構成される。
次に、ベース基板９０の一方の面上に非感光性樹脂層２０を形成する（図３（ｂ））。非感光性樹脂層２０の破断強度および破断伸び率は、それぞれ５０ＭＰａ以上および１０％以上であることが好ましい。非感光性樹脂層２０は、エポキシ系、シアネート系またはポリオレフィン系樹脂等からなる半硬化状態の絶縁樹脂フィルムを用いた真空ラミネート法や、真空プレス法によって、容易に形成することができる。また、ＰＩ（ポリイミド）等の液状材料をコーティングすることにより形成することも可能である。
次に、非感光性樹脂層２０上の所定位置に電極パッド４０を形成する（図３（ｃ））。例えば、一般的な無電解Ｃｕメッキシードを用いたセミ・アディティブ工法により、Ｃｕ材料からなる電極パッド４０を形成することが可能である。ここで、搭載するＬＳＩ（半導体チップ６０）としてエリアアレー配列のＦＣ（フリップチップ）デバイスを想定すると、エリアアレー配列のＦＣ端子ピッチは、例えば１５０〜２５０μｍ程度である。また、電極パッド４０の直径は、例えば６０〜１００μｍ程度である。
次に、電極パッド４０上に、絶縁層１４ａを形成する（図４（ａ））。絶縁層１４ａは、上述の真空ラミネート法や真空プレス法によって、容易に形成することができる。また、絶縁層１４ａを形成する別の手法としては、液状の絶縁性材料をスピンコーティング法により形成する手法、ならびにプラズマ表面処理技術を流用したＣＶＤ（Chemical Vapor Deposition）法およびＰＶＤ（Physical Vapor Deposition）法等が挙げられる。
次に、絶縁層１４ａを部分的に除去する処理を施し、それにより開口部１６ａを形成する（図４（ｂ））。ここで、絶縁層１４ａが感光性材料で構成されている場合、露光・現像処理を施すことにより、開口部１６ａを形成することができる。一方、絶縁層１４ａが非感光性材料で構成されている場合、レーザ加工により、開口部１６ａを形成することができる。後者の場合、フォトレジストのパターンを形成した後、プラズマ表面処理技術を流用したドライエッチング技術によって開口部１６ａを形成してもよい。
なお、絶縁層１４ａの耐クラック性を考慮すると、一般的に破断強度や破断伸び率に優れている非感光性材料を適用することが好ましい。また、製品の信頼性を考慮し、同一の非感光性材料を用いて非感光性樹脂層２０および絶縁層１４ａを形成してもよい。
次に、絶縁層１４ａ上に配線１２を形成する（図４（ｃ））。配線１２の形成には、セミ・アディティブ工法を用いることができる。この工法においては、まず、絶縁層１４ａの全面上に、無電解ＣｕメッキあるいはＴｉ／Ｃｕ等のスパッタリング法により、電解メッキ用の給電層（シードメタル）を形成する。次に、フォトレジストをコーティングして所定の配線パターンが抜けるように露光・現像処理を施した後、電解メッキ法を用いてＣｕ等の配線パターンを形成する。続いて、フォトレジスト剥離させた後、配線パターンをマスクにして、下地の給電層をエッチング除去する。それにより、配線１２が得られる。
その後、上述した絶縁層１４ａの形成から配線１２の形成までの工程を所定の回数だけ繰り返すことにより、多層配線構造を得ることができる。すなわち、本例においては、絶縁層１４ａ上に絶縁層１４ｂを形成した後、絶縁層１４ｂに開口部１６ｂを形成する（図５（ａ））。その絶縁層１４ｂ上に、配線１２を形成する（図５（ｂ））。さらに、絶縁層１４ｂ上に絶縁層１４ｃを形成した後、絶縁層１４ｃに開口部１６ｃを形成する（図５（ｃ））。以上により、絶縁層１４が得られる。
次に、多層配線の最上層すなわち絶縁層１４ｃ上の所定位置に、上述のセミ・アディティブ工法等を用いて電極パッド５０を形成する（図６（ａ））。電極パッド５０がマザーボードに接続されることを想定すると、電極パッド５０の配列ピッチは、例えば０．４〜１．０ｍｍ程度である。また、電極パッド５０の直径は、例えば０．１８〜０．６ｍｍ程度である。
次に、電極パッド５０を覆うようにして、絶縁層１４上に感光性樹脂層３０を形成する。さらに、電極パッド５０が露出するように、感光性樹脂層３０に開口部３２を形成する（図６（ｂ））。開口部３２の形成は、フォトリソグラフィ法により行うことが好ましい。
次に、ケミカルエッチング等により、ベース基板９０を除去する（図６（ｃ））。このとき、非感光性樹脂層２０は、エッチングバリア層として機能する。なお、ベース基板９０の材料がＣｕ系金属である場合、塩化第二銅水溶液や、アンモニア系アルカリエッチャントにより、Ｃｕ系金属を選択的にエッチング除去することが可能である。また、ベース基板９０の材料がＳＵＳ系金属である場合、塩化第二鉄水溶液によりエッチング除去することも可能である。
次に、電極パッド４０が露出するように、非感光性樹脂層２０に開口部２２を形成する（図７（ａ））。開口部２２の形成は、レーザ加工により行うことが好ましい。なお、レーザ加工により開口部２２の底部に炭化した樹脂層（スミア層）等が発生する場合には、レーザ加工後に過マンガン酸処理等によるデスミア処理を施してもよい。
次に、電極パッド４０の開口部２２に露出する部分上に積層膜４２を形成するとともに、電極パッド５０の開口部３２に露出した部分上に積層膜５２を形成する（図７（ｂ））。積層膜４２および積層膜５２は、無電解メッキ法により形成することができる。以上により、配線基板１０が得られる。ここで、積層膜４２および積層膜５２がそれぞれ形成された電極パッド４０および電極パッド５０を電極として電気検査用プローブを用いることにより、配線基板１０の電気検査（Ｏｐｅｎ／Ｓｈｏｒｔ検査）を実施してもよい。
続いて、非感光性樹脂層２０上に印刷マスクＭ１を形成した後、半田ペースト７２ａおよび印刷スキージ９２を用いた通常の印刷工法を実行する（図７（ｃ））。これにより半田ペースト７２ａを開口部２２内に配置した後、ＩＲリフロー等の半田付け工程を行うことにより半田７２（予備半田部）を形成する（図８（ａ））。
次に、配線基板１０の電極パッド４０上に、半導体チップ６０をフリップチップ実装する（図８（ｂ））。このとき、半導体チップ６０のバンプ電極６２がＳｎやＰｂ等の金属材料を主成分とする半田であれば、Ｆｌｕｘを使用した加熱リフロー工程にてフリップチップ実装が可能である。また、バンプ電極６２がＡｕやＩｎ等の金属材料を主成分とする半田であれば、熱圧着方式によるフリップチップ実装が可能である。
その後、半導体チップ６０と配線基板１０との間の間隙に、絶縁性のアンダーフィル樹脂７４を充填する（図８（ｃ））。本例においては、半導体チップ６０の側面も、アンダーフィル樹脂７４で覆っている。アンダーフィル樹脂７４の形成は、液状アンダーフィル材料を用いた封止技術、あるいはトランスファー封止技術等を用いて行うことができる。アンダーフィル樹脂７４を設けることにより、半導体チップ６０および配線基板１０、ならびにそれらの接続部分を効果的に保護することができる。
その後、半導体チップ６０を覆うようにして、配線基板１０上に封止樹脂７６を形成する（図９（ａ））。封止樹脂７６の形成は、トランスファー封止技術や、インジェクション封止技術等を用いて行うことができる。封止樹脂７６を設けることにより、半導体装置１の半導体パッケージとしての機械的強度の向上や、耐湿性の向上を図ることができる。
その後、電極パッド５０に、Ｓｎ等の金属材料を主成分とする半田ボール７８を接続する（図９（ｂ））。半田ボール７８の接続は、例えば、Ｆｌｕｘを電極パッド５０に選択的に塗布した後に、半田ボール７８を搭載し、ＩＲリフロー工程により加熱処理を施すことにより行うことができる。
その後、ダイシングブレード等を使用した切断分離技術を使用して、ウエハを個片化する（図９（ｃ））。以上により、半導体装置１が得られる。
本実施形態の効果を説明する。配線基板１０においては、感光性樹脂層３０が感光性の絶縁材料によって構成されている。これにより、比較的大きな開口面積をもつ開口部３２の形成に、フォトリソグラフィ法を用いることが可能となる。したがって、開口部３２を容易に形成することができる。
これに対して、レーザ加工により開口部３２を形成することも考えられる。ところが、レーザ加工は、１ｓｈｏｔ当たりの加工径の上限が１００μｍ程度であるため、１８０〜６００μｍ程度の直径をもつ電極パッド５０の形成には不向きである。また、ドライエッチング技術により開口部３２を形成することも考えられる。ところが、真空技術を採用したドライエッチング装置は、一般に、非常に高価である。そのうえ、フォトレジストをコーティングして露光・現像する処理も必要となる。したがって、製造コストの増大を招いてしまうという問題がある。これらの理由から、開口部３２の形成にはフォトリソグラフィ法を用いることが好ましい。
一方で、比較的小さな開口面積をもつ開口部２２が形成される非感光性樹脂層２０は、非感光性の絶縁材料によって構成されている。一般的に、非感光性材料は、感光性材料と比較して機械的強度および破断伸び率に優れている。そのため、非感光性樹脂層２０を採用することにより、配線基板１０において絶縁樹脂クラック等の不良が発生するのを抑制でき、それにより配線基板１０の信頼性を向上させることができる。よって、製造が容易で、且つ信頼性の高い配線基板１０が実現されている。また、半導体装置１は、この配線基板１０を備えている。よって、製造が容易で、且つ信頼性の高い半導体装置１が実現されている。
開口部２２の開口面積が電極パッド４０の面積よりも小さい。このため、電極パッド４０の表面（開口部２２に露出した面）の一部が非感光性樹脂層２０で覆われた構成となっている。これにより、電極パッド４０が絶縁層１４から剥離するのを防ぐことができる。同様に、開口部３２の開口面積が電極パッド５０の面積よりも小さい。このため、電極パッド５０の表面（開口部３２に露出した面）の一部が感光性樹脂層３０で覆われた構成となっている。これにより、電極パッド５０が絶縁層１４から剥離するのを防ぐことができる。
電極パッド４０の開口部２２に露出した部分上に積層膜４２（図２（ａ）参照）が設けられている。これにより、半田７２を形成する際の半田接合の安定性を向上させることができる。また、上述した電気検査を行う場合には、電極パッド４０と検査用プローブとの間の接触抵抗を安定化することができる。同様に、電極パッド５０の開口部３２に露出した部分上に積層膜５２（図２（ｂ）参照）が設けられている。これにより、半田ボール７８を形成する際の半田接合の安定性を向上させることができる。また、上述した電気検査を行う場合には、電極パッド５０と検査用プローブとの間の接触抵抗を安定化することができる。
開口部２２中には、予備半田部として半田７２が設けられている。これにより、半導体チップ６０をフリップチップ接続する際に、半田付けプロセスの安定性を向上させることができる。特に半導体チップ６０の大きさが１５ｍｍ角以上である場合は、配線基板１０の反りにより、電極パッド４０の平行度合が厳しくなる傾向がある。そのため、製造プロセスを考慮すると、半田７２の形成が重要となる。一方で、半導体チップ６０の大きさが１５ｍｍ角未満の場合は、上記傾向は見られないため、半田７２を形成することは重要でない。
また、本実施形態の製造方法においては、ベース基板９０上に多層配線層を形成している。これにより、多層配線層は、ベース基板９０に力学的に拘束されるため、高い平面度を維持することができる。さらに、多層配線層は、熱量分布的にも優れた安定性を有する。したがって、製造歩留まりに優れ、且つＦｉｎｅピッチ配線の形成に適した製造方法が実現されている。
これに対して、通常のビルドアップ基板の場合、ＦＲ−４，５あるいはＢＴ系コア基板の反りや微小な凹凸のため、パターンピッチは、ラインアンドスペースで１０μｍ／１０μｍが限界である。しかも、コア基板の反りが大きいために、パターン露光時の焦点深度のばらつきも発生し易く、結果的に製造プロセスの安定性を損なってしまう。したがって、従来の製造方法には、Ｆｉｎｅパターン形成の観点および製造コストのドラスティックな改善という観点で、技術的な限界がある。
また、本実施形態の製造方法においては、非感光性樹脂層２０が、ベース基板９０を除去する際にエッチングバリア層として機能する。これにより、電極パッド４０を保護することができる。したがって、配線基板１０の製造プロセスの安定性が向上し、それにより生産性が向上する。
図１４（ａ）および図１４（ｂ）を参照しつつ、従来のフリップチップ型半導体装置の一例を説明する。この半導体装置は、図１４（ａ）に示される半導体チップ１００を備えている。半導体チップ１００の表面上には、半田、ＡｕまたはＳｎ−Ａｇ系合金等の導電性材料により構成された突起状のバンプ１０２が形成されている。バンプ１０２は、チップの周辺部もしくは活性領域上に所定の配列で形成された外部端子、すなわちエリアアレー配列で形成された外部端子上に形成されている。
この半導体チップ１００は、図１４（ｂ）に示すように、多層配線基板１１０に実装される。この多層配線基板１１０上には、バンプ１０２の配列パターンと同一のパターンで配列された電極パッド（図示せず）が形成されている。半導体チップ１００を多層配線基板１１０に実装する際には、バンプ１０２の材料に半田が用いられている場合、Ｆｌｕｘを使用したＩＲリフロー工程が用いられるのが通常である。
しかしながら、半導体チップを多層配線基板に実装した後、それらの間での線膨張係数のミスマッチにより、実装信頼性のうち特に温度サイクル特性が劣るという問題点が存在した。本問題点を解決するために、従来から以下のような施策が施されてきている。
まず、多層配線基板の線膨張係数をシリコンの線膨張係数に近づけるために、材料としては高価であるＡＬＮ、ムライド、ガラセラ等のセラッミック系の材料を用いて線膨張係数のミスマッチを最小限にして実装信頼性を向上させるという試みがなされてきた。この試みは、実装信頼性向上という観点では効果があったものの、多層配線基板の材料が高価なセラミック系材料を使用していたため、一般的にはハイエンドなスーパーコンピューターや、大型コンピューターの適用用途に限定されて使用されてきた。
これに対して、近年、価格が比較的安価で且つ線膨張係数の大きい有機系材料を使用した多層配線基板をフリップチップ実装に用いて実装信頼性を向上できる技術として、半導体チップと有機系材料を使用した多層配線基板間にアンダーフィル樹脂を配置させる技術が盛んになってきている。この技術は、アンダーフィル樹脂を半導体チップと有機系材料を使用した多層配線基板との間に配置させることにより、半導体チップと有機系材料を使用した多層配線基板との間に存在するバンプ接続部分に働くせん断応力を分散させ、実装信頼性を向上させるという技術である。
この技術によれば、アンダーフィル樹脂を半導体チップと有機系材料を使用した多層配線基板との間に介在させることにより価格が安価な有機系材料を使用した多層配線基板を使用することが可能となる。しかしながら、その一方で、アンダーフィル樹脂内にボイドが存在した場合や、アンダーフィル樹脂と半導体チップとの界面およびアンダーフィル樹脂と有機系材料を使用した多層配線基板界面との接着特性が悪い場合には、次のような問題がある。すなわち、製品の吸湿リフロー工程で界面剥離現象が誘発され、製品不良が生じてしまうという問題である。それゆえ、上記技術は、一概に、フリップチップ型半導体装置の低コスト化を推進できるというものではなかった。
また、一般的に、フリップチップ型半導体装置において、有機系材料を使用した多層配線基板としては、バンプ配列パターン最小ピッチおよびピン数の関係上、ビルドアップ基板と呼ばれる多層配線基板を使用するのが通常である。
図１５および図１６を参照しつつ、従来のビルドアップ基板の製造方法を説明する。まず、ＦＲ４、ＦＲ５およびＢＴ基板等に代表される絶縁性のガラスエポキシ系基材の両面に１０〜４０μｍ厚のＣｕ箔が貼りつけられたコア基板１２０を準備する（図１５（ａ））。このＣｕ箔は、パターニング処理されて、配線１２２となっている。さらに、上下の配線１２２同士を電気的に接続するために、スルーホール部１２４が形成されている。スルーホール部１２４は、ドリル加工等で穴あけした後、スルーホールメッキ処理を施すことにより形成することができる。このとき、後工程のプロセス安定性および基板の品質安定性を考慮して、スルーホール部１２４中には、スルーホール穴埋め用の絶縁性樹脂１２６を充填するのが通常である。
次に、コア基板１２０の上下に存在する配線１２２上に絶縁性樹脂１２８を形成する。その後、フォトレジスト技術を使用したケミカルエッチング法あるいはレーザ加工技術等により、絶縁性樹脂１２８の所定位置に開口部１２９を形成する（図１５（ｂ））。次に、電解Ｃｕメッキ処理の給電層とコア基板１２０上の配線１２２との電気的接続を確保するために、Ｔｉ／Ｃｕ等の金属を使用したスパッタリング法あるいはＣｕ無電解メッキ法等により金属薄膜層１３０を形成する（図１５（ｃ））。
その後、電解Ｃｕメッキ処理による配線パターン形成のため、厚さ２０〜４０μｍ程度のフォトレジストまたはドライフィルム等のマスクＭ２を金属薄膜層１３０上に形成し、露光・現像処理を実施する（図１６（ａ））。その後、金属薄膜層１３０を給電層として電解Ｃｕメッキ処理により配線パターン部１３２を形成する（図１６（ｂ））。次に、マスクＭ２を剥離した後、配線パターン部１３２をマスクにして金属薄膜層１３０をウエットエッチング処理により除去し、配線パターン部１３２を電気的に独立させる（図１６（ｃ））。上述した絶縁性樹脂１２８の形成から配線パターン部１３２の形成までの工程を繰り返すことにより、多層配線基板を得ることができる。
しかしながら、この製造方法では、コア基板１２０との熱膨張係数不一致によるストレス緩和および接続ビア部信頼性等の多層配線基板の信頼性を考慮し、配線パターン部１３２の厚みを確保するために厚さ２０〜４０μｍ程度のフォトレジストあるいはドライフィルムを用いる必要がある。よって、露光・現像工程でのパターン形成においては、最小ピッチでも３０μｍ程度が限界であった。その結果、多層配線基板の高密度化、および基板外形の小型化を推進することができないという問題点が存在した。
また、通常、ビルドアップ基板の製造においては、約５００ｍｍ×６００ｍｍの大きさの大パネル上にて一括して製品を作成して、最終工程にてカッティング処理を施して単体の多層配線基板を取り出すという手法が採られる。それゆえ、多層配線基板単体の外形寸法を小型化することができれば、１パネル当たりの取り数を増加させることができる。しかしながら、現状のビルドアップ基板の製造方法では、上述のとおり配線パターンピッチを最小でも３０μｍ程度にしかできない。そのため、多層配線基板単体の外形寸法を縮小させることができず、多層配線基板のコストを大幅に低減させることが困難であった。
このような多層配線基板の製造方法には、さらに反りの問題がある。コア基板自身には反りが存在しており、ビルドアップ配線パターンを形成する露光・現像工程で、存在する反りによってレジストパターンの不整合が誘発される。レジストパターンの不整合は、製造歩留まりの低下を招くことになる。
さらに、コア基板の反りを抑制するために、コア基板の両側にビルドアップ層の形成が必要であり、本来必要とはしないビルドアップ配線層まで形成する必要があった。その結果、必要以上の多層化を強いられる有機系多層配線基板となってしまい、製造歩留まりの低下を誘発し、その製造コストを削減することが非常に困難であった。
これに対して、上述した本実施形態の配線基板１０および半導体装置１ならびにそれらの製造方法によれば、図１４〜図１６で説明した従来技術に関する問題点を全て解決することができる。
本発明による配線基板および半導体装置ならびにそれらの製造方法は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、図１０に示すように、半導体チップ６０（第１の半導体チップ）上に、半導体チップ６６（第２の半導体チップ）が設けられていてもよい。半導体チップ６６は、接着剤６７を介して半導体チップ６０の裏面に積層されている。また、半導体チップ６６は、ボンディングワイヤ６８を介して電極パッド４０に接続されている。かかる構成により、マルチチップ型の半導体装置を得ることができる。また、半導体チップ６６として、半導体チップ６０とは異なる機能をもつ半導体チップを用いた場合、半導体装置の多機能化を図ることができる。なお、本例においては、半導体チップを２段に積層しているが、半導体チップは３段以上に積層されてもよい。
また、図１１に示すように、半導体チップ６０上にヒートシンク８０が設けられていてもよい。ヒートシンク８０は、接着剤８２を介して半導体チップ６０の裏面に接続されている。接着剤８２としては、熱伝導性の高いものを用いることが好ましい。また、ヒートシンク８０は半導体チップ６０上から非感光性樹脂層２０上にかけて設けられており、半導体チップ６０上に設けられた部分が非感光性樹脂層２０上に設けられた部分に対して突出している。かかる構成により、放熱性に優れた半導体装置が得られる。フリップチップ型半導体チップは一般に多ピン・高速系Ｌｏｇｉｃ系デバイスであることが多いため、その半導体チップからの発熱を効率良く放熱することが重要である。
また、図１２（ａ）に示すように、第１の層を形成する工程においては、当該第１の層として非感光性の絶縁フィルム８６を、絶縁性接着剤８８を介してベース基板９０上に貼り付けてもよい。絶縁フィルム８６としては、高強度・高伸び特性を有するものを用いることが好ましい。同図において、絶縁フィルム８６上には、Ｃｕ箔４０ａが形成されている。すなわち、ベース基板９０上には、Ｃｕ箔４０ａ／絶縁フィルム８６／絶縁性接着剤８８の積層構造からなる接着剤付きＲＣＣ（Resin Coated Copper）が設けられている。このＣｕ箔４０ａにパターニング処理を施すことにより、電極パッド４０を形成することができる（図１２（ｂ））。Ｃｕ箔４０ａのパターニング処理は、フォトレジストを形成して露光・現像処理を施した後、Ｃｕ箔４０ａの所定部分をエッチング除去するサブトラクティブ工法を採用することにより行うことができる。その後、図４〜図９で説明した工程を実行することにより、図１３に示す半導体装置が得られる。
かかる構成によれば、絶縁性接着剤８８がベース基板９０に対する接着剤として機能するため、図１で説明した非感光性樹脂層２０と比較して大きな厚み（例えば１０〜３０μｍ程度）を有し、高強度なＰＩフィルムや液晶ポリマー等の接着機能を有さない非感光性絶縁フィルムを、第１の層として用いることが可能となる。非感光性のＰＩフィルムは、一般的に、破断強度１００ＭＰａ以上、破断伸び率１００％以上という機械的物性を有しており、現存する絶縁材料の中で最高レベルの耐クラック特性を有している。このため、樹脂クラック耐性に一層優れたコアレス型多層配線基板を得ることができる。
なお、上記ＲＣＣにおいては、Ｃｕ箔４０ａと絶縁フィルム８６との間に、絶縁性接着剤が介在していてもよい。すなわち、このＲＣＣは、Ｃｕ箔４０／絶縁性接着剤／絶縁フィルム８６／絶縁性接着剤８８の積層構造からなっていてもよい。
本発明による配線基板および半導体装置の第１実施形態を示す断面図である。 （ａ）および（ｂ）は、図１の半導体装置の一部を示す断面図である。 （ａ）〜（ｃ）は、図１の半導体装置の製造方法の一例を示す工程図である。 （ａ）〜（ｃ）は、図１の半導体装置の製造方法の一例を示す工程図である。 （ａ）〜（ｃ）は、図１の半導体装置の製造方法の一例を示す工程図である。 （ａ）〜（ｃ）は、図１の半導体装置の製造方法の一例を示す工程図である。 （ａ）〜（ｃ）は、図１の半導体装置の製造方法の一例を示す工程図である。 （ａ）〜（ｃ）は、図１の半導体装置の製造方法の一例を示す工程図である。 （ａ）〜（ｃ）は、図１の半導体装置の製造方法の一例を示す工程図である。 実施形態の変形例を説明するための断面図である。 実施形態の変形例を説明するための断面図である。 （ａ）および（ｂ）は、実施形態の変形例を説明するための断面図である。 実施形態の変形例を説明するための断面図である。 （ａ）および（ｂ）は、従来のフリップチップ型半導体装置の一例を説明するための断面図である。 （ａ）〜（ｃ）は、従来のビルドアップ基板の製造方法を示す工程図である。 （ａ）〜（ｃ）は、従来のビルドアップ基板の製造方法を示す工程図である。
符号の説明
１ 半導体装置
１０ 配線基板
１２ 配線
１４ 絶縁層
２０ 非感光性樹脂層
２２ 開口部
３０ 感光性樹脂層
３２ 開口部
４０ 電極パッド
４２ 積層膜
４２ａ Ｎｉ膜
４２ｂ Ａｕ膜
５０ 電極パッド
５２ 積層膜
５２ａ Ｎｉ膜
５２ｂ Ａｕ膜
６０ 半導体チップ
６２ バンプ電極
７２ 半田
７４ アンダーフィル樹脂
７６ 封止樹脂
７８ 半田ボール

Claims (16)

  1. 配線と、
    前記配線を覆う絶縁層と、
    前記絶縁層の第１面上に設けられ、非感光性の絶縁材料によって構成されるとともに、第１の開口部を有する第１の層と、
    前記絶縁層の前記第１面と反対側の面である第２面上に設けられ、感光性の絶縁材料によって構成されるとともに、前記第１の開口部よりも大きな開口面積をもつ第２の開口部を有する第２の層と、
    前記絶縁層の前記第１面側に設けられ、前記第１の開口部に露出する第１の電極パッドと、
    前記絶縁層の前記第２面側に設けられ、前記第２の開口部に露出する第２の電極パッドと、
    を備えることを特徴とする配線基板。
  2. 請求項１に記載の配線基板において、
    前記配線は、多層配線構造を有する配線基板。
  3. 請求項１または２に記載の配線基板において、
    前記第２の電極パッドの面積は、前記第１の電極パッドの面積よりも大きい配線基板。
  4. 請求項１乃至３いずれかに記載の配線基板において、
    前記第１および第２の開口部の開口面積は、それぞれ前記第１および第２の電極パッドの面積よりも小さい配線基板。
  5. 請求項１乃至４いずれかに記載の配線基板において、
    前記第１の電極パッドを構成する材料は、Ｃｕ単体である配線基板。
  6. 請求項１乃至５いずれかに記載の配線基板において、
    前記第１の電極パッドの前記第１の開口部に露出した部分上と、前記第２の電極パッドの前記第２の開口部に露出した部分上とに、ＮｉおよびＡｕの積層膜が設けられている配線基板。
  7. 請求項１乃至６いずれかに記載の配線基板において、
    前記第１の電極パッドは、半導体チップが接続される電極パッドであり、
    前記第２の電極パッドは、プリント配線基板に接続される電極パッドである配線基板。
  8. 請求項１乃至７いずれかに記載の配線基板において、
    前記第１の層は、非感光性の絶縁フィルムである配線基板。
  9. 請求項１乃至８いずれかに記載の配線基板と、
    前記第１の電極パッドに接続された半導体チップと、
    を備えることを特徴とする半導体装置。
  10. 請求項９に記載の半導体装置において、
    前記半導体チップ上に設けられた第２の半導体チップを備え、
    前記第２の半導体チップは、ボンディングワイヤを介して前記第１の電極パッドに接続されている半導体装置。
  11. 請求項９に記載の半導体装置において、
    前記半導体チップ上に設けられたヒートシンクを備える半導体装置。
  12. 請求項１１に記載の半導体装置において、
    前記ヒートシンクは、前記半導体チップ上から前記第１の層上にかけて設けられており、前記半導体チップ上に設けられた部分が前記第１の層上に設けられた部分に対して突出している半導体装置。
  13. 支持基板上に、非感光性の絶縁材料によって構成された第１の層を形成する工程と、
    前記第１の層上に、第１の電極パッドを形成する工程と、
    前記第１の電極パッド上に、配線と当該配線を覆う絶縁層とを形成する工程と、
    前記絶縁層上に、第２の電極パッドを形成する工程と、
    前記第２の電極パッドを覆うように、感光性の絶縁材料によって構成された第２の層を形成する工程と、
    前記第２の電極パッドが露出するように、前記第２の層に第２の開口部を形成する工程と、
    前記第２の開口部を形成する工程よりも後に、前記支持基板を除去する工程と、
    前記支持基板を除去する工程よりも後に、前記第１の電極パッドが露出するように、前記第１の層に前記第２の開口部よりも小さな開口面積をもつ第１の開口部を形成する工程と、
    を含むことを特徴とする配線基板の製造方法。
  14. 請求項１３に記載の配線基板の製造方法において、
    前記第２の開口部を形成する工程においては、当該第２の開口部をフォトリソグラフィ法により形成し、
    前記第１の開口部を形成する工程においては、当該第１の開口部をレーザ加工により形成する配線基板の製造方法。
  15. 請求項１３または１４に記載の配線基板の製造方法において、
    前記第１の層を形成する工程においては、当該第１の層として非感光性の絶縁フィルムを、絶縁性接着剤を介して前記支持基板上に貼り付ける配線基板の製造方法。
  16. 支持基板上に、非感光性の絶縁材料によって構成された第１の層を形成する工程と、
    前記第１の層上に、第１の電極パッドを形成する工程と、
    前記第１の電極パッド上に、配線と当該配線を覆う絶縁層とを形成する工程と、
    前記絶縁層上に、第２の電極パッドを形成する工程と、
    前記第２の電極パッドを覆うように、感光性の絶縁材料によって構成された第２の層を形成する工程と、
    前記第２の電極パッドが露出するように、前記第２の層に第２の開口部を形成する工程と、
    前記第２の開口部を形成する工程よりも後に、前記支持基板を除去する工程と、
    前記支持基板を除去する工程よりも後に、前記第１の電極パッドが露出するように、前記第１の層に前記第２の開口部よりも小さな開口面積をもつ第１の開口部を形成する工程と、
    前記第１の開口部に露出する前記第１の電極パッドに、半導体チップを接続する工程と、
    を含むことを特徴とする半導体装置の製造方法。
JP2006022809A 2006-01-31 2006-01-31 配線基板および半導体装置ならびにそれらの製造方法 Withdrawn JP2007207872A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006022809A JP2007207872A (ja) 2006-01-31 2006-01-31 配線基板および半導体装置ならびにそれらの製造方法
US11/657,571 US20070178686A1 (en) 2006-01-31 2007-01-25 Interconnect substrate, semiconductor device, and method of manufacturing the same
CN2007100047900A CN101013686B (zh) 2006-01-31 2007-01-30 互连衬底、半导体器件及其制造方法
US12/212,690 US20090017613A1 (en) 2006-01-31 2008-09-18 Method of manufacturing interconnect substrate and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006022809A JP2007207872A (ja) 2006-01-31 2006-01-31 配線基板および半導体装置ならびにそれらの製造方法

Publications (1)

Publication Number Publication Date
JP2007207872A true JP2007207872A (ja) 2007-08-16

Family

ID=38322628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006022809A Withdrawn JP2007207872A (ja) 2006-01-31 2006-01-31 配線基板および半導体装置ならびにそれらの製造方法

Country Status (3)

Country Link
US (2) US20070178686A1 (ja)
JP (1) JP2007207872A (ja)
CN (1) CN101013686B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010010911A1 (ja) * 2008-07-23 2010-01-28 日本電気株式会社 半導体装置及びその製造方法
WO2011089936A1 (ja) * 2010-01-22 2011-07-28 日本電気株式会社 機能素子内蔵基板及び配線基板
JP2011181861A (ja) * 2010-03-04 2011-09-15 Casio Computer Co Ltd 半導体装置及び半導体装置の製造方法
US8604615B2 (en) 2011-01-28 2013-12-10 Samsung Electronics Co., Ltd. Semiconductor device including a stack of semiconductor chips, underfill material and molding material
JP2017050464A (ja) * 2015-09-03 2017-03-09 凸版印刷株式会社 配線基板積層体、その製造方法及び半導体装置の製造方法
WO2024190410A1 (ja) * 2023-03-10 2024-09-19 ナミックス株式会社 半導体装置及び樹脂組成物

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101543144B (zh) * 2007-03-14 2012-12-05 松下电器产业株式会社 识别标志以及电路基板的制造方法
JP2009302427A (ja) * 2008-06-17 2009-12-24 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
US20100073894A1 (en) * 2008-09-22 2010-03-25 Russell Mortensen Coreless substrate, method of manufacturing same, and package for microelectronic device incorporating same
US8574960B2 (en) * 2010-02-03 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming cavity adjacent to sensitive region of semiconductor die using wafer-level underfill material
US8866301B2 (en) 2010-05-18 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers with interconnection structures
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
TWI440412B (zh) * 2011-12-28 2014-06-01 Princo Corp 超薄多層基板之封裝方法
TWI433621B (zh) * 2011-12-28 2014-04-01 Princo Corp 超薄多層基板之封裝方法
TWI474444B (zh) * 2011-12-28 2015-02-21 Princo Corp 超薄多層基板之封裝方法
CN103311132B (zh) * 2013-05-20 2015-08-26 江苏长电科技股份有限公司 金属框多层线路基板先镀后蚀工艺方法
TWI582921B (zh) * 2015-12-02 2017-05-11 南茂科技股份有限公司 半導體封裝結構及其製作方法
TWI582903B (zh) * 2015-12-02 2017-05-11 南茂科技股份有限公司 半導體封裝結構及其製作方法
TWI582864B (zh) * 2015-12-09 2017-05-11 南茂科技股份有限公司 半導體封裝結構及其製作方法
CN115547846A (zh) * 2019-02-21 2022-12-30 奥特斯科技(重庆)有限公司 部件承载件及其制造方法和电气装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886362A (en) * 1993-12-03 1999-03-23 Motorola, Inc. Method of reflowing solder bumps after probe test
KR950027550U (ko) * 1994-03-07 1995-10-18 정의훈 클로즈 가이드(Cloth guide)의 경사안내로울러 좌. 우 이송장치
US5587882A (en) * 1995-08-30 1996-12-24 Hewlett-Packard Company Thermal interface for a heat sink and a plurality of integrated circuits mounted on a substrate
US6609652B2 (en) * 1997-05-27 2003-08-26 Spheretek, Llc Ball bumping substrates, particuarly wafers
US5893726A (en) * 1997-12-15 1999-04-13 Micron Technology, Inc. Semiconductor package with pre-fabricated cover and method of fabrication
US6235544B1 (en) * 1999-04-20 2001-05-22 International Business Machines Corporation Seed metal delete process for thin film repair solutions using direct UV laser
JP3908157B2 (ja) * 2002-01-24 2007-04-25 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置の製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010010911A1 (ja) * 2008-07-23 2010-01-28 日本電気株式会社 半導体装置及びその製造方法
US8304915B2 (en) 2008-07-23 2012-11-06 Nec Corporation Semiconductor device and method for manufacturing the same
CN102106198B (zh) * 2008-07-23 2013-05-01 日本电气株式会社 半导体装置及其制造方法
JP5378380B2 (ja) * 2008-07-23 2013-12-25 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
WO2011089936A1 (ja) * 2010-01-22 2011-07-28 日本電気株式会社 機能素子内蔵基板及び配線基板
JPWO2011089936A1 (ja) * 2010-01-22 2013-05-23 日本電気株式会社 機能素子内蔵基板及び配線基板
US8929090B2 (en) 2010-01-22 2015-01-06 Nec Corporation Functional element built-in substrate and wiring substrate
JP2011181861A (ja) * 2010-03-04 2011-09-15 Casio Computer Co Ltd 半導体装置及び半導体装置の製造方法
US8604615B2 (en) 2011-01-28 2013-12-10 Samsung Electronics Co., Ltd. Semiconductor device including a stack of semiconductor chips, underfill material and molding material
US9343432B2 (en) 2011-01-28 2016-05-17 Samsung Electronics Co., Ltd. Semiconductor chip stack having improved encapsulation
JP2017050464A (ja) * 2015-09-03 2017-03-09 凸版印刷株式会社 配線基板積層体、その製造方法及び半導体装置の製造方法
WO2024190410A1 (ja) * 2023-03-10 2024-09-19 ナミックス株式会社 半導体装置及び樹脂組成物

Also Published As

Publication number Publication date
US20070178686A1 (en) 2007-08-02
CN101013686A (zh) 2007-08-08
CN101013686B (zh) 2011-11-30
US20090017613A1 (en) 2009-01-15

Similar Documents

Publication Publication Date Title
JP2007207872A (ja) 配線基板および半導体装置ならびにそれらの製造方法
JP3677429B2 (ja) フリップチップ型半導体装置の製造方法
JP6539992B2 (ja) 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法
US8704100B2 (en) Heat dissipating substrate and method of manufacturing the same
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
JP2008085089A (ja) 樹脂配線基板および半導体装置
JP2006019368A (ja) インターポーザ及びその製造方法並びに半導体装置
JP2007109825A (ja) 多層配線基板、多層配線基板を用いた半導体装置及びそれらの製造方法
JP2005310946A (ja) 半導体装置
JP2008270810A (ja) ヒートシンクおよびアースシールドの機能を向上させるための半導体デバイスパッケージ
JP2007201254A (ja) 半導体素子内蔵基板、半導体素子内蔵型多層回路基板
TW200839993A (en) Method of manufacturing wiring board, method of manufacturing semiconductor device and wiring board
US10129980B2 (en) Circuit board and electronic component device
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2020004926A (ja) 配線基板及び配線基板の製造方法
JP4945919B2 (ja) Ｂｇａ型多層回路配線板
JP2008270362A (ja) 積層配線基板及びその製造方法
JP2011124555A (ja) プリント配線板及びプリント配線板の製造方法
US8546922B2 (en) Wiring board
JP6994342B2 (ja) 電子部品内蔵基板及びその製造方法
JP3918803B2 (ja) 半導体装置用基板及びその製造方法
JP5285385B2 (ja) 積層配線基板の製造方法
JP4779619B2 (ja) 支持板、多層回路配線基板及びそれを用いた半導体パッケージ
JP2005353953A (ja) 印刷配線板及び半導体装置
JP2008147367A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090204

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20101008