JP2009302427A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2009302427A
JP2009302427A JP2008157524A JP2008157524A JP2009302427A JP 2009302427 A JP2009302427 A JP 2009302427A JP 2008157524 A JP2008157524 A JP 2008157524A JP 2008157524 A JP2008157524 A JP 2008157524A JP 2009302427 A JP2009302427 A JP 2009302427A
Authority
JP
Japan
Prior art keywords
wiring pattern
semiconductor device
carrier tape
metal foil
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008157524A
Other languages
English (en)
Other versions
JP2009302427A5 (ja
Inventor
Kiyohiro Machida
洋弘 町田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2008157524A priority Critical patent/JP2009302427A/ja
Priority to US12/485,617 priority patent/US20090309208A1/en
Publication of JP2009302427A publication Critical patent/JP2009302427A/ja
Publication of JP2009302427A5 publication Critical patent/JP2009302427A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】基板を有さなくても製造工程中において容易にハンドリングすることが可能な半導体装置の構成と、このような構成を有する半導体装置の製造方法を提供する。
【解決手段】半導体素子６０を封止して樹脂成形された封止樹脂部７０と、封止樹脂部７０の一方の面を被覆する絶縁層３０と、封止樹脂部７０に封止され、絶縁層３０に積層して形成された配線パターン１４と、絶縁層３０に形成された開口部３２に配設され、配線パターン１４に接続して設けられた外部接続端子８０と、配線パターン１４にフリップチップ接続された半導体素子６０の接続部を保護するアンダーフィル樹脂５０と、を有していることを特徴とする半導体装置１００である。
【選択図】図３

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
従来の半導体装置は、ガラスエポキシ樹脂等によりなる基板上に配線パターンを形成した配線基板に半導体素子を搭載し、搭載した半導体素子と配線パターンとを電気的に接続した構成が一般的である。
図９、図１０に従来の従来技術における半導体装置の構成例を示す。図９は、スルーホール１１０を経由して基板Ｋの一方側の面に形成された接続パッド１１２と他方側の面に形成された外部接続端子１１４とを電気的に接続する配線パターン１１６を有する配線基板において、配線基板の一方側の面に半導体素子１２０を搭載し、半導体素子１２０に形成された電極パッド１２２と配線基板の接続パッド１１２間とをボンディングワイヤ１３０により電気的に接続した後、封止樹脂１４０により半導体素子１２０およびボンディングワイヤ１３０を樹脂封止するいわゆるワイヤボンディング接続方式により形成された半導体装置２００の構造を示す断面図である。また、図１０は、配線基板の一方側の面に形成された接続パッド１１２に半導体素子１２０の電極１２６（電極パッド１２２とバンプ１２４）を接合し、接続パッド１１２と電極１２６との間にアンダーフィル樹脂１５０を注入した、いわゆるフリップチップ接続方式により形成された半導体装置２００の構造を示す断面図である。
これらのような半導体装置２００については、例えば特許文献１（ワイヤボンディング接続方式）および特許文献２（フリップチップ接続方式）において開示されている。
特開平９−９７８６０号公報 特開２００３−１５２００１号公報
図９に示すようなワイヤボンディング接続方式の半導体装置の構成に代えて、図１０に示すようなフリップチップ接続方式の半導体装置の構成を採用することによって、半導体装置の厚さ寸法を大幅に薄くすることが可能になった。
近年における半導体装置には更なる薄型化が望まれており、フリップチップ接続形式の半導体装置における薄型化は限界に達しつつある。
そこで本願発明者は、配線パターンを保持する基板を省略することにより半導体装置の厚さ寸法を薄くすることに着目し、基板を有さなくても製造工程中において容易にハンドリングすることが可能な半導体装置の構成と、このような構成を有する半導体装置の製造方法の提供を目的としている。
以上の課題を解決するため本発明は、以下の構成を備える。
すなわち、半導体素子を封止して樹脂成形された封止樹脂部と、前記封止樹脂部の一方の面を被覆する絶縁層と、前記封止樹脂部に封止され、前記絶縁層に積層して形成された配線パターンと、前記絶縁層に形成された開口部に配設され、前記配線パターンに接続して設けられた外部接続端子と、前記配線パターンにフリップチップ接続された前記半導体素子の接続部を保護するアンダーフィル樹脂と、を有していることを特徴とする半導体装置である。このような半導体装置における配線パターンの材料としては、銅箔等の金属箔により形成すれば好適である。
また、前記アンダーフィル樹脂は、非導電性フィルム材により形成されていて、前記半導体素子は、前記半導体素子に取り付けられた電極により前記被導電性フィルムを貫通させることにより前記配線パターンと電気的に接続されていることを特徴とする。
また、前記アンダーフィル樹脂は、異方性導電フィルムにより形成されていて、前記半導体素子は、前記異方性導電フィルム材を介して前記配線パターンに電気的に接続されていることを特徴とする。
これらにより、半導体素子と配線パターンとの隙間寸法を可及的に狭くすることができるため半導体装置をさらに薄型にすることができる。また、アンダーフィル樹脂にフィルム材を用いることにより、半導体装置の厚さ寸法のばらつきを抑えることができ、フィルム材をラミネートするだけでよいので製造工程における作業効率を向上させることができる。
また、他の発明は、金属箔に第１のキャリアテープを接着する工程と、前記金属箔に絶縁層を積層し、該絶縁層に開口部を形成する工程と、前記絶縁層の表面に第２のキャリアテープを積層する工程と、前記第１のキャリアテープを除去する工程と、前記金属箔をエッチングし、配線パターンを形成する工程と、前記配線パターンにアンダーフィル樹脂を積層する工程と、半導体素子をフェースダウンにより前記アンダーフィル樹脂の上から前記配線パターンと電気的に接続するように搭載する工程と、前記半導体素子が搭載された一方の面側を樹脂封止する工程と、前記第２のキャリアテープを除去する工程と、前記開口部から露出した前記配線パターンに外部接続端子を接合する工程と、を有していることを特徴とする半導体装置の製造方法がある。
さらにまた、他の発明として、金属箔にキャリアテープを接着する工程と、前記金属箔をエッチングし、配線パターンを形成する工程と、前記配線パターンにアンダーフィル樹脂を積層する工程と、半導体素子をフェースダウンにより前記アンダーフィル樹脂の上から前記配線パターンと電気的に接続するように搭載する工程と、前記半導体素子が搭載された一方の面側を樹脂封止する工程と、前記キャリアテープを除去する工程と、前記キャリアテープを除去して露出した前記配線パターンに絶縁層を積層し、該絶縁層に開口部を形成する工程と、前記開口部から露出した前記配線パターンに外部接続端子を接合する工程と、を有していることを特徴とする半導体装置の製造方法がある。
また、前記金属箔にキャリアテープを接着する工程においては、前記金属箔のシャイニー面にアクリル系接着剤を用いて接着していることを特徴とする。これにより金属箔からのキャリアテープ除去を容易に行うことができる。
また、前記金属箔からキャリアテープを剥離した後から前記開口部から露出した前記配線パターンに外部接続端子を接合するまでの間に、前記金属箔をプラズマエッチングする工程を有していることを特徴とする。これにより、キャリアテープ除去時に金属箔表面に接着剤または変質した接着剤が残存した場合であっても、金属箔表面を清浄な状態にすることができる。
また、前記金属箔は、サブトラクティブ法またはセミアディティブ法のいずれかによりパターニングされることを特徴とする。これにより、必要な配線パターンの詳細度に応じて適切に配線パターンを形成することができる。
本発明にある半導体装置の構成を採用することにより、きわめて薄い半導体装置を提供することができる。またこのような基板を有さない半導体装置を製造する際において、各段階における製造工程品を円滑にハンドリングすることができるため、生産効率が向上し、半導体装置を低コストで提供することが可能になる。
（第１実施形態）
以下、本発明にかかる半導体装置の実施形態について、図面に基づいて説明する。図１〜図３は、本実施形態における半導体装置の製造方法における各段階の状態を示す断面図である。なお、図１〜図３においては単体の半導体装置が示されているが、複数個の半導体素子を搭載し、半導体装置を同時に複数個製造することももちろん可能である。
まず、図１（ａ）に示すように、金属箔である銅箔１０に第１のキャリアテープ２０を接着し、銅箔１０と第１のキャリアテープ２０とを積層する。本実施形態においては、１２〜１５μｍの膜厚さに形成された銅箔１０を用い、銅箔１０のシャイニー面１２（平滑度が高い側の面）に第１のキャリアテープ２０を積層させている。
本実施形態における第１のキャリアテープ２０には、ＰＥＴフィルムからなる基材の片側面にアクリル系接着剤が塗布されたものが用いられている。接着剤にアクリル系接着剤を用いているので、第１のキャリアテープ２０を後に除去する際に、容易にピールすることができ、接着剤が銅箔１０に残存しないため好都合である。
次に図１（ｂ）に示すように、銅箔１０に絶縁層であるソルダーレジスト３０を積層する。本実施形態においては、フィルムタイプのソルダーレジスト３０を積層した後、ソルダーレジスト３０の所定の部位にレーザ光を照射することにより開口部３２を形成している。
次に、図１（ｃ）に示すように、ソルダーレジスト３０の表面に第２のキャリアテープ４０を積層する。第２のキャリアテープ４０の積層は、例えばロールラミネータを用いることができる。第２のキャリアテープ４０をローラで押圧することで、第２のキャリアテープ４０をソルダーレジスト３０の表面形状に倣った状態でラミネートすることができる。したがって、図１（ｃ）に示すように、第２のキャリアテープ４０は、開口部３２に入り込んだ状態（充填された状態）となる。本実施形態においては、第１のキャリアテープ２０の構成と同様の構成を有する第２のキャリアテープ４０を用いた。
第２のキャリアテープ４０をソルダーレジスト３０の表面にラミネートした後、第１のキャリアテープ２０を除去する（図１（ｄ））。第１のキャリアテープ２０は手でピールして除去することができる。
次に、図２（ａ）に示すように、銅箔１０とソルダーレジスト３０と第２のキャリアテープ４０との積層体を銅箔１０が上側面になるようにフリップした後、銅箔１０をサブトラクティブ法によりパターニングし、配線パターン１４を形成する。
次に、図２（ｂ）に示すように、配線パターン１４の所定位置にノンコンダクティブフィルム等の樹脂シートを貼付してアンダーフィル樹脂５０を形成する。アンダーフィル樹脂５０を構成する樹脂シートは、ノンコンダクティブフィルムに替えて異方性導電樹脂フィルムやダイアタッチフィルムなどを用いることもできる。
次に、図２（ｃ）に示すように、電極としてのバンプ６２が形成された半導体素子６０をフェースダウンさせた状態でアンダーフィル樹脂５０にバンプ６２を押圧し、バンプ６２をアンダーフィル樹脂５０に貫通させることにより半導体素子６０と配線パターン１４とを電気的に接続させるように、バンプ６２と配線パターン１４とが直接接続する状態となるように搭載する。
次に、図２（ｄ）に示すように、配線パターン１４とアンダーフィル樹脂５０と半導体素子６０（半導体素子６０が搭載されている側の面）を封止樹脂７２により樹脂成形し、封止樹脂部７０を形成する。樹脂封止部７０を形成する際は、トランスファーモールド装置を用いればよい。
次に、図３（ａ）に示すように、樹脂封止された積層体９０から第２のキャリアテープ４０を除去する。第２のキャリアテープ４０もまた手作業等で簡単にピールすることができる。第２のキャリアテープ４０の接着剤には先述のとおりアクリル系接着剤が用いられているため剥離しやすいものの、樹脂封止する際に接着剤が加熱されることによって接着剤が変質する等により、ソルダーレジスト３０の開口部３２に入り込んでいた部位の配線パターン１４に接着剤または変質した接着剤が残留することがある。このような場合においては、図３（ｂ）に示すように、開口部３２から露出する配線パターン１４（接続パッド）の表面にプラズマ処理を施せば、配線パターン１４の露出面（接続パッド面）を洗浄することができる。プラズマ処理には、アルゴンプラズマエッチングや酸素プラズマエッチングを用いることができる。
開口部３２から露出する配線パターン１４の洗浄を終えた後、配線パターン１４の露出部にはんだバンプ等の外部接続端子８０を取り付けることにより、図３（ｃ）に示すような半導体装置１００を得ることができる。半導体装置１００は必要に応じてダイサー等により個片化する。
本実施形態における半導体装置１００は、絶縁層３０上に配線パターン１４が直接積層されていて、半導体素子６０が搭載される配線パターン１４領域に配設されたアンダーフィル樹脂５０に、半導体素子６０を押圧し、半導体素子６０の電極であるバンプ６２にアンダーフィル樹脂５０を貫通させることにより配線パターン１４に電気的に接続させた状態に半導体素子６０を搭載し、半導体素子６０とアンダーフィル樹脂５０と配線パターン１４の一部を封止樹脂７２により樹脂成形した封止樹脂部７０を形成し、絶縁層３０に形成された開口部３２から露出した配線パターン１４に外部接続端子８０を取り付けて形成したものであるから、従来の基板を有するフリップチップ接続方式により製造される半導体装置に比べてきわめて薄型の半導体装置１００に形成することが可能である。
（第２実施形態）
第１実施形態の図３（ｃ）で示した半導体装置１００の他の製造方法について説明する。図４と図５は、第２実施形態にかかる半導体装置の製造方法における各工程での状態を示す断面図である。
まず、図４（ａ）に示すように、厚さ寸法が１２〜１５μｍに形成された銅箔１０のシャイニー面１２にキャリアテープ２２をラミネートする。キャリアテープ２２は第１実施形態における第１，２のキャリアテープ２０，４０と同様にＰＥＴフィルムからなる基材の片側面にアクリル系接着剤が塗布されたものが用いられている。
次に、図４（ｂ）に示すように、サブトラクティブ法により銅箔１０をパターニングし、配線パターン１４を形成する。
次に、図４（ｃ）に示すように、配線パターン１４の所定位置にノンコンダクティブフィルム等の樹脂シートを貼付してアンダーフィル樹脂５０を形成する。アンダーフィル樹脂５０を構成する樹脂シートもまた、第１実施形態と同様に、ノンコンダクティブフィルムに替えて異方性導電樹脂フィルムやダイアタッチフィルムなどを用いることができる。
次に、図４（ｄ）に示すように、電極としてのバンプ６２が形成された半導体素子６０をフェースダウンでアンダーフィル樹脂５０に押圧させた状態で搭載し、半導体素子６０のバンプ６２をアンダーフィル樹脂５０に貫通させることにより半導体素子６０と配線パターン１４とを電気的に接続する。バンプ６２は配線パターン１４に直接接続した状態になっている。
次に、図５（ａ）に示すように、配線パターン１４とアンダーフィル樹脂５０と半導体素子６０とを（半導体素子６０が搭載されている側の面を）封止樹脂７２により樹脂成形し、封止樹脂部７０を形成する。封止樹脂部７０を形成する際は、トランスファーモールド装置を用いればよい。
次に、図５（ｂ）に示すように、樹脂封止された積層体９０からキャリアテープ２２を除去する。キャリアテープ２２は手作業等により簡単にピールして除去することができる。キャリアテープ２２の接着剤には先述のとおりアクリル系接着剤が用いられているから、接着面から容易に剥離することができるが、配線パターン１４との接着面にキャリアテープ２２の接着剤や加熱により変質した接着剤成分が残留することがある。したがって図５（ｃ）に示すように、キャリアテープ２２を除去することで露出した配線パターン１４（接続パッド）の表面にプラズマ処理を施すことにより、配線パターン１４の表面（接続パッドの表面となる部位を当然に含む）を洗浄することができる。プラズマ処理には、アルゴンプラズマエッチングや酸素プラズマエッチングを用いることができる。
配線パターン１４のプラズマ処理（洗浄処理）が完了した後、絶縁層としてソルダーレジスト３０を配線パターン１４の下面に積層する。このとき、外部接続端子８０を取り付ける部位には開口部３２が形成される。
本実施形態においても絶縁層にフィルム状に形成されたソルダーレジスト３０を用いている。また、開口部３２は、ソルダーレジスト３０の所定部位にレーザ光を照射することにより形成している。
図５（ｄ）に示すように、ソルダーレジスト３０に開口部３２を形成した後、開口部３２から露出した配線パターン１４にはんだバンプ等の外部接続端子８０を取り付ける。必要に応じてダイサー等により個片化することにより、図３（ｃ）に示した半導体装置１００と同じ構成を有した半導体装置１００を得ることができる。
本実施形態による半導体装置１００の製造方法によれば、製造工程中に使用するキャリアテープ２２を１枚にすることができるので、製造工程の短縮や、省資源化が可能になり、低コストで半導体装置１００を製造することができる。
（第３実施形態）
第１実施形態および第２実施形態においては、銅箔１０をパターニングする際にサブトラクティブ法を用いた形態について説明しているが、使用する銅箔１０によっては、セミアディティブ法により配線パターン１４を形成することができる。本実施形態においては、第１実施形態の配線パターン形成工程において、サブトラクティブ法に代えてセミアディティブ法を適用した場合の実施形態を説明する。図６〜図８は第３実施形態にかかる半導体装置の製造方法における各工程での状態を示す断面図である。
本実施形態においては厚さ寸法が２〜３μｍに形成された銅箔１０が用いられている。まず、図６（ａ）に示すように、銅箔１０のシャイニー面１２側に第１のキャリアテープ２０を積層する。続いて、絶縁層としてフィルムタイプのソルダーレジスト３０を銅箔１０側にラミネートし、外部接続端子形成位置にレーザ光を照射してソルダーレジスト３０に開口部３２を形成する（図６（ｂ））。図６（ｃ）に示すように、ソルダーレジスト３０の表面に第２のキャリアテープ４０を積層する。続いて第１のキャリアテープ２０をピールして除去する（図６（ｄ））。
第１のキャリアテープ２０を除去した後、図６（ｅ）に示すように銅箔１０とソルダーレジスト３０と第２のキャリアテープ４０とからなる積層体の上下面を入れ替えて銅箔１０を上側面にした後、図７（ａ）に示すようにめっきレジスト２５を銅箔１０の表面にラミネートする。本実施形態におけるめっきレジスト２５にはフィルム状に形成された感光性樹脂を用いた。銅箔１０の表面に積層しためっきレジスト２５をフォトリソグラフィー法により露光および現像し、図７（ｂ）に示すようにめっきマスク２７を形成する。めっきマスク２７を形成した後、銅箔１０をシードメタルとして電解銅めっきを施し、図７（ｃ）に示すようにめっきマスク２７の開口部に銅めっき層１６を形成する。銅めっき層１６を形成した後、図７（ｄ）に示すようにめっきマスク２７をウェットエッチング等により除去する。
次に、めっきマスク２７により覆われていた部位の銅箔１０（めっきマスク２７を除去したことにより露出した銅箔１０の部分）をエッチングすることで、銅めっき層１６を独立させて図８（ａ）に示すような配線パターン１４を形成する。配線パターン１４を形成した後は、図８（ｂ）に示すように、配線パターン１４の所要の部位（半導体素子６０を搭載する部位）にノンコンダクティブフィルム等のアンダーフィル樹脂５０を形成し、バンプ６２が形成された半導体素子６０をアンダーフィル樹脂５０に押圧し、バンプ６２をアンダーフィル樹脂５０に貫通させて配線パターン１４に電気的に接続するように搭載し、半導体素子６０と配線パターン１４を封止樹脂７２により樹脂成形し封止樹脂部７０を形成する。これらの一連の工程は先の実施形態と同様にして行うことができる。図８（ｂ）は樹脂封止された積層体９０を示す。
続いて、図８（ｃ）に示すように、樹脂封止された積層体９０から第２のキャリアテープ４０をピールすることにより除去する。第２のキャリアテープ４０を除去しても硬化した封止樹脂部７０（封止樹脂７２）による剛性があるから以降の製造工程におけるハンドリングについては何ら問題ない。第２のキャリアテープ４０を除去することにより、ソルダーレジスト３０の開口部３２から配線パターン１４が露出するので、露出した配線パターン１４（接続パッドとなる部分）にプラズマ処理（プラズマエッチング）を行い、配線パターン１４の露出面を洗浄する。プラズマ処理は先の実施形態で説明した方法を適用することができる。プラズマ処理により洗浄された開口部３２から露出した配線パターン１４の部位（接続パッド）にはんだバンプ等からなる外部接続端子８０を取り付ける。必要に応じてダイサー等により個片化することにより図８（ｄ）に示すような半導体装置１００を得ることができる。
本実施形態における半導体装置１００の基本構成は、先に説明した実施形態における半導体装置１００と同様であるが、配線パターン１４がセミアディティブ法により形成されているので、配線パターン１４が銅箔１０および銅めっき層１６の二層構造である点で相違する。また、先に説明した実施形態に比べて微細な配線パターン１４を形成することができる点で有利である。
以上に本願発明にかかる半導体装置１００および半導体装置１００の製造方法について実施形態に基づいて詳細に説明したが、本願発明は以上に示した実施形態に限定されるものではないのはもちろんである。例えば、第３実施形態においては、第１実施形態における配線パターン１４の形成方法をサブトラクティブ法に代えてセミアディティブ法により形成した実施形態について説明しているが、第２実施形態における配線パターン１４の形成方法についても、サブトラクティブ法に代えてセミアディティブ法により形成しても良いのはもちろんである。
また、以上の実施形態においては、金属箔として銅箔１０を用いているが、他の金属箔を用いても良いのはもちろんである。そして、配線パターン１４の形成方法に応じて銅箔１０の厚さ寸法を１２〜１５μｍ（サブトラクティブ法の場合）や２〜３μｍ（セミアディティブ法の場合）を採用しているが、金属箔の厚さ寸法は適宜調整することができるのはもちろんである。
また上記第１実施形態ないし第３実施形態においては、アンダーフィル樹脂５０にノンコンダクティブフィルムを用いた形態における配線パターン１４とバンプ６２との電気的接続方法について説明しているが、アンダーフィル樹脂５０にダイアタッチフィルムを用いた場合もノンコンダクティブフィルムと同様の接続方法が適用できる。これらに対して、アンダーフィル樹脂５０として異方性導電フィルムを採用した場合には、配線パターン１４とバンプ６２とは、異方性導電性フィルム内の導電フィラーを中継して導通をとることができるため、配線パターン１４とバンプ６２とを直接接続しなくても良いのはもちろんである。
第１実施形態における半導体装置の製造方法における各段階の状態を示す断面図である。 第１実施形態における半導体装置の製造方法における各段階の状態を示す断面図である。 第１実施形態における半導体装置の製造方法における各段階の状態を示す断面図である。 第２実施形態にかかる半導体装置の製造方法における各工程での状態を示す断面図である。 第２実施形態にかかる半導体装置の製造方法における各工程での状態を示す断面図である。 第３実施形態にかかる半導体装置の製造方法における各工程での状態を示す断面図である。 第３実施形態にかかる半導体装置の製造方法における各工程での状態を示す断面図である。 第３実施形態にかかる半導体装置の製造方法における各工程での状態を示す断面図である。 従来技術における半導体基板の製造方法での各工程における状態を示す断面図である。 従来技術における半導体基板の製造方法での各工程における状態を示す断面図である。
符号の説明
１０ 銅箔
１２ シャイニー面
１４ 配線パターン
１６ 銅めっき層
２０ 第１のキャリアテープ
２２ キャリアテープ
２５ めっきレジスト
２７ めっきマスク
３０ ソルダーレジスト
３２ 開口部
４０ 第２のキャリアテープ
５０ アンダーフィル樹脂
６０ 半導体素子
６２ バンプ
７０ 封止樹脂部
７２ 封止樹脂
８０ 外部接続端子
９０ 樹脂封止された積層体
１００ 半導体装置
１１０ スルーホール
１１２ 接続パッド
１１４ 外部接続端子
１１６ 配線パターン
１２０ 半導体素子
１２２ 電極パッド
１２４ バンプ
１２６ 電極
１３０ ボンディングワイヤ
１４０ 封止樹脂
１５０ アンダーフィル樹脂
２００ 半導体装置
Ｋ 基板

Claims (10)

  1. 半導体素子を封止して樹脂成形された封止樹脂部と、
    前記封止樹脂部の一方の面を被覆する絶縁層と、
    前記封止樹脂部に封止され、前記絶縁層に積層して形成された配線パターンと、
    前記絶縁層に形成された開口部に配設され、前記配線パターンに接続して設けられた外部接続端子と、
    前記配線パターンにフリップチップ接続された前記半導体素子の接続部を保護するアンダーフィル樹脂と、
    を有していることを特徴とする半導体装置。
  2. 前記アンダーフィル樹脂は、非導電性フィルム材により形成されていて、
    前記半導体素子は、前記半導体素子に取り付けられた電極により前記被導電性フィルムを貫通させることにより前記配線パターンと電気的に接続されていることを特徴とする請求項１記載の半導体装置。
  3. 前記アンダーフィル樹脂は、異方性導電フィルムにより形成されていて、
    前記半導体素子は、前記異方性導電フィルム材を介して前記配線パターンに電気的に接続されていることを特徴とする請求項１記載の半導体装置。
  4. 前記配線パターンは銅によって形成されていることを特徴とする請求項１〜３のうちのいずれか一項に記載の半導体装置。
  5. 金属箔に第１のキャリアテープを接着する工程と、
    前記金属箔に絶縁層を積層し、該絶縁層に開口部を形成する工程と、
    前記絶縁層の表面に第２のキャリアテープを積層する工程と、
    前記第１のキャリアテープを除去する工程と、
    前記金属箔をエッチングし、配線パターンを形成する工程と、
    前記配線パターンにアンダーフィル樹脂を積層する工程と、
    半導体素子をフェースダウンにより前記アンダーフィル樹脂の上から前記配線パターンと電気的に接続するように搭載する工程と、
    前記半導体素子が搭載された一方の面側を樹脂封止する工程と、
    前記第２のキャリアテープを除去する工程と、
    前記開口部から露出した前記配線パターンに外部接続端子を接合する工程と、
    を有していることを特徴とする半導体装置の製造方法。
  6. 金属箔にキャリアテープを接着する工程と、
    前記金属箔をエッチングし、配線パターンを形成する工程と、
    前記配線パターンにアンダーフィル樹脂を積層する工程と、
    半導体素子をフェースダウンにより前記アンダーフィル樹脂の上から前記配線パターンと電気的に接続するように搭載する工程と、
    前記半導体素子が搭載された一方の面側を樹脂封止する工程と、
    前記キャリアテープを除去する工程と、
    前記キャリアテープを除去して露出した前記配線パターンに絶縁層を積層し、該絶縁層に開口部を形成する工程と、
    前記開口部から露出した前記配線パターンに外部接続端子を接合する工程と、
    を有していることを特徴とする半導体装置の製造方法。
  7. 前記金属箔にキャリアテープを接着する工程においては、前記金属箔のシャイニー面にアクリル系接着剤を用いて接着していることを特徴とする請求項５または６記載の半導体装置の製造方法。
  8. 前記金属箔からキャリアテープを剥離した後から前記開口部から露出した前記配線パターンに外部接続端子を接合するまでの間に、前記金属箔をプラズマエッチングする工程を有していることを特徴とする請求項５〜７のうちのいずれか一項に記載の半導体装置の製造方法。
  9. 前記金属箔は、サブトラクティブ法によりパターニングされることを特徴とする請求項５〜８のうちのいずれか一項に記載の半導体装置の製造方法。
  10. 前記金属箔は、セミアディティブ法によりパターニングされることを特徴とする請求項５〜８のうちのいずれか一項に記載の半導体装置の製造方法。
JP2008157524A 2008-06-17 2008-06-17 半導体装置および半導体装置の製造方法 Pending JP2009302427A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008157524A JP2009302427A (ja) 2008-06-17 2008-06-17 半導体装置および半導体装置の製造方法
US12/485,617 US20090309208A1 (en) 2008-06-17 2009-06-16 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008157524A JP2009302427A (ja) 2008-06-17 2008-06-17 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009302427A true JP2009302427A (ja) 2009-12-24
JP2009302427A5 JP2009302427A5 (ja) 2011-05-06

Family

ID=41413974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008157524A Pending JP2009302427A (ja) 2008-06-17 2008-06-17 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20090309208A1 (ja)
JP (1) JP2009302427A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014022705A (ja) * 2012-07-24 2014-02-03 Citizen Holdings Co Ltd 半導体発光装置及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291801A (ja) * 2000-03-16 2001-10-19 Texas Instr Inc <Ti> 直接取付けチップスケール・パッケージ
JP2004134779A (ja) * 2002-09-20 2004-04-30 Toray Ind Inc 電子部品実装回路基板の製造方法および電子部品実装回路基板用部材の製造方法
JP2007281301A (ja) * 2006-04-10 2007-10-25 Hitachi Cable Ltd 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP2007335541A (ja) * 2006-06-13 2007-12-27 Mitsui Mining & Smelting Co Ltd フレキシブルプリント配線基板および半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6794273B2 (en) * 2002-05-24 2004-09-21 Fujitsu Limited Semiconductor device and manufacturing method thereof
JP4271590B2 (ja) * 2004-01-20 2009-06-03 新光電気工業株式会社 半導体装置及びその製造方法
JP4204989B2 (ja) * 2004-01-30 2009-01-07 新光電気工業株式会社 半導体装置及びその製造方法
JP4108643B2 (ja) * 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ
US20090001604A1 (en) * 2005-03-01 2009-01-01 Daisuke Tanaka Semiconductor Package and Method for Producing Same
JP3914239B2 (ja) * 2005-03-15 2007-05-16 新光電気工業株式会社 配線基板および配線基板の製造方法
US7838779B2 (en) * 2005-06-17 2010-11-23 Nec Corporation Wiring board, method for manufacturing same, and semiconductor package
JP4551321B2 (ja) * 2005-07-21 2010-09-29 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP4819471B2 (ja) * 2005-10-12 2011-11-24 日本電気株式会社 配線基板及び配線基板を用いた半導体装置並びにその製造方法
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
KR100892935B1 (ko) * 2005-12-14 2009-04-09 신꼬오덴기 고교 가부시키가이샤 칩 내장 기판 및 칩 내장 기판의 제조방법
JP2007207872A (ja) * 2006-01-31 2007-08-16 Nec Electronics Corp 配線基板および半導体装置ならびにそれらの製造方法
JP4874005B2 (ja) * 2006-06-09 2012-02-08 富士通セミコンダクター株式会社 半導体装置、その製造方法及びその実装方法
JP2008091719A (ja) * 2006-10-03 2008-04-17 Shinko Electric Ind Co Ltd 半導体装置
US7595553B2 (en) * 2006-11-08 2009-09-29 Sanyo Electric Co., Ltd. Packaging board and manufacturing method therefor, semiconductor module and mobile apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291801A (ja) * 2000-03-16 2001-10-19 Texas Instr Inc <Ti> 直接取付けチップスケール・パッケージ
JP2004134779A (ja) * 2002-09-20 2004-04-30 Toray Ind Inc 電子部品実装回路基板の製造方法および電子部品実装回路基板用部材の製造方法
JP2007281301A (ja) * 2006-04-10 2007-10-25 Hitachi Cable Ltd 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP2007335541A (ja) * 2006-06-13 2007-12-27 Mitsui Mining & Smelting Co Ltd フレキシブルプリント配線基板および半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014022705A (ja) * 2012-07-24 2014-02-03 Citizen Holdings Co Ltd 半導体発光装置及びその製造方法

Also Published As

Publication number Publication date
US20090309208A1 (en) 2009-12-17

Similar Documents

Publication Publication Date Title
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP5289832B2 (ja) 半導体装置および半導体装置の製造方法
JP6691451B2 (ja) 配線基板及びその製造方法と電子部品装置
JP4498378B2 (ja) 基板およびその製造方法、回路装置およびその製造方法
TWI474449B (zh) 封裝載板及其製作方法
JP4070470B2 (ja) 半導体装置用多層回路基板及びその製造方法並びに半導体装置
JP2004119726A (ja) 回路装置の製造方法
JP2016103502A (ja) 配線基板及びその製造方法と電子部品装置
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
TWI429043B (zh) 電路板結構、封裝結構與製作電路板的方法
TWI506753B (zh) 無芯層封裝結構及其製造方法
JP2008181977A (ja) パッケージ、そのパッケージの製造方法、そのパッケージを用いた半導体装置、そのパッケージを用いた半導体装置の製造方法
JP2958692B2 (ja) ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法
JP2019057590A (ja) 半導体素子用基板及びその製造方法、半導体装置及びその製造方法
JP2009272512A (ja) 半導体装置の製造方法
JP2004119729A (ja) 回路装置の製造方法
TW201705426A (zh) 樹脂密封型半導體裝置及其製造方法
JP4086607B2 (ja) 回路装置の製造方法
JP2008198916A (ja) 半導体装置及びその製造方法
JP2009302427A (ja) 半導体装置および半導体装置の製造方法
JP2011029370A (ja) 積層型半導体装置及びその製造方法
JP2016046509A (ja) プリント配線板および半導体パッケージ
JP6216157B2 (ja) 電子部品装置及びその製造方法
JP2019197817A (ja) 半導体装置および半導体装置の製造方法
JP2005158999A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110315

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120731