TWI506753B - 無芯層封裝結構及其製造方法 - Google Patents

無芯層封裝結構及其製造方法 Download PDF

Info

Publication number
TWI506753B
TWI506753B TW102126025A TW102126025A TWI506753B TW I506753 B TWI506753 B TW I506753B TW 102126025 A TW102126025 A TW 102126025A TW 102126025 A TW102126025 A TW 102126025A TW I506753 B TWI506753 B TW I506753B
Authority
TW
Taiwan
Prior art keywords
layer
copper foil
foil layer
conductive trace
package
Prior art date
Application number
TW102126025A
Other languages
English (en)
Other versions
TW201515181A (zh
Inventor
Yong Ha Woo
E Tung Chou
Wen Lun Lo
Original Assignee
Zhen Ding Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhen Ding Technology Co Ltd filed Critical Zhen Ding Technology Co Ltd
Publication of TW201515181A publication Critical patent/TW201515181A/zh
Application granted granted Critical
Publication of TWI506753B publication Critical patent/TWI506753B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/24247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Description

無芯層封裝結構及其製造方法
本發明涉及半導體封裝製作技術領域，尤其涉及一種無芯層封裝結構及其製造方法。
隨著對智慧型便攜設備的需求的日益增加，在封裝技術領域，對封裝產品輕薄化的要求也更為迫切。為使最終成型的產品能夠更加輕薄短小，以適用於逐漸輕薄化的便攜電子設備，普遍採用的做法是將晶片內埋在芯層(core)中。惟，為使晶片埋入核層，需要將核層製作的足夠厚或是將內埋的晶片製作的足夠薄。因此，兩者均不利於實現最終成型產品的輕薄化。
有鑒於此，有必要提供一種克服上述問題的無芯層封裝結構及其製造方法。
一種無芯層封裝結構的製作方法，包括步驟：提供一個承載基板，所述承載基板包括多個基本單元，每一基本單元均具有一個產品區及圍繞所述產品區的周邊區，所述承載基板從上至下依次包括蝕刻截止層及第一銅箔層；在每個產品區均移除部分第一銅箔層，以在每個產品區均形成一個凹槽，露出部分所述蝕刻截止層；在每個產品區圍繞所述凹槽的第一銅箔層上均形成多個電性接 觸墊；在從每個所述凹槽露出的部分蝕刻截止層上用黏晶膠體黏結一個晶片，所述晶片遠離所述蝕刻截止層側具有多個電極墊；在每個產品區的第一銅箔層側均形成一個封裝膠體，每個所述封裝膠體均包覆相應的晶片、黏晶膠體及相應的多個電性接觸墊，並覆蓋從所述晶片與所述電性接觸墊之間的間隙露出的第一銅箔層及蝕刻截止層；在所述封裝膠體遠離所述承載基板側形成一個封裝基板，所述封裝基板包括一個介電層及埋於所述介電層中的多個第一內層導電線路圖形，多個第一內層導電線路圖形與多個封裝膠體一一對應，每個所述第一內層導電線路圖形均通過多個第一導電柱與相應的多個電性接觸墊相連，每個所述第一導電柱均貫穿相應的封裝膠體，且每個所述第一導電柱靠近相應的第一內層導電線路圖形的端部位於所述介電層中，每個第一導電柱的平行於所述封裝基板的截面自所述電性接觸墊側至所述第一內層導電線路圖形側逐漸增大；移除所述蝕刻截止層及所述第一銅箔層，露出每個產品區的所述多個電性接觸墊、黏晶膠體及封裝膠體；及切割移除每個所述基本單元的周邊區，得到多個無芯層封裝結構。
一種無芯層封裝結構，其包括一個封裝基板、形成於所述封裝基板上的封裝膠體、晶片及多個電性接觸墊。所述封裝基板包括靠近所述封裝膠體的介電層及埋於所述介電層內的第一內層導電線路圖形。所述封裝膠體包覆所述晶片。所述晶片與所述封裝基板電性相連。所述多個電性接觸墊從所述封裝膠體遠離所述封裝基板側露出，且圍繞所述晶片設置。每個電性接觸墊均通過一個貫穿所述封裝膠體的第一導電柱與所述第一內層導電線路圖形電性相連。每個第一導電柱靠近所述第一內層導電線路圖形的端部收 容於所述介電層中，且每個第一導電柱的平行於所述封裝基板的截面從所述電性接觸墊側至所述第一內層導電線路圖形側逐漸增大。
本發明採用無芯層內埋封裝的形式將晶片封裝於所述封裝基板的一側，免去了為使晶片與所述核層厚度相適應而帶來的困擾且可使封裝產品成型後的厚度減小。另外，本發明所述無芯層封裝結構採用普通的電路板材料及常規的生產設備便可以實現大規模的生產，提高了生產效率，同時也降低了成本。
100、200‧‧‧無芯層封裝結構
110、210‧‧‧封裝體
111、211‧‧‧承載基板
1111、2111‧‧‧離型層
1112、2112‧‧‧蝕刻截止層
1113、2113‧‧‧第一銅箔層
1114、2114‧‧‧基本單元
1115、2115‧‧‧產品區
1116、2116‧‧‧周邊區
112‧‧‧第一光致抗蝕層
1121‧‧‧通孔
1122‧‧‧凹槽
113‧‧‧第一電鍍阻擋層
1131‧‧‧第一開口
1132‧‧‧電性接觸墊
114‧‧‧晶片
1141‧‧‧電極墊
1142‧‧‧黏晶膠體
115‧‧‧封裝膠體
120、220‧‧‧封裝基板
121‧‧‧第一增層結構
1210‧‧‧第一覆銅基板
1211‧‧‧第一介電層
1212‧‧‧第二銅箔層
1214‧‧‧第一盲孔
1215‧‧‧第二盲孔
1216‧‧‧第一內層導電線路圖形
1217‧‧‧第一導電柱
1218‧‧‧第二導電柱
122‧‧‧第二增層結構
1220‧‧‧第二覆銅基板
1221‧‧‧第二介電層
1222‧‧‧第三銅箔層
1223‧‧‧第三盲孔
1224‧‧‧第一導電孔
1225‧‧‧第二內層導電線路圖形
123‧‧‧第三增層結構
1230‧‧‧第三覆銅基板
1231‧‧‧第三介電層
1232‧‧‧第四銅箔層
1233‧‧‧第四盲孔
1234‧‧‧第二導電孔
1235‧‧‧外層導電線路圖形
124‧‧‧防焊層
1241‧‧‧開口
1242‧‧‧焊墊
125‧‧‧介電層
圖1係本發明第一實施例所提供的承載基板的俯視圖。
圖2係圖1所述的承載基板的一個基本單元的剖視圖。
圖3係圖2所提供的承載基板的第一銅箔層側層壓具有開口的第一光致抗蝕層，蝕刻露出的第一銅箔層後形成第一凹槽的剖視圖。
圖4係從圖3的第一銅箔層表面剝去第一光致抗蝕層後的剖視圖。
圖5係在圖4中的第一銅箔層上設置一層具有多個開口的電鍍阻擋層，並在從每個開口露出的銅面上電鍍形成電性接觸墊後的剖視圖。
圖6係從圖5的第一銅箔層及從第一銅箔層露出的部份蝕刻截止層表面移除所述電鍍阻擋層後的剖視圖。
圖7係在圖6所示的第一凹槽中貼裝晶片後的剖視圖。
圖8係在圖7所述第一銅箔層側形成封裝膠體後的剖視圖。
圖9係在圖8所述的封裝膠體側層壓第一覆銅基板後的剖視圖。
圖10係自所述第二銅箔層至所述第一銅箔層形成第一盲孔後的剖視圖。
圖11係自圖10中的所述第二銅箔層至所述第一銅箔層形成第二盲孔後的剖視圖。
圖12係對圖11中的所述第一盲孔及第二盲孔進行電鍍填孔並形成第一內層導電線路圖形後的剖視圖。
圖13係在圖12中的所述第一內層導電線路圖形遠離所述第一銅箔層側層壓第二覆銅基板並自所述第三銅箔層至所述第一內層導電線路圖形形成第三盲孔後的剖視圖。
圖14係對圖13中的所述第三盲孔進行電鍍填孔並形成第二內層導電線路圖形後的剖視圖。
圖15係在圖14中的所述第二內層導電線路圖形遠離所述第一內層導電線路圖形側層壓第三覆銅基板並自所述第四銅箔層至所述第二內層導電線路圖形形成第四盲孔後的剖視圖。
圖16係對圖15中的所述第四盲孔進行電鍍填孔並形成外層導電線路圖形後的剖視圖。
圖17係在圖16中的所述外層導電線路圖形遠離所述第二內層導電線路圖形側形成具有多個開口的防焊層後的剖視圖。
圖18係移除所述離型層後露出所述蝕刻截止層的剖視圖。
圖19係移除所述蝕刻截止層後露出所述第一銅箔層、黏晶膠體及部份封裝膠體的剖視圖。
圖20係移除所述第一銅箔層後露出電性接觸墊及部份被所述第一 銅箔層遮蓋的封裝膠體的剖視圖。
圖21係切割並移除所述周邊區得到所述無芯層封裝結構的剖視圖。
圖22係本發明第二實施例提供兩個結構與圖7所示封裝體結構相同的封裝體、一介電膠片及兩片銅箔，並將它們壓合在一起後的剖面圖。
圖23係在圖22中的所述封裝膠體側同時完成圖8至圖16的步驟後將兩個相同的結構分開的剖面圖。
本發明第一實施例提供一種無芯層封裝結構100的製造方法，其包括以下步驟：
第一步，請參閱圖1及圖2，提供承載基板111。本實施例中，所述承載基板111包括離型層1111、蝕刻截止層1112及第一銅箔層1113。所述離型層1111可採用銅、鋁等金屬材料製成。所述蝕刻截止層1112位於所述離型層1111與所述第一銅箔層1113之間。所述蝕刻截止層1112為鎳層。所述離型層1111與所述蝕刻截止層1112均起支撐作用。所述承載基板111包括多個基本單元1114。每個基本單元1114均用於形成一個無芯層封裝結構100。圖1中，以虛線相隔開，實際生產中基本單元1114的數量並不以此為限。每一基本單元1114均具有產品區1115及環繞產品區1115的回字形周邊區1116，圖1中，以實線將所述產品區1115與周邊區1116隔開。本實施例中，在對每個所述基本單元1114進行處理直至形成所述無芯層封裝結構100的各個步驟均相同且同時進行，為便於 說明，從第二步至形成無芯層封裝結構100的各個步驟所對應的附圖中，均以繪出一個基本單元1114為例進行說明。
第二步，請參閱圖3及圖4，每個基本單元1114的產品區1115均移除部分第一銅箔層1113，形成一個凹槽1122，露出部分所述蝕刻截止層1112。
本實施例中，所述凹槽1122可通過以下步驟形成：在所述第一銅箔層1113上形成一層具有多個通孔1121的第一光致抗蝕層112，露出部分所述第一銅箔層1113；通過化學蝕刻的方法移除露出的部分所述第一銅箔層1113，以形成一個凹槽1122，露出部分所述蝕刻截止層1112；移除所述第一光致抗蝕層112。
第三步，請參圖5及圖6，每個產品區1115圍繞所述凹槽1122的第一銅箔層1113上均形成多個電性接觸墊1132。
本實施例中，所述多個電性接觸墊1132可通過以下步驟形成：在所述第一銅箔層1113及露出的部分所述蝕刻截止層1112上形成一層第一電鍍阻擋層113，所述第一電鍍阻擋層113具有圍繞所述凹槽1122的多個第一開口1131，露出部分第一銅箔層1113；在從所述第一開口1131露出的銅面上電鍍形成電性接觸墊1132；移除所述第一電鍍阻擋層113，得到多個電性接觸墊1132。
第四步，請參圖7，在每個所述凹槽1122露出的部分蝕刻截止層1112上，利用黏晶膠體1142黏結一個晶片114。每個所述晶片114遠離所述蝕刻截止層1112側均具有多個電極墊1141。
第五步，請參圖8，在每個產品區1115的第一銅箔層1113側均形成一個封裝膠體115。每個所述封裝膠體115均包覆相應的晶片 114及相應的多個電性接觸墊1132，並覆蓋所述產品區1115內從所述電性接觸墊1132與所述晶片114之間的間隙露出的第一銅箔層1113及蝕刻截止層1112。每個所述周邊區1116的第一銅箔層1113均未被所述封裝膠體115覆蓋。所述封裝膠體115可通過轉移模封或壓縮模封的方法形成於所述第一銅箔層1113側。所述封裝膠體115的材料為環氧模塑膠(epoxy molding compound)。
至此，形成封裝體110，所述封裝體110包括承載基板111、形成於所述第一銅箔層1113側的封裝膠體115、埋設於所述封裝膠體115中晶片114及多個電性接觸墊1132。可以理解的是，其他實施例中，可直接提供所述封裝體110，省去第一步至第五步的製作。
第六步至第十二步為在所述封裝膠體115遠離所述承載基板111側形成一個封裝基板120的過程，所述封裝基板120包括第一增層結構121、第二增層結構122、第三增層結構123及防焊層124，具體步驟如下：第六步至第八步為在所述承載基板111的封裝膠體115側形成所述第一增層結構121的製作過程，具體如下：第六步，請參圖9，在所述封裝膠體115遠離所述承載基板111側層壓一個第一覆銅基板1210。所述第一覆銅基板1210包括第一介電層1211及第二銅箔層1212。所述第一介電層1211位於所述承載基板111與第二銅箔層1212之間，且包覆多個所述封裝膠體115，並覆蓋多個所述周邊區1116的第一銅箔層1113。所述第二銅箔層1212為電鍍種子層，其遠較所述第一銅箔層1113薄。
第七步，請參圖10，採用雷射燒蝕的方法自所述第二銅箔層1212向所述第一銅箔層1113形成多個第一盲孔1214。每個第一盲孔1214均貫穿所述第一覆銅基板1210及對應的封裝膠體115，且所述多個第一盲孔1214與多個所述電性接觸墊1132一一對應，以露出相應的電性接觸墊1132。
第八步，請參圖11，採用雷射燒蝕的方法自所述第二銅箔層1212向所述第一銅箔層1113形成多個第二盲孔1215。每個第二盲孔1215均貫穿所述第一介電層1211、第二銅箔層1212及對應的封裝膠體115，且所述多個第二盲孔1215與所述多個電極墊1141一一對應，以露出相應的電極墊1141。優選地，本實施例中，所述第二盲孔1215通過紫外線(UV)雷射燒蝕的方法形成。
第九步，請參圖12，在每個所述第一盲孔1214中均形成第一導電柱1217，在每個第二盲孔1215中均形成第二導電柱1218，並通過半加成法在所述第一介電層1211遠離所述晶片114側形成多個第一內層導電線路圖形1216。所述第一內層導電線路圖形1216與所述封裝膠體115一一對應。具體地，首先，於所述第二銅箔層1212側形成一層圖案化的第二電鍍阻擋層(圖未示)，露出多個所述第一盲孔1214、第二盲孔1215及部分所述第二銅箔層1212；然後，通過電鍍的方式分別在所述第一盲孔1214及所述第二盲孔1215中形成第一導電柱1217及第二導電柱1218，所述第一導電柱1217填滿所述第一盲孔1214，所述第二導電柱1218填滿所述第二盲孔1215，並於所述第一導電柱1217及第二導電柱1218靠近所述第二銅箔層1212側及露出的部分所述第二銅箔層1212上鍍一層形狀與所述第二電鍍阻擋層的圖案化結構互補的面銅，以形成多個 所述第一內層導電線路圖形1216，所述電極墊1141與對應的第一內層導電線路圖形1216通過所述第二導電柱1218電性相連，所述電性接觸墊1132與對應的第一內層導電線路圖形1216通過所述第一導電柱1217電性相連；接著，移除所述第二電鍍阻擋層，露出被所述第二電鍍阻擋層覆蓋的第二銅箔層1212；最後，快速蝕刻移除被第二電鍍阻擋層圖形覆蓋的第二銅箔層1212。
至此，完成所述第一增層結構121的製作。所述第一增層結構121包括第一介電層1211及形成於所述第一介電層1211遠離所述封裝膠體115側的第一內層導電線路圖形1216。所述第一內層導電線路圖形1216通過貫穿所述第一介電層1211的多個第一導電柱1217與所述電性接觸墊1132電性相連。所述第一內層導電線路圖形1216通過貫穿所述第一介電層1211的多個第二導電柱1218與所述多個電極墊1141電性相連。每個第一導電柱1217及第二導電柱1218均貫穿所述封裝膠體115，且每個第一導電柱1217及第二導電柱1218靠近所述第一內層導電線路圖形1216的端部均位於所述第一介電層1211中。
第十步，請參圖13及圖14，在所述第一增層結構121的所述第一內層導電線路圖形1216側形成所述第二增層結構122。
具體地，首先，在所述第一內層導電線路圖形1216側層壓一層第二覆銅基板1220。所述第二覆銅基板1220包括第二介電層1221及第三銅箔層1222。所述第二介電層1221位於所述第一內層導電線路圖形1216與所述第三銅箔層1222之間。所述第三銅箔層1222為電鍍種子層，其厚度與所述第二銅箔層1212的厚度相當，且遠較所述第一銅箔層1113薄。然後，採用雷射燒蝕的方式自所述第三 銅箔層1222向所述第一內層導電線路圖形1216形成多個第三盲孔1223。每個所述第三盲孔1223均貫穿所述第三銅箔層1222及第二介電層1221，對應露出部分所述第一內層導電線路圖形1216。在所述第三銅箔層1222側形成一層圖案化的第三電鍍阻擋層(圖未示)，露出所述第三盲孔1223及部分所述第三銅箔層1222。通過電鍍方式將所述第三盲孔1223製成第一導電孔1224，並於所述第一導電孔1224靠近所述第三銅箔層1222側及露出的部分所述第三銅箔層1222上鍍上一層與所述第三電鍍阻擋層圖案化結構互補的面銅，以形成多個第二內層導電線路圖形1225。所述第二內層導電線路圖形1225與所述第一內層導電線路圖形1216一一對應，且通過所述第一導電孔1224電性相連。接著，移除所述第三電鍍阻擋層，露出被其遮蓋的第三銅箔層1222。最後，快速蝕刻移除被所述第三電鍍阻擋層遮蓋的第三銅箔層1222。
至此，完成第二增層結構122的製作。所述第二增層結構122位於所述第一增層結構121的所述第一內層導電線路圖形1216側。所述第二增層結構122包括第二介電層1221及形成於所述第二介電層1221遠離所述第一內層導電線路圖形1216側的第二內層導電線路圖形1225。所述第二內層導電線路圖形1225通過多個貫穿所述第二介電層1221的第一導電孔1224與對應的所述第一內層導電線路圖形1216電性相連。
第十一步，請參圖15及圖16，在所述第二增層結構122的所述第二內層導電線路圖形1225側形成所述第三增層結構123。
具體地，首先，在所述第二內層導電線路圖形1225側層壓一層第三覆銅基板1230。所述第三覆銅基板1230包括第三介電層1231及 第四銅箔層1232。所述第三介電層1231位於所述第二內層導電線路圖形1225與所述第四銅箔層1232之間。所述第四銅箔層1232為電鍍種子層，其厚度與所述第三銅箔層的厚度相當，且遠較所述第一銅箔層1113薄。然後，採用雷射燒蝕的方式自所述第四銅箔層1232向所述第二內層導電線路圖形1225形成多個第四盲孔1233。每個所述第四盲孔1233均貫穿所述第四銅箔層1232及第三介電層1231，以對應露出部分所述第二內層導電線路圖形1225。在所述第四銅箔層1232側形成一層圖案化的第四電鍍阻擋層(圖未示)，以露出所述第四盲孔1233及部分所述第四銅箔層1232。通過電鍍方式在所述第四盲孔1233中形成第二導電孔1234，並於所述第二導電孔1234靠近所述第四銅箔層1232側及露出的部分所述第四銅箔層1232上鍍一層與所述第四電鍍阻擋層的圖案化結構互補的面銅，以形成多個外層導電線路圖形1235。所述外層導電線路圖形1235與所述第二內層導電線路圖形1225一一對應，且通過所述第二導電孔1234電性相連。接著，移除所述第四電鍍阻擋層，露出被其遮蓋的部分所述第四銅箔層1232。最後，通過快速蝕刻的方式移除露出的第四銅箔層1232。
至此，完成所述第三增層結構123的製作。所述第三增層結構123形成於所述第二增層結構122的第二內層導電線路圖形1225側。所述第三增層結構123包括第三介電層1231及形成於所述第三介電層1231遠離所述第二內層導電線路圖形1225側的外層導電線路圖形1235。所述外層導電線路圖形1235通過多個貫穿所述第三介電層1231的第二導電孔1234與對應的所述第二內層導電線路圖形1225電性相連。至此，實現所述外層導電線路圖形1235與對應的所述電性接觸墊1132及所述電極墊1141的電導通。
此時，所述第一介電層1211、第二介電層1221及第三介電層1231共同構成一個介電層125。
可以理解的是，也可以不形成第三增層結構123，以適應更加輕薄化的需求。此時，所述第二內層導電線路圖形1225即為外層導電線路圖形。所述第一介電層1211及第二介電層1221共同構成一個介電層125。當然，也可以在所述外層導電線路圖形側形成第四增層結構或更多層增層結構。
第十二步，請參圖17，在所述外層導電線路圖形1235上及從所述外層導電線路圖形1235露出的第三介電層1231上形成一層防焊層124。所述防焊層124具有多個開口1241，以露出部分所述外層導電線路圖形1235，形成多個焊墊1242。
可以理解的是，在第十二步完成後，還可以在露出來的焊墊1242上進行表面處理，以避免所述焊墊1242表面氧化，進而影響其電氣特性。表面處理處理的方式可採用化學鍍金、化學鍍鎳等方式形成保護層，或者在焊墊1242上形成有機保焊膜(OSP)來保護焊墊1242。
至此，完成所述封裝基板120的製作。
所述封裝基板120從上至下依次包括第一介電層1211、第一內層導電線路圖形1216、第二介電層1221、第二內層導電線路圖形1225、第三介電層1231、外層導電線路圖形1235及防焊層124。多個第一導電柱1217貫穿所述第一介電層1211，從所述第一介電層1211靠近所述外層導電線路圖形1235的表面凸出，並向所述第一介電層1211遠離所述外層導電線路圖形1235的表面延伸直至與 所述電性接觸墊1132一一對應電性相連。多個第二導電柱1218貫穿所述第一介電層1211，從所述第一介電層1211靠近所述外層導電線路圖形1235的表面凸出，並向所述第一介電層1211遠離所述外層導電線路圖形1235的表面延伸直至與所述電極墊1141一一對應電性相連。所述第一導電柱1217圍繞所述第二導電柱1218設置。所述第一內層導電線路圖形1216位於所述第一介電層1211與第二介電層1221之間，且與所述第一導電柱1217及第二導電柱1218電性相連。所述第二內層導電線路圖形1225與所述第一內層導電線路圖形1216通過所述第二介電層1221中的第一導電孔1224電性相連。所述外層導電線路圖形1235與所述第二內層導電線路圖形1225通過所述第三介電層1231中的第二導電孔1234電性相連。防焊層124形成於所述外層導電線路圖形1235遠離所述第一介電層1211側，且具有多個開口1241，露出部分所述外層導電線路圖形1235形成焊墊1242。
第十三步，請參圖18，化學蝕刻移除所述離型層1111，露出所述蝕刻截止層1112。
第十四步，請參圖19，化學蝕刻移除所述蝕刻截止層1112，露出所述第一銅箔層1113、部分所述封裝膠體115及所述黏晶膠體1142。
第十五步，請參圖20，化學蝕刻移除第一銅箔層1113，露出所述電性接觸墊1132及被所述第一銅箔層1113覆蓋的部分所述封裝膠體115。
第十六步，請參圖21沿每個所述基本單元1114的產品區1115與周邊區1116的分界線(圖1中的實線，即，圖20中的虛線)切割， 得到多個無芯層封裝結構100。
至此，本實施例中，所述無芯層封裝結構100製作完成。
可以理解的是，本技術方案提供的無芯層封裝結構100的製作方法還可以包括在所述電性接觸墊1132及焊墊1242上形成焊球的步驟。
可以理解的是，其他實施例中，所述承載基板111可只包括蝕刻截止層1112及第一銅箔層1113，此時便無需進行第十三步的步驟。
可以理解的是，其他實施例中，在每個基本單元1114的產品區1115的第一銅箔層1113側均形成一個封裝膠體115之前，所述電極墊1141與所述電性接觸墊1132可直接通過打線的方式實現電性連接，以省去形成第二盲孔1215的步驟。
可以理解的是，本技術方案提供的無芯層封裝結構100的製作方法中，在形成盲孔時，也可採用二氧化碳雷射燒蝕的方式。惟，由於二氧化碳雷射燒蝕能力的限制，需在進行雷射燒蝕前，先對相應銅箔層進行化學微蝕刻處理，以去掉部分銅箔層，使所述銅箔層變得更薄。
可以理解的是，本技術方案提供的無芯層封裝結構100的製作方法中，在形成第一增層結構121時，可在所述承載基板111的封裝膠體115側層壓一層第一介電層，再通過於所述第一介電層遠離所述封裝膠體115側表面化學鍍銅形成第二銅箔層作為電鍍種子層，而非直接層壓一層第一覆銅基板1210。當然，在形成第二增層結構122與第三增層結構123時也可採用上述同樣的方式。
可以理解的是，所述離型層11111與所述蝕刻截止層1112也可採用非金屬材料如樹脂等製成。此時，在移除所述離型層1111與蝕刻截止層1112時，通過化學溶劑溶解的方式移除。
本發明所述無芯層封裝結構採用普通的電路板材料及常規的生產設備便可以實現大規模的生產，提高了生產效率，同時也降低了成本。
請參圖21，本技術方案還提供一種無芯層封裝結構100。所述無芯層封裝結構100包括封裝基板120、封裝膠體115、晶片114及多個電性接觸墊1132。
所述封裝基板120包括介電層125、第一內層導電線路圖形1216、第二內層導電線路圖形1225、外層導電線路圖形1235及防焊層124。所述第一內層導電線路圖形1216及所述第二內層導電線路圖形1225埋於所述介電層125中。所述外層導電線路圖形1235形成於所述介電層125的一側。所述第二內層導電線路圖形1225位於所述第一內層導電線路圖形1216與所述外層導電線路圖形1235之間。所述外層導電線路圖形1235通過所述介電層125中的第一導電孔1224、第二導電孔1234及所述第二內層導電線路圖形1225與所述第一內層導電線路圖形1216電性相連。所述防焊層124形成於所述外層導電線路圖形1235上。所述防焊層124具有多個開口1241，露出部分所述外層導電線路圖形1235，以定義每個開口1241露出的部分所述外層導電線路圖形1235為一個焊墊1242。
所述封裝膠體115形成於所述封裝基板120遠離所述外層導電線路圖形1235側。所述封裝膠體115包覆所述晶片114。所述晶片114與所述封裝基板120電性連接。所述晶片114遠離所述第一內層導 電線路圖形1216側形成有一個黏晶膠體1142。所述黏晶膠體1142從所述封裝膠體115遠離所述外層導電線路圖形1235側露出。所述晶片114靠近所述第一內層導電線路圖形1216側具有多個電極墊1141。所述晶片114的每個電極墊1141均通過一個第二導電柱1218與所述第一內層導電線路圖形1216電性相連。每個第二導電柱1218靠近所述電極墊1141的端部位於所述封裝膠體115中。每個第二導電柱1218靠近所述第一內層導電線路圖形1216的端部位於所述介電層125中，且每個所述第二導電柱1218的平行於所述封裝基板120的截面均從從相應的電極墊1141側至所述第一內層導電線路圖形1216側逐漸增大。
所述多個電性接觸墊1132從所述封裝膠體115遠離所述封裝基板120側露出。所述多個電性接觸墊1132圍繞所述晶片114設置，且每個電性接觸墊1132均通過一個第一導電柱1217與所述第一內層導電線路圖形1216電性相連。每個第一導電柱1217的靠近相應的電性接觸墊1132的端部位於所述封裝膠體115中。每個第一導電柱1217靠近所述第一內層導電線路圖形1216的端部位於所述介電層125中。也就是說，每個第一導電柱1217在所述無芯層封裝結構100的厚度方向上均貫穿所述封裝膠體及部分所述介電層125。每個所述第一導電柱1217平行於所述封裝基板120的截面均從相應的電性接觸墊1132側至所述第一內層導電線路圖形1216側逐漸增大。
可以理解的是，其他實施例中，所述電極墊1141與所述電性接觸墊1132也可以通過一根焊線電性連接。也就是說，每個電極墊1141均通過電性接觸墊1132與封裝基板120電性相連。
可以理解的是，其他實施例中，所述封裝基板120也可僅包括介電層125，埋於所述介電層125的第一內層導電線路圖形1216、外層導電線路圖形1235及防焊層124。所述外層導電線路圖形1235通過所述介電層125中的第一導電孔1224與所述第一內層導電線路圖形1216電性相連。
本發明採用無芯層內埋封裝的形式將晶片封裝於所述封裝基板的一側，免去了為使晶片與所述核層厚度相適應而帶來的困擾。本發明利用所述封裝膠體將所述晶片封裝埋入兩側導通的所述封裝基板的一側，以實現3D內部互聯封裝，能夠有效的降低無芯層封裝結構成型後的厚度，使產品更加輕薄。
本技術方案第二實施例提供一種所述無芯層封裝結構的製作方法，其與本技術方案第一實施例中提供的所述無芯層封裝結構100的製作方法大致相同，具體差別如下：為便於說明，本實施例亦以繪出一個基本單元2114為例進行說明。
第一步，參圖22，提供兩個封裝體210、一介電膠層216及兩片銅箔217。所述封裝體210具有與第一實施例中所述封裝體110相同的結構。所述封裝體210包括承載基板211。所述承載基板211包括離型層2111、蝕刻截止層2112及第一銅箔層2113。所述封裝體210具有相應的產品區2115及圍繞所述產品區2115的周邊區2116。把所述兩個封裝體210、介電膠層216及兩片銅箔217按封裝體210、銅箔217、介電膠層216、銅箔217及封裝體210的順序壓合在一起。所述離型層2111較所述第一銅箔層2113靠近所述介電膠層216。所述銅箔217與所述產品區2115對應。所述本領域技術人 員可以理解，所述兩個銅箔217也可以省略不要。
第二步，請一併參閱圖9至圖17及圖23，在所述兩個離型層2111遠離所述第一銅箔層2113側同時形成封裝基板220。所述封裝基板220的形成過程及方法與第一實施例中所述封裝基板120的形成過程及方法相同。
第三步，參圖23，將所述介電膠層216、所述銅箔217與所述承載基板211分開。
第四步，請一併參閱圖8至21及圖23，蝕刻移除所述離型層2111、蝕刻截止層2112及第一銅箔層2113並切割去除所述周邊區2116，得到多個所述無芯層封裝結構。
本技術方案第二實施例可在一定程度上較所述第一實施例提供的無芯層封裝結構製作方法有更高的生產效率。
綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施方式，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士爰依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
100‧‧‧無芯層封裝結構
1132‧‧‧電性接觸墊
114‧‧‧晶片
1141‧‧‧電極墊
1142‧‧‧黏晶膠體
115‧‧‧封裝膠體
120‧‧‧封裝基板
1216‧‧‧第一內層導電線路圖形
1217‧‧‧第一導電柱
1218‧‧‧第二導電柱
1224‧‧‧第一導電孔
1225‧‧‧第二內層導電線路圖形
1234‧‧‧第二導電孔
1235‧‧‧外層導電線路圖形
124‧‧‧防焊層
1241‧‧‧開口
1242‧‧‧焊墊
125‧‧‧介電層

Claims (5)

  1. 一種無芯層封裝結構的製作方法，包括步驟：提供一個承載基板，所述承載基板包括多個基本單元，每一基本單元均具有一個產品區及圍繞所述產品區的周邊區，所述承載基板從上至下依次包括蝕刻截止層及第一銅箔層；在每個產品區均移除部分第一銅箔層，以在每個產品區均形成一個凹槽，露出部分所述蝕刻截止層；在每個產品區圍繞所述凹槽的第一銅箔層上均形成多個電性接觸墊；在從每個所述凹槽露出的部分蝕刻截止層上用黏晶膠體黏結一個晶片，所述晶片遠離所述蝕刻截止層側具有多個電極墊；在每個產品區的第一銅箔層側均形成一個封裝膠體，每個所述封裝膠體均包覆相應的晶片、黏晶膠體及相應的多個電性接觸墊，並覆蓋從所述晶片與所述電性接觸墊之間的間隙露出的第一銅箔層及蝕刻截止層；在所述封裝膠體遠離所述承載基板側形成一個封裝基板，所述封裝基板包括一個介電層及埋於所述介電層中的多個第一內層導電線路圖形，多個第一內層導電線路圖形與多個封裝膠體一一對應，每個所述第一內層導電線路圖形均通過多個第一導電柱與相應的多個電性接觸墊相連，每個所述第一導電柱均貫穿相應的封裝膠體，且每個所述第一導電柱靠近相應的第一內層導電線路圖形的端部位於所述介電層中，每個第一導電柱的平行於所述封裝基板的截面自所述電性接觸墊側至所述第一內層導電線路圖形側逐漸增大；移除所述蝕刻截止層及所述第一銅箔層，露出每個產品區的所述多個電性接觸墊、黏晶膠體及封裝膠體；及 切割移除每個所述基本單元的周邊區，得到多個無芯層封裝結構。
  2. 如申請專利範圍第1項所述的無芯層封裝結構的製作方法，其中，在每個產品區的第一銅箔層側均形成一個封裝膠體後得到一個封裝體，所述封裝體包括所述承載基板、形成於所述第一銅箔層側的封裝膠體、埋設於所述封裝膠體中的晶片及多個電性接觸墊，在所述承載基板的封裝膠體側形成一個封裝基板之前，提供兩個所述封裝體及一個介電膠層，所述無芯層封裝結構的製作方法還包括通過所述介電膠層將所述兩個封裝體黏結在一起，使得每個封裝體的承載基板均較相應的封裝膠體靠近所述介電膠片；在所述封裝體的封裝膠體側形成一個封裝基板之後，移除所述蝕刻截止層及第一銅箔層之前，移除所述介電膠層，使兩個封裝膠體側形成有封裝基板的封裝體彼此分離。
  3. 如申請專利範圍第1項所述的無芯層封裝結構的製作方法，其中，所述封裝基板的形成方法包括步驟：在所述承載基板的封裝膠體側層壓一個第一覆銅基板，所述第一覆銅基板包括第一介電層及第二銅箔層，所述第一介電層位於所述承載基板與第二銅箔層之間，且包覆所述多個封裝膠體，並覆蓋所述周邊區的第一銅箔層；自所述第二銅箔層向所述第一銅箔層形成多個第一盲孔，每個第一盲孔均貫穿相應的所述第一覆銅基板及所述封裝膠體，且所述多個第一盲孔與所述多個電性接觸墊一一對應，以露出相應的電性接觸墊；在每個所述第一盲孔中均形成第一導電柱，並在所述第一介電層遠離所述晶片側形成多個所述第一內層導電線路圖形；在每個所述第一內層導電線路圖形側均形成一個第二介電層及一個外層導電線路圖形，每個所述第二介電層均位於相應的所述外層導電線路圖形與所述第一內層導電線路圖形之間，並電連接所述外層導電線路圖形及相應的第一內層導電線路圖形，其中，所述第一介電層及第二介電層 共同構成所述封裝基板的介電層。
  4. 如申請專利範圍第3項所述的無芯層封裝結構的製作方法，其中，自所述第二銅箔層向所述第一銅箔層形成多個第一盲孔之後，在所述第一介電層遠離所述晶片側形成多個所述第一內層導電線路圖形之前，所述封裝基板的形成方法還包括步驟：自所述第二銅箔層向所述第一銅箔層形成多個第二盲孔，每個所述第二盲孔均貫穿所述第一覆銅基板及相應的封裝膠體，且所述多個第二盲孔與所述多個電極墊一一對應，以露出相應的電極墊；在每個第二盲孔中形成第二導電柱，以使所述電極墊與所述第一內層導電線路圖形電性相連，所述電極墊通過所述第二導電柱、第一內層導電線路圖形及第一導電柱與所述電性接觸墊電性相連，每一個第二導電柱的平行於所述封裝基板的截面自所述電極墊側至所述第一內層導電線路圖形側逐漸增大。
  5. 如申請專利範圍第1項所述的無芯層封裝結構的製作方法，其中，在每個所述凹槽露出的部分蝕刻截止層上用黏晶膠體黏結一個晶片之後，在每個產品區的第一銅箔層側均形成一個封裝膠體之前，還包括步驟：通過打線的方式使所述電極墊與所述電性接觸墊電性相連。
TW102126025A 2013-07-15 2013-07-19 無芯層封裝結構及其製造方法 TWI506753B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310294203.1A CN104299919B (zh) 2013-07-15 2013-07-15 无芯层封装结构及其制造方法

Publications (2)

Publication Number Publication Date
TW201515181A TW201515181A (zh) 2015-04-16
TWI506753B true TWI506753B (zh) 2015-11-01

Family

ID=52276489

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102126025A TWI506753B (zh) 2013-07-15 2013-07-19 無芯層封裝結構及其製造方法

Country Status (3)

Country Link
US (1) US9362248B2 (zh)
CN (1) CN104299919B (zh)
TW (1) TWI506753B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106459287B (zh) * 2014-06-30 2020-06-16 陶氏环球技术有限责任公司 乙烯类聚合物
CN107611036A (zh) * 2016-07-12 2018-01-19 碁鼎科技秦皇岛有限公司 封装基板及其制作方法、封装结构
TWI635470B (zh) 2017-07-04 2018-09-11 錼創科技股份有限公司 發光模組及顯示裝置
CN109216525B (zh) * 2017-07-04 2021-08-10 英属开曼群岛商錼创科技股份有限公司 发光模块及显示装置
US11596056B2 (en) * 2018-10-02 2023-02-28 Skyworks Solutions, Inc. Methods and devices related to reduced packaging substrate deformation
CN114976623B (zh) * 2022-04-15 2023-09-19 盛合晶微半导体(江阴)有限公司 一种封装结构及其封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200919672A (en) * 2007-10-05 2009-05-01 Shinko Electric Ind Co Wiring board, semiconductor apparatus and method of manufacturing them
CN102106198A (zh) * 2008-07-23 2011-06-22 日本电气株式会社 半导体装置及其制造方法
TW201131734A (en) * 2009-12-29 2011-09-16 Intel Corp Recessed and embedded die coreless package

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8901724B2 (en) * 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8319318B2 (en) * 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8372666B2 (en) * 2010-07-06 2013-02-12 Intel Corporation Misalignment correction for embedded microelectronic die applications
US20120139095A1 (en) * 2010-12-03 2012-06-07 Manusharow Mathew J Low-profile microelectronic package, method of manufacturing same, and electronic assembly containing same
US8421245B2 (en) * 2010-12-22 2013-04-16 Intel Corporation Substrate with embedded stacked through-silicon via die
US8866287B2 (en) * 2012-09-29 2014-10-21 Intel Corporation Embedded structures for package-on-package architecture
US20140376195A1 (en) * 2013-06-25 2014-12-25 Qinglei Zhang Methods of forming dual sided coreless package structures with land side capacitor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200919672A (en) * 2007-10-05 2009-05-01 Shinko Electric Ind Co Wiring board, semiconductor apparatus and method of manufacturing them
CN102106198A (zh) * 2008-07-23 2011-06-22 日本电气株式会社 半导体装置及其制造方法
TW201131734A (en) * 2009-12-29 2011-09-16 Intel Corp Recessed and embedded die coreless package

Also Published As

Publication number Publication date
US9362248B2 (en) 2016-06-07
TW201515181A (zh) 2015-04-16
CN104299919B (zh) 2017-05-24
US20150014849A1 (en) 2015-01-15
CN104299919A (zh) 2015-01-21

Similar Documents

Publication Publication Date Title
TWI500135B (zh) 堆疊式功率元件模組
JP5945564B2 (ja) パッケージキャリアおよびその製造方法
TWI506753B (zh) 無芯層封裝結構及其製造方法
US20100319966A1 (en) Packaging substrate and fabrication method thereof
TW201436132A (zh) 封裝基板、封裝基板製作方法及封裝結構
JP5289832B2 (ja) 半導体装置および半導体装置の製造方法
TWI500130B (zh) 封裝基板及其製法暨半導體封裝件及其製法
TW201622073A (zh) 封裝結構及其製作方法
TWI474449B (zh) 封裝載板及其製作方法
TW201606964A (zh) 晶片封裝基板、晶片封裝結構及二者之製作方法
TWI566330B (zh) 電子封裝結構之製法
TWI557860B (zh) 半導體封裝件及其製法
KR101441466B1 (ko) 초박형 패키지기판 및 제조방법
TW201541588A (zh) 晶片封裝結構、製作方法及晶片封裝基板
TW201616928A (zh) 內埋式元件封裝結構的製作方法
JP2005158999A (ja) 半導体装置
TWI494033B (zh) 無核心封裝結構之製法及無核心封裝基板之製法
TWI512921B (zh) 載板結構與晶片封裝結構及其製作方法
TWI458026B (zh) 內嵌封裝體之封裝模組及其製造方法
JP2010238994A (ja) 半導体モジュールおよびその製造方法
US9922914B2 (en) Plated terminals with routing interconnections semiconductor device
US9029198B2 (en) Methods of manufacturing semiconductor devices including terminals with internal routing interconnections
JP2009302427A (ja) 半導体装置および半導体装置の製造方法
JP2006173376A (ja) 半導体装置及び半導体装置の製造方法
TW201426934A (zh) 封裝結構及其製作方法