TWI512921B - 載板結構與晶片封裝結構及其製作方法 - Google Patents

載板結構與晶片封裝結構及其製作方法 Download PDF

Info

Publication number
TWI512921B
TWI512921B TW101119146A TW101119146A TWI512921B TW I512921 B TWI512921 B TW I512921B TW 101119146 A TW101119146 A TW 101119146A TW 101119146 A TW101119146 A TW 101119146A TW I512921 B TWI512921 B TW I512921B
Authority
TW
Taiwan
Prior art keywords
layer
dielectric layer
buried
substrate
forming
Prior art date
Application number
TW101119146A
Other languages
English (en)
Other versions
TW201349409A (zh
Inventor
Tzyy Jang Tseng
Shu Sheng Chiang
Tsung Yuan Chen
Shih Lian Cheng
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW101119146A priority Critical patent/TWI512921B/zh
Publication of TW201349409A publication Critical patent/TW201349409A/zh
Application granted granted Critical
Publication of TWI512921B publication Critical patent/TWI512921B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

載板結構與晶片封裝結構及其製作方法
本發明是有關於一種載板結構與晶片封裝結構及其製作方法
隨著科技日新月異，積體電路(integrated circuits，IC)元件已廣泛地應用於我們日常生活當中。一般而言，積體電路的生產主要分為三個階段：矽晶圓的製造、積體電路的製作及積體電路的封裝。對於積體電路的封裝來說，晶圓級封裝(wafer level package，WLP)技術被認為是今後最急速成長的封裝技術。
在一般的晶圓級封裝製程中，晶片被裝設於載板結構上，再以封裝膠體進行覆蓋。之後，再將裝設有晶片的載板結構裝設於印刷線路板上。上述的封裝載板通常包括基板以及位於基板上下二側的線路層(上側的線路層用以與晶片電性連接，而下側的線路層用以與線路板電性連接)。這些線路層皆配置於基板的表面上，因此使得封裝載板的平坦度較差而不利於後續的製程。此外，由於基板的上下二側皆必須配置線路層，因此載板結構仍必須具有一定的厚度而無法符合現今元件薄型化的需求。
本發明提供一種載板結構，其具有較薄的厚度。
本發明另提供一種載板結構的製作方法，其具有較簡單的製程步驟。
本發明又提供一種晶片封裝結構，其具有較薄的厚度。
本發明再提供一種晶片封裝結構的製作方法，其具有較簡單的製程步驟。
本發明提出一種載板結構，其包括複合基板、第一介電層、第一導通孔、第二介電層、第二導通孔、第一埋入式線路層、第二埋入式線路層、第一保護層以及第二保護層。複合基板包括第一基板與第二基板，其中第一基板具有彼此相對的第一表面與第二表面，第二基板具有彼此相對的第三表面與第四表面，且第二表面與第四表面接合。第一介電層配置於第一表面上，並具有第一導通孔。第二介電層配置於第三表面上，並具有第二導通孔。第一埋入式線路層配置於第一介電層中，並與第一導通孔連接，其中第一埋入式線路層的表面與第一介電層的表面齊平。第二埋入式線路層配置於第二介電層中，並與第二導通孔連接，其中第二埋入式線路層的表面與第二介電層的表面齊平。第一保護層配置於第一介電層上，且暴露出部分第一埋入式線路層。第二保護層配置於第二介電層上，且暴露出部分第二埋入式線路層。
依照本發明實施例所述之載板結構，更包括第一阻障層與第二阻障層。第一阻障層配置於第一基板與第一介電層之間。第二阻障層配置於第二基板與第二介電層之間。
依照本發明實施例所述之載板結構，更包括第一表面處理層與第二表面處理層。第一表面處理層配置於第一保護層所暴露出的第一埋入式線路層上。第二表面處理層配置於第二保護層所暴露出的第二埋入式線路層上。
依照本發明實施例所述之載板結構，更包括增層結構，此增層結構包括堆疊設置於第一埋入式線路層和/或第二埋入式線路層上的至少一介電層與對應此介電層的金屬導線層，其中金屬導線層埋入此介電層中。
本發明另提出一種載板結構的製作方法，此方法是先提供複合基板。複合基板包括第一基板與第二基板，其中第一基板具有彼此相對的第一表面與第二表面，第二基板具有彼此相對的第三表面與第四表面，且第二表面與第四表面接合。然後，於第一表面上形成第一介電層與位於第一介電層中的第一導通孔，以及於第三表面上形成第二介電層與位於第二介電層中的第二導通孔。之後，於第一介電層中形成第一埋入式線路層，以及於第二介電層中形成第二埋入式線路層，其中第一埋入式線路層與第一導通孔連接，且第一埋入式線路層的表面與第一介電層的表面齊平，第二埋入式線路層與第二導通孔連接，且第二埋入式線路層的表面與第二介電層的表面齊平。在形成第一埋入式線路層之後，於第一介電層上形成第一保護層，第一保護層暴露出部分第一埋入式線路層。在形成第二埋入式線路層之後，於第二介電層上形成第二保護層，第二保護層暴露出部分第二埋入式線路層。
依照本發明實施例所述之載板結構的製作方法，在形成第一介電層與第一導通孔之前，還可以於第一表面上形成第一阻障層，以及在形成第二介電層與第二導通孔之前，還可以於第三表面上形成第二阻障層。
依照本發明實施例所述之載板結構的製作方法，在形成第一保護層之後，還可以於第一保護層所暴露出的第一埋入式線路層上形成第一表面處理層，以及在形成第二保護層之後，可以於第二保護層所暴露出的第二埋入式線路層上形成第二表面處理層。
依照本發明實施例所述之載板結構的製作方法，上述之第一介電層、第一導通孔、第二介電層與第二導通孔的形成方法例如是先於第一表面上形成第一導電層，以及於第三表面上形成第二導電層。然後，圖案化第一導電層以形成第一導通孔，以及圖案化第二導電層以形成第二導通孔。之後，於第一表面上壓合第一介電層，以及於第三表面上壓合第二介電層。
依照本發明實施例所述之載板結構的製作方法，上述之第一埋入式線路層與第二埋入式線路層的形成方法例如是先於第一介電層中形成第一溝槽圖案，以及於第二介電層中形成第二溝槽圖案，其中第一溝槽圖案暴露出部分第一導通孔，第二溝槽圖案暴露出部分第二導通孔。之後，於第一溝槽圖案中形成第三導電層，以及於第二溝槽圖案中形成第四導電層。
本發明又提出一種晶片封裝結構，其包括基板、介電 層、導通孔、埋入式線路層、保護層、表面處理層、晶片以及封裝膠體。介電層配置於基板上。導通孔配置於介電層中。埋入式線路層配置於介電層中，並與導通孔連接，其中埋入式線路層的表面與介電層的表面齊平。保護層配置於介電層上，且暴露出部分埋入式線路層。表面處理層配置於保護層所暴露出的埋入式線路層上。晶片配置於保護層上，並與表面處理層電性連接。封裝膠體覆蓋晶片、保護層與表面處理層。
依照本發明實施例所述之晶片封裝結構，更包括阻障層，其配置於基板與介電層之間。
依照本發明實施例所述之晶片封裝結構，上述之晶片例如以打線接合(wire bond)的方式配置於保護層上，且藉由打線(bonding wire)與表面處理層電性連接。
依照本發明實施例所述之晶片封裝結構，上述之晶片例如以覆晶接合(flip chip)的方式配置於保護層上，且藉由凸塊(bump)與表面處理層電性連接。
基於上述，本發明的載板結構中的線路層為內埋式線路層，因此本發明的載板結構可以具有較平坦的表面，而有利於後續的製程。此外，本發明同時於複合基板的二側進行相同的製程，然後再將複合基板中的第一基板與第二基板分離以形成二個次載板結構，因此可以有效地提高產率，且由於製程步驟簡單，因而降低生產成本。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1H為依照本發明實施例所繪示的晶片封裝結構之製作流程剖面圖。首先，請參照圖1A，提供複合基板10。複合基板10包括第一基板100與第二基板200。第一基板100具有彼此相對的第一表面100a與第二表面100b。第一基板100的材料例如為金屬或塑膠。第二基板200具有彼此相對的第三表面200a與第四表面200b。第二基板200的材料例如為金屬或塑膠。在本實施例中，第一基板100的第二表面100b與第二基板200的第四表面200b接合而構成複合基板10。
此外，複合基板10上還可以選擇性地形成阻障層。在本實施例中，於第一表面100a上形成第一阻障層102，以及於第三表面200a上形成第二阻障層202。第一阻障層102的材料例如為金屬或聚合物。第二阻障層202的材料例如為金屬或聚合物。上述的金屬例如為鋁或鎳。
然後，請參照圖1B，於第一阻障層102上形成第一導電層103，以及於第二阻障層202上形成第二導電層203。第一導電層103與第二導電層203的材料例如為銅，其用以形成後續的導電通孔。在本實施例中，第一導電層103與第二導電層203例如是藉由壓合的方式分別形成於第一阻障層102與第二阻障層202上。
接著，請參照圖1C，將第一導電層103圖案化以形成第一導通孔104，以及將第二導電層203圖案化以形成第二導通孔204。將第一導電層103與第二導電層203圖 案化的方法例如是先於第一導電層103與第二導電層203上分別形成圖案化光阻層。然後，以圖案化光阻層為罩幕進行蝕刻製程。之後，移除圖案化光阻層。
而後，於第一阻障層102上壓合第一介電層106，以及於第二阻障層202上壓合第二介電層206。接著，於第一介電層106中形成第一溝槽圖案108，以及於第二介電層206中形成第二溝槽圖案208。第一溝槽圖案108暴露出部分第一導通孔104。第二溝槽圖案208暴露出部分第二導通孔204。
在本實施例中，第一溝槽圖案108與第二溝槽圖案208分別暴露出第一導通孔104與第二導通孔204的頂面，但本發明並不限於此。在另一實施例中，第一導通孔104與第二導通孔204除了頂面被暴露出來之外，其部份側壁也可被暴露出來。此外，在本實施例中，第一溝槽圖案108具有均一的深度，且第二溝槽圖案208具有均一的深度，但本發明並不限於此。在另一實施例中，第一溝槽圖案108與第二溝槽圖案208也可視實際需求而各自具有非均一的深度。
繼之，請參照圖1E，於第一溝槽圖案108中形成導電層以形成第一埋入式線路層110，以及於第二溝槽圖案208中形成導電層以形成第二埋入式線路層210。上述的導電層例如為銅層，其形成方法例如為電鍍法。所形成的第一埋入式線路層110與第一導通孔104連接，且第二埋入式線路層210與第二導通孔連接204。此外，第一埋入式線 路層110的表面與第一介電層106的表面齊平，且第二埋入式線路層210的表面與第二介電層206的表面齊平。然後，於第一介電層106上形成第一保護層112，以及於第二介電層106上形成第二保護層212。第一保護層112暴露出部分第一埋入式線路層110，且第二保護層212暴露出部分第二埋入式線路層210。接著，於第一保護層112所暴露出的第一埋入式線路層110上形成第一表面處理層114，以及於第二保護層212所暴露出的第二埋入式線路層210上形成第二表面處理層214，以製成本發明的載板結構。第一表面處理層114與第二表面處理層214例如為金層。第一表面處理層114/第二表面處理層214可作為與後續裝設的晶片連接的區域，以使晶片能夠與第一埋入式線路層110/第二埋入式線路層210電性連接。
隨後，請參照圖1F，分離第一基板100與第二基板，以形成次載板結構20a與20b。在次載板結構20a與20b中，由於僅具有一層線路層(第一埋入式線路層110/第二埋入式線路層210)，因此次載板結構20a與20b可以具有較薄的厚度。次載板結構20a與20b實質上具有相同的結構，因此以下將以次載板結構20a為例對後續的製程步驟作說明。對於次載板結構20a所進行的任何製程步驟同樣應用於次載板結構20b。
接著，請參照圖1G，於次載板結構20a上裝設晶片22。晶片22裝設於第一保護層112，且與第一表面處理層114電性連接。在本實施例中，晶片22以打線接合的方式 裝設於第一保護層112上，且藉由打線24與第一表面處理層114電性連接。然後，形成覆蓋晶片22、打線24、第一保護層112與第一表面處理層114的封裝膠體26，以製成晶片封裝結構30。
之後，請參照圖1H，移除第一阻障層102與第一基板100，以暴露出第一介電層106與第一導電通孔104。特別一提的是，在本實施例中，由於第一基板100與第一介電層106之間具有第一阻障層102，且第一阻障層102的材料為金屬或聚合物，因此可以容易地自第一介電層106移除第一阻障層102與第一基板100。然後，於第一導電通孔104上形成銲球28。
在本實施例中，晶片22以打線接合的方式裝設於第一保護層112上，但本發明並不限於此。在另一實施例中，晶片22也可以利用覆晶接合的方式裝設於第一保護層112上，如圖2所示。在圖2中，晶片22以覆晶接合的方式裝設於第一保護層112上，且藉由凸塊29與第一表面處理層114電性連接。
特別一提的是，在其他未繪示的實施例中，於第一埋入式線路層110和/或第二埋入式線路層120上還可以利用增層的方式堆疊設置至少一層介電層與對應此介電層的金屬導線層，其中此金屬導線層埋入於此介電層中。
綜上所述，由於載板結構中的線路層為內埋式線路層，因此載板結構可以具有較平坦的表面，而有利於後續的製程。
另外，本發明同時於複合基板的二側進行相同的製程，然後再將複合基板中的第一基板與第二基板分離以形成二個次載板結構，因此可以有效地提高產率，且由於次載板結構的製程步驟簡單，因而可以縮短製程時間，進而降低生產成本。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧複合基板
20a、20b‧‧‧次載板結構
22‧‧‧晶片
24‧‧‧打線
26‧‧‧封裝膠體
28‧‧‧銲球
29‧‧‧凸塊
30‧‧‧晶片封裝結構
100‧‧‧第一基板
100a‧‧‧第一表面
100b‧‧‧第二表面
102‧‧‧第一阻障層
103‧‧‧第一導電層
104‧‧‧第一導通孔
106‧‧‧第一介電層
108‧‧‧第一溝槽圖案
110‧‧‧第一埋入式線路層
112‧‧‧第一保護層
114‧‧‧第一表面處理層
200‧‧‧第二基板
200a‧‧‧第三表面
200b‧‧‧第四表面
202‧‧‧第二阻障層
203‧‧‧第二導電層
204‧‧‧第二導通孔
206‧‧‧第二介電層
208‧‧‧第二溝槽圖案
210‧‧‧第二埋入式線路層
212‧‧‧第二保護層
214‧‧‧第二表面處理層
圖1A至圖1H為依照本發明實施例所繪示的晶片封裝結構之製作流程剖面圖。
圖2為依照本發明另一實施例所繪示的晶片封裝結構之剖面示意圖。
10‧‧‧複合基板
100‧‧‧第一基板
102‧‧‧第一阻障層
104‧‧‧第一導通孔
106‧‧‧第一介電層
110‧‧‧第一埋入式線路層
112‧‧‧第一保護層
114‧‧‧第一表面處理層
200‧‧‧第二基板
202‧‧‧第二阻障層
204‧‧‧第二導通孔
206‧‧‧第二介電層
210‧‧‧第二埋入式線路層
212‧‧‧第二保護層
214‧‧‧第二表面處理層

Claims (9)

  1. 一種載板結構，包括：一複合基板，包括一第一基板與一第二基板，其中該第一基板具有彼此相對的一第一表面與一第二表面，該第二基板具有彼此相對的一第三表面與一第四表面，且該第二表面與該第四表面接合；一第一介電層，配置於該第一表面上，並具有一第一導通孔；一第二介電層，配置於該第三表面上，並具有一第二導通孔；一第一埋入式線路層，配置於該第一介電層中，並與該第一導通孔連接，其中該第一埋入式線路層的表面與該第一介電層的表面齊平；一第二埋入式線路層，配置於該第二介電層中，並與該第二導通孔連接，其中該第二埋入式線路層的表面與該第二介電層的表面齊平；一第一保護層，配置於該第一介電層上，且暴露出部分該第一埋入式線路層；以及一第二保護層，配置於該第二介電層上，且暴露出部分該第二埋入式線路層。
  2. 如申請專利範圍第1項所述之載板結構，更包括：一第一阻障層，配置於該第一基板與該第一介電層之間；以及一第二阻障層，配置於該第二基板與該第二介電層之 間。
  3. 如申請專利範圍第1項所述之載板結構，更包括：一第一表面處理層，配置於該第一保護層所暴露出的該第一埋入式線路層上；以及一第二表面處理層，配置於該第二保護層所暴露出的該第二埋入式線路層上。
  4. 如申請專利範圍第1項所述之載板結構，更包括一增層結構，該增層結構包括堆疊設置於該第一埋入式線路層和/或該第二埋入式線路層上的至少一介電層與對應該介電層的一金屬導線層，其中該金屬導線層埋入該介電層中。
  5. 一種載板結構的製作方法，包括：提供一複合基板，該複合基板包括一第一基板與一第二基板，其中該第一基板具有彼此相對的一第一表面與一第二表面，該第二基板具有彼此相對的一第三表面與一第四表面，且該第二表面與該第四表面接合；於該第一表面上形成一第一介電層與位於該第一介電層中的一第一導通孔，以及於該第三表面上形成一第二介電層與位於該第二介電層中的一第二導通孔；於該第一介電層中形成一第一埋入式線路層，以及於該第二介電層中形成一第二埋入式線路層，其中該第一埋入式線路層與該第一導通孔連接，且該第一埋入式線路層的表面與該第一介電層的表面齊平，該第二埋入式線路層與該第二導通孔連接，且該第二埋入式線路層的表面與該 第二介電層的表面齊平；在形成該第一埋入式線路層之後，於該第一介電層上形成一第一保護層，該第一保護層暴露出部分該第一埋入式線路層；以及在形成該第二埋入式線路層之後，於該第二介電層上形成一第二保護層，該第二保護層暴露出部分該第二埋入式線路層。
  6. 如申請專利範圍第5項所述之載板結構的製作方法，更包括：在形成該第一介電層與該第一導通孔之前，於該第一表面上形成一第一阻障層；以及在形成該第二介電層與該第二導通孔之前，於該第三表面上形成一第二阻障層。
  7. 如申請專利範圍第5項所述之載板結構的製作方法，更包括：在形成該第一保護層之後，於該第一保護層所暴露出的該第一埋入式線路層上形成一第一表面處理層；以及在形成該第二保護層之後，於該第二保護層所暴露出的該第二埋入式線路層上形成一第二表面處理層。
  8. 如申請專利範圍第5項所述之載板結構的製作方法，其中該第一介電層、該第一導通孔、該第二介電層與該第二導通孔的形成方法包括：於該第一表面上形成一第一導電層，以及於該第三表面上形成一第二導電層； 圖案化該第一導電層以形成該第一導通孔，以及圖案化該第二導電層以形成該第二導通孔；以及於該第一表面上壓合該第一介電層，以及於該第三表面上壓合該第二介電層。
  9. 如申請專利範圍第5或7項所述之載板結構的製作方法，其中該第一埋入式線路層與該第二埋入式線路層的形成方法包括：於該第一介電層中形成一第一溝槽圖案，以及於該第二介電層中形成一第二溝槽圖案，其中該第一溝槽圖案暴露出部分該第一導通孔，該第二溝槽圖案暴露出部分該第二導通孔；以及於該第一溝槽圖案中形成一第三導電層，以及於該第二溝槽圖案中形成一第四導電層。
TW101119146A 2012-05-29 2012-05-29 載板結構與晶片封裝結構及其製作方法 TWI512921B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101119146A TWI512921B (zh) 2012-05-29 2012-05-29 載板結構與晶片封裝結構及其製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101119146A TWI512921B (zh) 2012-05-29 2012-05-29 載板結構與晶片封裝結構及其製作方法

Publications (2)

Publication Number Publication Date
TW201349409A TW201349409A (zh) 2013-12-01
TWI512921B true TWI512921B (zh) 2015-12-11

Family

ID=50157528

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101119146A TWI512921B (zh) 2012-05-29 2012-05-29 載板結構與晶片封裝結構及其製作方法

Country Status (1)

Country Link
TW (1) TWI512921B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI640237B (zh) * 2017-12-18 2018-11-01 台郡科技股份有限公司 Thin type buried line roll manufacturing method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200539415A (en) * 2004-05-21 2005-12-01 Advanced Semiconductor Eng Chip package structure and circuit substrate thereof
TW200905761A (en) * 2007-07-23 2009-02-01 Ase Electronics Inc Process and structure of substrate
TW200941659A (en) * 2008-03-25 2009-10-01 Bridge Semiconductor Corp Thermally enhanced package with embedded metal slug and patterned circuitry
TW201036212A (en) * 2009-03-24 2010-10-01 Bridge Semiconductor Corp Semiconductor chip set
TW201042736A (en) * 2009-05-18 2010-12-01 Advanced Semiconductor Eng Stackable package having embedded interposer and method for making the same
TW201130104A (en) * 2010-02-22 2011-09-01 Chipmos Technologies Inc Semiconductor structure

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200539415A (en) * 2004-05-21 2005-12-01 Advanced Semiconductor Eng Chip package structure and circuit substrate thereof
TW200905761A (en) * 2007-07-23 2009-02-01 Ase Electronics Inc Process and structure of substrate
TW200941659A (en) * 2008-03-25 2009-10-01 Bridge Semiconductor Corp Thermally enhanced package with embedded metal slug and patterned circuitry
TW201036212A (en) * 2009-03-24 2010-10-01 Bridge Semiconductor Corp Semiconductor chip set
TW201042736A (en) * 2009-05-18 2010-12-01 Advanced Semiconductor Eng Stackable package having embedded interposer and method for making the same
TW201130104A (en) * 2010-02-22 2011-09-01 Chipmos Technologies Inc Semiconductor structure

Also Published As

Publication number Publication date
TW201349409A (zh) 2013-12-01

Similar Documents

Publication Publication Date Title
US9496249B2 (en) 3DIC package and methods of forming the same
US9418969B2 (en) Packaged semiconductor devices and packaging methods
US9236348B2 (en) Ultrathin buried die module and method of manufacturing thereof
KR101620702B1 (ko) 3d 패키지 및 이의 형성 방법
TWI543310B (zh) 封裝裝置及其製造方法
TWI390692B (zh) 封裝基板與其製法暨基材
US9196506B2 (en) Method for manufacturing interposer
TWI474450B (zh) 封裝載板及其製作方法
US20120049366A1 (en) Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof
US9698122B2 (en) Semiconductor package structure and method for manufacturing the same
TWI594382B (zh) 電子封裝件及其製法
US20180130727A1 (en) Fabrication method of electronic package
KR20210157787A (ko) 반도체 패키지 및 이의 제조 방법
TWI715970B (zh) 低翹曲扇出型封裝結構
TWI651788B (zh) 電子結構以及電子結構陣列
TW201515181A (zh) 無芯層封裝結構及其製造方法
TWI512921B (zh) 載板結構與晶片封裝結構及其製作方法
TWI512922B (zh) 封裝基板與封裝結構之製法
CN111490025B (zh) 电子封装件及其封装基板与制法
TWI550732B (zh) 晶片封裝結構的製作方法
US9955578B2 (en) Circuit structure
TWI810948B (zh) 基板結構及其製造方法
TWI834298B (zh) 電子封裝件及其製法
TW202205557A (zh) 封裝載板及其製作方法
CN103474401A (zh) 载板结构与芯片封装结构及其制作方法