TWI640237B

TWI640237B - Thin type buried line roll manufacturing method

Info

Publication number: TWI640237B
Application number: TW106144413A
Authority: TW
Inventors: 施振四; 葉佐鴻; 謝明哲; 張揚; 蔡佳峰; 陳柏廷; 簡勝德; 陳依婷
Original assignee: 台郡科技股份有限公司
Priority date: 2017-12-18
Filing date: 2017-12-18
Publication date: 2018-11-01
Also published as: TW201929630A

Abstract

本發明係一薄型化埋入式線路卷式製造方法，包含以下步驟：在一包含第一銅箔層及第二銅箔層的第一複合銅箔的第一銅箔層表面形成一第一線路層；覆蓋一第一基材以埋入第一線路層；在第一基材表面覆蓋一包含第三銅箔層及第四銅箔層的第二複合銅箔；移除第二銅箔層及第四銅箔層；在第三銅箔層表面形成一第二線路層；蝕刻移除第一銅箔層及未受覆蓋的第三銅箔層，完成第一線路層及第二線路層；由於本發明的方法係以卷對卷方式進行，提升製造效率，且該第一線路層埋入該第一基材，避免該第一線路層產生損傷或斷線，提高線路製造良率。

Description

薄型化埋入式線路卷式製造方法

本發明係一種線路製造方法，尤指一種薄型化埋入式線路卷式製造方法。

近年來各式消費性電子產品包括智慧型手機、平板電腦、電視顯示螢幕等的發展趨勢均為越來越大且越來越薄，功能規格等要求亦迅速提升，相對來說，在同樣的成本規格下，對裝置中的電路板的線路細密度及良率要求也同步提高。現有的線路製造方式一般包含以下步驟：取用一基板，該基板表面具有一銅箔層；在該銅箔層表面覆蓋一光阻層；對該光阻層執行曝光、顯影，對該光阻層進行圖形化以形成一線路圖案；蝕刻該銅箔層，以移除未被線路圖案覆蓋的區域；移除該光阻層，露出以該銅箔層形成之一線路層。

上述的線路製造方式係取用單片式的基板進行各該步驟，其中在製作線路的過程中，該基板須由自動化機器移動至各步驟的作業機台，移動過程消耗時間，容易因機台之間傳送導致物料損傷，且由於該線路層在移除該光阻層後暴露於該基板表面，因該線路層係一精細線路，於後續製程中易受影響而產生斷線，造成良率降低；以單片基板進行製程因各該基板的製程多次重複，亦導致製造效率低落。綜上所述，現有的線路製造方法勢必須進一步改良。

有鑑於現有的線路製造方式採用單片式的基板進行製造，效率低落，且完成後該線路係突出暴露於該基板表面，導致該精細線路容易受後續製程影響而斷線造成良率降低，本發明提供一薄型化埋入式線路卷式製造方法，包含以下步驟：準備一包含有一第一銅箔層及一第二銅箔層的第一複合銅箔，其中該第一銅箔層的厚度小於第二銅箔層；在該第一銅箔層表面形成第一線路層；在該第一銅箔層表面覆蓋一第一基材，令該第一線路層埋入該第一基材；在該第一基材表面覆蓋一第二複合銅箔，該第二複合銅箔包含互相貼合的一第三銅箔層及一第四銅箔層，其中該第三銅箔層的厚度小於該第四銅箔層的厚度，且以該第三銅箔層貼附於該第一基材；移除該第二銅箔層及該第四銅箔層；在該第三銅箔層表面形成盲孔，各盲孔延伸至該第一線路層；在該第三銅箔表面層形成一第二線路層，且在該盲孔中填充導電材料；蝕刻移除該第一銅箔層，及未受該第二線路層覆蓋的第三銅箔層，在該第一基材的相對兩面分別完成一第一層線路及一第二層線路；其中，該第一複合銅箔、第二複合銅箔均為卷式銅箔，該第一基材為卷式基材。

本發明的薄型化埋入式線路卷式製造方法係取用卷式的複合銅箔及卷式基材，製造過程中採用卷對卷的製程，在製造過程中其第一複合銅箔、第一基材及第二複核銅箔均以卷帶式提供，且以成卷的方式進入製程機台，完成一次上述步驟後即可完成相較單片式製程複數倍面積之線路，有效提高製造效率，且完成後同樣以卷式方式收起，將該線路包覆於卷帶式的基材中，有效避免後續移動造成成品的損傷；進一步來說，該第一線路層係埋入於該第一基材中，不會突出於該基材表面，有效避免受後續製程影響導致線路斷線，有效提升成品良率。

10‧‧‧第一複合銅箔

10‧‧‧第一銅箔層

102‧‧‧第二銅箔層

11‧‧‧第一線路層

12‧‧‧第一基材

20‧‧‧第二複合銅箔

201‧‧‧第三銅箔層

202‧‧‧第四銅箔層

21‧‧‧第二線路層

22‧‧‧第二基材

30‧‧‧第三複合銅箔

301‧‧‧第五銅箔層

302‧‧‧第六銅箔層

31‧‧‧第三線路層

41‧‧‧第一光阻層

42‧‧‧第二光阻層

43‧‧‧第三光阻層

50‧‧‧膠合層

圖1：本發明薄型化埋入式線路卷式製造方法第一實施例的流程圖。

圖2A~圖2D：本發明第一實施例之製造流程示意圖。

圖3：本發明薄型化埋入式線路卷式製造方法第二實施例的流程圖。

圖4A~圖4D：本發明第二實施例之製造流程示意圖。

圖5：本發明薄型化埋入式線路卷式製造方法第三實施例的流程圖。

圖6A~圖6B：本發明第三實施例的製造流程示意圖。

圖7：本發明薄型化埋入式線路卷式製造方法第四實施例的流程圖。

圖8：本發明第四實施例的製造流程示意圖。

請參閱圖1所示，本發明係一種薄型化埋入式線路卷式製造方法，依據本發明的第一實施例，包含有以下步驟：準備一包含有一第一銅箔層101及一第二銅箔層102的第一複合銅箔10(S101)；形成一第一線路層11(S102)；覆蓋一第一基材12(S103)；覆蓋一包含有一第三銅箔層201及一第四銅箔層202的第二複合銅箔20(S104)；移除該第二銅箔層及該第四銅箔層(S105)；再第三銅箔層表面形成盲孔(S106)；形成一第二線路層21(S107)；蝕刻移除該第一銅箔層及未受該第二線路層21覆蓋的第三銅箔層(S108)。

為進一步說明本發明製造方法的前述步驟S101~S108，以下配合圖2A~圖2C詳細說明。

步驟S101請參閱圖2A的階段(a)所示，該第一複合銅箔10包含有互相貼合的第一銅箔層101及第二銅箔層102，其中該第一銅箔層101的厚度小於該第二銅箔層102的厚度；

步驟S102請參閱圖2A的階段(b)~(e)所示。在階段(b)中，首先在該第一銅箔層101表面覆蓋一第一光阻層41；在階段(c)中，影像轉移該第一光阻層41以圖形化該第一光阻層41，令第一光阻層41形成一第一線路層遮罩；在階段(d)中，對第一銅箔層101的表面進行電鍍，以在未受該第一線路層遮罩覆蓋的第一銅箔層101表面形成該第一線路層11，所使用的電鍍材料可選用銅，即第一線路層11為銅材線路；在階段(e)中，移除該第一光阻層41，完成該第一線路層11的製作步驟。

步驟S103及S104請參閱圖2B的階段(f)，在該第一線路層11上覆蓋該第一基材12，令該第一線路層11埋入該第一基材12，再於該第一基材12的另一面上覆蓋該第二複合銅箔20，該第二複合銅箔20包含有互相貼合的第三銅箔層201及第四銅箔層202，其中該第三銅箔層201的厚度小於該第四銅箔層202的厚度，而且該第二複合銅箔20係以第三銅箔層201貼合於該第一基材12。

步驟S105請參閱圖2B的階段(g)，移除該第二銅箔層102及該第四銅箔層202，露出該第一銅箔層101及第三銅箔層201表面；步驟S106請參閱圖2的階段(h)，在該第三銅箔層201表面形成盲孔，該些盲孔自該第三銅箔層 201表面延伸至該第一線路層11，其中各盲孔可利用雷射鑽孔、化學蝕刻、噴砂或機械鑽孔方式形成。

步驟S107請參閱圖2C的階段(i)~(k)及圖2D的階段(l)，在階段(i)中，首先在該第三銅箔層201表面覆蓋一第二光阻層42；在階段(j)中，影像轉移該第二光阻層42，以圖形化該第二光阻層42，使第二光阻層42形成一第二線路層遮罩；在階段(k)中，在該第三銅箔層201表面進行電鍍，在未受該第二線路層遮罩覆蓋的第三銅箔層201表面電鍍形成該第二線路層21，且在各盲孔中填入該電鍍之導電材料，形成第一線路層11及第二線路層21間之導通柱；類似的，該電鍍材料可以選用銅，令該第二線路層21為銅材線路層；在階段(l)中，移除該第二光阻層42，完成該形成第二線路層21的步驟。

步驟S108請繼續參閱圖2D的階段(m)，蝕刻移除該第一銅箔層101及未受該第二線路層21覆蓋的第三銅箔層201，完成本發明第一實施例的製法，在第一基材12的相對表面分別形成第一線路層11及第二線路層21，該第一線路層11及第二線路層21可通過各盲孔中的電鍍導電材電性連接，實現雙層線路的結構。

其中，上述的該第一複合銅箔10、第二複合銅箔20均為卷式銅箔，且該第一基材12為卷式基材。

本發明的薄型化埋入式線路卷式製造方法係取用卷式的複合銅箔及卷式基材，在製造過程中第一複合銅箔10、第一基材12及第二複合銅箔20均以卷帶式提供，且以成卷的方式進入製程機台，完成一次上述步驟後即可完成，相較於傳統單片式製程，卷對卷(roll-to-roll)製程能有效提高製造效率，且產品製作完成後同樣以卷式方式收起，將該線路包覆於卷式的基材中，有效避免後續移動造成成品的損傷；進一步來說，該第一線路層11係埋入於該第一基材12中，受該基材包覆，且不會突出於該基材表面，因此避免受後續製程影響導致線路斷線，有效提升成品良率。

前述步驟係在該第一基材12相對兩面分別完成一第一層線路及一第二層線路。請參閱圖3所示，在本發明的第二較佳實施例中，進一步包含以下步驟以形成第三線路層：在該第二線路層表面覆蓋一第二基材22(S301)；覆蓋一包含有一第五銅箔層301及第六銅箔層302的第三複合銅箔30(S302)；移除該第六銅箔層302(S303)；在該第五銅箔層301表面形成盲孔(S304)；形成第三線路層31(S305)；蝕刻以移除未受該第三線路層31覆蓋的第五銅箔層301(S306)。

為進一步說明第三線路層31詳細製造方法，請參閱圖4A~圖4D所示。

步驟S301及S302請參閱圖4A的階段(a)所示，在該第二線路層21表面覆蓋該第二基材22，令該第二線路層21埋入該第二基材22，且在該第二基材22表面覆蓋一第三複合銅箔30，該第三複合銅箔30包含有互相貼合的第五銅箔層301及第六銅箔層302，且該第三複合銅箔30係以該第五銅箔層301貼合於該第二基材22表面。其中，該第三複合銅箔30係一卷式銅箔，且該第二基材22係一卷式基材。

步驟S303請參閱圖4A的階段(b)所示，移除該第六銅箔層302，露出該第五銅箔層301表面，以進行接下來的線路形成步驟；步驟S304請參閱圖4B的階段(c)，在該第五銅箔層301表面形成盲孔，且各盲孔自該第五銅箔層301表面延伸至該第二線路層；步驟S305請參閱圖4B~4D的階段(d)~(g)，在階段 (d)中，在該第五銅箔層301表面覆蓋一第三光阻層43；在階段(e)中，影像轉移該第三光阻層43以圖形化該第三光阻層43，使第三光阻層43形成一第三線路層遮罩；在階段(f)中，對該第五銅箔層301的表面進行電鍍，以在未受該第三線路層31遮罩覆蓋的第五銅箔層301表面電鍍形成該第三線路層31，並且同時在各盲孔中填入電鍍之導電材料，例如同樣所選用之銅電鍍材料，以形成第二線路層21及第三線路層31間之導通柱；在階段(g)中，移除該第三光阻層43，完成該形成第三線路層31的步驟。

步驟S306請參閱圖4D的階段(h)所示，以蝕刻移除未受該第三線路層31覆蓋的第五銅箔層301，在該第二基材22表面完成第三層線路。

在本較佳實例中，接續步驟S108完成的第一線路層11及第二層線路後，進一步根據上述步驟S301~S306完成第三線路層31，類似的，以卷式銅箔及卷式基材進行上述步驟，成卷的進入該製程機台機台進行，提高該第三線路層31的製造效率；且將該第二線路層21埋入該第二基材，避免該第二線路層21在進行第三線路層31的製造步驟受到影響，產生斷線的情形，提高該線路整體的良率。

其中，該第一線路層11係埋入於該第一基材12中，其表面與該第一基材12的表面在同一個平面上，非凸出於該第一基材12的表面，一般來說，係用於連接一模組化電路系統中的積體電路晶片；該第三線路層31於蝕刻移除未受第三線路層31覆蓋的多餘之第五銅箔層301後，係顯露於該第二基材22的表面，一般來說，係用於連接該模組化電路系統中的電路板，例如一PCB電路板。

在本發明的一較佳實例中，該第一光阻層41、第二光阻層42、第三光阻層43係卷式乾膜光阻，也就是說，同樣應用於本發明的卷式製造方法的卷式基材及卷式複合銅箔上，進一步增加本發明的製造效率。上述移除第一光阻層41之步驟、移除第二光阻層42之步驟及移除第三光阻層43之步驟可利用光阻液去除該第一光阻層41、第二光阻層42及第三光阻層43。該第一基材12及第二基材22係卷式介電層。

請參閱圖5所示，本發明薄型化埋入式線路卷式製造方法的第三實施例係包含以下步驟：準備相對黏合的二第一複合銅箔10(S501)，該兩第一複合銅箔10分別包含一第一銅箔層101及一第二銅箔層102；形成二第一線路層11(S502)；覆蓋二第一基材12(S503)；覆蓋分別包含一第三銅箔層201及一第四銅箔層202的二第二複合銅箔20(S504)；移除該二第四銅箔層202(S505)；將該二第一銅箔層101自該二第二銅箔層102取下(S506)。

為進一步說明的本發明的製造方法，請參閱圖6A及6B的階段(a)~(d)。

步驟S501請參閱圖6A的階段(a)所示，首先準備相對黏合的兩第一複合銅箔10，各該第一複合銅箔10包含有互相貼合的一第一銅箔層101及一第二銅箔層102，第一銅箔層101的厚度小於該第二銅箔層102的厚度，且該兩第一複合銅箔10的第二銅箔層102間以一膠合層50貼合；步驟S502請參閱圖6A的階段(b)所示，分別在該二第一銅箔層101的表面電鍍形成一第一線路層11。

步驟S503及S504請參閱圖6A的階段(c)所示，先分別在該二第一銅箔層101的表面覆蓋二第一基材12，令該二第一線路層11埋入該二第一基材12，再分別在該二第一基材12的另一表面覆蓋一第二複合銅箔20，其中，各該第二複合銅箔20包含有互相貼合的第三銅箔層201及第四銅箔層202，該第三銅箔層201的厚度小於該第四銅箔層202的厚度，且該第二複合銅箔20以該第三銅箔層201貼附於該第一基材12。

步驟S505及S506請參閱圖6B的階段(d)所示，先移除該二第四銅箔層202，再將該二第一銅箔層101連同第一基材12及第三銅箔層201自該二第二銅箔層102取下，令兩第一基材12相互分離。

上述第一線路層11可以乾膜光阻覆蓋該第一銅箔層101並進行曝光顯影後，電鍍該第一銅箔層101，最後去除該乾膜光阻之方式形成。

本發明係採用二相對黏合的第一複合銅箔10，並且進一步在其製造步驟中同時進行該兩第一複合銅箔10面之製造步驟，至步驟S506將該二第一銅箔層101分別自該兩第二銅箔層102分離後，即取得兩份已完成第一線路層11的第一基材12。也就是說，本發明係在相近的時間內，取得二組完成第一線路層11的第一基材12，因此有效提高該第一線路層11的製造效率。

請參閱圖7所示，在本實施例中，進一步對上述各第一基材12進行以下步驟：在該第三銅箔層201表面形成盲孔(S701)；在該第三銅箔層201表面形成第二線路層21(S702)；蝕刻移除該第一銅箔層101及未受該第二線路層21覆蓋的第三銅箔層201(S703)。

請進一步參閱圖8的階段(a)~(c)所示，為形成第二線路層21，分別再對上述各第一基材12進行以下步驟：步驟S701請參閱圖8的階段(a)所示，先在該第三銅箔層201的表面形成盲孔，各該盲孔延伸至該二第一線路層；步驟S702請參閱圖8的階段(b)所示，分別在該二第三銅箔層201表面形成二第二線路層21，且在各該盲孔中形成填入導電材料，該導電材料可為選用銅。步驟S703請參閱圖8的階段(c)所示，以蝕刻移除該二第一銅箔層101，及未受該第二線路層21覆蓋的第三銅箔層201，且令該第一線路層11露出於該第一基材12表面，分別以前述步驟S506完成之二份第一基材12完成二組第一層線路及第二層線路。

在本較佳實施例中，該第一複合銅箔10及該第二複合銅箔20係選用卷式複合銅箔，且該第一基材12係一卷式介電層。

上述第二線路層21係以乾膜光阻覆蓋該第三銅箔層201並進行曝光顯影後，再電鍍該第三銅箔層201，最後去除該乾膜光阻之方式形成。

各盲孔係以雷射鑽孔、化學蝕刻、噴砂或機械鑽孔的方式形成，且由於各盲孔延伸至該第一線路層11，以電鍍填入導電材料後，所形成之導通柱電性連接設置於該第一基材12之二相對表面的第一線路層11及第二線路層21，因此實現雙層線路的線路結構。

以上所述僅是本發明的較佳實施例而已，並非對本發明做任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而並非用以限定本發明，任何熟悉本專業的技術人員，在不脫離本發明技術方案的範圍內，當可利用上述揭示的技術內容做出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬於本發明技術方案的範圍內。

Claims

一種薄型化埋入式線路卷式製造方法，包含以下步驟：a.準備一第一複合銅箔，該第一複合銅箔，包含有互相貼合的一第一銅箔層及一第二銅箔層，其中，該第一銅箔層的厚度小於該第二銅箔層的厚度；b.在該第一銅箔層表面形成一第一線路層；c.在該第一線路層表面覆蓋一第一基材，令該第一線路層埋入該第一基材；d.在該第一基材表面覆蓋一第二複合銅箔，該第二複合銅箔包含互相貼合的一第三銅箔層及一第四銅箔層，其中該第三銅箔層的厚度小於該第四銅箔層的厚度，且以該第三銅箔層貼附於該第一基材；e.移除該第二銅箔層及該第四銅箔層；f.在該第三銅箔層表面形成盲孔，各盲孔延伸至該第一線路層；g.在該第三銅箔層表面形成一第二線路層，且在該盲孔中填充導電材料；h.蝕刻移除該第一銅箔層，及未受該第二線路層覆蓋的第三銅箔層，在該第一基材的相對兩面分別完成一第一層線路及一第二層線路；其中，該第一複合銅箔、第二複合銅箔均為卷式銅箔，該第一基材為卷式基材。
如請求項1所述之薄型化埋入式線路卷式製造方法，進一步包含以下步驟：i.在該第二線路層表面覆蓋一第二基材，令該第二線路層埋入該第二基材，該第二基材為卷式基材；j.在該第二基材表面覆蓋一第三複合銅箔，該第三複合銅箔層包含互相貼合的一第五銅箔層及一第六銅箔層，其中該第五銅箔層的厚度小於該第六銅箔層的厚度，且以該第五銅箔層貼合該第二基材；k.移除該第六銅箔層； l.在該第五銅箔層表面形成盲孔，各該盲孔延伸至該第二線路層；m.在該第五銅箔表面形成一第三線路層，且在各該盲孔中填入導電材料；n.蝕刻移除該第五銅箔層未受該第三線路層覆蓋的區域，完成一第三層線路。
如請求項2所述之薄型化埋入式線路卷式製造方法，其中步驟b.係包含以下步驟：在該第一銅箔層表面覆蓋一第一光阻層；圖形化該第一光阻層以形成一第一線路層遮罩；電鍍該第一銅箔層，在未受該第一線路層遮罩覆蓋的該第一銅箔層表面進行電鍍以形成該第一線路層；移除該第一光阻層。
如請求項3所述之薄型化埋入式線路卷式製造方法，其中步驟g.係包含以下步驟：在該第三銅箔層表面覆蓋一第二光阻層；影像轉移該光阻層，圖形化該第二光阻層以形成一第二線路層遮罩，其中該第二線路層遮罩的覆蓋區域不包含各該盲孔的開口；電鍍該第三銅箔層，以在該第三銅箔層表面未受該第二線路層遮罩覆蓋的區域形成該第二線路層，且在各盲孔中填入銅；移除該圖形化之第二光阻層。
如請求項4所述之薄型化埋入式線路卷式製造方法，其中該步驟m.係包含以下步驟：在該第五銅箔層表面覆蓋一第三光阻層；影像轉移該光阻層，圖形化該第三光阻層以形成一第三線路層遮罩，其中該第三線路層遮罩的覆蓋區域不包含各該盲孔的開口；電鍍該第五銅箔層，以在該第五銅箔層表面未受該第三線路層遮罩覆蓋的區域形成該第三線路層，且在各該盲孔中填入銅；移除該圖形化之第三光阻層。
如請求項5所述之薄型化埋入式線路卷式製造方法，其中該第一光阻層、第二光阻層、第三光阻層係卷式乾膜光阻。
如請求項5所述之薄型化埋入式線路卷式製造方法，其中該移除圖形化的第一光阻層之步驟、移除圖形化的第二光阻層之步驟及移除圖形化的第三光阻層之步驟係以光阻液去除該圖形化的第一光阻層、圖形化的第二光阻層及圖形化的第三光阻層。
如請求項1或2所述之薄型化埋入式線路卷式製造方法，其中各盲孔係以雷射鑽孔、化學蝕刻、噴砂或機械鑽孔形成。
如請求項2所述之薄型化埋入式線路卷式製造方法，其中該第一基材及第二基材係一卷式介電層。
一種薄型化埋入式線路卷式製造方法，包含以下步驟：準備相對黏合的兩第一複合銅箔，各該第一複合銅箔包含有互相貼合的一第一銅箔層及一第二銅箔層，第一銅箔層的厚度小於該第二銅箔層的厚度，且該兩第一複合銅箔的第二銅箔層間係以一膠合層貼合；分別在該二第一銅箔層的表面形成一第一線路層；分別在該二第一銅箔層的表面覆蓋一第一基材，令該二第一線路層埋入該二第一基材；分別在該二第一基材表面覆蓋一第二複合銅箔，各該第二複合銅箔包含有互相貼合的一第三銅箔層及一第四銅箔層，其中該第三銅箔層的厚度小於該第四銅箔層的厚度，且各第三銅箔層貼附於對應的該第一基材；移除該二第四銅箔層；將該二第一銅箔層自該二第二銅箔層取下，令兩第一基材相互分離，對各第一基材進一步進行以下步驟；在該第三銅箔層表面形成盲孔，各該盲孔延伸至對應的第一線路層；在該第三銅箔表面層形成一第二線路層，且在各該盲孔中填入導電材料；蝕刻移除該第一銅箔層，及未受該第二線路層覆蓋的第三銅箔層，使各第一基材的相對表面具有該第一層線路及該第二層線路；其中，該第一複合銅箔及該第二複合銅箔係卷式銅箔，且該第一基材係卷式基材。
如請求項10所述薄型化埋入式線路卷式製造方法，其中各盲孔係以雷射鑽孔、化學蝕刻、噴砂或機械鑽孔形成。
如請求項10所述薄型化埋入式線路卷式製造方法，其中該第一基材係卷式介電層。