CN109951969B

CN109951969B - 薄型化埋入式线路卷式制造方法

Info

Publication number: CN109951969B
Application number: CN201711396179.7A
Authority: CN
Inventors: 施振四; 叶佐鸿; 谢明哲; 张扬; 蔡佳峰; 陈柏廷; 简胜德; 陈依婷
Original assignee: Taijun Technology Co ltd
Current assignee: Taijun Technology Co ltd
Priority date: 2017-12-21
Filing date: 2017-12-21
Publication date: 2021-06-29
Anticipated expiration: 2037-12-21
Also published as: CN109951969A

Abstract

本发明是一薄型化埋入式线路卷式制造方法，包含以下步骤：在一包含第一铜箔层及第二铜箔层的第一复合铜箔的第一铜箔层表面形成一第一线路层；覆盖一第一基材以埋入第一线路层；在第一基材表面覆盖一包含第三铜箔层及第四铜箔层的第二复合铜箔；移除第二铜箔层及第四铜箔层；在第三铜箔层表面形成一第二线路层；蚀刻移除第一铜箔层及未受覆盖的第三铜箔层，完成第一线路层及第二线路层；由于本发明的方法是以卷对卷方式进行，提升制造效率，且该第一线路层埋入该第一基材，避免该第一线路层产生损伤或断线，提高线路制造合格率。

Description

薄型化埋入式线路卷式制造方法

技术领域

本发明关于一种线路制造方法，尤指一种薄型化埋入式线路卷式制造方法。

背景技术

近年来各式消费性电子产品包括智能型手机、平板计算机、电视显示屏幕等的发展趋势均为越来越大且越来越薄，功能规格等要求亦迅速提升，相对来说，在同样的成本规格下，对装置中的电路板的线路细密度及合格率要求也同步提高。现有的线路制造方式一般包含以下步骤：取用一基板，该基板表面具有一铜箔层；在该铜箔层表面覆盖一光刻胶层；对该光刻胶层执行曝光、显影，对该光刻胶层进行图形化以形成一线路图案；蚀刻该铜箔层，以移除未被线路图案覆盖的区域；移除该光刻胶层，露出以该铜箔层形成的一线路层。

上述的线路制造方式是取用单片式的基板进行各该步骤，其中在制作线路的过程中，该基板须由自动化机器移动至各步骤的作业机台，移动过程消耗时间，容易因机台之间传送导致物料损伤，且由于该线路层在移除该光刻胶层后暴露于该基板表面，因该线路层是一精细线路，于后续工艺中易受影响而产生断线，造成合格率降低；以单片基板进行工艺因各该基板的工艺多次重复，亦导致制造效率低落。综上所述，现有的线路制造方法势必须进一步改良。

发明内容

本发明提供了一种薄型化埋入式线路卷式制造方法，以克服现有的线路制造方式采用单片式的基板进行制造，效率低落，且完成后该线路突出暴露于该基板表面，导致该精细线路容易受后续工艺影响而断线造成合格率降低。

为了达到上述目的，本发明提供一薄型化埋入式线路卷式制造方法，包含以下步骤：

a.准备一第一复合铜箔，该第一复合铜箔包含有互相贴合的一第一铜箔层及一第二铜箔层，其中，该第一铜箔层的厚度小于该第二铜箔层的厚度；

b.在该第一铜箔层表面形成一第一线路层；

c.在该第一线路层表面覆盖一第一基材，令该第一线路层埋入该第一基材；

d.在该第一基材表面覆盖一第二复合铜箔，该第二复合铜箔包含互相贴合的一第三铜箔层及一第四铜箔层，其中该第三铜箔层的厚度小于该第四铜箔层的厚度，且以该第三铜箔层贴附于该第一基材；

e.移除该第二铜箔层及该第四铜箔层；

f.在该第三铜箔层表面形成盲孔，各盲孔延伸至该第一线路层；

g.在该第三铜箔层表面形成一第二线路层，且在该盲孔中填充导电材料；

h.蚀刻移除该第一铜箔层，及未受该第二线路层覆盖的第三铜箔层，在该第一基材的相对两面分别完成该第一线路层及该第二线路层；

其中，该第一复合铜箔、第二复合铜箔均为卷式铜箔，该第一基材为卷式基材。

本发明所述的薄型化埋入式线路卷式制造方法，其中，该制造方法进一步包含以下步骤：

i.在该第二线路层表面覆盖一第二基材，令该第二线路层埋入该第二基材，该第二基材为卷式基材；

j.在该第二基材表面覆盖一第三复合铜箔，该第三复合铜箔包含互相贴合的一第五铜箔层及一第六铜箔层，其中该第五铜箔层的厚度小于该第六铜箔层的厚度，且以该第五铜箔层贴合该第二基材；

k.移除该第六铜箔层；

l.在该第五铜箔层表面形成盲孔，各该盲孔延伸至该第二线路层；

m.在该第五铜箔表面形成一第三线路层，且在各该盲孔中填入导电材料；

n.蚀刻移除该第五铜箔层未受该第三线路层覆盖的区域，完成该第三线路层。

本发明所述的薄型化埋入式线路卷式制造方法，其中，步骤b包含以下步骤：

在该第一铜箔层表面覆盖一第一光刻胶层；

图形化该第一光刻胶层以形成一第一线路层屏蔽；

电镀该第一铜箔层，以在未受该第一线路层屏蔽覆盖的该第一铜箔层表面进行电镀以形成该第一线路层；

移除该第一光刻胶层。

本发明所述的薄型化埋入式线路卷式制造方法，其中，步骤g包含以下步骤：

在该第三铜箔层表面覆盖一第二光刻胶层；

影像转移该第二光刻胶层，图形化该第二光刻胶层以形成一第二线路层屏蔽，其中该第二线路层屏蔽的覆盖区域不包含各该盲孔的开口；

电镀该第三铜箔层，以在该第三铜箔层表面未受该第二线路层屏蔽覆盖的区域形成该第二线路层，且在各盲孔中填入铜；

移除该图形化的第二光刻胶层。

本发明所述的薄型化埋入式线路卷式制造方法，其中，该步骤m包含以下步骤：

在该第五铜箔层表面覆盖一第三光刻胶层；

影像转移该第三光刻胶层，图形化该第三光刻胶层以形成一第三线路层屏蔽，其中该第三线路层屏蔽的覆盖区域不包含该各该盲孔的开口；

电镀该第五铜箔层，以在该第五铜箔层表面未受该第三线路层屏蔽覆盖的区域形成该第三线路层，且在各该盲孔中填入铜；

移除该图形化的第三光刻胶层。

本发明所述的薄型化埋入式线路卷式制造方法，其中，该第一光刻胶层、第二光刻胶层、第三光刻胶层为卷式干膜光阻。

本发明所述的薄型化埋入式线路卷式制造方法，其中，该移除图形化的第一光刻胶层的步骤、移除图形化的第二光刻胶层的步骤及移除图形化的第三光刻胶层的步骤是以光阻液去除该图形化的第一光刻胶层、该图形化的第二光刻胶层及该图形化的第三光刻胶层。

本发明所述的薄型化埋入式线路卷式制造方法，其中，各盲孔是以激光钻孔、化学蚀刻、喷砂或机械钻孔形成。

本发明所述的薄型化埋入式线路卷式制造方法，其中，该第一基材及第二基材是一卷式介电层。

为了达到上述目的，本发明还提供了另外一种薄型化埋入式线路卷式制造方法，该制造方法包含以下步骤：

准备相对粘合的二第一复合铜箔，各该第一复合铜箔包含有互相贴合的一第一铜箔层及一第二铜箔层，第一铜箔层的厚度小于该第二铜箔层的厚度，且该二第一复合铜箔的第二铜箔层间以一胶合层贴合；

分别在二该第一铜箔层的表面形成一第一线路层；

分别在二该第一铜箔层的表面覆盖一第一基材，令二该第一线路层埋入二该第一基材；

分别在二该第一基材表面覆盖一第二复合铜箔，各该第二复合铜箔包含有互相贴合的一第三铜箔层及一第四铜箔层，其中该第三铜箔层的厚度小于该第四铜箔层的厚度，且各第三铜箔层贴附于对应的该第一基材；

移除该二第四铜箔层；

将二该第一铜箔层自二该第二铜箔层取下，令二第一基材相互分离，对各第一基材进一步进行以下步骤：

在该第三铜箔层表面形成盲孔，各该盲孔延伸至对应的第一线路层；

在该第三铜箔表面层形成一第二线路层，且在各该盲孔中填入导电材料；

蚀刻移除该第一铜箔层，及未受该第二线路层覆盖的第三铜箔层，使各第一基材的相对表面具有该第一线路层及该第二线路层；

其中，该第一复合铜箔及该第二复合铜箔是卷式铜箔，且该第一基材是卷式基材。

其中，各盲孔是以激光钻孔、化学蚀刻、喷砂或机械钻孔形成。

其中，该第一基材是卷式介电层。

本发明的薄型化埋入式线路卷式制造方法是取用卷式的复合铜箔及卷式基材，制造过程中采用卷对卷的工艺，在制造过程中其第一复合铜箔、第一基材及第二复核铜箔均以卷带式提供，且以成卷的方式进入工艺机台，完成一次上述步骤后即可完成相较单片式工艺数倍面积的线路，有效提高制造效率，且完成后同样以卷式方式收起，将该线路包覆于卷带式的基材中，有效避免后续移动造成成品的损伤；进一步来说，该第一线路层埋入于该第一基材中，不会突出于该基材表面，有效避免受后续制程影响导致线路断线，有效提升成品合格率。

附图说明

图1：本发明薄型化埋入式线路卷式制造方法第一实施例的流程图。

图2A～图2D：本发明第一实施例的制造流程示意图。

图3：本发明薄型化埋入式线路卷式制造方法第二实施例的流程图。

图4A～图4D：本发明第二实施例的制造流程示意图。

图5：本发明薄型化埋入式线路卷式制造方法第三实施例的流程图。

图6A～图6B：本发明第三实施例的制造流程示意图。

图7：本发明薄型化埋入式线路卷式制造方法第四实施例的流程图。

图8：本发明第四实施例的制造流程示意图。

其中，附图标记：

第一复合铜箔10

第一铜箔层101

第二铜箔层102

第一线路层11

第一基材12

第二复合铜箔20

第三铜箔层201

第四铜箔层202

第二线路层21

第二基材22

第三复合铜箔30

第五铜箔层301

第六铜箔层302

第三线路层31

第一光刻胶层41

第二光刻胶层42

第三光刻胶层43

胶合层50

具体实施方式

请参阅图1所示，本发明是一种薄型化埋入式线路卷式制造方法，依据本发明的第一实施例，包含有以下步骤：

准备一包含有一第一铜箔层101及一第二铜箔层102的第一复合铜箔 10(S101)；

形成一第一线路层11(S102)；

覆盖一第一基材12(S103)；

覆盖一包含有一第三铜箔层201及一第四铜箔层202的第二复合铜箔 20(S104)；

移除该第二铜箔层及该第四铜箔层(S105)；

在第三铜箔层表面形成盲孔(S106)；

形成一第二线路层21(S107)；

蚀刻移除该第一铜箔层及未受该第二线路层21覆盖的第三铜箔层 (S108)。

为进一步说明本发明制造方法的前述步骤S101～S108，以下配合图2A～图2C详细说明。

步骤S101请参阅图2A的阶段(a)所示，该第一复合铜箔10包含有互相贴合的第一铜箔层101及第二铜箔层102，其中该第一铜箔层101的厚度小于该第二铜箔层102的厚度；

步骤S102请参阅图2A的阶段(b)～(e)所示。在阶段(b)中，首先在该第一铜箔层101表面覆盖一第一光刻胶层41；在阶段(c)中，影像转移该第一光刻胶层41以图形化该第一光刻胶层41，令第一光刻胶层41形成一第一线路层屏蔽；在阶段(d)中，对第一铜箔层101的表面进行电镀，以在未受该第一线路层屏蔽覆盖的第一铜箔层101表面形成该第一线路层11，所使用的电镀材料可选用铜，即第一线路层11为铜材线路；在阶段(e)中，移除该第一光刻胶层41，完成该第一线路层11的制作步骤。

步骤S103及S104请参阅图2B的阶段(f)，在该第一线路层11上覆盖该第一基材12，令该第一线路层11埋入该第一基材12，再于该第一基材 12的另一面上覆盖该第二复合铜箔20，该第二复合铜箔20包含有互相贴合的第三铜箔层201及第四铜箔层202，其中该第三铜箔层201的厚度小于该第四铜箔层202的厚度，而且该第二复合铜箔20是以第三铜箔层201贴合于该第一基材12。

步骤S105请参阅图2B的阶段(g)，移除该第二铜箔层102及该第四铜箔层202，露出该第一铜箔层101及第三铜箔层201表面；步骤S106请参阅图2B的阶段(h)，在该第三铜箔层201表面形成盲孔，该些盲孔自该第三铜箔层201表面延伸至该第一线路层11，其中各盲孔可利用激光钻孔、化学蚀刻、喷砂或机械钻孔方式形成。

步骤S107请参阅图2C的阶段(i)～(k)及图2D的阶段(l)，在阶段(i)中，首先在该第三铜箔层201表面覆盖一第二光刻胶层42；在阶段(j)中，影像转移该第二光刻胶层42，以图形化该第二光刻胶层42，使第二光刻胶层42 形成一第二线路层屏蔽；在阶段(k)中，在该第三铜箔层201表面进行电镀，在未受该第二线路层屏蔽覆盖的第三铜箔层201表面电镀形成该第二线路层 21，且在各盲孔中填入该电镀的导电材料，形成第一线路层11及第二线路层21间的导通柱；类似的，该电镀材料可以选用铜，令该第二线路层21为铜材线路层；在阶段(l)中，移除该第二光刻胶层42，完成该形成第二线路层21的步骤。

步骤S108请继续参阅图2D的阶段(m)，蚀刻移除该第一铜箔层101及未受该第二线路层21覆盖的第三铜箔层201，完成本发明第一实施例的制法，在第一基材12的相对表面分别形成第一线路层11及第二线路层21，该第一线路层11及第二线路层21可通过各盲孔中的电镀导电材料电性连接，实现双层线路的结构。

其中，上述的该第一复合铜箔10、第二复合铜箔20均为卷式铜箔，且该第一基材12为卷式基材。

本发明的薄型化埋入式线路卷式制造方法是取用卷式的复合铜箔及卷式基材，在制造过程中第一复合铜箔10、第一基材12及第二复合铜箔20均以卷带式提供，且以成卷的方式进入工艺机台，完成一次上述步骤后即可完成，相较于传统单片式工艺，卷对卷(roll-to-roll)工艺能有效提高制造效率，且产品制作完成后同样以卷式方式收起，将该线路包覆于卷式的基材中，有效避免后续移动造成成品的损伤；进一步来说，该第一线路层11埋入于该第一基材12中，受该基材包覆，且不会突出于该基材表面，因此避免受后续工艺影响导致线路断线，有效提升成品合格率。

前述步骤是在该第一基材12相对两面分别完成该第一线路层及该第二线路层。请参阅图3所示，在本发明的第二较佳实施例中，进一步包含以下步骤以形成第三线路层：

在该第二线路层表面覆盖一第二基材22(S301)；

覆盖一包含有一第五铜箔层301及第六铜箔层302的第三复合铜箔30 (S302)；

移除该第六铜箔层302(S303)；

在该第五铜箔层301表面形成盲孔(S304)；

形成第三线路层31(S305)；

蚀刻以移除未受该第三线路层31覆盖的第五铜箔层301(S306)。

为进一步说明第三线路层31详细制造方法，请参阅图4A～图4D所示。

步骤S301及S302请参阅图4A的阶段(a)所示，在该第二线路层21表面覆盖该第二基材22，令该第二线路层21埋入该第二基材22，且在该第二基材22表面覆盖一第三复合铜箔30，该第三复合铜箔30包含有互相贴合的第五铜箔层301及第六铜箔层302，且该第三复合铜箔30是以该第五铜箔层301贴合于该第二基材22表面。其中，该第三复合铜箔30是一卷式铜箔，且该第二基材22是一卷式基材。

步骤S303请参阅图4A的阶段(b)所示，移除该第六铜箔层302，露出该第五铜箔层301表面，以进行接下来的线路形成步骤；步骤S304请参阅图4B的阶段(c)，在该第五铜箔层301表面形成盲孔，且各盲孔自该第五铜箔层301表面延伸至该第二线路层；步骤S305请参阅图4B～4D的阶段 (d)～(g)，在阶段(d)中，在该第五铜箔层301表面覆盖一第三光刻胶层43；在阶段(e)中，影像转移该第三光刻胶层43以图形化该第三光刻胶层43，使第三光刻胶层43形成一第三线路层屏蔽；在阶段(f)中，对该第五铜箔层 301的表面进行电镀，以在未受该第三线路层31屏蔽覆盖的第五铜箔层301 表面电镀形成该第三线路层31，并且同时在各盲孔中填入电镀的导电材料，例如同样所选用的铜电镀材料，以形成第二线路层21及第三线路层31间的导通柱；在阶段(g)中，移除该第三光刻胶层43，完成该形成第三线路层31的步骤。

步骤S306请参阅图4D的阶段(h)所示，以蚀刻移除未受该第三线路层 31覆盖的第五铜箔层301，在该第二基材22表面完成第三线路层31。

在本较佳实例中，接续步骤S108完成的第一线路层11及第二线路层 21后，进一步根据上述步骤S301～S306完成第三线路层31，类似的，以卷式铜箔及卷式基材进行上述步骤，成卷的进入该工艺机台进行，提高该第三线路层31的制造效率；且将该第二线路层21埋入该第二基材，避免该第二线路层21在进行第三线路层31的制造步骤受到影响，产生断线的情形，提高该线路整体的合格率。

其中，该第一线路层11埋入于该第一基材12中，其表面与该第一基材 12的表面在同一个平面上，非凸出于该第一基材12的表面，一般来说，是用于连接一模块化电路系统中的集成电路芯片；该第三线路层31于蚀刻移除未受第三线路层31覆盖的多余的第五铜箔层301后，显露于该第二基材 22的表面，一般来说，是用于连接该模块化电路系统中的电路板，例如一 PCB电路板。

在本发明的一较佳实例中，该第一光刻胶层41、第二光刻胶层42、第三光刻胶层43是卷式干膜光阻，也就是说，同样应用于本发明的卷式制造方法的卷式基材及卷式复合铜箔上，进一步增加本发明的制造效率。上述移除第一光刻胶层41的步骤、移除第二光刻胶层42的步骤及移除第三光刻胶层43的步骤可利用光阻液去除该第一光刻胶层41、第二光刻胶层42及第三光刻胶层43。该第一基材12及第二基材是卷式介电层。

请参阅图5所示，本发明薄型化埋入式线路卷式制造方法的第三实施例包含以下步骤：

准备相对粘合的二第一复合铜箔10(S501)，该二第一复合铜箔10分别包含一第一铜箔层101及一第二铜箔层102；

形成二第一线路层11(S502)；

覆盖二第一基材12(S503)；

覆盖分别包含一第三铜箔层201及一第四铜箔层202的二第二复合铜箔 20(S504)；

移除该二第四铜箔层202(S505)；

将该二第一铜箔层101自该二第二铜箔层102取下(S506)。

为进一步说明的本发明的制造方法，请参阅图6A及6B的阶段(a)～(d)。

步骤S501请参阅图6A的阶段(a)所示，首先准备相对粘合的二第一复合铜箔10，各该第一复合铜箔10包含有互相贴合的一第一铜箔层101及一第二铜箔层102，第一铜箔层101的厚度小于该第二铜箔层102的厚度，且该二第一复合铜箔10的第二铜箔层102间以一胶合层50贴合；步骤S502 请参阅图6A的阶段(b)所示，分别在该二第一铜箔层101的表面电镀形成一第一线路层11。

步骤S503及S504请参阅图6A的阶段(c)所示，先分别在该二第一铜箔层101的表面覆盖二第一基材12，令该二第一线路层11埋入该二第一基材 12，再分别在该二第一基材12的另一表面覆盖一第二复合铜箔20，其中，各该第二复合铜箔20包含有互相贴合的第三铜箔层201及第四铜箔层202，该第三铜箔层201的厚度小于该第四铜箔层202的厚度，且该第二复合铜箔 20以该第三铜箔层201贴附于该第一基材12。

步骤S505及S506请参阅图6B的阶段(d)所示，先移除该二第四铜箔层 202，再将该二第一铜箔层101连同第一基材12及第三铜箔层201自该二第二铜箔层102取下，令两第一基材12相互分离。

上述第一线路层11可以干膜光阻覆盖该第一铜箔层101并进行曝光显影后，电镀该第一铜箔层101，最后去除该干膜光阻的方式形成。

本发明采用二相对粘合的第一复合铜箔10，并且进一步在其制造步骤中同时进行该二第一复合铜箔10面的制造步骤，至步骤S506将该二第一铜箔层101分别自该两第二铜箔层102分离后，即取得两份已完成第一线路层 11的第一基材12。也就是说，本发明是在相近的时间内，取得两组完成第一线路层11的第一基材12，因此有效提高该第一线路层11的制造效率。

请参阅图7所示，在本实施例中，进一步对上述各第一基材12进行以下步骤：

在该第三铜箔层201表面形成盲孔(S701)；

在该第三铜箔层201表面形成第二线路层21(S702)；

蚀刻移除该第一铜箔层101及未受该第二线路层21覆盖的第三铜箔层 201(S703)。

请进一步参阅图8的阶段(a)～(c)所示，为形成第二线路层21，分别再对上述各第一基材12进行以下步骤：步骤S701请参阅图8的阶段(a)所示，先在该第三铜箔层201的表面形成盲孔，各该盲孔延伸至该二第一线路层；步骤S702请参阅图8的阶段(b)所示，分别在该二第三铜箔层201表面形成二第二线路层21，且在各该盲孔中形成填入导电材料，该导电材料可为选用铜。步骤S703请参阅图8的阶段(c)所示，以蚀刻移除该二第一铜箔层 101，及未受该第二线路层21覆盖的第三铜箔层201，且令该第一线路层11 露出于该第一基材12表面，分别以前述步骤S506完成的两份第一基材12 完成两组第一线路层11及第二线路层12。

在本较佳实施例中，该第一复合铜箔10及该第二复合铜箔20选用卷式复合铜箔，且该第一基材12是一卷式介电层。

上述第二线路层21是以干膜光阻覆盖该第三铜箔层201并进行曝光显影后，再电镀该第三铜箔层201，最后去除该干膜光阻的方式形成。

各盲孔是以激光钻孔、化学蚀刻、喷砂或机械钻孔的方式形成，且由于各盲孔延伸至该第一线路层11，以电镀填入导电材料后，所形成的导通柱电性连接设置于该第一基材12的二相对表面的第一线路层11及第二线路层 21，因此实现双层线路的线路结构。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明权利要求的保护范围。

Claims

1.一种薄型化埋入式线路卷式制造方法，其特征在于，该制造方法包含以下步骤：

b.在该第一铜箔层表面形成一第一线路层；

e.移除该第二铜箔层及该第四铜箔层；

2.如权利要求1所述的薄型化埋入式线路卷式制造方法，其特征在于，该制造方法进一步包含以下步骤：

k.移除该第六铜箔层；

3.如权利要求2所述的薄型化埋入式线路卷式制造方法，其特征在于，步骤b包含以下步骤：

在该第一铜箔层表面覆盖一第一光刻胶层；

图形化该第一光刻胶层以形成一第一线路层屏蔽；

移除该第一光刻胶层。

4.如权利要求3所述的薄型化埋入式线路卷式制造方法，其特征在于，步骤g包含以下步骤：

在该第三铜箔层表面覆盖一第二光刻胶层；

移除该图形化的第二光刻胶层。

5.如权利要求4所述的薄型化埋入式线路卷式制造方法，其特征在于，该步骤m包含以下步骤：

在该第五铜箔层表面覆盖一第三光刻胶层；

移除该图形化的第三光刻胶层。

6.如权利要求5所述的薄型化埋入式线路卷式制造方法，其特征在于，该第一光刻胶层、第二光刻胶层、第三光刻胶层为卷式干膜光阻。

7.如权利要求6所述的薄型化埋入式线路卷式制造方法，其特征在于，该移除图形化的第一光刻胶层的步骤、移除图形化的第二光刻胶层的步骤及移除图形化的第三光刻胶层的步骤是以光阻液去除该图形化的第一光刻胶层、该图形化的第二光刻胶层及该图形化的第三光刻胶层。

8.如权利要求1或2所述的薄型化埋入式线路卷式制造方法，其特征在于，各盲孔是以激光钻孔、化学蚀刻、喷砂或机械钻孔形成。

9.如权利要求2所述的薄型化埋入式线路卷式制造方法，其特征在于，该第一基材及第二基材是一卷式介电层。

10.一种薄型化埋入式线路卷式制造方法，其特征在于，该制造方法包含以下步骤：

分别在二该第一铜箔层的表面形成一第一线路层；

移除该二第四铜箔层；

11.如权利要求10所述的薄型化埋入式线路卷式制造方法，其特征在于，各盲孔是以激光钻孔、化学蚀刻、喷砂或机械钻孔形成。

12.如权利要求10所述的薄型化埋入式线路卷式制造方法，其特征在于，该第一基材是卷式介电层。