JP6819268B2 - 配線基板、多層配線基板、及び配線基板の製造方法 - Google Patents
配線基板、多層配線基板、及び配線基板の製造方法 Download PDFInfo
- Publication number
- JP6819268B2 JP6819268B2 JP2016243664A JP2016243664A JP6819268B2 JP 6819268 B2 JP6819268 B2 JP 6819268B2 JP 2016243664 A JP2016243664 A JP 2016243664A JP 2016243664 A JP2016243664 A JP 2016243664A JP 6819268 B2 JP6819268 B2 JP 6819268B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- conductor
- wiring board
- thickness
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000004020 conductor Substances 0.000 claims description 142
- 238000000034 method Methods 0.000 claims description 47
- 229920005989 resin Polymers 0.000 claims description 34
- 239000011347 resin Substances 0.000 claims description 34
- 239000011810 insulating material Substances 0.000 claims description 30
- 239000000654 additive Substances 0.000 claims description 17
- 238000007747 plating Methods 0.000 description 110
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 79
- 238000005530 etching Methods 0.000 description 63
- 229910052802 copper Inorganic materials 0.000 description 53
- 239000010949 copper Substances 0.000 description 53
- 239000000758 substrate Substances 0.000 description 38
- 239000011889 copper foil Substances 0.000 description 26
- 239000010410 layer Substances 0.000 description 18
- 230000015572 biosynthetic process Effects 0.000 description 12
- 230000000694 effects Effects 0.000 description 7
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 6
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 239000007921 spray Substances 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 238000010276 construction Methods 0.000 description 3
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- JYLNVJYYQQXNEK-UHFFFAOYSA-N 3-amino-2-(4-chlorophenyl)-1-propanesulfonic acid Chemical compound OS(=O)(=O)CC(CN)C1=CC=C(Cl)C=C1 JYLNVJYYQQXNEK-UHFFFAOYSA-N 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012774 insulation material Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- LCPVQAHEFVXVKT-UHFFFAOYSA-N 2-(2,4-difluorophenoxy)pyridin-3-amine Chemical compound NC1=CC=CN=C1OC1=CC=C(F)C=C1F LCPVQAHEFVXVKT-UHFFFAOYSA-N 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 229960003280 cupric chloride Drugs 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- FBAFATDZDUQKNH-UHFFFAOYSA-M iron chloride Chemical compound [Cl-].[Fe] FBAFATDZDUQKNH-UHFFFAOYSA-M 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- CHQMHPLRPQMAMX-UHFFFAOYSA-L sodium persulfate Substances [Na+].[Na+].[O-]S(=O)(=O)OOS([O-])(=O)=O CHQMHPLRPQMAMX-UHFFFAOYSA-L 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/067—Etchants
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0723—Electroplating, e.g. finish plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、配線基板、多層配線基板、及び配線基板の製造方法に関する。
従来の多層プリント配線板の製造方法としては、配線形成された導体層（配線層）と絶縁層（層間絶縁層）とを交互に積み上げていく、ビルドアップ方式が広く用いられている。ビルドアップ方式における層間導通および配線形成は、メカニカルドリルによる貫通孔形成、貫通孔内壁へのめっき、樹脂充填、必要に応じて蓋めっきを行い、続いてサブトラクティブ工法により実施するのが一般的である。
また近年、電子機器の小型化・高性能化に伴い、電子部品を実装する多層プリント配線板も導体配線の微細化・高精度化が望まれている。このような中、貫通孔形成、貫通孔内壁へのめっきを従来と同様に行い、配線形成をセミアディティブ工法により行う技術が提案されている（特許文献１及び２参照）。セミアディティブ工法は、サブトラクティブ工法よりも微細なパターンを形成することが可能な工法である。
しかしながら、従来の工法には以下のような問題点があった。
すなわち、特許文献１記載の技術では、絶縁層から成る基板にスルーホールを形成し、めっきにより表裏の導通を形成し、サブトラクティブ工法によるスルーホールランド形成を行い、感光性樹脂によってスルーホールの穴埋め樹脂充填を行い、その上にあらためてセミアディティブ工法により蓋めっきおよび配線の形成を行う。この方法で形成される多層プリント配線板は、一般的に１０〜１５μｍより厚いめっき導体、一般的に１０〜２０μｍが基板の表面及び裏面に被着されるため、薄型化の困難な構造となる。また、基板表裏の導体厚が厚くなることにより、サブトラクティブ工法における配線形成のためのエッチング量が嵩むことでエッチングレジストの下に回りこむ形のサイドエッチング量も大きくなり、配線の微細化を妨げることになる。
また、スルーホールに充填した感光性樹脂の硬化収縮量によっては、スルーホール開口部周囲の樹脂が突出したままになるか、スルーホールランドと比べて凹んでしまう。この上に形成するビルドアップ層において、スルーホール上にビアを形成する場合、この凹凸はビア形成不良につながり接続不良の原因になる。
すなわち、特許文献１記載の技術では、絶縁層から成る基板にスルーホールを形成し、めっきにより表裏の導通を形成し、サブトラクティブ工法によるスルーホールランド形成を行い、感光性樹脂によってスルーホールの穴埋め樹脂充填を行い、その上にあらためてセミアディティブ工法により蓋めっきおよび配線の形成を行う。この方法で形成される多層プリント配線板は、一般的に１０〜１５μｍより厚いめっき導体、一般的に１０〜２０μｍが基板の表面及び裏面に被着されるため、薄型化の困難な構造となる。また、基板表裏の導体厚が厚くなることにより、サブトラクティブ工法における配線形成のためのエッチング量が嵩むことでエッチングレジストの下に回りこむ形のサイドエッチング量も大きくなり、配線の微細化を妨げることになる。
また、スルーホールに充填した感光性樹脂の硬化収縮量によっては、スルーホール開口部周囲の樹脂が突出したままになるか、スルーホールランドと比べて凹んでしまう。この上に形成するビルドアップ層において、スルーホール上にビアを形成する場合、この凹凸はビア形成不良につながり接続不良の原因になる。
また、スルーホールランドの上にセミアディティブ工法による蓋めっきをどのように重ねるかについては、特許文献１においては考慮されていないが、特許文献２のようにスルーホールランドを被覆するかたちでセミアディティブ工法による蓋めっきを形成する構造が提案されている。この構造においては、ある位置精度をもって形成されるスルーホールに対して、サブトラクティブ工法のフォトリソグラフィの位置合わせ精度およびエッチングによる配線細りを考慮した大きさにスルーホールランドを形成し、さらにその上にセミアディティブ工法における配線形成精度を考慮した蓋めっきを重ねるため、最終的に形成されるランドのサイズは、それぞれの工程のマージンの分大きくなるため、配線の微細化を妨げることになる。
そこで、本発明はこのような事情に鑑みてなされたものであって、スルーホール（貫通孔）の穴埋めと微細な配線パターンの形成を容易に両立できるようにした配線基板、多層配線基板、及び配線基板の製造方法の提供を目的とする。
そこで、本発明はこのような事情に鑑みてなされたものであって、スルーホール（貫通孔）の穴埋めと微細な配線パターンの形成を容易に両立できるようにした配線基板、多層配線基板、及び配線基板の製造方法の提供を目的とする。
上記課題を解決するため、発明者は鋭意研究を行った。すなわち、スルーホールの狭ピッチ化のための障害のうち配線形成エッチング時のサイドエッチング量が嵩むことに対して、これを低減させるため該当のエッチングを蓋めっき前に行うこと、またスルーホールランド自体の厚みを薄くする構成を採用した（図７（ｂ）におけるスルーホールランド２５の厚みＴ１を図６（ｂ）におけるスルーホールランド１２５の厚みより薄くする）。図６および図７に示すサイドエッチング量Ｓ１とＳ２の関係がＳ１＞Ｓ２となる。サイドエッチング量が嵩むとスルーホールランド径のばらつきも大きくなるが、本発明の構成だとサイドエッチング量が小さく抑えられるため、スルーホールランド径のばらつきも小さく抑えられる。図６及び図７については、後に詳述する。
また、スルーホール周辺を覆う導体パターンの小径化に関しては、スルーホール形成・スルーホールランド形成・蓋めっき導体形成それぞれの内外の位置関係を精査し、比較的位置精度の低いスルーホールに対して、形成される径のばらつきの一番大きなスルーホールランドを最も大きく被せる構成を採用することにより、位置合わせ不良による接続信頼性の低下を抑制しつつ小径化が実現できることを知見した。
すなわち、本発明の一態様に係る配線基板は、絶縁材と、前記絶縁材の表面及び裏面の間を貫通するスルーホールと、前記スルーホールの壁面に設けられて、前記スルーホールの表面側開口部と裏面側開口部とを導通させるスルーホール導体と、前記表面側開口部の周囲及び前記裏面側開口部の周囲のそれぞれに設けられるとともに、前記スルーホール導体に接続されるスルーホールランドと、前記絶縁材の表面側及び裏面側のそれぞれに設けられるとともに、前記スルーホールランド上に載置される蓋めっき導体と、前記絶縁材の表面及び裏面のそれぞれに形成された配線パターンとを備え、前記スルーホールランドの厚みは１．０μｍ以上１０．０μｍ以下であり、 前記蓋めっき導体の面積は前記スルーホールランドの面積より小さいことを特徴とする。
本発明の別の態様に係る多層配線基板は、上記の配線基板と、前記配線基板の表面及び裏面のうち少なくとも一方の面側において、交互に積層された絶縁層及び導体層と、を備えることを特徴とする。
本発明のさらに別の態様に係る配線基板の製造方法は、絶縁材の表面及び裏面の間を貫通するスルーホールを形成する工程と、前記スルーホールの壁面に、前記スルーホールの表面側開口部と裏面側開口部とを導通させるスルーホール導体を形成する工程と、前記絶縁材の前記表面側開口部の周囲と前記裏面側開口部の周囲とのそれぞれに、前記スルーホール導体に接続されるスルーホールランドを形成する工程と、セミアディティブ工法によって、前記絶縁材の表面側及び裏面側のそれぞれに、前記スルーホールランド上に載置される蓋めっき導体及び配線パターンを形成する工程と、を備え、前記スルーホールランドの厚みを１．０μｍ以上１０．０μｍ以下にするとともに、前記蓋めっき導体の面積はスルーホールランドの面積よりも小さくすることを特徴とする。
本発明のさらに別の態様に係る配線基板の製造方法は、絶縁材の表面及び裏面の間を貫通するスルーホールを形成する工程と、前記スルーホールの壁面に、前記スルーホールの表面側開口部と裏面側開口部とを導通させるスルーホール導体を形成する工程と、前記絶縁材の前記表面側開口部の周囲と前記裏面側開口部の周囲とのそれぞれに、前記スルーホール導体に接続されるスルーホールランドを形成する工程と、セミアディティブ工法によって、前記絶縁材の表面側及び裏面側のそれぞれに、前記スルーホールランド上に載置される蓋めっき導体及び配線パターンを形成する工程と、を備え、前記スルーホールランドの厚みを１．０μｍ以上１０．０μｍ以下にするとともに、前記蓋めっき導体の面積はスルーホールランドの面積よりも小さくすることを特徴とする。
本発明の一態様によれば、スルーホールの穴埋めと微細な配線パターンの形成を容易に両立することができる。
以下、本発明の好適な実施形態について、添付図面を参照しつつ説明する。
＜実施形態＞
本発明の一実施形態に係る配線基板は、図１に示されており、この配線基板は、平板形状を有する絶縁材２と、絶縁材２の表面（図１における上側の面）及び裏面の間を貫通するスルーホール２１と、スルーホール２１の壁面に設けられて、スルーホール２１の表面側開口部と裏面側開口部とを導通させるスルーホール導体２４と、表面側開口部の周囲及び裏面側開口部の周囲のそれぞれに設けられるとともに、スルーホール導体２４に接続されるスルーホールランド２５と、絶縁材２の表面側及び裏面側のそれぞれに設けられるとともに、スルーホールランド２５上に載置される蓋めっき導体２８とを備えている。
＜実施形態＞
本発明の一実施形態に係る配線基板は、図１に示されており、この配線基板は、平板形状を有する絶縁材２と、絶縁材２の表面（図１における上側の面）及び裏面の間を貫通するスルーホール２１と、スルーホール２１の壁面に設けられて、スルーホール２１の表面側開口部と裏面側開口部とを導通させるスルーホール導体２４と、表面側開口部の周囲及び裏面側開口部の周囲のそれぞれに設けられるとともに、スルーホール導体２４に接続されるスルーホールランド２５と、絶縁材２の表面側及び裏面側のそれぞれに設けられるとともに、スルーホールランド２５上に載置される蓋めっき導体２８とを備えている。
ここで、スルーホールランド２５は、絶縁材２の表面あるいは裏面上に形成された銅箔２５ａ及び銅箔２５ａ上に形成された銅製の導体２５ｂで構成され、スルーホール導体２４からスルーホール２１の表面側開口部あるいは裏面側開口部の周囲に延びるように形成されている。
このスルーホールランド２５の厚みＴ１は、１．０μｍ以上１０．０μｍ以下である。また、蓋めっき導体２８の面積はスルーホールランド２５の面積より小さくなっている。
このスルーホールランド２５の厚みＴ１は、１．０μｍ以上１０．０μｍ以下である。また、蓋めっき導体２８の面積はスルーホールランド２５の面積より小さくなっている。
スルーホールランド２５の厚みＴ１を１．０μｍ以上１０．０μｍ以下とすることにより、サブトラクティブ工法のエッチング量、サイドエッチング量を低減することができ、これにより、スルーホールランド２５の直径のばらつきを抑制でき、配線の微細化を図ることができる。スルーホールランド２５の厚みＴ１が１．０μｍを下回ると、その後の工程のエッチングによりスルーホールランド２５が大きく形を崩してしまう恐れがある。一方、スルーホールランド２５の厚みＴ１が１０μｍよりも大きいと、サブトラクティブ工法のエッチング量を低減することによる配線の微細化効果が小さくなる。また、蓋めっき導体２８の面積をスルーホールランド２５の面積より小さくすることにより、スルーホールの周辺を覆う導体パターンを小型化することができきる。
また、スルーホール２１の内部には、充填された穴埋め樹脂（樹脂）２２を備え、この穴埋め樹脂２２とスルーホール２１の壁面との間にスルーホール導体２４が介在するようになっている。
また、スルーホール２１の内部には、充填された穴埋め樹脂（樹脂）２２を備え、この穴埋め樹脂２２とスルーホール２１の壁面との間にスルーホール導体２４が介在するようになっている。
そして、絶縁材２の表面及び裏面のそれぞれには、導電性を有する配線パターン２９が形成されている。この配線パターン２９の幅は２．０μｍ以上２５μｍ以下となっている。そして、絶縁材２の表面及び裏面のそれぞれにおいて、配線パターン２９と配線パターン２９に隣接する間隙部とを含み、且つスルーホールランド２５を含まない領域の、絶縁材２の表面及び裏面のそれぞれにおける導体面積率、つまり、絶縁材２の表面及び裏面におけるスルーホールランド２５を含まない領域における配線パターン２９の導体面積率は、５０％以下となっている。
配線パターン２９の幅を２．０μｍよりも小さくすると、寸法のばらつきが大きくなり、配線パターン２９を高精度に形成することが困難である。一方、配線パターン２９の幅が２５μｍよりも大きかったり、前述の配線パターン２９の導体面積率が５０％よりも大きいと、蓋めっき導体２８と配線パターン２９との電流集中の度合いの差が小さく、蓋めっき導体２８の導体厚と配線パターン２９の導体厚との差が生じ難いため、望ましくない。
なお、図１において、符号４は、無電解銅めっきであり、絶縁材２と配線パターン２９との間及びスルーホールランド２５と蓋めっき導体２８との間に形成される。
なお、図１において、符号４は、無電解銅めっきであり、絶縁材２と配線パターン２９との間及びスルーホールランド２５と蓋めっき導体２８との間に形成される。
次に、図１に示す配線基板の製造方法について、図２乃至図５を参照して説明する。
配線基板の製造に際し、先ず、図２（ａ）に示すように、まず、絶縁材２の表面及び裏面のそれぞれに銅箔１が形成された基板を用意する。この基板は、銅箔１、絶縁材２、銅箔１をこの順に重ねて熱圧着処理を行うことにより形成することができる。銅箔１はエッチング等により０．１〜６μｍ厚まで薄化する。この銅箔１は、後の工程で前述のスルーホールランド２５を構成する銅箔２５ａとなる。
配線基板の製造に際し、先ず、図２（ａ）に示すように、まず、絶縁材２の表面及び裏面のそれぞれに銅箔１が形成された基板を用意する。この基板は、銅箔１、絶縁材２、銅箔１をこの順に重ねて熱圧着処理を行うことにより形成することができる。銅箔１はエッチング等により０．１〜６μｍ厚まで薄化する。この銅箔１は、後の工程で前述のスルーホールランド２５を構成する銅箔２５ａとなる。
次に、図２（ｂ）に示すように、メカニカルドリルによって、基板の所望の位置にスルーホール２１を形成する。ドリルビットのサイズの制約上、スルーホール２１の直径Ｄ１は７５μｍ〜３００μｍ程度である。
続いて、図２（ｃ）に示すように、基板の表面及び裏面の全面とスルーホール２１の壁面に厚さ０．５〜１．０μｍ程度無電解銅めっき処理を行った後、電解銅めっき処理にて、基板の表面及び裏面の全面とスルーホール２１の壁面とに５〜２０μｍ程度の導体３を形成する。この導体３により、スルーホール２１の表面側開口部と裏面側開口部とが導通する。導体３は、後の工程でスルーホール導体２４及びスルーホールランド２５を構成する銅製の導体２５ｂとなる。
続いて、図２（ｃ）に示すように、基板の表面及び裏面の全面とスルーホール２１の壁面に厚さ０．５〜１．０μｍ程度無電解銅めっき処理を行った後、電解銅めっき処理にて、基板の表面及び裏面の全面とスルーホール２１の壁面とに５〜２０μｍ程度の導体３を形成する。この導体３により、スルーホール２１の表面側開口部と裏面側開口部とが導通する。導体３は、後の工程でスルーホール導体２４及びスルーホールランド２５を構成する銅製の導体２５ｂとなる。
次に、図３（ａ）に示すように、導体３で導通させたスルーホール２１に、スクリーン印刷工法などにより穴埋め樹脂２２を充填する。穴埋め樹脂２２を印刷後にキュアすると、穴埋め樹脂２２は硬化収縮により縮む。このため、穴埋め樹脂２２は基板の表面側及び裏面側にそれぞれ５μｍ以上張り出すように印刷する。
次に、基板の表面側及び裏面側にそれぞれ物理研磨を実施する。これにより、図３（ｂ）に示すように、基板の表面側及び裏面側のそれぞれにおいて、表層導体（すなわち、銅箔１及び導体３）の厚みＴ１を１．０〜１０μｍとする。この厚みＴ１は、前述のスルーホールランド２５の厚みＴ１であり、１．０μｍを下回ると、その後の工程のエッチングによりスルーホールランド２５が大きく形を崩してしまう恐れがある。また、厚みＴ１は１０μｍを超えると、本発明の効果である、サブトラクティブ工法のエッチング量を低減することによる配線の微細化効果が小さくなる。発明の効果を得るには、厚みＴ１は４μｍ〜８μｍであることがより望ましい。
次に、基板の表面側及び裏面側にそれぞれ物理研磨を実施する。これにより、図３（ｂ）に示すように、基板の表面側及び裏面側のそれぞれにおいて、表層導体（すなわち、銅箔１及び導体３）の厚みＴ１を１．０〜１０μｍとする。この厚みＴ１は、前述のスルーホールランド２５の厚みＴ１であり、１．０μｍを下回ると、その後の工程のエッチングによりスルーホールランド２５が大きく形を崩してしまう恐れがある。また、厚みＴ１は１０μｍを超えると、本発明の効果である、サブトラクティブ工法のエッチング量を低減することによる配線の微細化効果が小さくなる。発明の効果を得るには、厚みＴ１は４μｍ〜８μｍであることがより望ましい。
次に、図３（ｃ）に示すように、基板の表面側及び裏面側のそれぞれにおいて、スルーホール２１とその周囲の領域を覆い、それ以外の領域を露出させるエッチングレジスト２３を形成する。エッチングレジスト２３は、ドライフィルム状のものをラミネータによって貼りあわせ、露光・現像することによりパターン形成する。
続いて、表層導体（銅箔１及び導体３）のエッチングレジスト２３で覆われていない部分の銅をエッチング除去し、その後、図４（ａ）に示すようにエッチングレジスト２３を除去し、スルーホール導体２４及びスルーホールランド２５を形成する。エッチング液としては、下地の樹脂との相性により、塩化銅、塩化鉄、過酸化水素・硫酸系、過硫酸ナトリウム等の薬液から選択できる。スルーホールランド２５の直径Ｄ２は、図２（ｂ）に示したスルーホール２１の直径（Ｄ１）よりも７０μｍ以上大きく仕上がるようにする。
続いて、表層導体（銅箔１及び導体３）のエッチングレジスト２３で覆われていない部分の銅をエッチング除去し、その後、図４（ａ）に示すようにエッチングレジスト２３を除去し、スルーホール導体２４及びスルーホールランド２５を形成する。エッチング液としては、下地の樹脂との相性により、塩化銅、塩化鉄、過酸化水素・硫酸系、過硫酸ナトリウム等の薬液から選択できる。スルーホールランド２５の直径Ｄ２は、図２（ｂ）に示したスルーホール２１の直径（Ｄ１）よりも７０μｍ以上大きく仕上がるようにする。
次に、図４（ｂ）に示すように、スルーホール導体２４及びスルーホールランド２５が形成された基板の表面側及び裏面側に、この後に行うパターンめっきの給電層として、無電解銅めっき４を形成する。無電解銅めっき４の厚みは０．２〜０．９μｍ程度で充分である。必要に応じて絶縁材２の表面及び裏面には無電解銅めっき４のつきまわりがよいプライマーレジンを設けておく。
次に、図４（ｃ）に示すように、基板の表面側及び裏面側のそれぞれにめっきレジスト５を形成する。このめっきレジスト５は、セミアディティブ工法のマスクに用いられる。セミアディティブ工法では、所望のパターンを形成する予定領域をめっきレジスト５下から露出させ、所望のパターンを形成する予定領域以外の領域はめっきレジスト５で被覆する。
図４（ｃ）に示すレジスト開口部２６、２７は、めっきレジスト５に形成された開口部である。レジスト開口部２６は、蓋めっき導体２８を形成する予定領域である。レジスト開口部２６の直径Ｄ３は、スルーホールランド２５の直径（すなわち、スルーホールランド径）よりも３０μｍ程度小さくする。これにより、蓋めっき導体２８はスルーホールランド２５上からはみ出すことなく形成することができる。また、レジスト開口部２７は、配線パターン２９を形成する予定領域である。
次に、めっきレジスト５が形成された基板に電解銅めっき処理を行う。これにより、レジスト開口部２６、２７内に蓋めっき導体及び配線パターンを形成する。レジスト開口部２６内に形成された電解銅めっきが蓋めっき導体２８であり、レジスト開口部２７内に形成された電解銅めっきが配線パターン２９である。その後、図５（ａ）に示すように、めっきレジストを除去する。
その後、図５（ｂ）に示すように、無電解銅めっき４のうち、蓋めっき導体２８や配線パターン２９下から露出している部分をエッチング除去する。これにより、図１に示す本発明の一実施形態に係る配線基板が完成する。
セミアディティブ工法により、幅方向の寸法が２０μｍを下回るような微細な配線パターン２９を形成する場合、電解めっき時に電流が集中し、配線パターン２９の厚みＴ２が厚くなる。これに対し、直径１４０μｍを超えるような比較的大きい蓋めっき導体２８を形成する場合、電流は集中しないため、蓋めっき導体２８のめっき厚Ｔ３は比較的薄くなる。一般的に配線パターン２９の厚みＴ２と蓋めっき導体２８のめっき厚Ｔ３との差は、めっき浴の特性によって決まるが、スルーホールランド２５の厚みＴ１を調整することで、スルーホール周りの導体の高さＴ４を調整することができる。
セミアディティブ工法により、幅方向の寸法が２０μｍを下回るような微細な配線パターン２９を形成する場合、電解めっき時に電流が集中し、配線パターン２９の厚みＴ２が厚くなる。これに対し、直径１４０μｍを超えるような比較的大きい蓋めっき導体２８を形成する場合、電流は集中しないため、蓋めっき導体２８のめっき厚Ｔ３は比較的薄くなる。一般的に配線パターン２９の厚みＴ２と蓋めっき導体２８のめっき厚Ｔ３との差は、めっき浴の特性によって決まるが、スルーホールランド２５の厚みＴ１を調整することで、スルーホール周りの導体の高さＴ４を調整することができる。
すなわち、本発明の実施形態においては、予め設けたスルーホールランド２５が厚みＴ１で存在する。このため、スルーホールランド２５の厚みＴ１と無電解銅めっき４の厚みと蓋めっき導体２８のめっき厚Ｔ３とを加えた厚み（すなわち、Ｔ４の厚み）で、スルーホール周りの導体を形成することができる。また、スルーホール２１上に限らず、例えばグランド導体パターン中の任意の位置に、図３（ｃ）に示したエッチングレジスト２３を形成することで、任意の位置における導体の厚みをスルーホールランド２５の厚みＴ１分底上げすることが可能である。
この後は、配線基板の表面及び裏面のうち少なくとも一方の面側において、絶縁層と導体層とを交互に積層する。また、この積層の過程で、層間導通形成・回路形成を行う工程を適宜繰り返す。これにより、多層配線基板（多層プリント配線板）が完成する。
この後は、配線基板の表面及び裏面のうち少なくとも一方の面側において、絶縁層と導体層とを交互に積層する。また、この積層の過程で、層間導通形成・回路形成を行う工程を適宜繰り返す。これにより、多層配線基板（多層プリント配線板）が完成する。
＜実施形態の効果＞
本発明の実施形態によれば、スルーホールランドになる導体が薄い（Ｔ１）ためスルーホールランド形成のためのエッチング量が抑えられ、スルーホールを従来より狭ピッチで形成することが出来る。
これについて、図６及び図７を参照して説明する。
本発明の実施形態によれば、スルーホールランドになる導体が薄い（Ｔ１）ためスルーホールランド形成のためのエッチング量が抑えられ、スルーホールを従来より狭ピッチで形成することが出来る。
これについて、図６及び図７を参照して説明する。
図６には、従来の配線基板の製造工程が示されており、図６（ａ）は絶縁材１０２に形成されたスルーホール１２１に穴埋め樹脂１２２を充填した基板の表面側及び裏面側において表層導体（銅箔１０１及び銅製の導体１０３）の厚みを所定の厚みにした後、蓋めっき導体１２８となる無電解銅めっき１０４処理を施し、更に、エッチングレジスト１２３を形成する工程を示している。そして、図６（ａ）に示す状態から図６（ｂ）に示すように、基板の表面側及び裏面側において無電解銅めっき１０４及び表層導体（銅箔１０１及び銅製の導体１０３）のエッチングレジスト１２３で覆われていない部分の銅をエッチング除去し、スルーホールランド１２５及び蓋めっき導体１２８を形成する。図６（ｂ）において、符号１２５ａは、スルーホールランド１２５を形成する銅箔、符号１２５ｂは銅箔２５ａ上に形成された銅製の導体である。
ここで、無電解銅めっき１０４及び表層導体（銅箔１０１及び銅製の導体１０３）のエッチングレジスト１２３で覆われていない部分の銅をエッチング除去する際に、エッチングレジスト１２３の下の銅の部分の厚みは、スルーホールランド１２５の厚みと蓋めっき導体１２８の厚みとを加えた厚みＴ１１となる。
これに対して、図７には、本実施形態の図１示す配線基板の、図６に対比した製造工程が示されており、図７（ａ）はスルーホール２１に穴埋め樹脂２２を充填した基板の表面側及び裏面側において表層導体（銅箔１及び銅製の導体３）の厚みを１．０〜１０μｍとした後、エッチングレジスト２３を形成する工程を示している。そして、図７（ａ）に示す状態から図７（ｂ）に示すように、基板の表面側及び裏面側のそれぞれにおいて表層導体（銅箔１及び銅製の導体３）のエッチングレジスト２３で覆われていない部分の銅をエッチング除去し、スルーホールランド２５を形成する。
これに対して、図７には、本実施形態の図１示す配線基板の、図６に対比した製造工程が示されており、図７（ａ）はスルーホール２１に穴埋め樹脂２２を充填した基板の表面側及び裏面側において表層導体（銅箔１及び銅製の導体３）の厚みを１．０〜１０μｍとした後、エッチングレジスト２３を形成する工程を示している。そして、図７（ａ）に示す状態から図７（ｂ）に示すように、基板の表面側及び裏面側のそれぞれにおいて表層導体（銅箔１及び銅製の導体３）のエッチングレジスト２３で覆われていない部分の銅をエッチング除去し、スルーホールランド２５を形成する。
ここで、表層導体（銅箔１及び銅製の導体３）のエッチングレジスト２３で覆われていない部分の銅をエッチング除去する際に、エッチングレジスト２３の下の銅の部分の厚みは、スルーホールランド２５の厚みＴ１である。このスルーホールランド２５の厚みＴ１は、従来のスルーホールランド１２５の厚みと蓋めっき導体１２８の厚みとを加えた厚みＴ１１よりも薄いのみならず、１．０〜１０μｍであり、スルーホールランド１２５自体の厚みよりも薄くなっている。
このため、図６（ｂ）及び図７（ｂ）を対比して示すように、本実施形態におけるサイドエッチング量Ｓ２が従来のサイドエッチング量Ｓ１よりも小さくなり、本実施形態においてはスルーホールランド形成のためのエッチング量が抑えられ、スルーホールを従来より狭ピッチで形成することが出来る。
また、本実施形態においては、蓋めっき導体２８及び配線パターン２９の形成をセミアディティブ工法で行う。これにより、配線・間隙の幅が３０μｍを下回るような、従来よりも微細な配線パターン２９を形成することができる。
また、本実施形態においては、蓋めっき導体２８及び配線パターン２９の形成をセミアディティブ工法で行う。これにより、配線・間隙の幅が３０μｍを下回るような、従来よりも微細な配線パターン２９を形成することができる。
また、本実施形態においては、蓋めっき導体２８及び配線パターン２９を形成する前に、予め、スルーホール２１の周りに厚みＴ１の表層導体を形成しておく。これにより、めっき時に電流が集中してめっき厚が厚くなりがちな配線パターン２９に対して、電流の集中度合いが小さくてめっき厚が薄くなりがちな蓋めっき導体２８と、ベタ部の（絶縁材２の表面又は裏面からの）各高さを高くすることができる。このため、配線パターン２９の厚みＴ２、スルーホール２１の回りの導体厚、ベタ部の間で、高さのばらつきを小さくすることができる。
また、本実施形態においては、導体３で導通させたスルーホール２１に、スクリーン印刷工法などにより穴埋め樹脂２２を充填する。このとき、穴埋め樹脂２２は基板の表面側及び裏面側にそれぞれ５μｍ以上張り出すように印刷する。その後、穴埋め樹脂２２をキュアし、研磨する。この研磨により、穴埋め樹脂２２と導体３の高さが揃う。これにより、スルーホールランド２５がおおきく凹んだり突出することがない。したがって、スルーホールランド２５と、その上に形成されるビルドアップ層とのビア接続不良を少なくすることができる。
以上より、スルーホール２１の穴埋めと微細な配線パターン２９の形成を容易に両立することができる。その結果、完成品として実装性が高く微細な配線を有する配線基板と多層プリント配線板とを高い収率で製造することができる。
以上より、スルーホール２１の穴埋めと微細な配線パターン２９の形成を容易に両立することができる。その結果、完成品として実装性が高く微細な配線を有する配線基板と多層プリント配線板とを高い収率で製造することができる。
＜その他の実施形態＞
以上説明した本発明の実施形態は単なる例示に過ぎず、本発明を限定するものではない。したがって本発明は、その要旨を逸脱しない範囲での改変が可能である。
例えばスルーホール２１をレーザー加工によって形成してもよいし、スルーホール２１の穴埋めの充填材に導電性ペーストを使用してもよい。また、エッチングレジスト２３およびめっきレジスト５は液状のものをスピンコートやロールコートによって基板上に形成してもよい。また、図４（ｂ）の無電解銅めっき４と穴埋め樹脂２２との密着性が悪い場合、図４（ａ）に示す基板全面に樹脂粗化処理を行ってもよい。
以上説明した本発明の実施形態は単なる例示に過ぎず、本発明を限定するものではない。したがって本発明は、その要旨を逸脱しない範囲での改変が可能である。
例えばスルーホール２１をレーザー加工によって形成してもよいし、スルーホール２１の穴埋めの充填材に導電性ペーストを使用してもよい。また、エッチングレジスト２３およびめっきレジスト５は液状のものをスピンコートやロールコートによって基板上に形成してもよい。また、図４（ｂ）の無電解銅めっき４と穴埋め樹脂２２との密着性が悪い場合、図４（ａ）に示す基板全面に樹脂粗化処理を行ってもよい。
（実施例）
下記に示す工程で、配線基板を作成した。
両面銅張積層板として絶縁材２にガラスクロスにエポキシ樹脂を含浸漬したもの（絶縁層厚８００μｍ プライマーレジンつき銅箔厚１２μｍ）を使用し、両面に過酸化水素・硫酸系エッチング液により銅箔１の厚みを３μｍまで薄化した（図２（ａ））。
下記に示す工程で、配線基板を作成した。
両面銅張積層板として絶縁材２にガラスクロスにエポキシ樹脂を含浸漬したもの（絶縁層厚８００μｍ プライマーレジンつき銅箔厚１２μｍ）を使用し、両面に過酸化水素・硫酸系エッチング液により銅箔１の厚みを３μｍまで薄化した（図２（ａ））。
次に、基板の所望の位置にメカニカルドリルにより直径１０５μｍのスルーホール２１を形成した（図２（ｂ））。
続いて、過マンガン酸ナトリウムを含む水溶液によりスルーホール２１内のデスミア処理を行ったのち、無電解銅めっきにより０．５μｍ厚の銅薄膜（導体３）を基板全面に形成し、スルーホールめっき用のハイスロー浴を使用して電解銅めっきを厚さ１０μｍ分実施した（図２（ｃ））。
続いて、過マンガン酸ナトリウムを含む水溶液によりスルーホール２１内のデスミア処理を行ったのち、無電解銅めっきにより０．５μｍ厚の銅薄膜（導体３）を基板全面に形成し、スルーホールめっき用のハイスロー浴を使用して電解銅めっきを厚さ１０μｍ分実施した（図２（ｃ））。
さらに、スルーホール２１内に穴埋め専用の絶縁樹脂（穴埋め樹脂２２）をスクリーン印刷機によって埋め込み（図３（ａ））、ベルトサンダー装置により両面を平滑に研磨し、導体厚（Ｔ１）を３μｍとした（図３（ｂ））。
そして、基板両面に、エッチングレジスト２３として、厚さ１５μｍのドライフィルムレジストをホットロールラミネータによりラミネートし、ガラスマスク、密着露光機によりパターン露光した（メーカー推奨露光量にて）。
そして、基板両面に、エッチングレジスト２３として、厚さ１５μｍのドライフィルムレジストをホットロールラミネータによりラミネートし、ガラスマスク、密着露光機によりパターン露光した（メーカー推奨露光量にて）。
続いて、コンベア・スプレー装置による現像（ブレイクポイントの２．５倍時間処理）（図３（ｃ））、塩化第二銅を使用したスプレーエッチング（ジャストエッチング）、同じくスプレーによるレジスト剥離（リフティングポイントの４倍時間処理）を一貫ラインにより実施し、図４（ａ）のようにスルーホールランド２５を形成した。
基板全面に過マンガン酸ナトリウム水溶液を施して穴埋め樹脂２２の表面を粗化し、セミアディティブ用無電解銅めっきを２０分間実施し、１．０μｍ厚の無電解銅めっき４を形成した（図４（ｂ））。
基板全面に過マンガン酸ナトリウム水溶液を施して穴埋め樹脂２２の表面を粗化し、セミアディティブ用無電解銅めっきを２０分間実施し、１．０μｍ厚の無電解銅めっき４を形成した（図４（ｂ））。
めっきレジスト５としてドライフィルム（２５μｍ厚 高解像度品）をホットロールラミネータにより貼り付け、ステッパー露光機により露光し（メーカー推奨露光量）、コンベア・スプレー装置により現像（ブレイクポイントの２．５倍時間処理）を行った（図４（ｃ））。
次いで、パターンめっき用電解銅めっき装置を用いてパターンめっきを行い、スプレー装置を用いて剥離（アミン系剥離液 リフティングポイントの４倍処理）を行い、蓋めっき導体２８及び配線パターン２９を形成した（図５（ａ））。
次いで、パターンめっき用電解銅めっき装置を用いてパターンめっきを行い、スプレー装置を用いて剥離（アミン系剥離液 リフティングポイントの４倍処理）を行い、蓋めっき導体２８及び配線パターン２９を形成した（図５（ａ））。
続いて、給電層の無電解銅めっき４を過酸化水素・硫酸系エッチング液により除去した（図５（ｂ））。
以上の方法で形成した配線基板は、広いスペースの中に独立して敷設されている配線パターン２９（図５（ｂ）参照）を配線／間隙＝１０／１０μｍの設計通りに形成することができた。また、蓋めっき導体２８（図５（ｂ）参照）を、直径１８０μｍの設計通りに形成することができた。配線パターン２９の高さ（すなわち、無電解銅めっき４の厚みと配線パターン２９の厚みＴ２との和）は１８μｍ、スルーホールランド２５と蓋めっき導体２８の高さの合計Ｔ４は１９μｍに仕上がった。
以上の方法で形成した配線基板は、広いスペースの中に独立して敷設されている配線パターン２９（図５（ｂ）参照）を配線／間隙＝１０／１０μｍの設計通りに形成することができた。また、蓋めっき導体２８（図５（ｂ）参照）を、直径１８０μｍの設計通りに形成することができた。配線パターン２９の高さ（すなわち、無電解銅めっき４の厚みと配線パターン２９の厚みＴ２との和）は１８μｍ、スルーホールランド２５と蓋めっき導体２８の高さの合計Ｔ４は１９μｍに仕上がった。
１ｍｍ方眼程度に局所的にみて銅面積率５０％を下回る部分の配線パターン２９の厚みＴ２と、広い面積をもつ蓋めっき導体２８の厚みＴ３については、通常のビアフィル・パターンめっき用電解銅めっき装置で１５μｍ程度形成すると、蓋めっき導体２８の厚みＴ３に比べて配線パターン２９の厚みＴ２の方が３〜４μｍ程度厚くなる。しかし、本例ではスルーホール部分に合計４μｍのスルーホールランド２５の厚みＴ１を追加することで、蓋めっき導体２８の高さＴ４を、配線パターン２９の高さ（すなわち、無電解銅めっき４の厚みと配線パターン２９の厚みＴ２との和）に近づけることができた。
以上により、スルーホール２１と微細な配線パターン２９が形成されており、ビルドアップ層の下地として平坦性の高い、多層プリント配線板のコア層（配線基板）を作製することができた。
以上により、スルーホール２１と微細な配線パターン２９が形成されており、ビルドアップ層の下地として平坦性の高い、多層プリント配線板のコア層（配線基板）を作製することができた。
（比較例１）
なお、スルーホールランド２５の厚みＴ１に関して、１．０μｍを下回るような研磨を行うことは可能だが、本発明の実施形態の効果である厚みＴ４の制御の効果がなくなるため、これを採用することは不可能であった。
（比較例２）
また、スルーホールランド２５の厚みＴ１が１０μｍを超えると、そのパターンがめっきレジスト形成時にロール表面に傷をつける可能性があり、またパターンめっき時に前記厚みＴ４が２５μｍを超えて、めっきレジストの解像度が犠牲になる懸念がある。そのため、本発明における実用に適さないものであった。
なお、スルーホールランド２５の厚みＴ１に関して、１．０μｍを下回るような研磨を行うことは可能だが、本発明の実施形態の効果である厚みＴ４の制御の効果がなくなるため、これを採用することは不可能であった。
（比較例２）
また、スルーホールランド２５の厚みＴ１が１０μｍを超えると、そのパターンがめっきレジスト形成時にロール表面に傷をつける可能性があり、またパターンめっき時に前記厚みＴ４が２５μｍを超えて、めっきレジストの解像度が犠牲になる懸念がある。そのため、本発明における実用に適さないものであった。
（比較例３）
また、スルーホールランド２５の直径Ｄ２＜レジスト開口部２６の直径Ｄ３となるような設計は、スルーホールピッチを狭くできる本発明の主旨を逸脱するため推奨されないうえ、セミアディティブ工法におけるめっき時に、めっきレジスト５とスルーホールランド２５の間を充分にとらないと、ごく狭い隙間が生じてめっき液の交換不良のためめっき導体が形成されない不具合が発生するため、本発明において採用することはできない。
また、スルーホールランド２５の直径Ｄ２＜レジスト開口部２６の直径Ｄ３となるような設計は、スルーホールピッチを狭くできる本発明の主旨を逸脱するため推奨されないうえ、セミアディティブ工法におけるめっき時に、めっきレジスト５とスルーホールランド２５の間を充分にとらないと、ごく狭い隙間が生じてめっき液の交換不良のためめっき導体が形成されない不具合が発生するため、本発明において採用することはできない。
（比較例４）
また、図５（ａ）において、配線パターン２９の幅Ｗ２やＷ４が２５μｍより大きくなるような設計、またはセミアディティブのみによって形成される配線パターン２９の導体面積率、たとえば図５（ａ）に示す（Ｗ２＋Ｗ４）／（Ｗ１＋Ｗ２＋Ｗ３＋Ｗ４＋Ｗ５）の百分率が５０％より大きくなる設計は、蓋めっき導体２８と配線パターン２９との電流集中の度合いの差が小さく、導体厚に差が生じないため、本発明において、これを採用することは推奨されない。
また、図５（ａ）において、配線パターン２９の幅Ｗ２やＷ４が２５μｍより大きくなるような設計、またはセミアディティブのみによって形成される配線パターン２９の導体面積率、たとえば図５（ａ）に示す（Ｗ２＋Ｗ４）／（Ｗ１＋Ｗ２＋Ｗ３＋Ｗ４＋Ｗ５）の百分率が５０％より大きくなる設計は、蓋めっき導体２８と配線パターン２９との電流集中の度合いの差が小さく、導体厚に差が生じないため、本発明において、これを採用することは推奨されない。
（結論）
実施例と比較例１〜４とを比較して、表層導体の研磨後の厚み（スルーホールランド２５の厚み）Ｔ１は、１．０以上、１０μｍ以下である必要がある、ということがわかった。
また、蓋めっき導体２８をセミアディティブ工法で形成する場合、蓋めっき導体２８の直径Ｄ４はスルーホールランド２５の直径Ｄ２より小さい（Ｄ２＞Ｄ４）ことが必要である、ということがわかった。
実施例と比較例１〜４とを比較して、表層導体の研磨後の厚み（スルーホールランド２５の厚み）Ｔ１は、１．０以上、１０μｍ以下である必要がある、ということがわかった。
また、蓋めっき導体２８をセミアディティブ工法で形成する場合、蓋めっき導体２８の直径Ｄ４はスルーホールランド２５の直径Ｄ２より小さい（Ｄ２＞Ｄ４）ことが必要である、ということがわかった。
また、配線パターン２９の幅Ｗ２やＷ４は２５μｍ以下である必要がある、ということがわかった（なお、Ｗ２やＷ４は２．０μｍ以上であることが好ましい。Ｗ２やＷ４が２．０μｍ未満の場合、寸法のばらつきが大きくなり、高精度に形成することが困難なためである。）。
また、例えば図５（ａ）に示す領域Ａにおいて、導体面積率は５０％以下である必要がある、ということがわかった。なお、領域Ａは、配線パターン２９とこれに隣接する間隙部とを含み、且つ蓋めっき導体２８を含まない領域である。間隙部は、断面視で互いに隣り合う配線パターン２９間の隙間や、互いに隣り合う配線パターン２９と蓋めっき導体２８との間の隙間である。
また、例えば図５（ａ）に示す領域Ａにおいて、導体面積率は５０％以下である必要がある、ということがわかった。なお、領域Ａは、配線パターン２９とこれに隣接する間隙部とを含み、且つ蓋めっき導体２８を含まない領域である。間隙部は、断面視で互いに隣り合う配線パターン２９間の隙間や、互いに隣り合う配線パターン２９と蓋めっき導体２８との間の隙間である。
１ 銅箔
２ 絶縁材
３ 導体
４ 無電解銅めっき
５ めっきレジスト
２１ スルーホール
２２ 穴埋め樹脂
２３ エッチングレジスト
２４ スルーホール導体
２５ スルーホールランド
２５ａ 銅箔
２５ｂ 導体
２６ レジスト開口部
２７ レジスト開口部
２８ （セミアディティブ工法によって形成された）蓋めっき導体
２９ （セミアディティブ工法によって形成された）配線パターン
１０１ 銅箔
１０２ 絶縁材
１０３ 導体
１０４ 無電解銅めっき
１２１ スルーホール
１２２ 穴埋め樹脂
１２３ エッチングレジスト
１２４ スルーホール導体
１２５ スルーホールランド
１２５ａ 銅箔
１２５ｂ 導体
１２８ 蓋めっき導体
Ａ 領域（配線パターンと間隙部とを含み、且つ蓋めっき導体を含まない
領域）
Ｄ１ スルーホールの直径
Ｄ２ スルーホールランドの直径
Ｄ３ レジスト開口部の直径
Ｄ４ 蓋めっき導体の直径
Ｓ１ 従来工法のサイドエッチング量
Ｓ２ 本発明でのサイドエッチング量
Ｔ１ スルーホールランドの厚み（研磨後の表層導体（銅箔１及び導体３）の厚み）
Ｔ２ 配線パターンの厚み
Ｔ３ 蓋めっき導体の厚み
Ｔ４ 蓋めっき導体の高さ（Ｔ１と無電解銅めっき４の厚みとＴ３とを加
えた厚み）
Ｔ１１ スルーホールランドの厚みと蓋めっき導体の厚みとを加えた厚み
Ｗ１、Ｗ３、Ｗ５ 間隙部の幅
Ｗ２、Ｗ４ 配線パターンの幅
２ 絶縁材
３ 導体
４ 無電解銅めっき
５ めっきレジスト
２１ スルーホール
２２ 穴埋め樹脂
２３ エッチングレジスト
２４ スルーホール導体
２５ スルーホールランド
２５ａ 銅箔
２５ｂ 導体
２６ レジスト開口部
２７ レジスト開口部
２８ （セミアディティブ工法によって形成された）蓋めっき導体
２９ （セミアディティブ工法によって形成された）配線パターン
１０１ 銅箔
１０２ 絶縁材
１０３ 導体
１０４ 無電解銅めっき
１２１ スルーホール
１２２ 穴埋め樹脂
１２３ エッチングレジスト
１２４ スルーホール導体
１２５ スルーホールランド
１２５ａ 銅箔
１２５ｂ 導体
１２８ 蓋めっき導体
Ａ 領域（配線パターンと間隙部とを含み、且つ蓋めっき導体を含まない
領域）
Ｄ１ スルーホールの直径
Ｄ２ スルーホールランドの直径
Ｄ３ レジスト開口部の直径
Ｄ４ 蓋めっき導体の直径
Ｓ１ 従来工法のサイドエッチング量
Ｓ２ 本発明でのサイドエッチング量
Ｔ１ スルーホールランドの厚み（研磨後の表層導体（銅箔１及び導体３）の厚み）
Ｔ２ 配線パターンの厚み
Ｔ３ 蓋めっき導体の厚み
Ｔ４ 蓋めっき導体の高さ（Ｔ１と無電解銅めっき４の厚みとＴ３とを加
えた厚み）
Ｔ１１ スルーホールランドの厚みと蓋めっき導体の厚みとを加えた厚み
Ｗ１、Ｗ３、Ｗ５ 間隙部の幅
Ｗ２、Ｗ４ 配線パターンの幅
Claims (5)
- 絶縁材と、前記絶縁材の表面及び裏面の間を貫通するスルーホールと、前記スルーホールの壁面に設けられて、前記スルーホールの表面側開口部と裏面側開口部とを導通させるスルーホール導体と、前記表面側開口部の周囲及び前記裏面側開口部の周囲のそれぞれに設けられるとともに、前記スルーホール導体に接続されるスルーホールランドと、前記絶縁材の表面側及び裏面側のそれぞれに設けられるとともに、前記スルーホールランド上に載置される蓋めっき導体と、前記絶縁材の表面及び裏面のそれぞれに形成された配線パターンとを備え、
前記スルーホールランドの厚みは１．０μｍ以上１０．０μｍ以下であり、前記蓋めっき導体の面積は前記スルーホールランドの面積より小さく、かつ前記蓋めっき導体は、前記スルーホールランド上からはみ出すことなく形成されることを特徴とする配線基板。 - 前記スルーホールの内部に充填された樹脂を備え、
前記樹脂と前記スルーホールの壁面との間に前記スルーホール導体が介在することを特徴とする請求項１に記載の配線基板。 - 前記配線パターンの幅は２．０μｍ以上２５μｍ以下であり、
前記配線パターンと該配線パターンに隣接する間隙部とを含み、且つ前記スルーホールランドを含まない領域の、前記絶縁材の表面及び裏面のそれぞれにおける導体面積率は５０％以下であることを特徴とする請求項１又は２に記載の配線基板。 - 請求項１乃至３の何れか一項に記載の配線基板と、
前記配線基板の表面及び裏面のうち少なくとも一方の面側において、交互に積層された絶縁層及び導体層と、を備えることを特徴とする多層配線基板。 - 絶縁材の表面及び裏面の間を貫通するスルーホールを形成する工程と、
前記スルーホールの壁面に、前記スルーホールの表面側開口部と裏面側開口部とを導通させるスルーホール導体を形成する工程と、
前記絶縁材の前記表面側開口部の周囲と前記裏面側開口部の周囲とのそれぞれに、前記スルーホール導体に接続されるスルーホールランドを形成する工程と、
セミアディティブ工法によって、前記絶縁材の表面側及び裏面側のそれぞれに、前記スルーホールランド上に載置される蓋めっき導体及び配線パターンを形成する工程と、を備え、
前記スルーホールランドの厚みを１．０μｍ以上１０．０μｍ以下にするとともに、前記蓋めっき導体の面積は前記スルーホールランドの面積よりも小さくし、かつ前記蓋めっき導体は、前記スルーホールランド上からはみ出すことなく形成されることを特徴とする配線基板の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016243664A JP6819268B2 (ja) | 2016-12-15 | 2016-12-15 | 配線基板、多層配線基板、及び配線基板の製造方法 |
| CN201780077159.5A CN110073729A (zh) | 2016-12-15 | 2017-12-07 | 配线基板、多层配线基板以及配线基板的制造方法 |
| EP17881483.6A EP3557957B1 (en) | 2016-12-15 | 2017-12-07 | Wiring substrate, multilayer wiring substrate, and method for manufacturing wiring substrate |
| PCT/JP2017/044091 WO2018110437A1 (ja) | 2016-12-15 | 2017-12-07 | 配線基板、多層配線基板、及び配線基板の製造方法 |
| US16/439,326 US10966324B2 (en) | 2016-12-15 | 2019-06-12 | Wiring board, multilayer wiring board, and method of manufacturing wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016243664A JP6819268B2 (ja) | 2016-12-15 | 2016-12-15 | 配線基板、多層配線基板、及び配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018098424A JP2018098424A (ja) | 2018-06-21 |
| JP6819268B2 true JP6819268B2 (ja) | 2021-01-27 |
Family
ID=62559805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016243664A Active JP6819268B2 (ja) | 2016-12-15 | 2016-12-15 | 配線基板、多層配線基板、及び配線基板の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10966324B2 (ja) |
| EP (1) | EP3557957B1 (ja) |
| JP (1) | JP6819268B2 (ja) |
| CN (1) | CN110073729A (ja) |
| WO (1) | WO2018110437A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11380609B2 (en) * | 2018-05-21 | 2022-07-05 | Intel Corporation | Microelectronic assemblies having conductive structures with different thicknesses on a core substrate |
| JP7336845B2 (ja) * | 2018-11-30 | 2023-09-01 | 京セラ株式会社 | 印刷配線板の製造方法 |
| US10986730B2 (en) * | 2019-03-08 | 2021-04-20 | Microsemi Semiconductor Ulc | Techniques for routing electrical signals through electrical components and related methods |
| JP7207192B2 (ja) * | 2019-06-19 | 2023-01-18 | Tdk株式会社 | センサー用パッケージ基板及びこれを備えるセンサーモジュール、並びに、センサー用パッケージ基板の製造方法 |
| CN114521060A (zh) * | 2020-11-18 | 2022-05-20 | 深南电路股份有限公司 | 一种印制线路板及其制备方法 |
| CN114007345A (zh) * | 2021-09-18 | 2022-02-01 | 宏华胜精密电子(烟台)有限公司 | 线路板的制备方法 |
| CN114615827B (zh) * | 2022-03-28 | 2024-03-12 | 大连吉星电子股份有限公司 | 一种无缝熔接的柔性线路板组装方法 |
Family Cites Families (66)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4135988A (en) * | 1978-01-30 | 1979-01-23 | General Dynamics Corporation | One hundred percent pattern plating of plated through-hole circuit boards |
| JP2658661B2 (ja) * | 1991-09-18 | 1997-09-30 | 日本電気株式会社 | 多層印刷配線板の製造方法 |
| US5609704A (en) * | 1993-09-21 | 1997-03-11 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating an electronic part by intaglio printing |
| US6237218B1 (en) * | 1997-01-29 | 2001-05-29 | Kabushiki Kaisha Toshiba | Method and apparatus for manufacturing multilayered wiring board and multi-layered wiring board |
| JP3961092B2 (ja) * | 1997-06-03 | 2007-08-15 | 株式会社東芝 | 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法 |
| MY139405A (en) * | 1998-09-28 | 2009-09-30 | Ibiden Co Ltd | Printed circuit board and method for its production |
| JP3229286B2 (ja) * | 1999-04-02 | 2001-11-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | プリント回路基板の製造方法 |
| DE60045566D1 (de) * | 1999-08-06 | 2011-03-03 | Ibiden Co Ltd | Mehrschicht-Leiterplatte |
| US6465745B1 (en) * | 2000-06-28 | 2002-10-15 | Advanced Micro Devices, Inc. | Micro-BGA beam lead connection |
| JP2003017570A (ja) * | 2001-07-02 | 2003-01-17 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2003031952A (ja) * | 2001-07-12 | 2003-01-31 | Meiko:Kk | コア基板、それを用いた多層回路基板 |
| JP4051273B2 (ja) * | 2002-08-30 | 2008-02-20 | 日本特殊陶業株式会社 | 配線基板及び配線基板の製造方法 |
| JP3937993B2 (ja) * | 2002-10-02 | 2007-06-27 | 日立電線株式会社 | 配線板の製造方法 |
| CN101562953B (zh) * | 2003-02-13 | 2011-12-07 | 株式会社藤仓 | 多层基板及其制造方法 |
| CN100484372C (zh) * | 2003-07-30 | 2009-04-29 | 国际商业机器公司 | 印刷布线板及其制造方法 |
| TWI310670B (en) * | 2003-08-28 | 2009-06-01 | Ibm | Printed wiring board manufacturing method and printed wiring board |
| JP2005150553A (ja) * | 2003-11-18 | 2005-06-09 | Ngk Spark Plug Co Ltd | 配線基板およびその製造方法 |
| TWI335195B (en) * | 2003-12-16 | 2010-12-21 | Ngk Spark Plug Co | Multilayer wiring board |
| JPWO2005081312A1 (ja) * | 2004-02-24 | 2008-01-17 | イビデン株式会社 | 半導体搭載用基板 |
| JP2006216713A (ja) * | 2005-02-02 | 2006-08-17 | Ibiden Co Ltd | 多層プリント配線板 |
| JP4347246B2 (ja) * | 2005-03-22 | 2009-10-21 | 株式会社日立製作所 | プリント配線板および浸食状態判定方法 |
| JP2006294956A (ja) * | 2005-04-13 | 2006-10-26 | Cmk Corp | 多層プリント配線板とその製造方法 |
| JP2006339350A (ja) * | 2005-06-01 | 2006-12-14 | Daisho Denshi:Kk | プリント配線板とその製造方法 |
| JP2007039258A (ja) * | 2005-07-29 | 2007-02-15 | Sanyo Electric Co Ltd | セラミック基板及びセラミック基板の製造方法 |
| US8836146B2 (en) * | 2006-03-02 | 2014-09-16 | Qualcomm Incorporated | Chip package and method for fabricating the same |
| JP5056080B2 (ja) * | 2007-03-07 | 2012-10-24 | 日本電気株式会社 | 多層プリント配線板及びその製造方法 |
| JP2008282842A (ja) * | 2007-05-08 | 2008-11-20 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
| US7875809B2 (en) * | 2007-06-21 | 2011-01-25 | Kinsus Interconnect Technology Corp. | Method of fabricating board having high density core layer and structure thereof |
| JP5082748B2 (ja) * | 2007-10-12 | 2012-11-28 | 富士通株式会社 | コア部材およびコア部材の製造方法 |
| JP2009099621A (ja) * | 2007-10-12 | 2009-05-07 | Fujitsu Ltd | 基板の製造方法 |
| JP2009252952A (ja) * | 2008-04-04 | 2009-10-29 | Fujikura Ltd | 銅充填めっき方法及びその方法で製造されたプリント配線基板 |
| JP2009283739A (ja) * | 2008-05-23 | 2009-12-03 | Shinko Electric Ind Co Ltd | 配線基板および配線基板の製造方法 |
| US8633395B2 (en) * | 2008-06-06 | 2014-01-21 | National University Corporation Tohoku University | Multilayer wiring board |
| JP5344394B2 (ja) * | 2008-07-10 | 2013-11-20 | 山栄化学株式会社 | 硬化性樹脂組成物、並びにハロゲンフリー樹脂基板及びハロゲンフリービルドアッププリント配線板 |
| JP2010056482A (ja) * | 2008-08-29 | 2010-03-11 | Fujitsu Ltd | プリント配線板および導電材料 |
| CN102318452A (zh) * | 2009-02-12 | 2012-01-11 | 住友电木株式会社 | 布线板用树脂组合物，布线板用树脂片，复合体，复合体的制造方法及半导体装置 |
| CN101587933B (zh) * | 2009-07-07 | 2010-12-08 | 苏州晶方半导体科技股份有限公司 | 发光二极管的晶圆级封装结构及其制造方法 |
| US8161637B2 (en) * | 2009-07-24 | 2012-04-24 | Ibiden Co., Ltd. | Manufacturing method for printed wiring board |
| JP5550280B2 (ja) * | 2009-07-29 | 2014-07-16 | 京セラ株式会社 | 多層配線基板 |
| JP2011097038A (ja) * | 2009-10-02 | 2011-05-12 | Ibiden Co Ltd | セラミック配線基板およびその製造方法 |
| US20110114372A1 (en) * | 2009-10-30 | 2011-05-19 | Ibiden Co., Ltd. | Printed wiring board |
| US8654539B2 (en) * | 2009-12-15 | 2014-02-18 | Ngk Spark Plug Co., Ltd. | Capacitor-incorporated substrate and component-incorporated wiring substrate |
| US20110266671A1 (en) * | 2010-05-03 | 2011-11-03 | Samsung Electro-Mechanics Co., Ltd. | Substrate for a semiconductor package and manufacturing method thereof |
| US9049808B2 (en) * | 2010-08-21 | 2015-06-02 | Ibiden Co., Ltd. | Printed wiring board and a method of manufacturing a printed wiring board |
| JP5565950B2 (ja) * | 2010-08-23 | 2014-08-06 | 京セラＳｌｃテクノロジー株式会社 | 配線基板の製造方法 |
| JP5565951B2 (ja) | 2010-08-24 | 2014-08-06 | 京セラＳｌｃテクノロジー株式会社 | 配線基板およびその製造方法 |
| JP5855905B2 (ja) * | 2010-12-16 | 2016-02-09 | 日本特殊陶業株式会社 | 多層配線基板及びその製造方法 |
| JP5536682B2 (ja) * | 2011-01-18 | 2014-07-02 | 日本特殊陶業株式会社 | 部品内蔵配線基板 |
| JP2012182437A (ja) * | 2011-02-09 | 2012-09-20 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法 |
| CN102291947B (zh) * | 2011-07-29 | 2013-01-30 | 杭州华三通信技术有限公司 | Pcb板上阶梯结构处通孔焊盘的制作方法以及pcb板 |
| JP2013074178A (ja) * | 2011-09-28 | 2013-04-22 | Ngk Spark Plug Co Ltd | 部品内蔵配線基板の製造方法 |
| JP5874343B2 (ja) * | 2011-11-18 | 2016-03-02 | 富士通株式会社 | 積層回路基板の製造方法、積層回路基板、および電子機器 |
| JP5860303B2 (ja) * | 2011-11-24 | 2016-02-16 | 京セラサーキットソリューションズ株式会社 | 配線基板およびその製造方法 |
| CN103260357B (zh) * | 2012-02-16 | 2017-09-22 | 京瓷株式会社 | 布线基板的制造方法 |
| JP5895635B2 (ja) * | 2012-03-16 | 2016-03-30 | 富士通株式会社 | 配線板の製造方法、配線板およびビアの構造 |
| JP2014027212A (ja) * | 2012-07-30 | 2014-02-06 | Ibiden Co Ltd | プリント配線板 |
| JP2014154621A (ja) * | 2013-02-06 | 2014-08-25 | Ibiden Co Ltd | プリント配線板、プリント配線板の製造方法 |
| JP2014154813A (ja) * | 2013-02-13 | 2014-08-25 | Ibiden Co Ltd | プリント配線板 |
| JP2014216375A (ja) * | 2013-04-23 | 2014-11-17 | イビデン株式会社 | プリント配線板及び多層コア基板の製造方法 |
| JP2014229775A (ja) * | 2013-05-23 | 2014-12-08 | 住友ベークライト株式会社 | プリント配線基板、半導体パッケージ、半導体装置、およびプリント配線基板の製造方法 |
| KR20150033979A (ko) * | 2013-09-25 | 2015-04-02 | 삼성전기주식회사 | 인터포저 기판 및 인터포저 기판 제조 방법 |
| US9936583B2 (en) * | 2013-10-30 | 2018-04-03 | Kyocera Corporation | Wiring board and mounting structure using the same |
| JP2015106610A (ja) * | 2013-11-29 | 2015-06-08 | イビデン株式会社 | 電子部品内蔵基板、電子部品内蔵基板の製造方法 |
| JP2015126053A (ja) * | 2013-12-26 | 2015-07-06 | 富士通株式会社 | 配線基板、配線基板の製造方法及び電子装置 |
| JP6164378B2 (ja) * | 2014-12-17 | 2017-07-19 | Dic株式会社 | めっき用プライマー組成物、被めっき基材、絶縁性基材と金属層との複合体、被めっき基材の製造方法及び絶縁性基材と金属層との複合体の製造方法 |
| US20170013715A1 (en) * | 2015-07-10 | 2017-01-12 | Rohde & Schwarz Gmbh & Co. Kg | Printed circuit board and corresponding method for producing a printed circuit board |
-
2016
- 2016-12-15 JP JP2016243664A patent/JP6819268B2/ja active Active
-
2017
- 2017-12-07 EP EP17881483.6A patent/EP3557957B1/en active Active
- 2017-12-07 CN CN201780077159.5A patent/CN110073729A/zh active Pending
- 2017-12-07 WO PCT/JP2017/044091 patent/WO2018110437A1/ja unknown
-
2019
- 2019-06-12 US US16/439,326 patent/US10966324B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110073729A (zh) | 2019-07-30 |
| JP2018098424A (ja) | 2018-06-21 |
| US20190297731A1 (en) | 2019-09-26 |
| EP3557957A1 (en) | 2019-10-23 |
| EP3557957B1 (en) | 2023-09-13 |
| WO2018110437A1 (ja) | 2018-06-21 |
| US10966324B2 (en) | 2021-03-30 |
| EP3557957A4 (en) | 2020-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6819268B2 (ja) | 配線基板、多層配線基板、及び配線基板の製造方法 | |
| US7408261B2 (en) | BGA package board and method for manufacturing the same | |
| JP5461323B2 (ja) | 半導体パッケージ基板の製造方法 | |
| JP2007142403A (ja) | プリント基板及びその製造方法 | |
| JP2011134957A (ja) | 多層配線基板 | |
| TW200945987A (en) | Multilayer flexible printed wiring board and the manufacturing method thereof | |
| TW201446103A (zh) | 電路板及其製作方法 | |
| KR20160099934A (ko) | 리지드-플렉시블 기판 및 그 제조방법 | |
| KR100832650B1 (ko) | 다층 인쇄회로기판 및 그 제조 방법 | |
| TWI500366B (zh) | Multilayer printed wiring board and manufacturing method thereof | |
| JP2005236067A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
| JP2013106034A (ja) | プリント回路基板の製造方法 | |
| JP2010034430A (ja) | 配線基板及びその製造方法 | |
| KR20130031592A (ko) | 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판 | |
| KR101865123B1 (ko) | 메탈 포스트를 구비한 회로기판 제조방법 및 그 제조방법에 의해 제조된 회로기판 | |
| JP2008124124A (ja) | コア基板の製造方法及び配線基板の製造方法 | |
| JP2004111578A (ja) | ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板 | |
| TWI635790B (zh) | 佈線基板之製造方法 | |
| JP4279089B2 (ja) | 部品内蔵配線板の製造方法、部品内蔵配線板 | |
| KR100704917B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP2017041475A (ja) | 配線基板及び多層配線基板、配線基板の製造方法 | |
| JP2010087222A (ja) | プリント配線板の製造方法及びプリント配線板 | |
| JP2018037476A (ja) | 印刷配線板の製造方法および印刷配線板 | |
| JP5223213B2 (ja) | 多層配線板、半導体装置パッケージ及び電子機器 | |
| JP4580752B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200728 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200918 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201214 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6819268 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |