CN110073729A - 配线基板、多层配线基板以及配线基板的制造方法 - Google Patents

配线基板、多层配线基板以及配线基板的制造方法 Download PDF

Info

Publication number
CN110073729A
CN110073729A CN201780077159.5A CN201780077159A CN110073729A CN 110073729 A CN110073729 A CN 110073729A CN 201780077159 A CN201780077159 A CN 201780077159A CN 110073729 A CN110073729 A CN 110073729A
Authority
CN
China
Prior art keywords
hole
back side
conductor
wiring
via pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780077159.5A
Other languages
English (en)
Inventor
柜冈祥之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Publication of CN110073729A publication Critical patent/CN110073729A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067—Etchants
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提供能够容易地兼顾通孔的填孔和微细的配线图案的形成的配线基板以及多层配线基板、配线基板的制造方法。配线基板具有：绝缘件(2)；通孔(21)，其将绝缘件(2)的表面与背面之间贯通；通孔导体(24)，其使得通孔(21)的表面侧开口部和背面侧开口部导通；通孔焊盘(25)，其分别设置于表面侧开口部的周围以及背面侧开口部的周围、且与通孔导体(24)连接；盖镀层导体(28)，其分别设置于绝缘件(2)的表面侧以及背面侧，并且载置于通孔焊盘(25)上；以及配线图案(29)，其分别形成于绝缘件(2)的表面以及背面。通孔焊盘(25)的厚度(T1)大于或等于1.0μm而小于或等于10.0μm，盖镀层导体(28)的面积小于通孔焊盘(25)的面积。

Description

配线基板、多层配线基板以及配线基板的制造方法
技术领域
本发明涉及配线基板、多层配线基板以及配线基板的制造方法。
背景技术
作为当前的多层印刷配线板的制造方法，广泛采用形成有配线的导体层(配线层)和绝缘层(层间绝缘层)交替地层叠的堆积方式。对于堆积方式的层间导通以及配线的形成，通常进行基于机械冲孔的贯通孔的形成、向贯通孔内壁的镀敷、树脂的填充并根据需要而进行盖镀敷，接着通过减去法而实施。
另外，近年来，随着电子仪器的小型化·高性能化，对于供电子元件安装的多层印刷配线板也期望导体配线的微细化·高精度化。其中，提出了如下技术，即，与以往同样地进行贯通孔的形成、向贯通孔内壁的镀敷，通过半加成法而进行配线的形成(参照专利文献1以及专利文献2)。半加成法是与减去法相比能够形成更微细的图案的方法。
专利文献1：国际公开第2005/022970号
专利文献2：日本特许第5565951号公报
发明内容
然而，当前的方法具有如下问题。
即，在专利文献1所记载的技术中，在由绝缘层构成的基板形成通孔，通过镀敷而实现表面背面的导通，基于减去法而形成通孔焊盘，利用感光性树脂而向通孔进行填孔树脂的填充，在其上方重新通过半加成法而进行盖镀层以及配线的形成。通过该方法形成的多层印刷配线板通常是比10μm～15μm厚的镀敷导体，在基板的表面以及背面覆盖10μm～20μm，因此成为难以实现薄型化的构造。另外，基板表面背面的导体厚度增厚，从而减去法中用于形成配线的蚀刻量增大，因此布设至抗蚀剂层的下方的侧部蚀刻量也增大，妨碍配线的微细化。
另外，根据填充至通孔的感光性树脂的硬化收缩量而使得通孔开口部周围的树脂保持凸出的状态、或者与通孔焊盘相比会凹陷。在形成于其上方的堆积层中，在通孔上形成小孔的情况下，该凹凸导致小孔形成不良而成为连接不良的原因。
另外，关于如何使基于半加成法的盖镀层在通孔焊盘的上方重叠，专利文献1中并未考虑，但如专利文献2那样提出了以将通孔焊盘覆盖的方式形成基于半加成法的盖镀层的构造。在该构造中，对于以某种位置精度而形成的通孔，以考虑了减去法的光刻的对位精度以及基于蚀刻的配线粗细的大小而形成通孔焊盘，并且使考虑了半加成法的配线形成精度的盖镀层在其上方重叠，因此最终形成的焊盘的尺寸与各工序的余量相应地增大，从而妨碍配线的微细化。
因此，本发明就是鉴于这种情形而提出的，其目的在于提供能够容易地兼顾通孔(贯通孔)的填充和微细的配线图案的形成的配线基板、多层配线基板以及配线基板的制造方法。
为了解决上述问题，发明人进行了深入研究。即，针对用于使通孔实现窄间距化的障碍中的蚀刻形成配线时的侧部蚀刻量的增大，为了将其增大量而在盖镀敷之前进行该蚀刻，另外采用了减薄通孔焊盘本身的厚度的结构(使得图7(b)中的通孔焊盘25的厚度T1比图6(b)中的通孔焊盘125的厚度T11薄)。图6及图7所示的侧部蚀刻量S1和S2的关系变为S1＞S2。如果侧部蚀刻量增大，则通孔焊盘直径的波动也增大，但如果是本发明的结构，则将侧部蚀刻量抑制得较小，因此通孔焊盘径的波动也抑制得较小。后文中对图6及图7进行详细叙述。
另外，关于将通孔周围覆盖的导体图案的小径化，获得了如下见解，即，仔细研究了通孔的形成·通孔焊盘的形成·盖镀层导体的形成的各自的内外的位置关系，对于位置精度较低的通孔，采用最大幅度地将形成的直径的波动最大的通孔焊盘覆盖的结构，由此能够抑制对位不良引起的连接可靠性的下降、且实现小径化。
即，本发明的一个方式所涉及的配线基板的特征在于，具有：绝缘件；通孔，其将所述绝缘件的表面与背面之间贯通；通孔导体，其设置于所述通孔的壁面，使得所述通孔的表面侧开口部和背面侧开口部导通；通孔焊盘，其分别设置于所述表面侧开口部的周围以及所述背面侧开口部的周围，并且与所述通孔导体连接；盖镀层导体，其分别设置于所述绝缘件的表面侧以及背面侧，并且载置于所述通孔焊盘上；以及配线图案，其分别形成于所述绝缘件的表面以及背面，所述通孔焊盘的厚度大于或等于1.0μm而小于或等于10.0μm，所述盖镀层导体的面积小于所述通孔焊盘的面积。
本发明的另一方式所涉及的多层配线基板的特征在于，具有：上述配线基板；以及绝缘层和导体层，它们交替地层叠于所述配线基板的表面以及背面中的至少一面侧。
本发明的另一方式所涉及的配线基板的制造方法的特征在于，包含如下工序：形成将绝缘件的表面与背面之间贯通的通孔；在所述通孔的壁面形成使得所述通孔的表面侧开口部和背面侧开口部导通的通孔导体；在所述绝缘件的所述表面侧开口部的周围和所述背面侧开口部的周围分别形成与所述通孔导体连接的通孔焊盘；以及通过半加成法而在所述绝缘件的表面侧以及背面侧分别形成载置于所述通孔焊盘上的盖镀层导体以及配线图案，使得所述通孔焊盘的厚度大于或等于1.0μm而小于或等于10.0μm，并且使得所述盖镀层导体的面积小于通孔焊盘的面积。
发明的效果
根据本发明的一个方式，能够容易地兼顾通孔的填充以及微细的配线图案的形成。
附图说明
图1是本发明的一个实施方式所涉及的配线基板的局部剖面图。
图2表示图1所示的配线基板的制造工序，图2(a)是表示准备在绝缘件的表面以及背面分别形成了铜箔的基板的工序的剖面图，图2(b)是表示在基板的期望的位置形成通孔的工序的剖面图，图2(c)是表示在基板的表面以及背面的整个面以及通孔的壁面形成导体的工序的剖面图。
图3表示图1所示的配线基板的制造方法，图3(a)是表示在图2(c)所示的工序之后接着将填孔树脂填充至通孔的工序的剖面图，图3(b)是表示在基板的表面侧以及背面侧分别将表层导体的厚度T1设为1.0μm～10μm的工序的剖面图，图3(c)是表示在基板的表面侧以及背面侧分别形成抗蚀剂层的工序的剖面图。
图4表示图1所示的配线基板的制造方法，图4(a)是表示在图3(c)所示的工序之后接着分别在基板的表面侧以及背面侧将表层导体的未由抗蚀剂覆盖的部分的铜蚀刻去除并将抗蚀剂去除而形成通孔导体以及通孔焊盘的工序的剖面图，图4(b)是表示在基板的表面侧以及背面侧分别形成无电解铜镀层的工序的剖面图，图4(c)是表示在基板的表面侧以及背面侧分别形成镀敷抗蚀剂层的工序的剖面图。
图5表示图1所示的配线基板的制造方法，图5(a)是表示在图4(c)所示的工序之后接着在基板的表面侧以及背面侧分别实施电解镀铜处理并且将镀敷抗蚀剂层去除而形成盖镀层导体以及配线图案的工序的剖面图，图5(b)是表示在基板的表面侧以及背面侧分别将无电解铜镀层中的从盖镀层导体以及配线图案露出的部分蚀刻去除的工序的剖面图。
图6表示当前的配线基板的制造工序，图6(a)是表示在通孔中填充有填孔树脂的基板的表面侧以及背面侧将表层导体的厚度设为规定的厚度之后，实施形成盖镀层导体的电解镀铜处理，并且形成抗蚀剂层的工序的剖面图，图6(b)是表示将在基板的表面侧以及背面侧未由无电解铜镀层以及表层导体的抗蚀剂覆盖的部分的铜蚀刻去除，而形成通孔焊盘以及盖镀层导体的工序的剖面图。
图7表示图1所示的配线基板的与图6对比的制造工序，图7(a)是表示在通孔中填充有填孔树脂的基板的表面侧以及背面侧将表层导体的厚度设为1.0μm～10μm之后形成抗蚀剂层的工序的剖面图(与图3(c)相同的剖面图)，图7(b)是表示在基板的表面侧以及背面侧将分别未由表层导体的抗蚀剂覆盖的部分的铜蚀刻去除而形成通孔焊盘的工序的剖面图(图4(a)中未将抗蚀剂去除的状态的剖面图)。
具体实施方式
下面，参照附图对本发明的优选实施方式进行说明。
＜实施方式＞
关于本发明的一个实施方式所涉及的配线基板，如图1所示，该配线基板具有：绝缘件2，其具有平板形状；通孔2，其将绝缘件2的表面(图1中的上侧的面)以及背面之间贯通；通孔导体24，其设置于通孔21的壁面，使得通孔21的表面侧开口部和背面侧开口部导通；通孔焊盘25，其分别设置于表面侧开口部的周围以及背面侧开口部的周围、且与通孔导体24连接；以及盖镀层导体28，其分别设置于绝缘件2的表面侧以及背面侧、且载置于通孔焊盘25上。
这里，通孔焊盘25由在绝缘件2的表面或背面上形成的铜箔25a以及在铜箔25a上形成的铜制的导体25b构成，形成为从通孔导体24向通孔21的表面侧开口部或者背面侧开口部的周围延伸。
该通孔焊盘25的厚度T1大于或等于1.0μm而小于或等于10.0μm。另外，盖镀层导体28的面积小于通孔焊盘25的面积。
将通孔焊盘25的厚度T1设为大于或等于1.0μm而小于或等于10.0μm而能够降低减去法的蚀刻量、侧部蚀刻量，由此，能够抑制通孔焊盘25的直径的波动，能够实现配线的微细化。如果通孔焊盘25的厚度T1小于1.0μm，则有可能因此后的工序的蚀刻导致通孔焊盘25的形状大幅破坏。另一方面，如果通孔焊盘25的厚度T1大于10μm，则通过降低减去法的蚀刻量而实现的配线的微细化效果减弱。另外，与通孔焊盘25的面积相比而减小盖镀层导体28的面积，由此能够使得将通孔的周围覆盖的导体图案实现小型化。
另外，在通孔21的内部具有填充的填孔树脂(树脂)22，通孔导体24介于该填孔树脂22与通孔21的壁面之间。
而且，在绝缘件2的表面以及背面分别形成有具有导电性的配线图案29。该配线图案29的宽度大于或等于2.0μm而小于或等于25μm。而且，在绝缘件2的表面以及背面，分别包含配线图案29以及与配线图案29相邻的间隙部、且不包含通孔焊盘25的区域的、绝缘件2的表面以及背面各自的导体面积率，即绝缘件2的表面以及背面的不包含通孔焊盘25的区域的配线图案29的导体面积率小于或等于50％。
如果配线图案29的宽度小于2.0μm，则尺寸的波动增大，难以高精度地形成配线图案29。另一方面，如果配线图案29的宽度大于25μm、或者前述的配线图案29的导体面积率大于50％，则盖镀层导体28和配线图案29的电流集中的程度之差较小，难以产生盖镀层导体28的导体厚度与配线图案29的导体厚度之差，因此并非为优选。
此外，在图1中，标号4为无电解铜镀层，在绝缘件2与配线图案29之间以及通孔焊盘25与盖镀层导体28之间形成。
下面，参照图2至图5对图1所示的配线基板的制造方法进行说明。
在制造配线基板时，首先，如图2(a)所示，首先准备在绝缘件2的表面以及背面分别形成有铜箔1的基板。按顺序使铜箔1、绝缘件2、铜箔1重叠并进行热压接处理而能够形成该基板。铜箔1通过蚀刻等而减薄至0.1～6μm的厚度。该铜箔1成为在后续的工序中构成前述的通孔焊盘25的铜箔25a。
然后如图2(b)所示，通过机械冲孔的方式在基板的期望的位置形成通孔21。因钻头尺寸的制约，通孔21的直径D1设为75μm～300μm左右。
接着如图2(c)所示，在基板的表面以及背面的整个面以及通孔21的壁面进行厚度为0.5μm～1.0μm左右的无电解镀铜处理之后，通过电解镀铜处理而在基板的表面以及背面的整个面以及通孔21的壁面形成5μm～20μm左右的导体3。利用该导体3而使得通孔21的表面侧开口部和背面侧开口部导通。导体3成为在后续的工序中构成通孔导体24以及通孔焊盘25的铜制的导体25b。
接着如图3(a)所示，通过丝网印刷法等将填孔树脂22填充至由导体3导通的通孔21。如果在印刷之后对填孔树脂22实施硬化，则填孔树脂22因硬化收缩而缩小。因此，将填孔树脂22以分别伸出大于或等于5μm的方式印刷至基板的表面侧以及背面侧。
接着，对基板的表面侧以及背面侧分别实施物理研磨。由此，如图3(b)所示，在基板的表面侧以及背面侧分别使得表层导体(即铜箔1以及导体3)的厚度T1达到1.0μm～10μm。该厚度T1为前述的通孔焊盘25的厚度T1，如果小于1.0μm，则有可能因此后的工序的蚀刻导致通孔焊盘25的形状大幅破坏。另外，如果厚度T1超过10μm，则作为本发明的效果的通过降低减去法的蚀刻量实现的配线的微细化效果减弱。为了获得该发明效果，更优选厚度T1为4μm～8μm。
接着，如图3(c)所示，在基板的表面侧以及背面侧，分别形成将通孔21及其周围的区域覆盖且使得除此以外的区域露出的抗蚀剂层23。对于抗蚀剂层23，通过层压的方式对干膜状的物质进行粘贴、曝光·显影而形成图案。
接着，将表层导体(铜箔1以及导体3)的未由抗蚀剂层23覆盖的部分的铜蚀刻去除，然后，如图4(a)所示那样将抗蚀剂层23去除而形成通孔导体24以及通孔焊盘25。作为蚀刻液，根据与基材树脂的相容性，可以从氯化铜、氯化铁、过氧化氢·硫酸系、过硫酸钠等药液中选择。将通孔焊盘25的直径D2精加工成比图2(b)所示的通孔21的直径(D1)大出70μm以上。
接者，如图4(b)所示，在形成有通孔导体24以及通孔焊盘25的基板的表面侧以及背面侧，作为此后进行的图案镀敷的供电层而形成无电解铜镀层4。无电解铜镀层4的厚度为0.2μm～0.9μm左右便足够。根据需要而在绝缘件2的表面以及背面预先设置无电解铜镀层4的粘接性良好的底漆树脂。
接着，如图4(c)所示，在基板的表面侧以及背面侧分别形成镀敷抗蚀剂层5。该镀敷抗蚀剂层5用于半加成法的掩模。在半加成法中，使形成期望的图案的预定区域从镀敷抗蚀剂层5下露出，除了形成期望的图案的预定区域以外的区域由镀敷抗蚀剂层5覆盖。
图4(c)所示的抗蚀剂开口部26、27是形成于镀敷抗蚀剂层5的开口部。抗蚀剂开口部26是形成盖镀层导体28的预定区域。抗蚀剂开口部26的直径D3比通孔焊盘25的直径(即，通孔焊盘径D2)小30μm左右。由此，盖镀层导体28能够不从通孔焊盘25上露出地形成。另外，抗蚀剂开口部27是形成配线图案29的预定区域。
接着，对形成有镀敷抗蚀剂层5的基板进行电解镀铜处理。由此，在抗蚀剂开口部26、27内形成盖镀层导体以及配线图案。形成于抗蚀剂开口部26内的电解铜镀层是盖镀层导体28，形成于抗蚀剂开口部27内的电解铜镀层是配线图案29。然后，如图5(a)所示，将镀敷抗蚀剂层去除。
然后，如图5(b)所示，将无电解铜镀层4中的从盖镀层导体28、配线图案29下露出的部分蚀刻去除。由此，完成图1所示的本发明的一个实施方式所涉及的配线基板。
根据半加成法，在形成宽度方向的尺寸小于20μm的微细的配线图案29的情况下，在电解镀敷时电流集中，配线图案29的厚度T2增厚。与此相对，在形成直径超过140μm的较大的盖镀层导体28的情况下，电流不集中，因此盖镀层导体28的镀敷厚度T3较薄。通常配线图案29的厚度T2与盖镀层导体28的镀敷厚度T3之差取决于镀浴的特性，通过对通孔焊盘25的厚度T1进行调整而能够调整通孔周围的导体的高度T4。
即，在本发明的实施方式中，预先设置的通孔焊盘25以厚度T1而存在。因此，能够以通孔焊盘25的厚度T1、无电解铜镀层4的厚度以及盖镀层导体28的镀敷厚度T3相加所得的厚度(即，T4的厚度)形成通孔周围的导体。另外，并不局限于通孔21上，例如可以在接地导体图案中的任意位置形成图3(c)所示的抗蚀剂层23，能够与通孔焊盘25的厚度T1相应地提高任意位置处的导体的厚度。
然后，绝缘层和导体层交替地层叠于配线基板的表面以及背面中的至少一面侧。另外，在该层叠的过程中，适当地反复执行层间导通形成·电路形成的工序。由此完成多层配线基板(多层印刷配线板)。
＜实施方式的效果＞
根据本发明的实施方式，成为通孔焊盘的导体较薄(厚度T1)，因此用于形成通孔焊盘的蚀刻量得到抑制，能够与以往相比而以更小的间距形成。
参照图6及图7对此进行说明。
图6中示出了当前的配线基板的制造工序。图6(a)示出了如下工序，即，在形成于绝缘件102的通孔121填充有填孔树脂122的基板的表面侧以及背面侧使得表层导体(铜箔101以及铜制的导体103)的厚度达到规定的厚度，然后实施对成为盖镀层导体128的无电解铜镀层104的处理，并且形成抗蚀剂层123。而且，从图6(a)所示的状态至图6(b)所示那样，将在基板的表面侧以及背面侧未由无电解铜镀层104以及表层导体(铜箔101以及铜制的导体103)的抗蚀剂层123覆盖的部分的铜蚀刻去除，形成通孔焊盘125以及盖镀层导体128。在图6(b)中，标号125a是形成通孔焊盘125的铜箔，标号125b是形成于铜箔25a上的铜制的导体。
这里，在将无电解铜镀层104以及表层导体(铜箔101以及铜制的导体103)的未由抗蚀剂层123覆盖的部分的铜蚀刻去除时，抗蚀剂层123的下方的铜的部分的厚度变为通孔焊盘125的厚度和盖镀层导体128的厚度相加所得的厚度T11。
与此相对，图7中示出了本实施方式的图1所示的配线基板的与图6对比的制造工序，图7(a)示出了如下工序，即，在通孔21中填充有填孔树脂22的基板的表面侧以及背面侧使得表层导体(铜箔1以及铜制的导体3)的厚度达到1.0μm～10μm，然后形成抗蚀剂层23。而且，如图7(a)所示的状态至图7(b)所示那样，将基板的表面侧以及背面侧分别未由表层导体(铜箔1以及铜制的导体3)的抗蚀剂层23覆盖的部分的铜蚀刻去除，形成焊盘25。
这里，在将表层导体(铜箔1以及铜制的导体3)的未由抗蚀剂层23覆盖的部分的铜蚀刻去除时，抗蚀剂层23的下方的铜的部分的厚度为通孔焊盘25的厚度T1。该通孔焊盘25的厚度T1不仅比以往的通孔焊盘125的厚度和盖镀层导体128的厚度相加所得的厚度T11薄，而且为1.0μm～10μm而比通孔焊盘125本身的厚度薄。
因此，如图6(b)以及图7(b)对比所示，本实施方式的侧部蚀刻量S2小于以往的侧部蚀刻量S1，在本实施方式中，用于形成通孔焊盘的蚀刻量得到抑制，能够以比以往小的间距形成通孔。
另外，在本实施方式中，通过半加成法而进行盖镀层导体28以及配线图案29的形成。由此，能够形成配线·间隙的宽度小于30μm的比以往更微细的配线图案29。
另外，在本实施方式中，在形成盖镀层导体28以及配线图案29之前，预先在通孔21的周围形成厚度为T1的表层导体。由此，对于在镀敷时电流集中而容易使得镀敷厚度增厚的配线图案29，能够提高电流的集中程度较小而容易使得镀敷厚度减薄的盖镀层导体28、和密实部的(相对于绝缘件2的表面或者背面的)各高度。因此，在配线图案29的厚度T2、通孔21周围的导体厚度、密实部之间，能够减小高度的波动。
另外，在本实施方式中，通过丝网印刷法等将填孔树脂22填充至由导体3导通的通孔21。此时，分别以伸出大于或等于5μm的方式将填孔树脂22印刷于基板的表面侧以及背面侧。然后，使填孔树脂22硬化并进行研磨。通过该研磨而使得填孔树脂22和导体3的高度一致。由此，通孔焊盘25不会大幅凹陷或凸出。因此，能够减少通孔焊盘25、和形成于其上方的堆积层的小孔连接不良的现象。
如上，能够容易地兼顾通孔21的填孔和微细的配线图案29的形成。其结果，作为成品而能够以较高的产率制造安装性较高且具有微细的配线的配线基板和多层印刷配线板。
＜其他实施方式＞
以上说明的本发明的实施方式不过是简单的示例而已，并不对本发明进行限定。因此，可以在未脱离其主旨的范围内改变本发明。
例如可以通过激光加工而形成通孔21，对于通孔21的填孔的填充材料可以使用导电胶。另外，可以通过对液态物质进行旋涂、辊涂而在基板上形成抗蚀剂层23以及镀敷抗蚀剂层5。另外，在图4(b)的无电解铜镀层4和填孔树脂22的贴合性较差的情况下，可以对图4(a)所示的基板整个面进行树脂粗糙化处理。
实施例
(实施例)
通过下面所示的工序制作配线基板。
作为双面包铜层叠板，针对绝缘件2而使用使得环氧树脂含浸于玻璃纤维布的结构(绝缘层厚度为800μm，带底漆树脂的铜箔厚度为12μm)，利用过氧化氢·硫酸系蚀刻液在双面使铜箔1的厚度减薄至3μm(图2(a))。
接着，通过机械冲孔的方式在基板的期望的位置形成直径为105μm的通孔21(图2(b))。
接着，利用含有高锰酸钠的水溶液进行通孔21内的除胶处理，然后通过无电解铜镀层在基板整个面形成0.5μm厚的铜薄膜(导体3)，使用通孔镀敷用的铜镀浴实施10μm的厚度的电解铜镀层(图2(c))。
并且，利用丝网印刷机将填孔专用的绝缘树脂(填孔树脂22)埋设于通孔21内(图3(a))，利用砂带抛光装置将两面研磨得平滑，使得导体厚度(T1)达到3μm(图3(b))。
而且，作为抗蚀剂层23，通过热辊层压的方式将厚度为15μm的干膜抗蚀剂层压于基板两面，利用玻璃掩模、贴合曝光机对图案进行曝光(以厂商推荐的曝光量)。
接着，利用综合生产线而实施基于输送机·喷淋装置的显影(断点的2.5倍时间处理)(图3(c))、使用氯化亚铜的喷淋蚀刻(适量蚀刻)、同样地基于喷淋的抗蚀剂剥离(升高点的4倍时间处理)，如图4(a)那样形成通孔焊盘25。
对基板整个面施加高锰酸钠水溶液而对填孔树脂22的表面实施粗糙化，实施20分钟的半加成用无电解铜镀层，由此形成1.0μm厚的无电解铜镀层4(图4(b))。
作为镀敷抗蚀剂层5，通过热辊层压而对干膜(25μm厚，高分辨率品)进行粘贴，利用步进曝光机进行曝光(厂商推荐的曝光量)、利用输送机·喷淋装置进行显影(断点的2.5倍时间处理)(图4(c))。
接着，利用图案镀敷用电解铜镀层装置进行图案镀敷，利用喷淋装置进行剥离(胺系剥离液，升高点的4倍处理)，形成盖镀层导体28以及配线图案29(图5(a))。
接着，利用过氧化氢·硫酸系蚀刻液将供电层的无电解铜镀层4去除(图5(b))。
通过以上方法形成的配线基板能够按照配线/间隙＝10/10μm的设计而形成在广阔空间中独立地铺设的配线图案29(参照图5(b))。另外，能够按照直径为180μm的设计而形成盖镀层导体28(参照图5(b))。配线图案29的高度(即，无电解铜镀层4的厚度和配线图案29的厚度T2之和)精加工为18μm，通孔焊盘25和盖镀层导体28的高度的合计值T4精加工为19μm。
关于仅局部地观察1mm方格左右而铜面积率低于50％的部分的配线图案29的厚度T2、以及具有广阔的面积的盖镀层导体28的厚度T3，如果利用正常的灌孔·图案镀敷用电解镀铜装置而形成为15μm左右，则配线图案29的厚度T2比盖镀层导体28的厚度T3厚出3μm～4μm左右。然而，在本例中，通过对通孔部分追加合计为4μm的通孔焊盘25的厚度T1，能够使得盖镀层导体28的高度T4接近配线图案29的高度(即，无电解铜镀层4的厚度和配线图案29的厚度T2之和)。
如上，能够制作形成有通孔21和微细的配线图案29、作为堆积层的基底而平坦性较高的多层印刷配线板的芯层(配线基板)。
(对比例1)
此外，关于通孔焊盘25的厚度T1，可以进行研磨而小于1.0μm，但不具有作为本发明的实施方式的效果的厚度T4的控制的效果，因此无法采用。
(对比例2)
另外，如果通孔焊盘25的厚度T1超过10μm，则其图案有可能在形成镀敷抗蚀剂层时划伤辊表面，另外，所述厚度T4在图案镀敷时超过25μm，有可能牺牲镀敷抗蚀剂层的分辨率。因此，不适合本发明的实用。
(对比例3)
另外，通孔焊盘25的直径D2＜抗蚀剂开口部26的直径D3的设计脱离了能够缩窄通孔间距的本发明的主旨，因此并不推荐，在此基础上，在半加成法的镀敷时，如果镀敷抗蚀剂层5与通孔焊盘25之间不够充分，则产生极小的间隙，因镀敷液的更换不良而产生未形成镀敷导体的不良情形，因此在本发明中无法采用。
(对比例4)
另外，在图5(a)中，配线图案29的宽度W2、W4大于25μm的设计、或者仅通过半加成而形成的配线图案29的导体面积率、例如图5(a)所示的(W2+W4)/(W1+W2+W3+W4+W5)的百分率大于50％的设计，盖镀层导体28和配线图案29的电流集中的程度之差较小，导体厚未产生差异，因此不推荐在本发明中采用。
(结论)
对实施例和对比例1～4进行比较可知，表层导体的研磨后的厚度(通孔焊盘25的厚度)T1需要大于或等于1.0而小于或等于10μm。
另外，在通过半加成法形成盖镀层导体28的情况下，可知盖镀层导体28的直径D4需要小于通孔焊盘25的直径D2(D2＞D4)。
另外，可知配线图案29的宽度W2、W4需要小于或等于25μm(此外，优选W2、W4大于或等于2.0μm。这是因为，在W2、W4小于2.0μm的情况下，尺寸的波动增大，难以高精度地形成。)。
另外，例如在图5(a)所示的区域A中，可知导体面积率需要小于或等于50％。此外，区域A是包含配线图案29和与之相邻的间隙部、且不包含盖镀层导体28的区域。间隙部是剖视时彼此相邻的配线图案29间的间隙、彼此相邻的配线图案29与盖镀层导体28之间的间隙。
标号的说明
1 铜箔
2 绝缘件
3 导体
4 无电解铜镀层
5 镀敷抗蚀剂层
21 通孔
22 填孔树脂
23 抗蚀剂
24 通孔导体
25 通孔焊盘
25a 铜箔
25b 导体
26 抗蚀剂开口部
27 抗蚀剂开口部
28 (通过半加成法而形成的)盖镀层导体
29 (通过半加成法而形成的)配线图案
101 铜箔
102 绝缘件
103 导体
104 无电解铜镀层
121 通孔
122 填孔树脂
123 抗蚀剂层
124 通孔导体
125 通孔焊盘
125a 铜箔
125b 导体
128 盖镀层导体
A 区域(包含配线图案和间隙部、且不包含盖镀层导体的区域)
D1 通孔的直径
D2 通孔焊盘的直径
D3 抗蚀剂开口部的直径
D4 盖镀层导体的直径
S1 以往方法中的侧部蚀刻量
S2 本发明中的侧部蚀刻量
T1 通孔焊盘的厚度(研磨后的表层导体(铜箔1以及导体3)的厚度)
T2 配线图案的厚度
T3 盖镀层导体的厚度
T4 盖镀层导体的高度(T1、无电解铜镀层4的厚度以及T3相加所得的厚度)
T11 通孔焊盘的厚度和盖镀层导体的厚度相加所得的厚度
W1、W3、W5 间隙部的宽度
W2、W4 配线图案的宽度

Claims (5)

1.一种配线基板，其特征在于，
所述配线基板具有：
绝缘件；
通孔，其将所述绝缘件的表面与背面之间贯通；
通孔导体，其设置于所述通孔的壁面，使得所述通孔的表面侧开口部和背面侧开口部导通；
通孔焊盘，其分别设置于所述表面侧开口部的周围以及所述背面侧开口部的周围，并且与所述通孔导体连接；
盖镀层导体，其分别设置于所述绝缘件的表面侧以及背面侧，并且载置于所述通孔焊盘上；以及
配线图案，其分别形成于所述绝缘件的表面以及背面，
所述通孔焊盘的厚度大于或等于1.0μm而小于或等于10.0μm，所述盖镀层导体的面积小于所述通孔焊盘的面积。
2.根据权利要求1所述的配线基板，其特征在于，
具有填充至所述通孔的内部的树脂，
所述通孔导体介于所述树脂与所述通孔的壁面之间。
3.根据权利要求1或2所述的配线基板，其特征在于，
所述配线图案的宽度大于或等于2.0μm而小于或等于25μm，
包含所述配线图案以及与该配线图案相邻的间隙部、且不包含所述通孔焊盘的区域的、所述绝缘件的表面以及背面各自的导体面积率小于或等于50％。
4.一种多层配线基板，其特征在于，
所述多层配线基板具有：
权利要求1至3中任一项所述的配线基板；以及
绝缘层和导体层，它们交替地层叠于所述配线基板的表面以及背面中的至少一面侧。
5.一种配线基板的制造方法，其特征在于，
所述配线基板的制造方法包含如下工序：
形成将绝缘件的表面与背面之间贯通的通孔；
在所述通孔的壁面形成使得所述通孔的表面侧开口部和背面侧开口部导通的通孔导体；
在所述绝缘件的所述表面侧开口部的周围和所述背面侧开口部的周围分别形成与所述通孔导体连接的通孔焊盘；以及
通过半加成法而在所述绝缘件的表面侧以及背面侧分别形成载置于所述通孔焊盘上的盖镀层导体以及配线图案，
使得所述通孔焊盘的厚度大于或等于1.0μm而小于或等于10.0μm，并且使得所述盖镀层导体的面积小于通孔焊盘的面积。
CN201780077159.5A 2016-12-15 2017-12-07 配线基板、多层配线基板以及配线基板的制造方法 Pending CN110073729A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-243664 2016-12-15
JP2016243664A JP6819268B2 (ja) 2016-12-15 2016-12-15 配線基板、多層配線基板、及び配線基板の製造方法
PCT/JP2017/044091 WO2018110437A1 (ja) 2016-12-15 2017-12-07 配線基板、多層配線基板、及び配線基板の製造方法

Publications (1)

Publication Number Publication Date
CN110073729A true CN110073729A (zh) 2019-07-30

Family

ID=62559805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780077159.5A Pending CN110073729A (zh) 2016-12-15 2017-12-07 配线基板、多层配线基板以及配线基板的制造方法

Country Status (5)

Country Link
US (1) US10966324B2 (zh)
EP (1) EP3557957B1 (zh)
JP (1) JP6819268B2 (zh)
CN (1) CN110073729A (zh)
WO (1) WO2018110437A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114007345A (zh) * 2021-09-18 2022-02-01 宏华胜精密电子(烟台)有限公司 线路板的制备方法
CN114521060A (zh) * 2020-11-18 2022-05-20 深南电路股份有限公司 一种印制线路板及其制备方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11380609B2 (en) * 2018-05-21 2022-07-05 Intel Corporation Microelectronic assemblies having conductive structures with different thicknesses on a core substrate
JP7336845B2 (ja) * 2018-11-30 2023-09-01 京セラ株式会社 印刷配線板の製造方法
US10986730B2 (en) * 2019-03-08 2021-04-20 Microsemi Semiconductor Ulc Techniques for routing electrical signals through electrical components and related methods
JP7207192B2 (ja) * 2019-06-19 2023-01-18 Tdk株式会社 センサー用パッケージ基板及びこれを備えるセンサーモジュール、並びに、センサー用パッケージ基板の製造方法
CN114615827B (zh) * 2022-03-28 2024-03-12 大连吉星电子股份有限公司 一种无缝熔接的柔性线路板组装方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020046880A1 (en) * 1997-06-03 2002-04-25 Kabushiki Kaisha Toshiba Hybrid wiring board, semiconductor apparatus, flexible substrate, and fabrication method of hybrid wiring board
JP2004146757A (ja) * 2002-08-30 2004-05-20 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
JP2006269508A (ja) * 2005-03-22 2006-10-05 Hitachi Ltd プリント配線板および浸食状態判定方法
JP2006294956A (ja) * 2005-04-13 2006-10-26 Cmk Corp 多層プリント配線板とその製造方法
JP2007039258A (ja) * 2005-07-29 2007-02-15 Sanyo Electric Co Ltd セラミック基板及びセラミック基板の製造方法
US20080277155A1 (en) * 2007-05-08 2008-11-13 Shinko Electric Industries Co., Ltd. Wiring substrate and method of manufacturing the same
CN101587933A (zh) * 2009-07-07 2009-11-25 晶方半导体科技（苏州）有限公司 发光二极管的晶圆级封装结构及其制造方法
CN102291947A (zh) * 2011-07-29 2011-12-21 杭州华三通信技术有限公司 Pcb板上阶梯结构处通孔焊盘的制作方法以及pcb板
US20130126221A1 (en) * 2011-11-18 2013-05-23 Fujitsu Limited Method for manufacturing layered circuit board, layered circuit board, and electronic device
JP2013131731A (ja) * 2011-11-24 2013-07-04 Kyocer Slc Technologies Corp 配線基板およびその製造方法
CN103260357A (zh) * 2012-02-16 2013-08-21 京瓷Slc技术株式会社 布线基板的制造方法
JP2014229775A (ja) * 2013-05-23 2014-12-08 住友ベークライト株式会社 プリント配線基板、半導体パッケージ、半導体装置、およびプリント配線基板の製造方法
TW201629132A (zh) * 2014-12-17 2016-08-16 Dainippon Ink & Chemicals 鍍敷用底漆組成物、被鍍敷基材、絕緣性基材與金屬層之複合體及此等之製造方法

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4135988A (en) * 1978-01-30 1979-01-23 General Dynamics Corporation One hundred percent pattern plating of plated through-hole circuit boards
JP2658661B2 (ja) * 1991-09-18 1997-09-30 日本電気株式会社 多層印刷配線板の製造方法
US5609704A (en) * 1993-09-21 1997-03-11 Matsushita Electric Industrial Co., Ltd. Method for fabricating an electronic part by intaglio printing
WO1998033366A1 (fr) * 1997-01-29 1998-07-30 Kabushiki Kaisha Toshiba Procede et dispositif permettant de fabriquer un tableau de connexions multicouches et un tableau de connexions approprie
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
JP3229286B2 (ja) * 1999-04-02 2001-11-19 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント回路基板の製造方法
WO2001011932A1 (fr) * 1999-08-06 2001-02-15 Ibiden Co., Ltd. Solution de galvanoplastie, procede de fabrication d'une carte imprimee multicouche au moyen de ladite solution, et carte imprimee multicouche
US6465745B1 (en) * 2000-06-28 2002-10-15 Advanced Micro Devices, Inc. Micro-BGA beam lead connection
JP2003017570A (ja) * 2001-07-02 2003-01-17 Fujitsu Ltd 半導体装置及びその製造方法
JP2003031952A (ja) * 2001-07-12 2003-01-31 Meiko:Kk コア基板、それを用いた多層回路基板
JP3937993B2 (ja) * 2002-10-02 2007-06-27 日立電線株式会社 配線板の製造方法
CN1751547B (zh) * 2003-02-13 2011-11-16 株式会社藤仓 多层基板及其制造方法
US20080164057A1 (en) * 2003-07-30 2008-07-10 Hiroyuki Mori Printed Wiring Board And Method Of Manufacturing Same
TWI310670B (en) * 2003-08-28 2009-06-01 Ibm Printed wiring board manufacturing method and printed wiring board
JP2005150553A (ja) * 2003-11-18 2005-06-09 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
TWI335195B (en) * 2003-12-16 2010-12-21 Ngk Spark Plug Co Multilayer wiring board
KR100971104B1 (ko) * 2004-02-24 2010-07-20 이비덴 가부시키가이샤 반도체 탑재용 기판
JP2006216713A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
JP2006339350A (ja) * 2005-06-01 2006-12-14 Daisho Denshi:Kk プリント配線板とその製造方法
US8836146B2 (en) * 2006-03-02 2014-09-16 Qualcomm Incorporated Chip package and method for fabricating the same
JP5056080B2 (ja) * 2007-03-07 2012-10-24 日本電気株式会社 多層プリント配線板及びその製造方法
US7875809B2 (en) * 2007-06-21 2011-01-25 Kinsus Interconnect Technology Corp. Method of fabricating board having high density core layer and structure thereof
JP2009099621A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd 基板の製造方法
JP5082748B2 (ja) * 2007-10-12 2012-11-28 富士通株式会社 コア部材およびコア部材の製造方法
JP2009252952A (ja) * 2008-04-04 2009-10-29 Fujikura Ltd 銅充填めっき方法及びその方法で製造されたプリント配線基板
JP2009283739A (ja) * 2008-05-23 2009-12-03 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
CN102057483B (zh) * 2008-06-06 2013-09-11 国立大学法人东北大学 多层配线基板
JP5344394B2 (ja) * 2008-07-10 2013-11-20 山栄化学株式会社 硬化性樹脂組成物、並びにハロゲンフリー樹脂基板及びハロゲンフリービルドアッププリント配線板
JP2010056482A (ja) * 2008-08-29 2010-03-11 Fujitsu Ltd プリント配線板および導電材料
WO2010092932A1 (ja) * 2009-02-12 2010-08-19 住友ベークライト株式会社 配線板用樹脂組成物、配線板用樹脂シート、複合体、複合体の製造方法及び半導体装置
US8161637B2 (en) * 2009-07-24 2012-04-24 Ibiden Co., Ltd. Manufacturing method for printed wiring board
JP5550280B2 (ja) * 2009-07-29 2014-07-16 京セラ株式会社 多層配線基板
JP2011097038A (ja) * 2009-10-02 2011-05-12 Ibiden Co Ltd セラミック配線基板およびその製造方法
US20110114372A1 (en) * 2009-10-30 2011-05-19 Ibiden Co., Ltd. Printed wiring board
JP5456060B2 (ja) * 2009-12-15 2014-03-26 日本特殊陶業株式会社 キャパシタ内蔵配線基板及び部品内蔵配線基板
US20110266671A1 (en) * 2010-05-03 2011-11-03 Samsung Electro-Mechanics Co., Ltd. Substrate for a semiconductor package and manufacturing method thereof
US9049808B2 (en) * 2010-08-21 2015-06-02 Ibiden Co., Ltd. Printed wiring board and a method of manufacturing a printed wiring board
JP5565950B2 (ja) * 2010-08-23 2014-08-06 京セラＳｌｃテクノロジー株式会社 配線基板の製造方法
JP5565951B2 (ja) 2010-08-24 2014-08-06 京セラＳｌｃテクノロジー株式会社 配線基板およびその製造方法
JP5855905B2 (ja) * 2010-12-16 2016-02-09 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP5536682B2 (ja) * 2011-01-18 2014-07-02 日本特殊陶業株式会社 部品内蔵配線基板
JP2012182437A (ja) * 2011-02-09 2012-09-20 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2013074178A (ja) * 2011-09-28 2013-04-22 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
JP5895635B2 (ja) * 2012-03-16 2016-03-30 富士通株式会社 配線板の製造方法、配線板およびビアの構造
JP2014027212A (ja) * 2012-07-30 2014-02-06 Ibiden Co Ltd プリント配線板
JP2014154621A (ja) * 2013-02-06 2014-08-25 Ibiden Co Ltd プリント配線板、プリント配線板の製造方法
JP2014154813A (ja) * 2013-02-13 2014-08-25 Ibiden Co Ltd プリント配線板
JP2014216375A (ja) * 2013-04-23 2014-11-17 イビデン株式会社 プリント配線板及び多層コア基板の製造方法
KR20150033979A (ko) * 2013-09-25 2015-04-02 삼성전기주식회사 인터포저 기판 및 인터포저 기판 제조 방법
WO2015064642A1 (ja) * 2013-10-30 2015-05-07 京セラ株式会社 配線基板およびこれを用いた実装構造体
JP2015106610A (ja) * 2013-11-29 2015-06-08 イビデン株式会社 電子部品内蔵基板、電子部品内蔵基板の製造方法
JP2015126053A (ja) * 2013-12-26 2015-07-06 富士通株式会社 配線基板、配線基板の製造方法及び電子装置
US20170013715A1 (en) * 2015-07-10 2017-01-12 Rohde & Schwarz Gmbh & Co. Kg Printed circuit board and corresponding method for producing a printed circuit board

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020046880A1 (en) * 1997-06-03 2002-04-25 Kabushiki Kaisha Toshiba Hybrid wiring board, semiconductor apparatus, flexible substrate, and fabrication method of hybrid wiring board
JP2004146757A (ja) * 2002-08-30 2004-05-20 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
JP2006269508A (ja) * 2005-03-22 2006-10-05 Hitachi Ltd プリント配線板および浸食状態判定方法
JP2006294956A (ja) * 2005-04-13 2006-10-26 Cmk Corp 多層プリント配線板とその製造方法
JP2007039258A (ja) * 2005-07-29 2007-02-15 Sanyo Electric Co Ltd セラミック基板及びセラミック基板の製造方法
US20080277155A1 (en) * 2007-05-08 2008-11-13 Shinko Electric Industries Co., Ltd. Wiring substrate and method of manufacturing the same
CN101587933A (zh) * 2009-07-07 2009-11-25 晶方半导体科技（苏州）有限公司 发光二极管的晶圆级封装结构及其制造方法
CN102291947A (zh) * 2011-07-29 2011-12-21 杭州华三通信技术有限公司 Pcb板上阶梯结构处通孔焊盘的制作方法以及pcb板
US20130126221A1 (en) * 2011-11-18 2013-05-23 Fujitsu Limited Method for manufacturing layered circuit board, layered circuit board, and electronic device
JP2013131731A (ja) * 2011-11-24 2013-07-04 Kyocer Slc Technologies Corp 配線基板およびその製造方法
CN103260357A (zh) * 2012-02-16 2013-08-21 京瓷Slc技术株式会社 布线基板的制造方法
JP2014229775A (ja) * 2013-05-23 2014-12-08 住友ベークライト株式会社 プリント配線基板、半導体パッケージ、半導体装置、およびプリント配線基板の製造方法
TW201629132A (zh) * 2014-12-17 2016-08-16 Dainippon Ink & Chemicals 鍍敷用底漆組成物、被鍍敷基材、絕緣性基材與金屬層之複合體及此等之製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114521060A (zh) * 2020-11-18 2022-05-20 深南电路股份有限公司 一种印制线路板及其制备方法
CN114007345A (zh) * 2021-09-18 2022-02-01 宏华胜精密电子(烟台)有限公司 线路板的制备方法

Also Published As

Publication number Publication date
JP2018098424A (ja) 2018-06-21
JP6819268B2 (ja) 2021-01-27
WO2018110437A1 (ja) 2018-06-21
EP3557957A1 (en) 2019-10-23
US10966324B2 (en) 2021-03-30
EP3557957B1 (en) 2023-09-13
US20190297731A1 (en) 2019-09-26
EP3557957A4 (en) 2020-01-01

Similar Documents

Publication Publication Date Title
CN110073729A (zh) 配线基板、多层配线基板以及配线基板的制造方法
CN101896036B (zh) 多层基板及其制造方法
JP5461323B2 (ja) 半導体パッケージ基板の製造方法
KR101382811B1 (ko) 인쇄회로기판 및 그의 제조 방법
CN1767719B (zh) 多层基板及其制造方法
JP5576546B2 (ja) 配線基板の製造方法
TW201446103A (zh) 電路板及其製作方法
TW200538000A (en) Method for forming printed circuit board
JP5635613B2 (ja) プリント回路基板及びその製造方法
CN104703401B (zh) 一种电路板的电镀方法
JP2004186354A (ja) 多層配線基板の製造方法
JP2001068856A (ja) 絶縁樹脂シート及びその製造方法
KR20110010427A (ko) 홀수 층 구조의 인쇄회로기판 및 그 제조방법
JP2010141164A (ja) 多層配線基板の製造方法
JP2004095582A (ja) コア基板およびその製造方法
TWI635790B (zh) 佈線基板之製造方法
JP2010087222A (ja) プリント配線板の製造方法及びプリント配線板
KR100942820B1 (ko) 도금 인입선이 없는 반도체 패키지 기판 제조 방법
JP2012049160A (ja) 配線基板およびその製造方法
TW200926377A (en) Aluminum oxide-based substrate and method for manufacturing the same
JPH03225894A (ja) プリント配線板の製造方法
JP2017041475A (ja) 配線基板及び多層配線基板、配線基板の製造方法
CN103299393B (zh) 制造具有带包绕镀层的通道的印刷电路板的方法
JP2014086662A (ja) プリント基板の製造方法
JP4337408B2 (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190730