CN101587933A - 发光二极管的晶圆级封装结构及其制造方法 - Google Patents

发光二极管的晶圆级封装结构及其制造方法 Download PDF

Info

Publication number
CN101587933A
CN101587933A CNA2009101522351A CN200910152235A CN101587933A CN 101587933 A CN101587933 A CN 101587933A CN A2009101522351 A CNA2009101522351 A CN A2009101522351A CN 200910152235 A CN200910152235 A CN 200910152235A CN 101587933 A CN101587933 A CN 101587933A
Authority
CN
China
Prior art keywords
lead
substrate
emitting diode
light
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2009101522351A
Other languages
English (en)
Other versions
CN101587933B (zh
Inventor
李俊杰
王文斌
邹秋红
俞国庆
王蔚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHINA WLCSP Ltd
China Wafer Level CSP Co Ltd
Original Assignee
CHINA WLCSP Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHINA WLCSP Ltd filed Critical CHINA WLCSP Ltd
Priority to CN2009101522351A priority Critical patent/CN101587933B/zh
Publication of CN101587933A publication Critical patent/CN101587933A/zh
Priority to US12/708,943 priority patent/US8445919B2/en
Application granted granted Critical
Publication of CN101587933B publication Critical patent/CN101587933B/zh
Priority to US13/866,608 priority patent/US8952512B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

一种发光二极管的晶圆级封装结构及其制造方法，其中，所述封装结构包括：单元基底，包括第一面和与之相对的第二面；第一绝缘层，位于单元基底的第一面上；至少两条导线，位于所述绝缘层上，相互电隔离；凸点，位于所述导线上，用于与发光二极管的裸芯片的电极对应电连接；至少两个引脚区，位于所述基底的第二面上，相互分立；引脚线，位于引脚区内，相互电隔离并且与所述导线对应电连接。本发明通过在基底的第二面形成引脚线将发光二极管的电极引出，即本技术方案中发光二极管的引脚线与发光二极管位于基底的两个对立面内，这样可以减小所需基底面积；而且在后续封装结构中无需打金线技术将其电极引出，进一步减小了封装后的体积。

Description

发光二极管的晶圆级封装结构及其制造方法
技术领域
本申请涉及半导体封装领域，尤其涉及一种形成发光二极管的晶圆级封装结构及其制造方法。
背景技术
发光二极管(LED)以其使用寿命、高流明效率、低驱动电压等显著特点，日渐成为固态照明和液晶显示背光源中最有力的竞争者。
早期的发光二极管采用引脚式封装，随着封装技术的发展，引脚式封装逐渐被表面表面贴装型封装技术所取代，表面贴装型封装技术通常分为两种：一种结构为带引线的塑料芯片载体(PLCC，Plastic Leaded Chip Carrier)，该结构呈正方形，32脚封装，引脚从封装的四个侧面引出，呈丁字形，外形尺寸比DIP封装小得多；另一种结构是带引脚的陶瓷芯片载体(CLCC，ceramicleaded chip carrier)，在该结构中，引脚从封装的四个侧面引出，呈丁字形。该封装技术通常应用于带有窗口的用于封装紫外线擦除型EPROM以及带有EPROM的微机电路等，此封装技术也称为QFJ、QFJ-G。
现有技术还公开了一种发光二极管封装技术，具体请参照图1，所述LED封装结构包括LED裸芯片和硅衬底2，所述LED裸芯片包括衬底10、N型外延层11、P型外延层12，所述硅衬底2具有两个分离的沉积金属层32和33，所述P型外延层12、N型外延层11分别通过焊球40和41倒装焊接在所述金属层32和33上，所述金属层32和33与所述硅衬底2的结合区分别还有一个掺杂的第I隔离层22和23，所述硅衬底2上表面具有U型凹槽，所述LED裸芯片位于所述U型凹槽内，所述U型凹槽内有透明绝缘的填充树脂7，所述金属层32和33覆盖于所述U型凹槽的底面和侧面，所述金属层32和33的外表面为反光面，所述金属层32和33与所述硅衬底2之间各有一个第II隔离层51和53。所述LED封装结构还包括保护层6，所述保护层6覆盖于所述金属层32、33的外表面，以防止所述金属层32和33短路。
在专利号为200620058968的中国专利中还可以发现更多与上述技术方案相关的信息。
然而在上述技术中，LED的电极通过形成于硅衬底的同一侧面的金属层32和33引出，因此封装后体积较大；而且在后续封装结构中必须采用打金线技术将其电极引出，为了保护金线，也必须采用树脂密封对其进行将其塑封，并引出电极，这会进一步增加封装后的体积。
而且，在上述技术中，由于会采用树脂进行塑封，这样发光二极管完全密封，产生的热量难以发散出去。
因此，需要一种新型的LED封装技术。
发明内容
本申请所要解决的技术问题是提供一种封装尺寸小的形成发光二极管的晶圆级封装结构的方法及其结构。
为解决上述技术问题，本申请提供一种发光二极管的晶圆级封装结构，包括：单元基底，包括第一面和与之相对的第二面；第一绝缘层，位于单元基底的第一面上；至少两条导线，位于所述绝缘层上，相互电隔离；凸点，位于所述导线上，用于与发光二极管的裸芯片的电极对应电连接；至少两个引脚区，位于所述基底的第二面上，相互分立；引脚线，位于引脚区内，相互电隔离并且与所述导线对应电连接。
所述单元基底的第二面还包括散热区，所述散热区与所述引脚区之间具有间隔，所述散热区上形成有散热层。
所述散热区与所述引脚区之间的间隔区域形成有引脚隔离层。
所述引脚线与所述导线通过侧面电极引出方式对应电连接，所述侧面电极引出方式包括位于相邻单元基底之间切割道位置的侧面开口，所述侧面开口上依次形成有第一侧面绝缘层、侧面导线、第二侧面绝缘层，所述侧面导线将所述引脚线与所述导线对应电连接。
所述第一侧面绝缘层、第二侧面绝缘层、引脚隔离层为氧化硅、光刻胶、环氧树脂或其任意组合；所述第一绝缘层为氧化硅、氮化硅、氮氧化硅、或其任意组合；所述导线、引脚线、侧面导线、散热层为金属。
所述引脚线与所述导线通过硅通孔方式对应电连接，所述硅通孔方式包括位于所述单元基底内的通孔，所述通孔内依次形成有第一通孔绝缘层和通孔导线，所述通孔导线将所述引脚线与所述导线对应电连接所述第一通孔绝缘层、引脚隔离层为氧化硅、光刻胶或环氧树脂或其任意组合；所述第一绝缘层为氧化硅、氮化硅、氮氧化硅或其任意组合；所述导线、引脚线、通孔导线、散热层为金属。
所述单元基底的第二面还包括隔离区，所述散热区包围隔离区，所述隔离区上形成有隔离层，所述隔离层材料与引脚隔离层材料相同。
本发明还提供一种发光二极管的晶圆级封装结构，包括：单元基底，包括第一面和与之相对的第二面；第一绝缘层，位于单元基底的第一面上；至少两条导线，位于所述绝缘层上，相互电隔离；凸点，位于所述导线上，用于与发光二极管的裸芯片的电极对应电连接；环状的第二绝缘层，位于所述导线和所述绝缘层上，包围凸点之间的区域且与凸点之间具有间隔；反光杯，位于所述第二绝缘层上；至少两个引脚区，位于所述基底的第二面上，相互分立；引脚线，位于所述引脚区内，相互电隔离并且与所述导线对应电连接。
所述第二绝缘层为氧化硅、氮化硅、氮氧化硅、光刻胶或环氧树脂或其任意组合。
所述反光杯包括反光壁和位于反光壁外围的反光层，所述反光壁为硅、玻璃或陶瓷，所述反光层为金属。
所述单元基底的第二面还包括散热区，所述散热区与所述引脚区之间具有间隔，所述散热区上形成有散热层。
所述散热区与所述引脚区之间的间隔区域形成有引脚隔离层。
所述引脚线与所述导线通过侧面电极引出方式对应电连接，所述侧面电极引出方式包括位于相邻单元基底之间切割道位置的侧面开口，所述侧面开口上依次形成有第一侧面绝缘层、侧面导线、第二侧面绝缘层，所述侧面导线将所述引脚线与所述导线对应电连接。
所述第一侧面绝缘层、第二侧面绝缘层、引脚隔离层为氧化硅、光刻胶或环氧树脂或其任意组合；所述第一绝缘层为氧化硅、氮化硅、氮氧化硅或其任意组合；所述导线、引脚线、侧面导线、散热层为金属。
所述引脚线与所述导线通过硅通孔方式对应电连接，所述硅通孔方式包括位于所述单元基底内的通孔，所述通孔内依次形成有第一通孔绝缘层和通孔导线，所述通孔导线将所述引脚线与所述导线对应电连接。
所述第一通孔绝缘层、引脚隔离层为氧化硅、光刻胶或环氧树脂或其任意组合；所述第一绝缘层为氧化硅、氮化硅、氮氧化硅或其任意组合；所述导线、引脚线、通孔导线、散热层为金属。
所述单元基底的第二面还包括隔离区，所述散热区包围隔离区，所述隔离区上形成有隔离层，所述隔离层材料与引脚隔离层材料相同。
一种形成如上所述的发光二极管的晶圆级封装结构的方法，包括：提供基底，所述基底包括第一面和与之相对的第二面，所述基底分为分立的单元基底，所述单元基底的第二面包含至少两个分立的引脚区；在每个单元基底的第一面上形成第一绝缘层；在每个单元基底的第一绝缘层上形成相互电隔离的至少两条导线以及凸点，所述凸点位于导线上，所述凸点用于与发光二极管的裸芯片的电极对应电连接；在每个单元基底的第二面的引脚区内形成相互电隔离的引脚线，所述引脚线与所述导线对应电连接。
所述单元基底的第二面还包括散热区，所述散热区与所述引脚区之间具有间隔，还包括在所述散热区上形成散热层步骤。
还包括在所述散热区与所述引脚区之间的间隔区域形成引脚隔离层步骤。
所述引脚线与所述导线通过侧面电极引出方式对应电连接，所述侧面电极引出方式包括在相邻单元基底之间切割道位置形成侧面开口，所述侧面开口暴露出单元基底上的导线，在所述侧面开口上依次形成第一侧面绝缘层、侧面导线、第二侧面绝缘层，所述侧面导线将所述引脚线与所述导线对应电连接。
所述第二侧面绝缘层、引脚隔离层为采用同一层材料形成；所述引脚线、侧面导线和散热层为采用同一层材料形成。
在相邻单元基底之间切割道位置形成侧面开口之前还包括在凸点上、未被凸点覆盖的导线上以及未被导线覆盖的第一绝缘层上形成载体步骤。
所述引脚线与所述导线通过硅通孔方式对应电连接，所述硅通孔方式包括在所述单元基底内形成通孔，在所述通孔内依次形成第一通孔绝缘层和通孔导线，所述通孔导线将所述引脚线与所述导线对应电连接。
所述引脚线、通孔导线、散热层为采用同一层材料形成。
一种形成如上所述的发光二极管的晶圆级封装结构的方法，包括：提供基底半导体衬底，所述基底包括第一面和与之相对的第二面，所述基底分为分立的单元基底，基底所述单元基底的第二面包含至少两个分立的引脚区；在每个单元基底的第一面上形成第一绝缘层；在每个单元基底的第一绝缘层上基底形成相互电隔离的至少两条导线以及凸点，所述凸点位于导线上，所述凸点用于与发光二极管的裸芯片的电极对应电连接；在所述第一绝缘层上和导线上形成环状的第二绝缘层，所述环状的第二绝缘层包围凸点之间的区域且与凸点之间具有间隔；在所述第二绝缘层上形成反光杯；在每个单元基底的引脚区内形成相互电隔离的两条引脚线，所述引脚线与所述导线对应电连接。
所述在所述第二绝缘层上形成反光杯为将所述反光杯粘结在所述第二绝缘层上。
所述单元基底的第二面还包括散热区，所述散热区与所述引脚区之间具有间隔，还包括在所述散热区上形成散热层步骤。
还包括在所述散热区与所述引脚区之间的间隔区域形成引脚隔离层步骤。
所述引脚线与所述导线通过侧面电极引出方式对应电连接，所述侧面电极引出方式包括在相邻单元基底之间切割道位置形成侧面开口，所述侧面开口暴露出单元基底上的导线，在所述侧面开口上依次形成第一侧面绝缘层、侧面导线、第二侧面绝缘层，所述侧面导线将所述引脚线与所述导线对应电连接。
所述第二侧面绝缘层、引脚隔离层为采用同一层材料形成；所述引脚线、侧面导线和散热层为采用同一层材料形成。
所述引脚线与所述导线通过硅通孔方式对应电连接，所述硅通孔方式包括在所述单元基底内形成通孔，在所述通孔内依次形成第一通孔绝缘层和通孔导线，所述通孔导线将所述引脚线与所述导线对应电连接。
所述引脚线、通孔导线、散热层为采用同一层材料形成。
与现有技术方案相比，本技术方案的晶圆级芯片尺寸封装技术通过在基底的第二面形成引脚线将发光二极管的电极引出，即本技术方案中发光二极管的引脚线与发光二极管位于基底的两个对立面内，这样可以减小所需基底面积；而且在后续封装结构中无需打金线技术将其电极引出，进一步减小了封装后的体积；
本技术方案的晶圆级芯片尺寸封装技术封装的发光二极管，后续将该封装结构贴装在基板上的所占面积较小，使基板有更大的利用空间。
而且，在本技术方案中，由于不会采用树脂进行塑封，有利于产生的散热；
本技术方案的晶圆级芯片尺寸封装技术通过在基底的第二面上形成散热区，更进一步地有利于产生的热量的散发。
附图说明
图1为现有技术的发光二极管的封装结构示意图；
图2为本发明的第一实施例的发光二极管的封装方法的流程示意图；
图3至16为本发明的第一实施例的发光二极管的封装方法的剖面结构示意图；
图17为本发明的第二实施例的发光二极管的封装方法的结构示意图；
图18至25为本发明的第三实施例的发光二极管的封装方法的剖面结构示意图；
图26至30为本发明的第四实施例的发光二极管的封装方法的剖面结构示意图；
图31为本发明的第五实施例的发光二极管的封装方法的剖面结构示意图；
图32至37为本发明的单元基底第二面的散热区与引脚区的布局示意图。
具体实施方式
本发明的发光二极管的晶圆级芯片尺寸封装技术通过在基底的第二面形成引脚线将发光二极管的电极引出，即本技术方案中发光二极管的引脚线与发光二极管位于基底的两个对立面内，这样可以减小所需基底面积；而且在后续封装结构中无需打金线技术将其电极引出，进一步减小了封装后的体积。
本发明的晶圆级芯片尺寸封装技术通过在基底的第二面上形成散热区，更进一步地有利于产生的热量的散发。
下面结合附图对本发明的具体实施方式进行详细说明。
本发明首先提供一种形成发光二极管的晶圆级封装结构的方法，具体请参照图2，为本发明的形成发光二极管的晶圆级芯片尺寸封装方法的流程示意图，包括步骤：步骤S101，提供基底，所述基底分为分立的单元基底，每个单元基底包括第一面和与之相对的第二面，所述单元基底的第二面包含至少两个分立的引脚区；步骤S103，在每个单元基底的第一面上形成第一绝缘层；步骤S105，在每个单元基底的第一绝缘层上每形成相互电隔离的至少两条导线以及凸点，所述凸点位于导线上，所述凸点用于与发光二极管的裸芯片的电极对应电连接；步骤S107，在基底的引脚区内形成相互电隔离的两条引脚线，所述引脚线与所述导线对应电连接。
图3至16为本发明的第一实施例的发光二极管的封装方法的剖面结构示意图。
首先参照图3，提供基底101，所述基底101包括第一面和与之相对的第二面，所述基底101分为分立的单元基底(die)，本实施例中以两个单元基底为例加以说明，所述各个单元基底之间采用点划线分隔开，每个单元基底的第二面包含至少两个分立的引脚区。
所述基底101可以为原始的半导体衬底，比如为Si、GaAs、GaN等常规半导体衬底，也可以为形成有半导体器件的半导体衬底，比如内部形成有一些驱动电路等，在此不应过分限制本发明的保护范围。
在各个单元基底上形成第一绝缘层102，所述第一绝缘层102用于与基底101进行隔离，所述第一绝缘层102可以为氧化硅、氮化硅、氮氧化硅、光刻胶或环氧树脂等，所述第一绝缘层102的厚度范围为大于等于0.3μm。
此处需要注意的是，若所述基底101内没有形成构成半导体器件的各个器件层，则所述基底101上形成的第一绝缘层102在封装阶段进行；若所述基底101内形成有构成半导体器件的各个器件层，则由于在基底101内制作半导体器件的最后步骤中总会在最上面形成绝缘层(或钝化层)以防止一些导电材料与空气进行反应，即在进行发光二极管封装之前所述基底101上会带有绝缘层或钝化层，则该绝缘层或钝化层可以作为第一绝缘层102，无需额外再形成第一绝缘层102的步骤。
接着，在各个单元基底上的第一绝缘层上形成相互电隔离的至少两条导线以及凸点，所述凸点位于导线上，所述凸点用于与发光二极管的裸芯片的电极对应电连接。该步骤可以有两种形成方法，首先第一种方案可以为先形成导线、再形成凸点。具体请参照图3至图5。
首先参照图3，在第一绝缘层102上形成导线层103，所述导线层厚度范围为1.0μm至3.5μm。所述导线层103材料为导电材料，比如可以采用金属，优化地，可以采用金属铝。形成所述导线层103的方法可以采用各种真空沉积技术，比如可以采用溅射。
参照图4，对导线层103进行图形化，形成导线103’。所述图形化主要采用光刻技术和刻蚀技术，包括涂覆光刻胶层、曝光、显影、刻蚀等步骤，所述图形化为本领域技术人员公知技术，在此不加详述。
参照图5，在导线103’上形成凸点104，所述凸点104用于与发光二极管的裸芯片的电极对应电连接。形成所述凸点104的工艺为本技术领域人员公知技术，在此不加详述。
这里需要注意的是，所述凸点104的个数与导线的个数并不一定一一对应，但是凸点104的个数至少为两个，若每个单元基底上需要封装多个发光二极管的时候，可以根据所述多个发光二极管的连接方式，比如串联还是并联、是进行单个控制还是共同控制等因素确定凸点104的个数，本领域技术人员容易推知如何排布凸点和导线的关系，在此仅图示出两根导线和两个凸点，在此不应过分限制本发明的保护范围。
所述步骤S105中的在各个单元基底的第一绝缘层上形成相互电隔离的至少两条导线以及凸点的还可以采用第二种方法，比如先形成凸点104再形成导线103，具体请参照图6至7。
首先，请参照图6，在第一绝缘层102上形成导线层103，所述导线层103如上所述。
接着，在导线层103上形成凸点104。
然后，参照图7，利用导线层103形成导线103’，具体工艺包括：在导线层103和凸点104上形成光刻胶层，利用光刻技术形成导线图形，利用刻蚀技术刻蚀导线层103形成导线103’。
以上两种在基底的第一面上形成导线和凸点的工艺均可，本领域技术人员可以根据实际需要进行选择。
对基底101沿垂直于第二面的方向进行减薄，减薄后，形成基底101’，此处进行减薄有利于形成更小、更轻、更薄的封装结构；且有利于后续的形成开口105；也有利于散热。当然，若基底101内形成有半导体器件，则该处减薄应不破坏其内的半导体器件结构。
在基底的引脚区内形成相互电隔离的两条引脚线，所述引脚线与所述导线对应电连接。在所述引脚区内形成与所述导线103’对应电连接的引脚线可以采用两种方式进行，第一种方式为采用侧面电极引出方式对应电连接，所述侧面电极引出方式请参照图8至图16，第二方式为采用硅通孔方式(TSV)对应电连接，所述TSV方式请参照图18至25。
下面首先来参照图8至16对侧面电极引出方式加以详细说明。
参照图8，为在基底101’的相邻单元基底之间切割道位置形成侧面开口105，所述侧面开口暴露出单元基底上的导线。具体工艺包括：在基底101’第二面涂覆光刻胶层，利用光刻技术在切割道处(位于相邻单元基底之间位置)形成开口，利用光刻胶层为掩模，蚀刻基底101’，直至露出所述基底101’的第一面上的导线103’。为了保证蚀刻完全，通常会过蚀刻一些导线103’，即并非蚀刻至导线103’就停止，而是将导线103’蚀刻掉一部分，而且过蚀刻还具有与后续沉积的导电层具有接触面大，可以减小接触电阻的优点。
由于后续需要在开口内形成第一侧面绝缘层，因此此处的刻蚀也可以刻蚀至露出第一面上的第一绝缘层102停止，即暴露出第一绝缘层102即可，然后在后续的形成第一侧面导电层之前的机械半切工艺中暴露出导线103’。在此特别加以说明。
所述蚀刻基底101’通常采用等离子蚀刻技术，该技术为本领域常规技术，在此不加详述。
参照图9，在开口105内以及基底101’的第二面形成第一侧面绝缘层106，所述第一侧面绝缘层106用于将后续在侧面形成的侧面导电层与基底101’进行电学隔离。
所述第一侧面绝缘层106采用氧化硅、氮化硅、氮氧化硅或光刻胶或其任意组合。所述第一侧面绝缘层106若为氧化硅、氮化硅、氮氧化硅，则可以采用PECVD技术形成，所述第一侧面绝缘层106的厚度以与基底之间完全电学绝缘为准；若所述第一侧面绝缘层106为光刻胶，可以采用刮胶法或者旋涂法(spin coating)，对于电镀光刻胶(EDPR)也可以采用电镀方法，由于光刻胶为胶状，通常可以填满开口105。
所述第一侧面绝缘层106还可以为其他光敏材料，比如六甲基二硅胺(HMDS)等。为了进一步简化工艺，所述第一侧面绝缘层106较优化地采用具有较好的导热性和较好的绝缘性的材料。
所述基底101’的每个单元基底上还设置有散热区，用于将发光二极管使用中产生的热量发散出去。本发明在每个单元基底上的第二面上设置散热区，所述散热区与引脚区之间具有间隔。
本发明还包括在散热区上形成散热层的步骤，请参照图10，为暴露出基底101’第二面的散热区步骤。具体工艺包括：在基底101’的第二面形成光刻胶层，对光刻胶层进行图形化，形成散热区域的图形，显影，去除散热区域的第一侧面绝缘层106，形成第一侧面绝缘层106’。
在本实施例中，所述散热区上的散热层不包括上述第一侧面绝缘层106，仅为金属。而实际上，所述散热区上的散热层可以包括上述的第一侧面绝缘层106，也可以不包括上述第一侧面绝缘层106，仅为金属，具体视所述基底情况而定。
若所述基底101内形成有半导体器件，则基底101的第二面需要与导电材料进行绝缘，因此散热层必须包括述的第一侧面绝缘层106；若所述基底101内形成有半导体器件，且所述基底101为绝缘体上硅薄膜(SOI)，由于半导体器件通常形成于SOI的顶层硅内，即半导体器件与SOI的下层硅之间具有隔离层，则所述散热层可以不包括第一侧面绝缘层106，仅为金属；若所述基底101为原始基片，内部没有形成任何半导体器件，则可以包括第一侧面绝缘层106，也可以不包括第一侧面绝缘层106。
由于所述第一侧面绝缘层106具有较好的导热性，即使将其加入散热层，对封装后的结构的散热能力不会产生较大影响，但是由于第一侧面绝缘层106的导热性总是不如金属，因此更为优化地，可以不包括第一侧面绝缘层106，本实施例中即以原始的基底为例加以说明，去除了散热区的第一侧面绝缘层106，在此特别说明，不应过分限制本发明的保护范围。
参照图11，对填充有第一侧面绝缘层106’的开口105处进行机械半切，并且暴露出位于基底101’的导线103’。所述机械半切技术为本领域人员公知技术，在此不加详述。
参照图12，在第一侧面绝缘层106’和去除了第一侧面绝缘层106的散热区上形成第一侧面导电层107，以与位于基底101’的第一面的导线103’进行电连接同时形成散热层。形成所述第一侧面导电层107可以采用金属，比如金属铝等。
所述第一侧面导电层107的厚度范围为5μm至7μm。
参照图13，为形成侧面导线、在散热区形成散热层、以及在引脚区形成引脚线步骤。所述侧面导线、散热区上的散热层、引脚线均采用第一侧面导电层107形成，具体包括如下工艺：涂覆一层光刻胶，利用形成有散热区、侧面导线和引脚区的掩膜版对光刻胶进行曝光、显影、刻蚀去除散热区、开口105上和引脚区之外的第一侧面导电层107，分别形成侧面导线107a、引脚线107b和散热层107c。所述引脚线107b和散热层107c之间具有间隔108。
然后对侧面导线107a、引脚线107b和散热层107c进行电镀，以加大厚度，减少线路电阻，同时以与后续的基板进行良好接触。
所述引脚线107b的个数与侧面导线107a的个数并不一定一一对应，在实际电路中，需要根据发光二极管的连接方式进行排布，比如根据一个芯片上并联或者串联的发光二极管、以及用户是否需要单独控制等因素考虑进行排布。
参照图14，为在位于开口105处的第一侧面导电层107上以及在引脚区和散热区之间的间隔处形成第二侧面绝缘层109。具体包括如下工艺：在侧面导线107a、引脚线107b和散热层107c上形成第二侧面绝缘层109；采用光刻和刻蚀技术去除散热区和引脚区的第二侧面绝缘层109，暴露出散热层107c与引脚区的引脚线107b。
所述第二侧面绝缘层109采用氧化硅、氮化硅、氮氧化硅、光刻胶、环氧树脂或其任意组合，所述第二侧面绝缘层109的厚度范围为10至100μm。形成第二侧面绝缘层109的目的为在后续与基板贴装时涂焊料时阻焊，防止引脚线107b与散热层107c之间电连接。
本实施例中所述引脚区与散热区之间的引脚隔离层109采用第二侧面绝缘层形成，还可以有所变形，比如采用第一侧面绝缘层和第二侧面绝缘层共同形成，即不像本实施例中去除了引脚区与散热区之间的第一侧面绝缘层105，而是加以保留，也可以达到本发明的效果，在此说明，不应过分限制本发明的保护范围。
参照图15，将发光二极管的电极111与凸点104相连接，所述发光二极管还包括裸芯片110，所述电极111用于将裸芯片110内的发光二极管的电极引出，所述将发光二极管的电极111与凸点104相连接为通过金属键合技术连接。所述金属键合技术为本领域技术人员公知技术，在此不加详述。
参照图16，沿切割道切割形成单个发光二极管封装结构。本实施例中，仅给出一个发光二极管，在实际工艺中，一个芯片上有可能封装多个发光二极管，本领域人员根据本领域的基本知识，可以进行灵活布局，该变换也应当属于本发明的保护范围。
基于上述第一实施例，形成本发明的一个实施例的发光二极管的封装结构，请参照图16，包括：单元基底，包括第一面和与之相对的第二面；第一绝缘层102，位于单元基底的第一面上；至少两条导线103’，位于所述绝缘层102上，相互电隔离；凸点104，位于所述导线103’上，用于与发光二极管的裸芯片的电极111对应电连接；至少两个引脚区，位于所述单元基底的第二面上，相互分立；引脚线107b，位于引脚区内，相互电隔离并且与所述导线103’对应电连接。
所述引脚线107b与所述导线103’对应电连接通过侧面电极引出方式进行电连接。
进一步优化地，本发明还提供另一种形成上述发光二极管的晶圆级尺寸的封装结构的方法，构成本发明的第二实施例。本发明的第二实施例与第一实施例的区别在于在基底101’的相邻单元基底之间切割道位置形成侧面开口105之前在凸点104上、未被凸点104覆盖的导线103’上以及未被导线103’覆盖的第一绝缘层102上形成载体(carrier)以进一步增强支撑作用。具体请参照图17，在图5的基础上增加了载体120，所述载体120可以为玻璃和PVC塑料，所述载体120与基底101之间通过粘结方式连接，比如通过环氧树脂或者光刻胶进行粘结。
当然，所述在凸点104上、未被凸点104覆盖的导线103’上以及未被导线103’覆盖的第一绝缘层102上形成载体(carrier)的步骤可以有所变换，只要在图8的基底101’的相邻单元基底之间切割道位置形成侧面开口105步骤之前进行就可以，比如在第一实施例中的图5或图7结构的基础上形成载体均可以，在此不应过分限制本发明的保护范围。
上述载体120在后续将发光二极管的电极111与凸点104相连接之前需要去除，即形成如图14的结构，然后进行机械切割以形成单元封装结构体，在此不再详细叙述。
本发明还提供第三实施例的形成发光二极管的晶圆级尺寸的封装方法，具体请参照图3至7和图18至25。在本实施例中，所述在基底的引脚区内形成相互电隔离的两条引脚线采用硅通孔方式(TSV)方式。下面加以详细说明。
在基底101的第一面形成导线、凸点以及对基底101进行减薄的工艺如上一个实施例所描述，具体请参照图3至图7，在此不再赘述。为了和下文清楚衔接，请继续参考图7的结构，包括减薄后的基底101’、依次位于减薄后的基底101’上的第一绝缘层102、导线103’和凸点104。
参照图18，在每个单元基底内形成至少两个通孔130。形成所述通孔130的具体工艺包括：在基底101’的第二面上形成光刻胶，利用光刻技术在每个单元基底上形成通孔的开口图形，以光刻胶为掩膜，利用刻蚀技术刻蚀开口图形下的基底101’，直至暴露出第一绝缘层102。
同样，此处所述通孔130的个数并不一定与导线的条数一一对应，但是通孔130的个数至少为两个，若每个单元基底上需要封装多个发光二极管的时候，可以根据所述多个发光二极管的连接方式，比如串联还是并联、是进行单个控制还是共同控制等因素确定通孔130的个数，本领域技术人员容易推知如何排布导线和通孔130的关系，在此仅图示出两个通过和两根导线，在此不应过分限制本发明的保护范围。
所述刻蚀基底采用等离子刻蚀技术，在此不加详述。
本实施例中，形成的通孔为锥形，形成的通孔位置为在每个单元基底的两端，在通孔之间形成散热区，也可以有所变形，比如通孔的位置向本实施例的散热区靠拢，而在现在的通孔的位置形成散热区；本实施例的通孔的形状也可以有所变形，比如通孔可以采用圆柱形的通孔，那么在后续形成的第一通孔导电层可以不会形成“人”字形状，可能为圆柱形，在此特意说明，不应过分限制本发明的保护范围。
本领域技术人员还明白，若基底101内形成有半导体器件，所述通孔130的位置还要根据基底101内的半导体器件的布局进行设计，在此不加详述。
参照图19，在基底101’的第二面上形成第一通孔绝缘层131，所述第一通孔绝缘层131也覆盖通孔130的侧壁和底部。所述第一通孔绝缘层131用于与基底101’进行电学绝缘。
所述第一通孔绝缘层131可以采用氧化硅、氮化硅、氮氧化硅或光刻胶。所述第一通孔绝缘层131与上述第一实施例和第二实施例中的第一侧面绝缘层106相类似，在此不再详细说明。
进一步优化地，所述基底101’的每个单元基底上还设置有散热区，用于将发光二极管使用中产生的热量发散出去。本发明在每个单元基底上的第二面上设置散热区，所述散热区与引脚区之间具有间隔。
在本实施例中在散热区上没有将第一通孔绝缘层131去掉，但是如在第一实施例中相关描述可以知道，也可以将散热区的第一通孔绝缘层131去除，在此不再详述。
参照图20，为暴露出基底101’的第一面的导线103’步骤，具体工艺为：以通孔130两侧的第一通孔绝缘层131为掩膜(当然也可根据情况使用光刻胶作掩膜)，继续刻蚀第一绝缘层102直至暴露出导线103’。通常在此步骤中，会过刻蚀一些导线103’，以防止刻蚀第一绝缘层102不干净影响接触电阻，而且过刻蚀一些导线102有利于增大后续沉积的通孔导电层与导线103’之间的接触面积，减小接触电阻。
参照图21，在第一通孔绝缘层131上形成第一通孔导电层132，以与位于基底101’第一面的导线103’进行电连接。所述第一通孔导电层132可以采用金属，比如金属铝等。
所述第一通孔导电层132的厚度范围为5μm至6μm
本实施例中，由于第一通孔开口较大，因此第一通孔导电层132在通孔130内形成“人”字形，若第一通孔较小比如为圆柱形通孔，不会形成该形状，可能填满整个通孔，在此特别说明，不应过分限制本发明的保护范围。
参照图22，为形成通孔导线、在散热区形成散热层、以及在引脚区形成引脚线步骤。所述通孔导线、散热区上的散热层、引脚线均采用第一通孔导电层132形成，具体包括如下工艺：涂覆一层光刻胶，利用形成有散热区、通孔导线和引脚区的掩膜版对光刻胶进行图形化，进行曝光，显影，刻蚀去除散热区与引脚区之间的隔离区域的第一通孔导电层132，分别形成通孔导线132a、引脚线132b和散热层132c。所述引脚线132b和散热层132c之间具有间隔133。
然后对通孔导线132a、引脚线132b和散热层132c进行电镀，以加大厚度，减少线路电阻。
同样，此处所述引脚线132b的个数与通孔导线132a的个数并不一定一一对应，需要根据实际电路的连接方式进行布局，如上述侧面导线情况类似，在此不加详述。
本实施例中，由于相邻单元基底关于切割道即图22中点划线位置几何对称，为了充分利用空间，本实施例中将相邻两个单元基底的引脚区分别设置在“人字形的通孔导线132a的左边“/”和右边“\”形状上，也可以有所变形，在此不应过分限制本发明的保护范围。
参照图23，在上述通孔导线132a上、引脚线132b上、散热层132c上以及间隔133区域形成第二通孔绝缘层134，所述第二通孔绝缘层134可以为光刻胶、氧化硅、氮化硅、氮氧化硅或其任意组合，所述第二通孔绝缘层134的厚度范围为10μm至100μm
形成第二通孔绝缘层134的目的为保护通孔导线并且将引脚区与散热区进行隔离。
本实施例中，由于通孔的开口较大，因此通孔导线层可以不必将通孔填满，利用第二通孔绝缘层134来填充未填满的通孔，反之，若通孔的开口较小，则第二通孔绝缘层134不会填充至通孔内，在此特别加以说明。
参照图24，为暴露出散热层和引脚线的步骤。具体包括如下工艺：在第二通孔绝缘层134上形成光刻胶层，采用光刻和刻蚀技术去除散热区和引脚区的第二通孔绝缘层134，暴露出散热层132c与引脚区的引脚线132b。所述引脚线132b和散热层132c之间采用引脚隔离层133进行电学隔离。同时，相邻单元基底之间的引脚线之间采用第一通孔绝缘层131和第二通孔绝缘层134进行电学隔离。
参照图25，将发光二极管的电极111与凸点104相连接，所述发光二极管还包括裸芯片110，所述将发光二极管的外界脚111与凸点104相连接为通过金属键合技术进行。所述键合技术为本领域技术人员公知技术，在此不加详述。
在此之后还进行沿切割道进行切割工艺，该技术为常规技术，在此不加详述。
基于上述第三实施例，形成本发明的一个实施例的发光二极管的封装结构，请参照图25，包括：单元基底101’，所述单元基底101’包括第一面和与之相对的第二面；第一绝缘层102，位于单元基底101’的第一面上；至少两条导线103’，位于所述绝缘层102上，相互电隔离；凸点104，位于所述导线103’上，用于与发光二极管的裸芯片110的电极111对应电连接；至少两个引脚区，位于所述单元基底的第二面上，相互分立；引脚线132b，位于引脚区内，相互电隔离并且与所述导线103’对应电连接。
所述引脚线132b与所述导线103’对应电连接通过硅通孔方式(TSV)进行电连接。
同样，本实施例中，每个单元基底上仅设置一个发光二极管，在实际工艺中，一个芯片上有可能封装多个发光二极管，本领域人员根据本领域的基本知识，可以进行灵活布局，该变换也应当属于本发明的保护范围。本发明还提供一种发光二极管的晶圆级封装结构，所述封装结构中在发光二极管外围设置了反光杯以集中光束，提高亮度。
图26至30为本发明的第四实施例的形成发光二极管的晶圆级封装结构的方法剖面结构示意图。
首先参照图26，包括如下结构：基底201、依次位于基底201上的第一绝缘层202、导线203以及凸点104，在基底201上形成上述结构与本发明的前述第一至第三实施例的方法相同，在此不加详述，可以参考前述图1至6及其相关描述。
继续参考图26，在所述第一绝缘层202上和导线203上形成环状的第二绝缘层207，所述环状的第二绝缘层207包围两个凸点104所在的区域且与凸点104之间具有间隔208。所述间隔208的大小与芯片的实际大小和制程的保留值有关。
所述第二绝缘层207可以为氧化硅、氮化硅、氮氧化硅等，所述第二绝缘层207用于与后续的反光杯进行连接。
所述第二绝缘层207的厚度范围为3μm至50μm。
所诉第二绝缘层207与凸点之间的间隔的大小与芯片的实际大小和制程的保留值有关，比如以能够容纳发光二极管、安装其所需要的偏移量、以及在与反光杯进行键合时所需要的公差为准，不能距离发光二极管太远，否则光程太远，不利于光束的集中。
参照图27，在所述第二绝缘层207上形成反光杯230，所述反光杯230沿逐渐远离单元基底201方向所述反光杯230所包围的空间呈发散形。
在所述第二绝缘层207上形成反光杯230为通过粘结方式。
所述反光杯230以及其下的第二绝缘层207可以为圆环形，也可以为其他的多边的环形，可以根据实际需要进行设置，在此不应过分限制本发明的保护范围。
所述反光杯230包括反光壁209和反光层210，所述反光层210可以为金属，比如可以为金属铝或者银等。通常反光壁209比较光滑，可以不用在其上形成反光层也具有反光的效果，此时的反光壁209比如可以采用透射率较低的材料，比如为硅，但是为了减小散射，比较优化地，需要在反光壁209上形成反光层210，那么此时所述反光壁209的材料选择余地较大，比如可以选择玻璃、陶瓷等。
形成所述反光杯230为本领域技术人员公知技术，通常所述反光杯230的厚度范围350至550微米。
所述反光杯230的侧面的倾斜角度与应用有关，若希望光束集中一些，比如应用于手电筒，则反光杯230的侧面的倾斜角可以比较大；若希望光束发散一些，则反光杯230的侧面的倾斜角度可以比较小。通常所述反光杯230的侧面的倾斜角度为45至55度。
接着需要在基底201的第二面形成引脚线，以与导线203进行电连接。如上所述，在基底201的第二面形成引脚线可以具有两种方式，一种通过侧面电极引出方式，如图29至32所示，形成本发明的第五实施例；另一种为通过硅通孔引出方式，如图33，形成本发明的第六实施例。
首先，参照图28，将基底201进行减薄，形成基底201’，然后对着切割道(如图中点划线)位置形成开口211，所述减薄以及形成开口211的技术如前述的对图7和图8的相关描述，在此不再详述。
所述单元基底201的第二面分为散热区和引脚区。
参照图29，在开口211上形成第一侧面绝缘层212、侧面导线213a、以及在侧面导线213a上形成第二侧面绝缘层215；在基底201’的第二面的散热区形成散热层213c、在引脚区形成引脚线213b，同时在引脚线213b和散热层213c之间形成间隔层214。所述侧面导线213a将所述引脚线213b与所述导线203对应电连接。
形成上述结构的方法请参考图9至14的相关描述，在此不加详述。
参照图30，在凸点104与发光二极管的电极111相连接，所述发光二极管还包括裸芯片110，所述将发光二极管的外界脚111与凸点104相连接为通过金属键合技术连接。
随后需要沿切割道进行切割步骤，在此不再详述。
图31还给出采用硅通孔方式形成的带有反光杯的发光二极管的晶圆级封装结构，具体包括：单元基底201’；位于基底201’上的第一绝缘层202；位于第一绝缘层202上的导线203以及位于导线203上的凸点104；位于第一绝缘层202以及导线203上的环状的第二绝缘层207，包围两个凸点104所在的区域且与凸点104之间具有间隔；位于所述第二绝缘层207上的反光杯250；位于所述单元基底的第二面上的两个引脚区内的引脚线213b，所述引脚线213b通过通孔导线213a电连接至导线203。
所述单元基底的第二面还形成散热区，所述散热区上形成有通孔隔离层231、以及位于通孔隔离层231上的散热层232；所述散热层232和引脚线213b之间具有隔离层234。
所述凸点104与发光二极管的电极111相连，所述发光二极管还包括裸芯片110。
形成上述带有反光杯250的发光二极管的晶圆级封装结构的相关技术可以参考对图26至27的形成反光杯的描述、以及对图18至24的采用硅通孔方式形成引脚线的描述。在此不加详述。
在上述第三至第五实施例中，同样可以在基底的与发光二极管电极相连的第一面上形成载体，形成载体的具体工艺以及载体的材料与上述第二实施例相同，不再加以详述，在此不应过分限制本发明的保护范围。
在上述第一至第五实施例中，在单元基底的第二面形成有散热区，所述散热区与引脚区的布局可以有多种，具体请参照图32至37所示。
其中，图32至37中的图形11表示引脚线区，图形12表示引脚线区与散热区13之间的引脚间隔区、图34至37中的图形14表示隔离区，即所述单元基底的第二面还包括隔离区，所述散热区13包围隔离区14，所述隔离区14上可以形成有隔离层也可以直接暴露出单元基底的第二面，但是优选的方案是该隔离区14上形成有隔离层，且隔离层的高度与引脚隔离层的高度相同，所述隔离层材料与引脚隔离层材料相同。
首先参照图32，所述散热区13与引脚线区11具有条形的间隔区12。
参照图33，所述间隔区12为环形，包围散热区13。
图34至37给出散热区的图形13包围的隔离区的图形14各种形状，分别可以为方形(图34)、“十”字形(图35)、圆形(图36)和“×”形(图37)。
上述实施例的散热区的布局仅仅给出示意性图示，还可以具有其他不规则形状，仅仅用于说明所述散热区的布局可以有很多种，在此不应过分限制本发明的保护范围。而且，形成所述散热区的布局可以采用本领域的任何技术，本领域的技术人员知晓如何形成。
但是，在上述的散热区与引脚区的布局中，优选采用图34至图37的布局，即在散热区内包围隔离区的结构，这样虽然会减少散热区的面积，但是可以增加在后续将发光二级管的裸芯片压合至凸点上时的受力面积，增加了可承受的压力，更有利于支撑力的平衡，压合过程中不会导致基底破碎。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (34)

1.一种发光二极管的晶圆级封装结构，包括：
单元基底，包括第一面和与之相对的第二面；
第一绝缘层，位于单元基底的第一面上；
至少两条导线，位于所述绝缘层上，相互电隔离；
凸点，位于所述导线上，用于与发光二极管的裸芯片的电极对应电连接；
至少两个引脚区，位于所述基底的第二面上，相互分立；
引脚线，位于引脚区内，相互电隔离并且与所述导线对应电连接。
2.如权利要求1所述的发光二极管的晶圆级封装结构，其特征在于，所述单元基底的第二面还包括散热区，所述散热区与所述引脚区之间具有间隔，所述散热区上形成有散热层。
3.如权利要求2所述的发光二极管的晶圆级封装结构，其特征在于，所述散热区与所述引脚区之间的间隔区域形成有引脚隔离层。
4.如权利要求3所述的发光二极管的晶圆级封装结构，其特征在于，所述引脚线与所述导线通过侧面电极引出方式对应电连接，所述侧面电极引出方式包括位于相邻单元基底之间切割道位置的侧面开口，所述侧面开口上依次形成有第一侧面绝缘层、侧面导线、第二侧面绝缘层，所述侧面导线将所述引脚线与所述导线对应电连接。
5.如权利要求4所述的发光二极管的晶圆级封装结构，其特征在于，所述第一侧面绝缘层、第二侧面绝缘层、引脚隔离层为氧化硅、光刻胶、环氧树脂或其任意组合；所述第一绝缘层为氧化硅、氮化硅、氮氧化硅、或其任意组合；所述导线、引脚线、侧面导线、散热层为金属。
6.如权利要求3所述的发光二极管的晶圆级封装结构，其特征在于，所述引脚线与所述导线通过硅通孔方式对应电连接，所述硅通孔方式包括位于所述单元基底内的通孔，所述通孔内依次形成有第一通孔绝缘层和通孔导线，所述通孔导线将所述引脚线与所述导线对应电连接。
7.如权利要求6所述的发光二极管的晶圆级封装结构，其特征在于，所述第一通孔绝缘层、引脚隔离层为氧化硅、光刻胶或环氧树脂或其任意组合；所述第一绝缘层为氧化硅、氮化硅、氮氧化硅或其任意组合；所述导线、引脚线、通孔导线、散热层为金属。
8.如权利要求2至7中任一项所述的发光二极管的晶圆级封装结构，其特征在于，所述单元基底的第二面还包括隔离区，所述散热区包围隔离区，所述隔离区上形成有隔离层，所述隔离层材料与引脚隔离层材料相同。
9.一种发光二极管的晶圆级封装结构，包括：
单元基底，包括第一面和与之相对的第二面；
第一绝缘层，位于单元基底的第一面上；
至少两条导线，位于所述绝缘层上，相互电隔离；
凸点，位于所述导线上，用于与发光二极管的裸芯片的电极对应电连接；
环状的第二绝缘层，位于所述导线和所述绝缘层上，包围凸点之间的区域且与凸点之间具有间隔；反光杯，位于所述第二绝缘层上；
至少两个引脚区，位于所述基底的第二面上，相互分立；
引脚线，位于所述引脚区内，相互电隔离并且与所述导线对应电连接。
10.如权利要求9所述的发光二极管的晶圆级封装结构，其特征在于，所述第二绝缘层为氧化硅、氮化硅、氮氧化硅、光刻胶或环氧树脂或其任意组合。
11.如权利要求10所述的发光二极管的晶圆级封装结构，其特征在于，所述反光杯包括反光壁和位于反光壁外围的反光层，所述反光壁为硅、玻璃或陶瓷，所述反光层为金属。
12.如权利要求11所述的发光二极管的晶圆级封装结构，其特征在于，所述单元基底的第二面还包括散热区，所述散热区与所述引脚区之间具有间隔，所述散热区上形成有散热层。
13.如权利要求12所述的发光二极管的晶圆级封装结构，其特征在于，所述散热区与所述引脚区之间的间隔区域形成有引脚隔离层。
14.如权利要求13所述的发光二极管的晶圆级封装结构，其特征在于，所述引脚线与所述导线通过侧面电极引出方式对应电连接，所述侧面电极引出方式包括位于相邻单元基底之间切割道位置的侧面开口，所述侧面开口上依次形成有第一侧面绝缘层、侧面导线、第二侧面绝缘层，所述侧面导线将所述引脚线与所述导线对应电连接。
15.如权利要求14所述的发光二极管的晶圆级封装结构，其特征在于，所述第一侧面绝缘层、第二侧面绝缘层、引脚隔离层为氧化硅、光刻胶或环氧树脂或其任意组合；所述第一绝缘层为氧化硅、氮化硅、氮氧化硅或其任意组合；所述导线、引脚线、侧面导线、散热层为金属。
16.如权利要求13所述的发光二极管的晶圆级封装结构，其特征在于，所述引脚线与所述导线通过硅通孔方式对应电连接，所述硅通孔方式包括位于所述单元基底内的通孔，所述通孔内依次形成有第一通孔绝缘层和通孔导线，所述通孔导线将所述引脚线与所述导线对应电连接。
17.如权利要求16所述的发光二极管的晶圆级封装结构，其特征在于，所述第一通孔绝缘层、引脚隔离层为氧化硅、光刻胶或环氧树脂或其任意组合；所述第一绝缘层为氧化硅、氮化硅、氮氧化硅或其任意组合；所述导线、引脚线、通孔导线、散热层为金属。
18.如权利要求10至17中任一项所述的发光二极管的晶圆级封装结构，其特征在于，所述单元基底的第二面还包括隔离区，所述散热区包围隔离区，所述隔离区上形成有隔离层，所述隔离层材料与引脚隔离层材料相同。
19.一种如权利要求1所述的发光二极管的晶圆级封装结构的制造方法，包括：提供基底，所述基底包括第一面和与之相对的第二面，所述基底分为分立的单元基底，所述单元基底的第二面包含至少两个分立的引脚区；
在每个单元基底的第一面上形成第一绝缘层；
在每个单元基底的第一绝缘层上形成相互电隔离的至少两条导线以及凸点，所述凸点位于导线上，所述凸点用于与发光二极管的裸芯片的电极对应电连接；
在每个单元基底的第二面的引脚区内形成相互电隔离的引脚线，所述引脚线与所述导线对应电连接。
20.如权利要求19所述的发光二极管的晶圆级封装结构的制造方法，其特征在于，所述单元基底的第二面还包括散热区，所述散热区与所述引脚区之间具有间隔，还包括在所述散热区上形成散热层步骤。
21.如权利要求20所述的发光二极管的晶圆级封装结构的制造方法，其特征在于，还包括在所述散热区与所述引脚区之间的间隔区域形成引脚隔离层步骤。
22.如权利要求21所述的发光二极管的晶圆级封装结构的制造方法，其特征在于，所述引脚线与所述导线通过侧面电极引出方式对应电连接，所述侧面电极引出方式包括在相邻单元基底之间切割道位置形成侧面开口，所述侧面开口暴露出单元基底上的导线，在所述侧面开口上依次形成第一侧面绝缘层、侧面导线、第二侧面绝缘层，所述侧面导线将所述引脚线与所述导线对应电连接。
23.如权利要求22所述的发光二极管的晶圆级封装结构的制造方法，其特征在于，所述第二侧面绝缘层、引脚隔离层为采用同一层材料形成；所述引脚线、侧面导线和散热层为采用同一层材料形成。
24.如权利要求23所述的发光二极管的晶圆级封装结构的制造方法，其特征在于，在相邻单元基底之间切割道位置形成侧面开口之前还包括在凸点上、未被凸点覆盖的导线上以及未被导线覆盖的第一绝缘层上形成载体步骤。
25.如权利要求21所述的发光二极管的晶圆级封装结构的制造方法，其特征在于，所述引脚线与所述导线通过硅通孔方式对应电连接，所述硅通孔方式包括在所述单元基底内形成通孔，在所述通孔内依次形成第一通孔绝缘层和通孔导线，所述通孔导线将所述引脚线与所述导线对应电连接。
26.如权利要求25所述的发光二极管的晶圆级封装结构的制造方法，其特征在于，所述引脚线、通孔导线、散热层为采用同一层材料形成。
27.一种如权利要求9所述的发光二极管的晶圆级封装结构的制造方法，包括：提供基底半导体衬底，所述基底包括第一面和与之相对的第二面，所述基底分为分立的单元基底，基底所述单元基底的第二面包含至少两个分立的引脚区；
在每个单元基底的第一面上形成第一绝缘层；
在每个单元基底的第一绝缘层上基底形成相互电隔离的至少两条导线以及凸点，所述凸点位于导线上，所述凸点用于与发光二极管的裸芯片的电极对应电连接；
在所述第一绝缘层上和导线上形成环状的第二绝缘层，所述环状的第二绝缘层包围凸点之间的区域且与凸点之间具有间隔；
在所述第二绝缘层上形成反光杯；
在每个单元基底的引脚区内形成相互电隔离的两条引脚线，所述引脚线与所述导线对应电连接。
28.如权利要求27所述的发光二极管的晶圆级封装结构的制造方法，其特征在于，所述在所述第二绝缘层上形成反光杯为将所述反光杯粘结在所述第二绝缘层上。
29.如权利要求28所述的发光二极管的晶圆级封装结构的制造方法，其特征在于，所述单元基底的第二面还包括散热区，所述散热区与所述引脚区之间具有间隔，还包括在所述散热区上形成散热层步骤。
30.如权利要求29所述的发光二极管的晶圆级封装结构的制造方法，其特征在于，还包括在所述散热区与所述引脚区之间的间隔区域形成引脚隔离层步骤。
31.如权利要求30所述的发光二极管的晶圆级封装结构的制造方法，其特征在于，所述引脚线与所述导线通过侧面电极引出方式对应电连接，所述侧面电极引出方式包括在相邻单元基底之间切割道位置形成侧面开口，所述侧面开口暴露出单元基底上的导线，在所述侧面开口上依次形成第一侧面绝缘层、侧面导线、第二侧面绝缘层，所述侧面导线将所述引脚线与所述导线对应电连接。
32.如权利要求31所述的发光二极管的晶圆级封装结构的制造方法，其特征在于，所述第二侧面绝缘层、引脚隔离层为采用同一层材料形成；所述引脚线、侧面导线和散热层为采用同一层材料形成。
33.如权利要求30所述的发光二极管的晶圆级封装结构的制造方法，其特征在于，所述引脚线与所述导线通过硅通孔方式对应电连接，所述硅通孔方式包括在所述单元基底内形成通孔，在所述通孔内依次形成第一通孔绝缘层和通孔导线，所述通孔导线将所述引脚线与所述导线对应电连接。
34.如权利要求33所述的发光二极管的晶圆级封装结构的制造方法，其特征在于，所述引脚线、通孔导线、散热层为采用同一层材料形成。
CN2009101522351A 2009-07-07 2009-07-07 发光二极管的晶圆级封装结构及其制造方法 Active CN101587933B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2009101522351A CN101587933B (zh) 2009-07-07 2009-07-07 发光二极管的晶圆级封装结构及其制造方法
US12/708,943 US8445919B2 (en) 2009-07-07 2010-02-19 Wafer-level package structure of light emitting diode and manufacturing method thereof
US13/866,608 US8952512B2 (en) 2009-07-07 2013-04-19 Wafer-level package structure of light emitting diode and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009101522351A CN101587933B (zh) 2009-07-07 2009-07-07 发光二极管的晶圆级封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN101587933A true CN101587933A (zh) 2009-11-25
CN101587933B CN101587933B (zh) 2010-12-08

Family

ID=41372070

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101522351A Active CN101587933B (zh) 2009-07-07 2009-07-07 发光二极管的晶圆级封装结构及其制造方法

Country Status (2)

Country Link
US (2) US8445919B2 (zh)
CN (1) CN101587933B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024897A (zh) * 2010-10-27 2011-04-20 苏州晶方半导体科技股份有限公司 发光二极管的晶圆级封装结构及其制造方法
CN102263192A (zh) * 2010-05-31 2011-11-30 精材科技股份有限公司 发光二极管次基板、发光二极管封装及其制造方法
CN107946183A (zh) * 2017-11-23 2018-04-20 成都海威华芯科技有限公司 一种基于光刻胶的mmic芯片背面划片道制作工艺
CN109075527A (zh) * 2016-04-26 2018-12-21 京瓷株式会社 半导体封装件及使用其的半导体装置
CN109699129A (zh) * 2019-01-22 2019-04-30 广东气派科技有限公司 解决smd元器件过波峰焊连锡的方法和smd元器件
CN110073729A (zh) * 2016-12-15 2019-07-30 凸版印刷株式会社 配线基板、多层配线基板以及配线基板的制造方法
CN113327919A (zh) * 2021-05-26 2021-08-31 京东方晶芯科技有限公司 一种发光基板及其制备方法、显示装置、检测方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101587933B (zh) * 2009-07-07 2010-12-08 苏州晶方半导体科技股份有限公司 发光二极管的晶圆级封装结构及其制造方法
US8709870B2 (en) * 2009-08-06 2014-04-29 Maxim Integrated Products, Inc. Method of forming solderable side-surface terminals of quad no-lead frame (QFN) integrated circuit packages
US9502612B2 (en) * 2009-09-20 2016-11-22 Viagan Ltd. Light emitting diode package with enhanced heat conduction
US20120068218A1 (en) * 2010-09-17 2012-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Thermally efficient packaging for a photonic device
JP6262816B2 (ja) * 2011-02-16 2018-01-17 ローム株式会社 Ｌｅｄモジュール
CN102683538B (zh) 2011-03-06 2016-06-08 维亚甘有限公司 发光二极管封装和制造方法
US8241932B1 (en) * 2011-03-17 2012-08-14 Tsmc Solid State Lighting Ltd. Methods of fabricating light emitting diode packages
DE102011103412A1 (de) 2011-06-06 2012-12-06 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optolektronischen Halbleiterbauelements und derartiges Halbleiterbauelement
JPWO2013121708A1 (ja) * 2012-02-15 2015-05-11 パナソニックＩｐマネジメント株式会社 発光装置およびその製造方法
CN103400807B (zh) * 2013-08-23 2016-08-24 苏州晶方半导体科技股份有限公司 影像传感器的晶圆级封装结构及封装方法
KR20150025231A (ko) * 2013-08-28 2015-03-10 서울반도체 주식회사 광원 모듈 및 그 제조 방법, 및 백라이트 유닛
WO2015036887A1 (en) * 2013-09-13 2015-03-19 Koninklijke Philips N.V. Frame based package for flip-chip led
KR20150101311A (ko) * 2014-02-26 2015-09-03 삼성전자주식회사 발광 소자 패키지
JP2016100555A (ja) * 2014-11-26 2016-05-30 ローム株式会社 電子装置
KR102335106B1 (ko) 2015-06-19 2021-12-03 삼성전자 주식회사 발광 소자 패키지 및 그 제조 방법
CN205752132U (zh) * 2016-05-19 2016-11-30 深圳市汇顶科技股份有限公司 硅通孔芯片、指纹识别传感器和终端设备
CN106876567A (zh) * 2017-03-13 2017-06-20 海湾电子(山东)有限公司 高散热二极管封装结构
JP7113607B2 (ja) * 2017-11-01 2022-08-05 シチズン電子株式会社 Ｌｅｄパッケージ及びその製造方法
CN108231973B (zh) * 2017-12-08 2019-08-27 开发晶照明（厦门）有限公司 封装支架
CN108962766B (zh) * 2018-07-19 2021-01-22 通富微电子股份有限公司 封装结构及其形成方法
DE102018120491A1 (de) * 2018-08-22 2020-02-27 Osram Opto Semiconductors Gmbh Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
CN111048648B (zh) * 2019-12-25 2022-09-13 武汉天马微电子有限公司 一种显示面板、制作方法及电子设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101231975B (zh) 2007-01-26 2011-05-18 南茂科技股份有限公司 晶片封装体及其制造方法
TWI332790B (en) * 2007-06-13 2010-11-01 Ind Tech Res Inst Image sensor module with a three-dimensional dies-stacking structure
TWI387076B (zh) * 2008-04-24 2013-02-21 Mutual Pak Technology Co Ltd 積體電路元件之封裝結構及其製造方法
US20100237378A1 (en) * 2009-03-19 2010-09-23 Tzu-Han Lin Light emitting diode package structure and fabrication thereof
CN101587933B (zh) * 2009-07-07 2010-12-08 苏州晶方半导体科技股份有限公司 发光二极管的晶圆级封装结构及其制造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263192A (zh) * 2010-05-31 2011-11-30 精材科技股份有限公司 发光二极管次基板、发光二极管封装及其制造方法
CN102263192B (zh) * 2010-05-31 2016-02-03 精材科技股份有限公司 发光二极管次基板、发光二极管封装及其制造方法
CN102024897A (zh) * 2010-10-27 2011-04-20 苏州晶方半导体科技股份有限公司 发光二极管的晶圆级封装结构及其制造方法
CN109075527A (zh) * 2016-04-26 2018-12-21 京瓷株式会社 半导体封装件及使用其的半导体装置
CN110073729A (zh) * 2016-12-15 2019-07-30 凸版印刷株式会社 配线基板、多层配线基板以及配线基板的制造方法
CN107946183A (zh) * 2017-11-23 2018-04-20 成都海威华芯科技有限公司 一种基于光刻胶的mmic芯片背面划片道制作工艺
CN109699129A (zh) * 2019-01-22 2019-04-30 广东气派科技有限公司 解决smd元器件过波峰焊连锡的方法和smd元器件
CN109699129B (zh) * 2019-01-22 2021-03-12 广东气派科技有限公司 解决smd元器件过波峰焊连锡的方法和smd元器件
CN113327919A (zh) * 2021-05-26 2021-08-31 京东方晶芯科技有限公司 一种发光基板及其制备方法、显示装置、检测方法
CN113327919B (zh) * 2021-05-26 2023-08-29 京东方晶芯科技有限公司 一种发光基板及其制备方法、显示装置、检测方法

Also Published As

Publication number Publication date
US8445919B2 (en) 2013-05-21
US20130228817A1 (en) 2013-09-05
CN101587933B (zh) 2010-12-08
US8952512B2 (en) 2015-02-10
US20110006322A1 (en) 2011-01-13

Similar Documents

Publication Publication Date Title
CN101587933B (zh) 发光二极管的晶圆级封装结构及其制造方法
EP2515353B1 (en) Light emitting diode package
US7807484B2 (en) Light-emitting diode device and method for fabricating the same
US7741772B2 (en) White LED package structure having a silicon substrate and method of making the same
US7928458B2 (en) Light-emitting diode device and method for fabricating the same
US8399267B2 (en) Methods for packaging light emitting devices and related microelectronic devices
EP2312657B1 (en) Method of manufacturing light emitting diode device
JP2007527123A (ja) サブマウントを置かないフリップチップ発光ダイオード素子
CN101626056A (zh) 半导体元件及其制造方法
CN102693972A (zh) 发光二极管封装及其导线架的制作方法
WO2015077623A1 (en) Led submount with integrated interconnects
JP2013187545A (ja) 発光ダイオードパッケージの製造方法
CN101546739B (zh) 不通过打线即达成电性连接的芯片封装结构及其制作方法
CN102024897A (zh) 发光二极管的晶圆级封装结构及其制造方法
KR102484661B1 (ko) 시트 조명 및 이의 제조방법
CN101996959A (zh) 不通过打线即实现电性连接的芯片封装结构及其制作方法
CN105378953B (zh) 发光器件
CN102130286B (zh) 发光二极管的封装结构及封装方法
KR101348405B1 (ko) 실리콘 기판을 이용한 발광다이오드 패키징 및 그 제조방법
KR102520094B1 (ko) 발광 소자 패키지
KR20160059451A (ko) 패키지 구조체 및 그 제조 방법, 및 캐리어
KR101146656B1 (ko) 광 패키지 및 그 제조 방법
KR102464391B1 (ko) 시트 조명 및 이의 제조방법
KR101268097B1 (ko) 실리콘 기판을 이용한 발광다이오드 패키징 및 그 제조방법
CN201238049Y (zh) 不需通过打线即可达成电性连接的半导体芯片封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant