JP2007527123A - サブマウントを置かないフリップチップ発光ダイオード素子 - Google Patents

サブマウントを置かないフリップチップ発光ダイオード素子 Download PDF

Info

Publication number
JP2007527123A
JP2007527123A JP2007501814A JP2007501814A JP2007527123A JP 2007527123 A JP2007527123 A JP 2007527123A JP 2007501814 A JP2007501814 A JP 2007501814A JP 2007501814 A JP2007501814 A JP 2007501814A JP 2007527123 A JP2007527123 A JP 2007527123A
Authority
JP
Japan
Prior art keywords
type
light emitting
pad
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007501814A
Other languages
English (en)
Other versions
JP5112049B2 (ja
Inventor
ブライアン エス シェルトン
セバスティアン リボン
ハリ エス ヴェニュゴパラン
イヴァン エリアシェヴィッチ
スタントン イー ジュニア ウェイヴァー
チェン−ラン シン チェン
トーマス エフ ソウルズ
スティーヴン フランシス ルボーフ
スティーブン アーサー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Current Lighting Solutions LLC
Original Assignee
Lumination LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lumination LLC filed Critical Lumination LLC
Publication of JP2007527123A publication Critical patent/JP2007527123A/ja
Application granted granted Critical
Publication of JP5112049B2 publication Critical patent/JP5112049B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H01L2224/05564—Only on the bonding interface of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3001—Structure
    • H01L2224/3003—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/8323—Polychromatic or infrared lamp heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Abstract

【課題】表示灯及び照明用途などのためのフリップチップ発光ダイオードを提供する。
【解決手段】発光ダイオード（１０）は、最小電極分離（ｄ電極）を形成する少なくとも１つのｎ型電極（１４）と少なくとも１つのｐ型電極（１２）とが配置された背面及び正面を有する。結合パッド層（５０）は、最小電極分離（ｄ電極）よりも大きい最小結合パッド分離（ｄパッド）を形成する少なくとも１つのｎ型結合パッド（６４）と少なくとも１つのｐ型結合パッド（６２）とを含む。発光ダイオード（１０）の正面と結合パッド層（５０）の間に置かれた少なくとも１つの扇形拡大層（３０）は、少なくとも１つのｎ型電極（１４）と少なくとも１つのｎ型結合パッド（６４）の間、及び少なくとも１つのｐ型電極（１２）と少なくとも１つのｐ型結合パッド（６２）の間の電気連通をもたらすために誘電体層（３２、５２）のバイア（３４、５４）を通過する複数の導電路を含む。
【選択図】図１

Description

本発明は、照明技術に関する。本発明は、特に、表示灯用途及び照明用途などのためのフリップチップ発光ダイオードに関し、特にそれを参照して以下に説明するが、本発明は、表面装着式発光ダイオードが有用である他の用途にも適用することができる。
フリップチップ発光ダイオード構成は、電極によるシャドーイングによる光損失の低減、マウントとの活性層の熱結合の改善、より大きな分散電極の使用を通じた素子にわたる電流の広がり（spreading）の改善、電気配線又はワイヤ結合の低減、及びフリップチップ装着技術の自動ダイ結合機器との適合性を含む実質的な恩典を有する。サファイア又は炭化珪素基板上のＩＩＩ族窒化物ベースの発光ダイオードは、フリップチップ結合に適合した光透過性基板を有する。好ましいエピタキシ基板が不透明であるか又は光抽出特性が劣っているある一定の材料システムにおいては、基板は、薄くすることができ、又はエピタキシャル層は、形成後に透明ホスト基板に移すことができる。
しかし、既存の自動素子装着工具は、一般的に発光ダイオードを確実にフリップチップ結合するには大きすぎる許容誤差を有するので問題が生じる。フリップチップ発光ダイオードの電極は、電流の広がり及び背面反射を最適化するために細かく離間した形態と構造を有する。例えば、例示的なｎ型の上にｐ型を載せた構成（ｐ−オン−ｎ構成）においては、ｎ型電極フィンガは、横の電流の広がりを促進するためにｐ型メサに非常に近接して配置される。ｎ型電極フィンガは、その間に配置されたｐ型電極材料を用いて約０．２０ｍｍから０．２５ｍｍだけ横方向に離間していることが好ましい。横方向の間隔が大きくなると、抵抗による電気的損失及び加熱が増大する。これらの細かい電極形態は、フリップチップ結合の精度及び正確性に対して約０．１５ｍｍよりも大きくない厳しい許容誤差を課するものである。約０．１５ｍｍを超える配置誤差は、ｎ型結合バンプに対するｐ型領域の交差結合をもたらす可能性があり、その逆も可能である。同様に厳しい許容誤差制限は、ｎ−オン−ｐ構成にも課せられる。このような厳しい結合許容誤差を達成することは、プリント基板又は他の比較的大きな電気構成要素への直接のフリップチップ発光ダイオードの自動ダイ装着においては一般的に困難か又は不可能である。更に、ＬＥＤ上の細かい特徴は、現在使用されているリソグラフィ及び転写工程における制限のために、既存のプリント基板においては複写することができない。
細かい電極形態に適応させるために、発光ダイオードとプリント基板の間にサブマウントが一般的に配置される。発光ダイオードは、ダイ装着中の正確なアラインメントが容易に達成可能であるように、発光ダイオードと同様のサイズであるサブマウントにフリップチップ結合される。サブマウントは、フリップチップ結合のための第１の組の結合パッドと、プリント基板との電気的接続のための第２の組のより広く離間した電極又は結合パッドとを有する。発光ダイオードがフリップチップ結合したサブマウントは、表面装着技術又はワイヤ結合によってプリント基板に取り付けることができる。
サブマウントの使用は、厳しいフリップチップ結合許容誤差に適応させるためにこれまで一般的に使用されているが、製造時間及び経費を増大する付加的なパッケージ化工程の導入を含む実質的な欠点を有する。サブマウントはまた、放熱効率を制限する付加的な熱抵抗を導入するものである。介在するサブマウントによって機械的信頼性が損なわれる可能性もある。サブマウント材料は、通常は、放熱に対する熱導電性及び電極隔離をもたらす絶縁性の両方であるように選択される。導電性サブマウントが使用された場合、絶縁のために誘電体層が付加される。これらの層が薄すぎた場合、それらは、高速用途に対するスイッチングを容量的に制限する可能性がある。別の考察事項は、発光ダイオード、サブマウント、及びプリント基板間のインタフェースで熱膨張率を合わせることである。
本発明は、上述の制限及びその他を克服する改良型装置及び方法を考えるものである。
１つの態様によって発光素子を開示する。発光ダイオードは、最小電極分離を形成する少なくとも１つのｎ型電極と少なくとも１つのｐ型電極とが配置された背面及び正面を有する。結合パッド層は、最小電極分離よりも大きい最小結合パッド分離を形成する少なくとも１つのｎ型結合パッドと少なくとも１つのｐ型結合パッドとを含む。発光ダイオードの正面と結合パッド層の間には、少なくとも１つの扇形拡大層が置かれる。この少なくとも１つの扇形拡大層は、少なくとも１つのｎ型電極と少なくとも１つのｎ型結合パッドの間、及び少なくとも１つのｐ型電極と少なくとも１つのｐ型結合パッドの間の電気連通をもたらすために誘電体層のバイアを通過する複数の導電路を含む。
別の態様により、発光ダイオードを支持体にフリップチップ結合する方法を提供する。発光ダイオードは、正面ｎ型及びｐ型電極を有し、それらの間に最小電極分離を形成する。誘電体層が、発光ダイオードの少なくとも正面の上に堆積される。誘電体層は、正面を少なくとも部分的に密封する。ｎ型及びｐ型電極にアクセスするバイアは、誘電体層を通して形成される。第１の型の電気接点が、ｐ型電極及びｎ型電極から成る群から選択された第１の型の電極にアクセスするバイアの上に配置される。第１の型の電気接点は、第１の型の電極にアクセスするバイアの間で誘電体層の上に延び、第１の型の接触パッドを形成する。第２の型の電気接点は、ｐ型電極及びｎ型電極の他方から成る群から選択された第２の型の電極にアクセスする１つ又はそれよりも多くのバイアの上に配置される。第２の型の電気接点は、誘電体層の上に延びて第２の型の接触パッドを形成する。第１の型の接触パッドと第２の型の接触パッドは、その間に最小電極分離よりも大きい最小接触パッド分離を形成する。第１の型の接触パッドと第２の型の接触パッドは、接触パッドの少なくとも一方及び基板上に配置された結合バンプを通じて基板の結合バンプにフリップチップ結合される。結合パッドは、例えば導電接着剤結合のための金属スタック、又は粘着金属や障壁金属のような半田付け可能金属スタック、又は最も外側の金属が半田又は半田合金から成る金属スタックを含むことができる。
更に別の態様により、正面ｎ型及びｐ型電極を有してその間に最小電極分離を形成する発光ダイオードをフリップチップ結合し、発光ダイオードをプリント基板に機械的に固定し、かつ正面ｎ型及びｐ型電極をプリント基板のプリント回路に電気的に接続する方法を提供する。少なくともｎ型及びｐ型電極の上に誘電体層が配置される。誘電体層は、それを通過してｎ型及びｐ型電極にアクセスするバイアを有する。バイア及び誘電体層の上に電気接触パッドを配置する。電気接触パッドは、選択されたバイアを通じてｐ型電極と接続するｐ型接触パッドと、選択された他のバイアを通じてｎ型電極と接続するｎ型接触パッドとを含む。接触パッドは、それらの間に最小電極分離よりも大きい最小接触パッド分離を有して誘電体層の上に配置される。接触パッドは、プリント基板及びチップの一方に配置された結合バンプを通じてプリント基板のプリント回路にフリップチップ結合される。バンプは、半田付け可能金属スタックのような金属スタックを含むことができる。フリップチップ結合は、最小電極分離よりも大きく最小接触パッド分離よりも小さい機械的許容誤差を有する。接触パッドとプリント基板の間には、サブマウントは配置されない。
更に別の態様により、複数の発光ダイオードがそこに作製されたウェーハを処理する方法を提供する。各発光ダイオードは、正面ｎ型及びｐ型電極を有し、その間に最小電極分離を形成する。誘電体層が、少なくともｎ型及びｐ型電極の上に配置される。誘電体層は、それを通過してｎ型及びｐ型電極にアクセスするバイアを有する。電気接触パッドが、バイア及び誘電体層の上に配置される。各発光ダイオードのための電気接触パッドは、ｐ型電極に接続するｐ型接触パッドと、ｎ型電極に接続するｎ型接触パッドとを含み、この接続はバイアを通じたものである。各発光ダイオードのための接触パッドは、その間に最小電極分離よりも大きい最小接触パッド分離を有して誘電体層の上に配置される。電気接触パッドの配置後に、ウェーハは、ダイスカットされて発光ダイオードを分離する。
本明細書を読んで理解すると、本発明の多くの利点及び恩典が当業者に明らかになるであろう。
本発明は、様々な構成要素及び構成要素の配置、及び様々な工程作業及び工程作業の配置の形態を取ることができる。図面は、単に好ましい実施形態を例示する目的に過ぎず、本発明を限定するように解釈されないものとする。発光ダイオード素子の図面は、縮尺通りではない。
図１から図１１を参照して、発光ダイオード１０の電極１２及び１４間の小さな最小間隔ｄ電極を含む細かい形態をフリップチップ結合工程のより大きい許容誤差に適応させる方法で結合パッドをフリップチップ発光ダイオード１０上に形成する工程を説明する。
図１から図３を参照すると、結合パッド形成前の例示的な発光ダイオード１０は、基板２０と、ｎ型基部層２２と、１つ又はそれよりも多くの素子メサ２４とを含む。フリップチップ結合構成での光抽出を容易にするために、基板２０は、発光ダイオード１０によって生成された光に対して実質的に光透過性であることが好ましい。任意的に、基板２０を薄くして光抽出を改善することができる。
１つの好ましい実施形態では、発光ダイオード１０は、ＩＩＩ族窒化物ベースの発光ダイオードであり、基板２０は、サファイア又は炭化珪素であり、ｎ型基部層２２は、ｎ型窒化ガリウム層又はｎ型窒化アルミニウムガリウム層であり、１つ又は複数の素子メサ２４は、ｎ型基部層２２に隣接するｎ型窒化ガリウム又は窒化アルミニウムガリウムクラッド層、１つ又はそれよりも多くの窒化インジウムガリウム層を含むｎ型クラッド層に隣接する活性領域、基板２０から遠位の活性領域の側に隣接するｐ型窒化ガリウム又は窒化アルミニウムガリウムクラッド層、及び基板２０から遠位のｐ型窒化ガリウムクラッド層の側に隣接するインジウム、ガリウム、及びアルミニウムのうちの１つ又はそれよりも多くを含むＩＩＩ族窒化物材料の重ドープｐ型接触強化層を含む。
図示していないが、例示的なＩＩＩ族窒化物発光ダイオード１０は、任意的に、基板２０とｎ型基部層２２の間に置かれた窒化アルミニウム又は別の材料のエピタキシ強化バッファ層のような他の層を含む。他のＩＩＩ族窒化物層をエピタキシャル層スタックの他の場所に含めて、電流の広がり、電導度の改善、光学的閉込め、キャリヤ閉込め、及び層間の急激なインタフェースなどのような他の望ましい構造的、電気的、及び／又は光学的効果をもたらすことができる。発光ダイオード１０は、ＩＩＩ族窒化物層を基板２０上にヘテロエピタキシャル堆積し、１つ又は複数の素子メサ２４を形成してｎ型材料にアクセスするためにリソグラフィ処理によって堆積層の選択部分を除去することによって適切に形成される。
説明したＩＩＩ族窒化物発光ダイオードは、例示的なものに過ぎない。発光ダイオード１０は、ＩＩＩ族燐化物及びＩＩＩ族砒化物などのような他の材料を使用して構成することができる。更に、結合パッドの形成を例示的なｐ−オン−ｎ発光ダイオード１０を参照して説明するが、説明する結合パッド形成工程は、ｎ−オン−ｐ発光ダイオードにも適用可能である。
発光ダイオード１０は、群層を基板２０上に堆積してリソグラフィ処理によって材料を除去し、１つ又は複数の素子メサ２４を形成し、かつｎ型基部層２２の一部分を露出させることによって適切に形成される。電極１２及び１４は、１つ又は複数の素子メサ２４に対応してそこに形成された１つ又はそれよりも多くのｐ型電極１２、及びｎ型基部層２２の露出部分上に形成された１つ又はそれよりも多くのｎ型電極１４を含む。一般的に、電極１２及び１４は、ＩＩＩ族窒化物材料に接触するのに適切なニッケル／チタン／金スタックのような金属スタックである。当業者は、電極１２及び１４に対して適切な材料又は材料スタックを容易に選択することができる。図１で最も良く分るように、例示的な発光ダイオード１０は、４つのほぼ矩形の素子メサ２４及び対応する４つのほぼ矩形のｐ型電極１２を有する。ｎ型電極１４は、４つの素子メサ２４に近接するフィンガとして配置される。当業者は、他の電極構成を使用して電流の広がり又は他のダイオードの態様を高めることができる。尚、図１においては、図２にラベル付けされているｐ型電極１２とｎ型電極１４の間の小さな横方向の間隙ｄ電極は示されていない。
動作時には、電極１２及び１４の間を流れる電流によって電界発光が素子メサ２４に発生する。電極１２及び１４間の間隔ｄ電極は、電流の流れに対する抵抗を小さくするために小さいことが好ましい。更に、素子メサ２４及びｎ型電極１４は、メサ２４にわたる横方向電流の広がりを最大にするために発光ダイオード１０の横方向区域にわたって分配されることが好ましい。
ｐ型及びｎ型電極１２及び１４の細かい横方向形態及びその間にある小さな最小間隔ｄ電極により、サブマウントを間に置かないプリント基板に対する直接の発光ダイオード１０のフリップチップ結合が困難になる。この困難さを定量化すると、例示的な好ましいＩＩＩ族窒化物実施形態に対しては、ｎ型電極フィンガは、離間幅が約０．２０ｍｍから０．２５ｍｍであることが好ましい。ｐ型電極１２がｎ型電極フィンガの間に置かれる時、それによってｄ電極がフィンガ間隔よりも小さいものになる。ダイ装着工程中にミスアラインメントのためにｐ型電極１２とｎ型電極１４の間の分路をもたらす結合バンプを避けるために、フリップチップ結合は、約０．１５ｍｍ又はそれ未満の横方向許容誤差で行うべきである。このような厳しい許容誤差は、既存の自動ダイ装着工具を使用すると一般的に達成可能ではない。
この問題に対処するために、図４から図１１を参照して説明する結合パッド形成工程を使用して、フリップチップ結合工程のより大きい許容誤差に電極１２及び１４の細かい形態を適応させる。結合パッド形成工程は、図４から図７に示すように扇形拡大層３０の形成を含む。扇形拡大層３０の形成は、バイア３４が形成されてｐ型電極１２及びｎ型電極１４へのアクセスを提供する誘電体層３２を堆積する段階と、次に、バイア３４に導電材料３６を充填し、中間接続パッド、特に中間ｐ型接続パッド４２及び中間ｎ型接続パッド４４を形成する金属化処理とを含む。
誘電体層３２は、ｎ型及びｐ型電極１２及び１４、及び発光ダイオード１０の正面を密封することが好ましい。この密封は、有利な態様においては、後の素子パッケージ化中の別々の封入材料層の任意的な省略を考慮するものである。図４は、誘電体層３２が配置されてバイア３４が形成された後であるが導電材料３６が配置される前の発光ダイオード１０を示している。誘電体層３２は、適切な態様においては、ポリアミド材料であるが、窒化珪素又は二酸化珪素のような他の材料を使用することもできる。図４に示す誘電体層３２は、実質的に光透過性であり、従って、メサ２４及びｎ電極１４の横方向構造は、図４では誘電体層３２を通して依然として可視である。しかし、半透明又は不透明の誘電材料も使用することができる。適切な絶縁をもたらすために、誘電体層３２は、少なくとも２ミクロン厚であることが好ましい。誘電体層３２の誘電及び構造特性によっては、より薄い誘電体層が適切である場合がある。
バイア３４は、好ましくは密封された誘電体層３２の全体的堆積後のリソグラフィ処理によって適切に形成される。代替的に、リソグラフィ処理を用いて誘電体層３２の堆積中にバイア区域を隠すことができ、その後マスクが除去されてバイア３４が残る。バイア３４は、ｎ型及びｐ型電極１２及び１４へのアクセスを提供する。好ましい実施形態では、電極１２及び１４の各々に接触するいくつかのバイア３４は、発光ダイオード１０にわたる電流の広がりを促進するために、発光ダイオード１０の横方向区域にわたって分配される。
導電材料３６は、蒸着、スパッタリング、又は電気メッキなどによって堆積させることができる。蒸着技術が用いられる場合、中間ｐ型及びｎ型接続パッド４２及び４４の横方向の範囲は、当業技術で公知のリソグラフィ技術によって定められる。電気メッキの場合、薄いシード層（図示せず）がバイア３４の内側に堆積され、導電材料３６は、バイア３４を埋めてバイア３４の外側に延びるように電気メッキされる。電気メッキ材料のバイアの外側の延長又は溢れは、当業技術では「マッシュルーム」として公知である。バイア３４の外側にある導電材料３６は、接続パッド４２及び４４を形成する。
図６及び図７に示されていない他の層を導電材料３６の配置段階に含めることができる。任意的に、薄い接着層が、接着を促進するために導電材料３６と電極１２及び１４との間に配置される。同様に、薄い拡散障壁層が、導電材料３６と電極１２及び１４の材料の混合を抑制するために導電材料３６と電極１２及び１４との間のインタフェースに任意的に配置される。ＩＩＩ族窒化物発光ダイオードの適切な実施形態では、薄いチタン及び／又はニッケル層が、電極１２及び１４上に堆積され、導電材料３６は、金又は銀である。当業者は、電極１２及び１４と導電材料３６の間のインタフェースで接着及び混合を制御する他の材料スタックを容易に選択することができる。
バイア３４内にある導電材料３６の部分は、電極１２及び１４と接続パッド４２及び４４との間の電気連通を提供する導電路を形成する。接続パッド４２及び４４は、最小電極分離ｄ電極よりも大きい最小分離ｄ接続を有することが好ましい。図５から図７で最も良く分るように、中間ｐ型接続パッド４２は、誘電体層３２を横切って横方向に延びてｐ型電極１２にアクセスするバイアを接続し、かつ４つの素子メサ２４を接続して単一のｐ型接続パッド４２を形成する。同様に、図５で最も良く分るように、ｎ型接続パッド４４は、誘電体層３２を横切って横方向に延びてｎ型電極１４にアクセスするバイアを接続し、単一のｎ型接続パッド４４を形成する。更に、接続パッド４２及び４４は、パッド４２及び４４が電気抵抗の発生源を制限しないように十分な厚みであることが好ましい。約１ミクロン又はそれよりも大きい厚みのパッド厚みが好適である。
接続パッド４２及び４４は、電極１２及び１４の横方向の構成よりもフリップチップ結合に対して有利により良く適応させた横方向の構成を有する。第１に、接続パッド４２及び４４は、４つのメサ２４及びｎ型電極１４のフィンガの複雑な横方向の構成に従わない単純な矩形の幾何学的形状を有する。従って、ダイ装着のためのプリント基板上の結合バンプは、相応に単純な幾何学的形状を有することができる。第２に、接続パッド４２及び４４の最小分離ｄ接続は、最小電極分離ｄ電極よりも大きい。小さい分離に対しては、ダイ装着中の横方向アラインメントの相応に小さな誤差が分離を短絡させる可能性があるので、最小分離は、フリップチップ結合工程に許容することができる最大横方向許容誤差に関連する。従って、接続パッド４２及び４４の最小分離ｄ接続が大きいほど、フリップチップ結合工程に許容される横方向の許容誤差が大きくなる。
これらの利点のために、扇形拡大層３０が発光ダイオード１０の正面に配置された図５から図７に示すような素子が、接続パッド４２及び４４を結合パッドとして使用するサブマウントのないプリント基板への直接的なフリップチップ結合に対して考えられている。この実施形態では、接続パッド４２及び４４は、任意的に、半田付け、リフロー合金結合、又は発光ダイオード１０をプリント基板の結合バンプに電気的かつ機械的に固定するための別の選択された結合方法を促進する結合層又は結合層スタック（図示せず）で被覆される。
しかし、図８から図１１を更に参照すると、好ましい実施形態では、この結合パッド作製工程は、第２の結合パッド層５０を扇形拡大層３０の上に生成するために継続される。接続パッド４２及び４４は、サブマウントのないプリント基板へのＬＥＤ１０の直接的なフリップチップ結合に対する実質的な適応をもたらすが、それらは、ある一定の欠陥を有する。ｐ型電極１２とｐ型接続パッド４２の間を連通するバイア３４は、ｐ型電極１２とｐ型接続パッド４２の間の実質的な横方向の重複を課するものである。この重複は、接続パッド４２及び４４の最小分離ｄ接続の最大サイズを抑制する。より大きな分離をもたらすために、電極１２及び１４から遠位の扇形拡大層３０の側に結合パッド層５０が配置される。
結合パッド層５０の形成は、ｐ型接続パッド４２とｎ型接続パッド４４へのアクセスを提供するバイア５４が形成される第２の誘電体層５２の堆積と、次に、バイア５４に導電材料５６（これは、導電材料３６と同じとすることができ、又は導電材料３６と異なってもよい）を埋めて結合パッド、特にｐ型結合パッド６２及びｎ型結合パッド６４を形成する金属化工程とを含む。
図８は、第２の誘電体層５２が上に配置されてバイア５４が形成された後であるが導電材料５６の堆積前である発光ダイオード１０を示している。第２の誘電体層５２は、ポリアミド材料であることが適切であるが、窒化珪素又は二酸化珪素のような他の材料を使用することもできる。図８に示す第２の誘電体層５２は、実質的に光透過性であり、従って、中間接続パッド４２及び４４は、図８において第２の誘電体層５２を通して依然として可視である。しかし、半透明又は不透明の誘電体層も使用することができる。適切な絶縁をもたらすために、誘電体層５２は、少なくとも２ミクロン厚であることが好ましい。誘電体層５２の誘電及び構造特性によっては、より薄い誘電体層が適切である場合がある。第２の誘電体層５２は、誘電体層３２と同じ材料で作ることができ、又は異なる材料で作ることもできる。
バイア５４は、第２の誘電体層５２の全体的堆積の後にリソグラフィ処理によって適切に形成される。代替的に、リソグラフィ処理を用いて、誘電体層５２の堆積中にバイア区域を隠すことができ、その後にマスクが除去されてバイア５４が残る。バイア５４は、ｐ型及びｎ型中間接続パッド４２及び４４へのアクセスを提供する。導電材料５６は、蒸着、スパッタリング、又は電気メッキなどによって堆積させることができる。蒸着技術の場合、中間ｐ型及びｎ型結合パッド６２及び６４の横方向の範囲は、当業技術で公知のリソグラフィ技術によって定められる。
図１０及び図１１は、薄いシード層６６が、バイア５４の内側に堆積され、導電材料５６が電気メッキされ、バイア５４を埋めてバイア５４の外側にマッシュルームして結合パッド６２及び６４を形成する電気メッキ実施形態を示す図である。図１０及び図１１に示されていない他の層を導電材料５６の配置段階に含めることができる。任意的に、薄い接着層及び／又は拡散障壁層が、導電材料５６と中間接続パッド４２及び４４の間に置かれる。１つの適切な実施形態では、薄いチタン及び／又はニッケル層が、中間接続パッド４２及び４４上に堆積され、導電材料５６は、金又は銀である。当業者は、中間接続パッド４２及び４４と導電材料５６の間のインタフェースで接着及び混合を制御する他の材料スタックを容易に選択することができる。
バイア５４内にある導電材料５６の部分は、接続パッド４２及び４４と結合パッド６２及び６４との間の電気連通をもたらす導電路を形成する。結合パッド６２及び６４は、最小電極分離ｄ電極よりも大きくかつ中間接続パッド４２及び４４の最小分離ｄ接続よりも大きい最小分離ｄパッドを有することが好ましい。結合パッド６２及び６４は、パッド６２及び６４が電気抵抗の発生源を制限しないように十分な厚みであることが好ましく、また、選択されたダイ装着工程に関わるのに十分な厚みであることが好ましい。約２ミクロン又はそれよりも大きい結合パッド６２及び６４の厚みが好適であるが、より薄い結合パッドを使用することもできる。
引き続き図９から図１１を参照し、更に図１２を参照すると、リフロー結合工程を使用する好ましいフリップチップ結合が説明されている。図１０及び図１１で見るように、結合パッド６２及び６４は、拡散障壁層７０及びリフロー層スタック７２で被覆される。１つの適切な実施形態では、拡散障壁層７０は、ニッケル層であり、リフロー層スタック７２は、望ましい組成を有する金／錫スタックである。リフロースタック７２は、個別の層、千鳥状層、又は混合層と構成してリフロー中の望ましい拡散特性をもたらすことができる。
図１２を参照すると、発光ダイオード１０は、結合バンプ８６が配置された少なくとも正及び負の電力トレース８０及び８２を含むプリント回路を有するプリント基板７６（図１２に部分的に図示）に結合されたフリップチップである。結合バンプは、金又は銀メッキの銅バンプ、金バンプ、又は銀バンプなどとすることができる。結合バンプ８６は、接着層、拡散障壁層、及び結合可能層を含むスタックのような複数の層を含むことができる。結合バンプ８６は、フリップチップ結合のために結合パッド６２及び６４と横方向に整列する。ダイ装着は、結合バンプ８６の材料とのリフロー層７２のリフロー合金化によって達成される。リフロー合金化は、赤外線又は対流リフローオーブン、気相、対流、又は熱板熱源などのような熱源を用いて行われる。金／錫リフロースタック７２の場合、リフロー合金化を行うために、加熱により、リフロースタック７２の温度は、錫の融点に対応する約２３２℃を超えるまで昇温されるべきである。リフローは、リフロースタック７２と結合バンプ８６の間のインタフェースで合金化を引き起こし、機械的に固定された導電性の結合部７２’を形成する。ある一定の材料の組合せに対しては、リフロー結合工程を促進するために、酸化物還元融解剤が有利にダイ装着区域に付加される。
説明したリフロー工程は好ましいものであるが、フリップチップ結合装着は、熱音波結合、超音波結合、又は従来の半田付けなどを用いて行うことができる。更に、プリント基板７６への結合を説明しているが、本明細書に説明するダイ装着技術は、ガラス基板又は複合材料の基板のような実質的にあらゆる種類の基板へのダイ装着に用いることができる。
図４から図１１を参照して説明した結合パッドを作製する好ましい工程では、２つの層、すなわち、扇形拡大層３０及び結合パッド層５０を使用する。
図１３を参照すると、結合パッド工程を３つの層に拡張することができる。図１３に示す３層の実施形態では、結合パッド層５０は、第２の扇形拡大層の役目をし、ｐ型及びｎ型結合パッド６２及び６４は、第２の組の中間接続パッドの役目をする。第３の層９０は、第２の層５０の上に配置される。第３の層９０の形成は、第３の誘電体層９２を堆積させる段階と、次に、誘電体層９２を貫通してパッド６２及び６４にアクセスする第３のバイアに、同じく誘電体層９２の上に延びて露出ｐ型及びｎ型結合パッド１０２及び１０４を形成する導電材料９６を埋める金属化工程とを含む。
図１３で分るように、第３の層９０は、第２の層５０の最小結合パッド分離ｄパッドよりも更に大きな最小結合パッド分離ｄ3層を有する。更に、結合パッド１０２及び１０４は、有利な態様においては、パッド６２及び６４よりも発光ダイオード１０の横方向区域に関してより対称である。図１３で分るように、中間ｐ型接続パッド４２から、露出結合パッド１０２に対する第２の中間接続パッドとして作用するｐ型パッド６２まで上方に移動すると、ｐ型接触領域の中心は、発光ダイオード１０の縁部に向けて外方に移動する。同様に、中間ｎ型接続パッド４４から、露出結合パッド１０４に対する第２の中間接続パッドとして作用するｎ型パッド６４まで上方に移動すると、ｎ型接触領域の中心は、発光ダイオード１０の縁部から内方に移動する。ｐ型電極１２は、発光ダイオード１０の中心近くに位置決めされており、一方、ｎ型電極１４は、発光ダイオード１０の縁部近くに位置決めされていたので、この移動の結果、露出結合パッド１０２及び１０は、電極１２及び１４よりも発光ダイオード１０に関してほぼ対称に配置される。大きな最小結合パッド分離ｄ3層と共にこのような対称性は、フリップチップ結合工程におけるかなりの横方向許容誤差を受け入れるものである。
図４から図１３を参照して、１つ、２つ、及び３つの層を生成する結合パッド作製工程を説明した。各付加的な層は、付加的な扇形拡大をもたらしてｎ型パッドとｐ型パッドの間の最小分離を増大させる。各付加的な層は、最上部の露出結合パッドを配置する際の付加的な柔軟性をもたらす。説明した工程は、４つ又はそれよりも多くの層に容易に拡張されて更に大きな柔軟性をもたらすが、各層の作製は、少なくとも誘電体堆積、バイアを形成するリソグラフィ、及び金属化を含むいくつかの工程を伴うので、層の数は、少数に維持することが好ましい。一般的に、頂上部が図９から図１２に示されている２層工程が好ましく、一方、頂上部が図１３に示されている３層工程は、特に大きな許容誤差を有するダイ装着工程と関連して使用される場合に好適であると考えられる。
図１から図１３は、単一の発光ダイオード１０に適用される結合パッド作製工程を示している。しかし、好ましい実施形態では、説明する工程は、ウェーハレベルで適用され、ウェーハは、パッド４２及び４４の形成後（１層工程の場合）、結合パッド６２及び６４の形成後（２層工程の場合）、又は結合パッド１０２及び１０４の形成後（３層工程の場合）にダイスカットされる。
すなわち、図１４を参照すると、発光ダイオード１０の基板２０は、他の発光ダイオードと共有される基板ウェーハ１１０一部分であることが好ましい。図１４に示すように、基板ウェーハ１１０には、ウェーハレベル処理を用いて例示的な発光ダイオード１０を含む複数の発光ダイオードがそこに作製される。発光ダイオード１０は、ウェーハレベル処理として適用された本明細書で説明する結合パッド作製に従って作製された結合パッド６２及び６４（例示的な２層工程の場合）を有する。すなわち、基板ウェーハ１１０上の全ての発光ダイオードは、結合パッド６２及び６４に対応する結合パッドを有する。
図１４において、結合パッド６２及び６４形成後の基板ウェーハ１１０の好ましいダイスカット段階が、ダイ分離点線によって示されている。更に、好ましい実施形態では、発光ダイオード１０上及び基板ウェーハ１１０の他の発光ダイオード上の１つ又はそれよりも多くの光学構成要素の少なくとも堆積を含む付加的なウェーハレベル処理は、結合パッド６２及び６４形成後であってダイスカット段階の前に行われる。
図１５を参照すると、結合パッド作製後に適用される１つの適切な処理シーケンスが説明されている。この処理シーケンスにおいては、選択した厚みの封入材料を透明基板２０及び側壁に付加する。封入材料は、より良好な屈折率整合を通じて光抽出の改善をもたらし、任意的に、ある程度の屈折集束をもたらす。
図１５は、処理中の３点で図１４に示す断面Ｄ−Ｄに沿って基板ウェーハ１１０を図式的に示すことによりこの処理を示している。この説明は、特に、例示的な発光ダイオード１０に着目としたものである。基板ウェーハ１１０は、下向きの位置、すなわち、結合パッド層５０が粘着テープに隣接した状態で延伸可能な粘着テープ１２０に接着される。ダイスカット段階は、テープ１２０に固定した後に背面から（すなわち、基板２０の側面から）行われる。ダイスカットは、ダイヤモンドスクライブ又はレーザ切断などを用いて行われる。ダイスカット後に、張力Ｔ（矢印で図式的に示す）をテープ１２０に印加し、選択した分離Ｓをダイの間に導入する。張力印加後に、エポキシのような封入材料１２２が、ダイの背面に付加され、また、分離Ｓの中にも流入される。封入材料１２２を低温で硬化させる。硬化後に、封入ダイを緊張した延伸可能な粘着テープ１２０から取り外し、封入材料のダイスカットのために第２のテープ１２６上に封入材料を下にして置く。封入材料のダイスカット段階は、図１５の下部に垂直の点線で示している。
得られた素子は、図１２に示すように、フリップチップ結合に適切なものである。有利な態様では、各ダイは、堆積封入材料１２２の厚みによって制御された背面上の封入材料の一定の厚みと、張力Ｔによって生成された分離Ｓによって制御された側壁上の封入材料の一定の厚みとを有する。
図１６を参照すると、結合パッド作成後に適用される別の適切な処理シーケンスが説明されている。この処理シーケンスにおいては、選択した厚みの蛍光体層を透明基板２０に付加し、傾斜側壁が形成されて反射コーティングで被覆される。当業技術で公知のように、紫外線に又は青色光電界発光を生成するＩＩＩ族窒化物発光ダイオードを白色、黄色、又は他の蛍光体と有利に組み合わせて、実質的に白色の光を発生させる。
図１６は、処理中に２点で図１４に示す断面Ｄ−Ｄに沿って基板ウェーハ１１０を図式的に示すことによりこの処理を示している。この説明は、特に、例示的な発光ダイオード１０に着目したものである。基板ウェーハ１１０は、最初に、レーザ又は他の切断装置を使用して正面から形成される楔形の切り込みを作って処理される。電気メッキ又は蒸着などによって切り込み１３０に反射コーティング１３２を堆積させる。次に、ウェーハを下向きにワックス１３６上に装着して機械的支持をもたらし、基板２０を薄くする。この薄肉化は、ウェーハレベル処理として行われ、すなわち、基板２０を含む基板ウェーハ１１０の背面を薄くする。蛍光体コーティング１４０を背面に施して低温で硬化させる。次に、ワックス１３６を取り除き、切り込み１３０でダイを分離し、例えば、発光ダイオード１０を隔離する。
得られた素子は、図１２に示すようにフリップチップ結合に適切なものである。有利な態様では、反射コーティング１３２及びウェーハ薄肉化は、蛍光体コーティング１４０内への光抽出を改善し、一方、蛍光体コーティング１４０は、ＩＩＩ族窒化物発光ダイオードに対して例えば紫外線から白色光への選択された光変換を提供する。
図１５及び図１６の処理シーケンスを結合パッド作製後に適用するが、例示的なものに過ぎない。当業者は、特定の用途に対して例示的な処理シーケンスを容易に修正することができる。図１５及び図１６の処理シーケンスは、封入材料３２による発光ダイオード１０正面の密封により、かつより一般的には、１つ又は複数の結合パッド層３０、５０、９０により可能になることが認められるであろう。図１５及び図１６の最終処理シーケンスを行う前に正面の密封段階を含んで結合パッドを形成することにより、比較的弱い正面を保護する付加的な割込工程がなくてもウェーハレベルの最終処理を行うことができる。
例えば、ある一定の既存のウェーハレベル処理においては、正面は、処理前に正面に厚いフォトレジストを付加することによって保護される。これには、フォトレジスト内の炭化水素又は他の物質による正面の化学汚染、フォトレジストによる処理工具の汚染の可能性、及びフォトレジスト付加及び剥離に伴う付加的な時間及び経費を含むいくつかの欠点がある。本明細書で説明するように、ウェーハレベル処理として結合パッド処理を最初に適用し、次に図１５及び図１６の工程のような最終処理を行うことにより、保護のための厚いフォトレジストコーティングが不要になる。
本発明を好ましい実施形態を参照して説明した。明らかに、先の詳細説明を読んで理解すると、他者は、修正及び変更を想起するであろう。本発明は、全てのこのような修正及び変更が特許請求の範囲又はその均等物の範囲に該当する限り、それらを含むように解釈されるものとする。
正面ｎ型及びｐ型電極を有する例示的なフリップチップ発光ダイオードを示す図である。 断面Ａ−Ａに沿った図１のフリップチップ発光ダイオードの側面断面図である。 断面Ａ’−Ａ’に沿った図１のフリップチップ発光ダイオードの側面断面図である。 ｎ型及びｐ型電極にアクセスする貫通するバイアを有する誘電体層を施した後の図１の発光ダイオードを示す図である。 図４の誘電体層上に中間接続パッドを形成する導電材料を施した後の図１の発光ダイオードを示す図である。 断面Ｂ−Ｂに沿った図５に示す処理段階でのフリップチップ発光ダイオードの側面断面図である。 断面Ｂ’−Ｂ’に沿った図５に示す処理段階でのフリップチップ発光ダイオードの側面断面図である。 図５に示す中間接続パッドの上に配置された第２の誘電体層を施した後の図１の発光ダイオードを示す図である。 結合パッド形成工程完了後の図１の発光ダイオードを示す図である。 断面Ｃ−Ｃに沿った図９に示す完成結合パッドを有するフリップチップ発光ダイオードの側面断面図である。 断面Ｃ’−Ｃ’に沿った図９に示す完成結合パッドを有するフリップチップ発光ダイオードの側面断面図である。 プリント基板へのフリップチップ結合後の断面Ｃ−Ｃに沿った図９に示す完成結合パッドを有するフリップチップ発光ダイオードの側面断面図である。 更に大きな最小分離及びより高い対称量を有する結合パッドを定める第３の層を形成するための付加的な処理後の断面Ｃ−Ｃに沿った図９に示す完成結合パッドを有するフリップチップ発光ダイオードの側面断面図である。 他の発光ダイオードがその上に作製された基板ウェーハの一部としてのその好ましい実施形態における結合パッド形成が完了した図９の発光ダイオードを示す図である。 完成結合パッドの形成後であるが図１４の基板ウェーハをダイスカットする前に行われる、封入材料が付加される第１の好ましい工程を図式的に示す図である。 完成結合パッドの形成後であるが図１４の基板ウェーハをダイスカットする前に行われる、蛍光体層が付加されて傾斜反射側壁が形成される第２の好ましい工程を図式的に示す図である。
符号の説明
１０ 発光ダイオード
１２ ｐ型電極
１４ ｎ型電極

Claims (38)

  1. 最小電極分離を形成する少なくとも１つのｎ型電極と少なくとも１つのｐ型電極とが配置された背面及び正面を有する発光ダイオードと、
    前記最小電極分離よりも大きい最小結合パッド分離を形成する少なくとも１つのｎ型結合パッドと少なくとも１つのｐ型結合パッドとを含む結合パッド層と、
    前記少なくとも１つのｎ型電極と前記少なくとも１つのｎ型結合パッドの間、及び前記少なくとも１つのｐ型電極と前記少なくとも１つのｐ型結合パッドの間の電気連通をもたらす誘電体層のバイアを通過する複数の導電路を含む、前記発光ダイオードの前記正面と前記結合パッド層の間に置かれた少なくとも１つの扇形拡大層と、
    を含むことを特徴とする発光素子。
  2. 電気回路と、電気回路と前記少なくとも１つのｎ型結合パッドを結合接続する少なくとも１つのｎ型結合バンプと、電気回路と前記少なくとも１つのｐ型結合パッドを接続する少なくとも１つのｐ型結合バンプとを含み、該結合バンプと該結合パッドの間にサブマウントが配置されていないプリント基板、
    を更に含むことを特徴とする請求項１に記載の発光素子。
  3. 前記少なくとも１つの扇形拡大層は、
    前記発光ダイオードの前記正面に近接し、かつ前記結合パッド層から遠位にある第１の扇形拡大層と、
    前記発光ダイオードの前記正面から遠位にあり、かつ前記結合パッド層に近接する第２の扇形拡大層と、
    を含む、
    ことを特徴とする請求項１に記載の発光素子。
  4. 前記少なくとも１つの扇形拡大層は、
    前記少なくとも１つのｎ型電極と前記少なくとも１つのｎ型結合パッドの間に配置され、かつ該少なくとも１つのｎ型電極と該少なくとも１つのｎ型結合パッドに電気連通している少なくとも１つのｎ型接続パッドと、
    前記少なくとも１つのｐ型電極と前記少なくとも１つのｐ型結合パッドの間に配置され、かつ該少なくとも１つのｐ型電極と該少なくとも１つのｐ型結合パッドに電気連通している少なくとも１つのｐ型接続パッドと、
    を含む、
    ことを特徴とする請求項１に記載の発光素子。
  5. 前記少なくとも１つのｐ型接続パッド及び前記少なくとも１つのｎ型接続パッドは、その間に前記最小結合パッド分離よりも小さい最小接続パッド分離を形成することを特徴とする請求項４に記載の発光素子。
  6. 前記少なくとも１つの扇形拡大層は、ｎ型及びｐ型電極を密封することを特徴とする請求項１に記載の発光素子。
  7. 前記少なくとも１つの扇形拡大層は、複数の扇形拡大層を含み、各扇形拡大層は、
    前記ｎ型及びｐ型電極にそれぞれ電気連通し、最小中間接続パッド分離を形成し、かつ前記発光ダイオードの前記正面から遠位の前記扇形拡大層の側の上に配置されたｎ型及びｐ型中間接続パッド、
    を更に含み、
    前記結合パッドは、前記結合パッド層に隣接して前記扇形拡大層の前記中間接続パッド上に形成される、
    ことを特徴とする請求項１に記載の発光素子。
  8. 前記少なくとも１つの扇形拡大層は、複数の扇形拡大層を含み、各扇形拡大層は、
    前記ｎ型及びｐ型電極にそれぞれ電気連通し、最小中間接続パッド分離を形成し、かつ前記発光ダイオードの前記正面から遠位の前記扇形拡大層の側の上に配置されたｎ型及びｐ型中間接続パッド、
    を更に含み、
    前記結合パッド層に隣接する前記扇形拡大層の前記中間接続パッドは、前記結合パッドを形成している、
    ことを特徴とする請求項１に記載の発光素子。
  9. 前記ｎ型電極及び前記ｐ型接続パッドの少なくとも一方は、複数の電極を含み、前記ｎ型結合パッド及び前記ｐ型結合パッドの前記対応する少なくとも一方は、該複数の電極を電気的に接続することを特徴とする請求項１に記載の発光素子。
  10. 正面ｎ型及びｐ型電極を有してその間に最小電極分離を形成した発光ダイオードを支持体にフリップチップ結合する方法であって、
    発光ダイオードの少なくとも正面の上に該正面を少なくとも部分的に密封する誘電体層を堆積させる段階と、
    前記誘電体層を通してｎ型及びｐ型電極にアクセスするバイアを形成する段階と、
    前記ｐ型電極及び前記ｎ型電極から成る群から選択された第１の型の電極にアクセスするバイアの上に、該第１の型の電極にアクセスする該バイア間で前記誘電体層の上に延びて第１の型の接触パッドを形成する第１の型の電気接点を配置する段階と、
    前記ｐ型電極及び前記ｎ型電極の他方から成る群から選択された第２の型の電極にアクセスする１つ又はそれよりも多くのバイアの上に、前記誘電体層の上に延びて前記第１の型の接触パッドと共に前記最小電極分離よりも大きい最小接触パッド分離を間に形成する第２の型の接触パッドを形成する第２の型の電気接点を配置する段階と、
    基板に前記第１の型の接触パッド及び前記第２の型の接触パッドを該接触パッドの少なくとも一方及び該基板上に配置された結合バンプを通じてフリップチップ結合する段階と、
    を含むことを特徴とする方法。
  11. 前記フリップチップ結合する段階は、前記最小電極分離よりも大きくかつ前記最小接触パッド分離よりも小さい横方向許容誤差を有する結合工程を用いることを特徴とする請求項１０に記載の方法。
  12. 前記第１の型の電気接点を配置する段階及び前記第２の型の電気接点を配置する段階の各々は、リフロースタックを堆積させる段階を含み、前記フリップチップ結合する段階は、
    前記接触パッドと前記結合バンプの間にリフロー結合を達成するために加熱する段階、
    を含む、
    ことを特徴とする請求項１０に記載の方法。
  13. 前記加熱する段階は、前記リフロースタックの少なくとも１つの構成要素の融点よりも高い温度で行われることを特徴とする請求項１２に記載の方法。
  14. 前記リフロースタックは、錫層を含み、前記加熱する段階は、約２３２℃よりも高い温度で行われることを特徴とする請求項１３に記載の方法。
  15. 前記フリップチップ結合する段階は、
    前記加熱する段階の前に、前記接触パッドと前記基板の前記結合バンプとの間に酸化物還元融解剤を配置する段階、
    を更に含む、
    ことを特徴とする請求項１２に記載の方法。
  16. 前記第１の型の電極にアクセスするバイアの上に第１の型の電気接点を配置する前記段階は、
    前記第１の型の電極にアクセスする前記バイアにシード層を堆積させる段階と、
    前記第１の型の電極にアクセスする第１のバイアを埋めるために電気メッキする段階と、
    を含む、
    ことを特徴とする請求項１０に記載の方法。
  17. 前記第１の型の電極にアクセスするバイアの上に第１の型の電気接点を配置する前記段階は、
    前記第１の型の電極にアクセスする前記バイアが埋められた後に、前記電気メッキされた材料が該バイアの外側にマッシュルームして前記第１の型の接触パッドを形成するように前記電気メッキする段階を継続する段階、
    を更に含む、
    ことを特徴とする請求項１６に記載の方法。
  18. 前記第１の型の電極にアクセスするバイアの上に第１の型の電気接点を配置する前記段階は、
    前記第１の型の電極にアクセスする前記バイアの上、及び該第１の型の電極にアクセスする該バイア間の前記誘電体層の上に導電材料を堆積させる段階、
    を含む、
    ことを特徴とする請求項１０に記載の方法。
  19. 前記フリップチップ結合する段階は、導電接着結合段階及び半田付け段階の一方であることを特徴とする請求項１０に記載の方法。
  20. 前記発光ダイオードの正面の上に誘電体層を堆積させる前記段階は、
    少なくとも２ミクロンの厚みを有するポリアミド誘電体層を堆積させる段階、
    を含む、
    ことを特徴とする請求項１０に記載の方法。
  21. 正面ｎ型及びｐ型電極を有する前記発光ダイオードは、他の発光ダイオードがそこに形成された基板ウェーハを含み、
    前記誘電体層を堆積させる段階、前記第１の型の電気接点を配置する段階、及び前記第２の型の電気接点を配置する段階に続いて、少なくとも正面ｎ型及びｐ型電極を有する少なくとも前記発光ダイオードを前記他の発光ダイオードから隔離するために前記基板ウェーハをダイスカットする段階、
    を更に含むことを特徴とする請求項１０に記載の方法。
  22. 前記誘電体層を堆積させる段階、前記第１の型の電気接点を配置する段階、及び前記第２の型の電気接点を配置する段階に続いて、かつ前記ダイスカットする段階の前に、少なくとも１つのウェーハレベルの工程を実行する段階、
    を更に含むことを特徴とする請求項２１に記載の方法。
  23. 少なくとも１つのウェーハレベルの工程を実行する前記段階は、
    前記正面の反対側である前記基板ウェーハの背面を封入する段階、及び
    前記正面の反対側である前記基板ウェーハの背面に蛍光体を付加する段階、
    の少なくとも一方を含む、
    ことを特徴とする請求項２２に記載の方法。
  24. 基板に第１の型の接触パッド及び第２の型の接触パッドを該接触パッドの少なくとも一方及び該基板上に配置された結合バンプを通じてフリップチップ結合する前記段階は、
    結合バンプを形成する１つ又はそれよりも多くの金属スタック、
    １つ又はそれよりも多くの半田付け可能合金結合バンプ、及び
    前記接触パッド上に配置された１つ又はそれよりも多くの結合バンプ、
    のうちの１つを通じてフリップチップ結合する段階を含み、各結合バンプは、障壁金属を含むことを特徴とする請求項１０に記載の方法。
  25. 正面ｎ型及びｐ型電極を有してその間に最小電極分離を形成する発光ダイオードをフリップチップ結合して該発光ダイオードをプリント基板に機械的に固定し、かつ該正面ｎ型及びｐ型電極を該プリント基板のプリント回路に電気的に接続する方法であって、
    ｎ型及びｐ型電極にアクセスするための貫通するバイアを有する誘電体層を少なくとも該ｎ型及びｐ型電極の上に配置する段階と、
    前記バイア及び前記誘電体層の上に電気接触パッドを配置する段階と、
    を含み、
    前記電気接触パッドは、選択されたバイアを通じて前記ｐ型電極に接続するｐ型接触パッドと、選択された他のバイアを通じて前記ｎ型電極に接続するｎ型接触パッドとを含み、該接触パッドは、その間に最小電極分離よりも大きい最小接触パッド分離を有して前記誘電体層の上に配置されており、
    前記接触パッドを前記プリント基板のプリント回路に該プリント基板及びチップの一方に配置された結合バンプを通じてフリップチップ結合する段階、
    を更に含み、
    前記フリップチップ結合する段階は、前記最小電極分離よりも大きく前記最小接触パッド分離よりも小さい機械的許容誤差を有し、前記接触パッドと前記プリント基板の間にサブマウントは配置されない、
    ことを特徴とする方法。
  26. 電気接触パッドを配置する前記段階は、
    シード層を前記バイアの内側に堆積させる段階と、
    前記バイアを埋め、かつ電気メッキ材料を前記誘電体層の上に延ばして前記ｐ型接触パッド及び前記ｎ型接触パッドを形成するために電気メッキする段階と、
    を含む、
    ことを特徴とする請求項２５に記載の方法。
  27. 電気接触パッドを配置する前記段階は、リフロー層を堆積させる段階を含み、
    前記接触パッドを結合バンプにフリップチップ結合する前記段階は、該結合バンプに接触して該接触パッドを配置し、リフロー結合を達成するために前記リフロー層に熱を加える段階を含む、
    ことを特徴とする請求項２５に記載の方法。
  28. 前記リフロー層は、錫及び金を含むことを特徴とする請求項２７に記載の方法。
  29. 前記バイア及び前記誘電体層の上に電気接触パッドを配置する前記段階は、
    前記バイアを第１の導電材料で埋める段階と、
    前記第１の導電材料にアクセスするための貫通するバイアを有する第２の誘電体層を該第１の導電材料の上に配置する段階と、
    前記第１の導電材料と前記第２の誘電体層を通る前記バイアとを通じて前記ｎ型及びｐ型電極に電気的に接触する前記電気接触パッドを該第２の誘電体層の上に配置する段階と、
    を含む、
    ことを特徴とする請求項２５に記載の方法。
  30. 前記バイア及び前記誘電体層の上に電気接触パッドを配置する前記段階は、
    前記電気接触パッドを配置する段階の前に、前記第２の誘電体層を通る前記バイアを第２の導電材料で埋め、該第２の導電材料の上に第３の誘電体層を配置する段階、
    を更に含み、
    前記第３の誘電体層は、前記第２の導電材料にアクセスするために貫通するバイアを有し、
    前記電気接触パッドは、前記第３の誘電体層の上に配置され、前記第１の導電材料と、前記第２の導電材料と、該第３の誘電体層を通る前記バイアとを通じて前記ｎ型及びｐ型電極に電気的に接触する、
    ことを特徴とする請求項２９に記載の方法。
  31. 前記発光ダイオードは、基板ウェーハの一部分を更に含み、これは、該基板ウェーハ上に作製された他の発光ダイオードと共有されており、誘電体層を配置する前記段階及び電気接触パッドを配置する前記段階は、ｐ型及びｎ型電気接触パッドを該他の発光ダイオード上に付加的な配置するウェーハレベル工程として行われるものであり、
    前記電気接触パッドを配置する段階の後で、かつ前記フリップチップ結合する段階の前に、前記発光ダイオードを前記他の発光ダイオードから分離するために前記基板ウェーハをダイスカットする段階、
    を更に含むことを特徴とする請求項２５に記載の方法。
  32. 前記電気接触パッドを配置する段階の後で、かつ前記基板ウェーハをダイスカットする段階の前に、前記発光ダイオード上に少なくとも１つの光学要素を形成するために少なくとも付加的なウェーハレベル工程を実行する段階、
    を更に含むことを特徴とする請求項３１に記載の方法。
  33. 前記少なくとも１つの光学要素は、封入材料、蛍光体層、及び反射コーティングから成る群から選択されることを特徴とする請求項３２に記載の方法。
  34. 前記誘電体層を配置する段階は、
    前記ｐ型及びｎ型電気接触パッドを密封する段階を含んで前記発光ダイオードの正面を密封するために、前記基板ウェーハの上に前記誘電体層を配置する段階、
    を含む、
    ことを特徴とする請求項３２に記載の方法。
  35. 各々が正面ｎ型及びｐ型電極を有してその間に最小電極分離を形成する複数の発光ダイオードが作製されたウェーハを処理する方法であって、
    ｎ型及びｐ型電極にアクセスするための貫通するバイアを有する誘電体層を少なくとも該ｎ型及びｐ型電極の上に配置する段階と、
    前記バイア及び前記誘電体層の上に電気接触パッドを配置する段階と、
    を含み、
    各発光ダイオードに対する前記電気接触パッドは、前記ｐ型電極に接続するｐ型接触パッドと前記ｎ型電極に接続するｎ型接触パッドとを含み、該接続は、前記バイアを通じたものであり、各発光ダイオードに対する前記接触パッドは、その間に前記最小電極分離よりも大きい最小接触パッド分離を有して前記誘電体層の上に配置されており、
    前記電気接触パッドを配置する段階の後に、前記発光ダイオードを分離するために前記ウェーハをダイスカットする段階、
    を更に含むことを特徴とする方法。
  36. 電気接触パッドを配置する段階に続いて、かつ前記ウェーハをダイスカットする段階の前に、前記発光ダイオードが配置された該ウェーハの側の反対側である該ウェーハの背面に少なくとも１つの光学コーティングを付加する段階、
    を更に含むことを特徴とする請求項３５に記載の方法。
  37. 前記ウェーハをダイスカットする段階は、前記発光ダイオードが該ウェーハによって互いに固定されたままになるように該ウェーハを通して部分的分離切り込みを作る段階と、該発光ダイオードを分離するために該部分的分離切り込みに沿って破断する段階とを含み、
    前記部分的分離切り込みを作る段階の後で、かつ該部分的分離切り込みに沿って破断する段階の前に、該部分的分離切り込みによって形成された表面に金属コーティングを付加する段階、
    を更に含むことを特徴とする請求項３５に記載の方法。
  38. 電気接触パッドを配置する前記段階に続いて、かつ前記ダイスカットする段階の前に、前記ウェーハの正面を該電気接触パッドが該ウェーハの該正面上に配置された状態でテープに固定する段階と、
    前記ダイスカットする段階に続いて、前記分離された発光ダイオードの選択された間隔を形成するために前記テープを延伸する段階と、
    前記延伸する段階に続いて、前記発光ダイオードに成形材料を付加する段階と、
    を更に含むことを特徴とする請求項３５に記載の方法。
JP2007501814A 2004-03-05 2005-02-18 サブマウントを置かないフリップチップ発光ダイオード素子 Expired - Fee Related JP5112049B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/794,935 US7179670B2 (en) 2004-03-05 2004-03-05 Flip-chip light emitting diode device without sub-mount
US10/794,935 2004-03-05
PCT/US2005/005160 WO2005091848A2 (en) 2004-03-05 2005-02-18 Flip-chip light emitting diode device without sub-mount

Publications (2)

Publication Number Publication Date
JP2007527123A true JP2007527123A (ja) 2007-09-20
JP5112049B2 JP5112049B2 (ja) 2013-01-09

Family

ID=34912385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007501814A Expired - Fee Related JP5112049B2 (ja) 2004-03-05 2005-02-18 サブマウントを置かないフリップチップ発光ダイオード素子

Country Status (6)

Country Link
US (2) US7179670B2 (ja)
EP (1) EP1726033A2 (ja)
JP (1) JP5112049B2 (ja)
KR (1) KR20060129526A (ja)
CN (1) CN1947222A (ja)
WO (1) WO2005091848A2 (ja)

Cited By (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007538366A (ja) * 2004-05-19 2007-12-27 ボルボ ラストバグナー アーベー 磁気スイッチ装置
JP2011066053A (ja) * 2009-09-15 2011-03-31 Toyoda Gosei Co Ltd 発光素子の製造方法及び発光素子
JP2011066304A (ja) * 2009-09-18 2011-03-31 Toyoda Gosei Co Ltd 発光素子
JP2011155315A (ja) * 2011-05-20 2011-08-11 Toshiba Corp 発光装置の製造方法
JP2011199193A (ja) * 2010-03-23 2011-10-06 Toshiba Corp 発光装置及びその製造方法
JP2011199221A (ja) * 2010-03-24 2011-10-06 Hitachi Cable Ltd 発光ダイオード
JP2011233650A (ja) * 2010-04-26 2011-11-17 Toshiba Corp 半導体発光装置
JP2011249426A (ja) * 2010-05-24 2011-12-08 Toshiba Corp 半導体発光装置及びその製造方法
JP2011249501A (ja) * 2010-05-26 2011-12-08 Toshiba Corp 発光装置
JP2011249425A (ja) * 2010-05-24 2011-12-08 Toshiba Corp 半導体発光装置
JP2011249502A (ja) * 2010-05-26 2011-12-08 Toshiba Corp 半導体発光装置及びその製造方法
JP2011253999A (ja) * 2010-06-03 2011-12-15 Toshiba Corp 半導体発光装置
JP2011253998A (ja) * 2010-06-03 2011-12-15 Toshiba Corp 半導体発光装置及びその製造方法
JP2011254033A (ja) * 2010-06-04 2011-12-15 Toshiba Corp 半導体発光装置
JP2011258670A (ja) * 2010-06-07 2011-12-22 Toshiba Corp 半導体発光装置
JP2011258672A (ja) * 2010-06-07 2011-12-22 Toshiba Corp 半導体発光装置を用いた光源装置
JP2012019201A (ja) * 2010-06-07 2012-01-26 Toshiba Corp 半導体発光装置の製造方法
JP2012164938A (ja) * 2011-02-09 2012-08-30 Stanley Electric Co Ltd 半導体発光装置の製造方法
JP2013042191A (ja) * 2012-11-30 2013-02-28 Toshiba Corp 半導体発光装置
JP2013077856A (ja) * 2013-01-31 2013-04-25 Toshiba Corp 半導体発光装置
JP2013077852A (ja) * 2013-01-30 2013-04-25 Toshiba Corp 半導体発光装置を用いた光源装置
JP2013080978A (ja) * 2013-02-04 2013-05-02 Toshiba Corp 半導体発光装置
JP2013084989A (ja) * 2013-01-10 2013-05-09 Toshiba Corp 半導体発光装置及び発光装置
JP2013179347A (ja) * 2013-05-23 2013-09-09 Toshiba Corp 半導体発光装置
KR101423929B1 (ko) 2007-12-26 2014-08-04 삼성전자주식회사 발광다이오드 소자
JP2014160870A (ja) * 2014-05-14 2014-09-04 Toshiba Corp 半導体発光装置及びその製造方法
JP2014179586A (ja) * 2013-02-12 2014-09-25 Nichia Chem Ind Ltd 発光装置
JP2014527313A (ja) * 2011-09-16 2014-10-09 ソウル バイオシス カンパニー リミテッド 発光ダイオード及びそれを製造する方法
JP2015035510A (ja) * 2013-08-09 2015-02-19 日亜化学工業株式会社 発光素子
JP2015119014A (ja) * 2013-12-18 2015-06-25 日亜化学工業株式会社 半導体発光素子及びその電極形成方法
US9099621B2 (en) 2009-09-25 2015-08-04 Kabushiki Kaisha Toshiba Semiconductor light-emitting device and method for manufacturing same
US9184357B2 (en) 2008-12-12 2015-11-10 Kabushiki Kaisha Toshiba Light emitting device and method for manufacturing same
JP2015216389A (ja) * 2009-05-11 2015-12-03 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 反射構造を有する半導体発光ダイオードおよびその製造方法
JP2015216396A (ja) * 2015-07-16 2015-12-03 株式会社東芝 半導体発光装置及び発光装置
JP2016012744A (ja) * 2015-10-22 2016-01-21 株式会社東芝 半導体発光装置、半導体発光装置の製造方法、発光装置の製造方法
WO2017022754A1 (ja) * 2015-08-03 2017-02-09 創光科学株式会社 窒化物半導体ウェハ及びその製造方法、並びに、窒化物半導体紫外線発光素子及び装置
JP2018022911A (ja) * 2017-09-26 2018-02-08 晶元光電股▲ふん▼有限公司Ｅｐｉｓｔａｒ Ｃｏｒｐｏｒａｔｉｏｎ 発光素子
USD826871S1 (en) 2014-12-11 2018-08-28 Cree, Inc. Light emitting diode device
WO2019111913A1 (ja) * 2017-12-08 2019-06-13 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子およびそれを用いた表面実装デバイスならびにそれらの製造方法
JP2019114803A (ja) * 2017-09-26 2019-07-11 晶元光電股▲ふん▼有限公司Ｅｐｉｓｔａｒ Ｃｏｒｐｏｒａｔｉｏｎ 発光素子
JP2019527480A (ja) * 2016-07-15 2019-09-26 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 紫外線発光ダイオード
KR20190133651A (ko) * 2019-11-25 2019-12-03 서울바이오시스 주식회사 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈
WO2020054592A1 (ja) * 2018-09-13 2020-03-19 パナソニックＩｐマネジメント株式会社 半導体発光素子及び半導体発光装置
US10644202B2 (en) 2013-01-10 2020-05-05 Epistar Corporation Electrode of light-emitting device
JP6839320B1 (ja) * 2020-05-13 2021-03-03 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7312789B2 (ja) 2019-03-19 2023-07-21 晶元光電股▲ふん▼有限公司 発光素子

Families Citing this family (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE535009T1 (de) 2002-05-08 2011-12-15 Phoseon Technology Inc Hocheffiziente halbleiter-lichtquelle sowie verfahren zu deren verwendung und herstellung
US20070126016A1 (en) * 2005-05-12 2007-06-07 Epistar Corporation Light emitting device and manufacture method thereof
US10686106B2 (en) 2003-07-04 2020-06-16 Epistar Corporation Optoelectronic element
EP1678442B8 (en) * 2003-10-31 2013-06-26 Phoseon Technology, Inc. Led light module and manufacturing method
US7524085B2 (en) * 2003-10-31 2009-04-28 Phoseon Technology, Inc. Series wiring of highly reliable light sources
EP1735844B1 (en) 2004-03-18 2019-06-19 Phoseon Technology, Inc. Use of a high-density light emitting diode array comprising micro-reflectors for curing applications
DK1756876T3 (da) * 2004-04-12 2011-07-18 Phoseon Technology Inc LED-opstilling med høj densitet
WO2005100961A2 (en) * 2004-04-19 2005-10-27 Phoseon Technology, Inc. Imaging semiconductor strucutures using solid state illumination
US7462861B2 (en) * 2004-04-28 2008-12-09 Cree, Inc. LED bonding structures and methods of fabricating LED bonding structures
JP4632690B2 (ja) * 2004-05-11 2011-02-16 スタンレー電気株式会社 半導体発光装置とその製造方法
TW200541094A (en) * 2004-06-03 2005-12-16 Yu-Nung Shen Light-emitting diode wafer package and packaging method thereof
US20060001035A1 (en) * 2004-06-22 2006-01-05 Toyoda Gosei Co., Ltd. Light emitting element and method of making same
TW200637033A (en) * 2004-11-22 2006-10-16 Matsushita Electric Ind Co Ltd Light-emitting device, light-emitting module, display unit, lighting unit and method for manufacturing light-emitting device
KR101288758B1 (ko) * 2004-12-30 2013-07-23 포세온 테크날러지 인코퍼레이티드 산업 공정에서 광원을 사용하는 시스템 및 방법
US20150295154A1 (en) 2005-02-03 2015-10-15 Epistar Corporation Light emitting device and manufacturing method thereof
TWI244228B (en) * 2005-02-03 2005-11-21 United Epitaxy Co Ltd Light emitting device and manufacture method thereof
US9018655B2 (en) 2005-02-03 2015-04-28 Epistar Corporation Light emitting apparatus and manufacture method thereof
US7932111B2 (en) * 2005-02-23 2011-04-26 Cree, Inc. Substrate removal process for high light extraction LEDs
US7736945B2 (en) * 2005-06-09 2010-06-15 Philips Lumileds Lighting Company, Llc LED assembly having maximum metal support for laser lift-off of growth substrate
JP4778745B2 (ja) * 2005-07-27 2011-09-21 パナソニック株式会社 半導体発光装置及びその製造方法
US8334155B2 (en) * 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
US7642527B2 (en) * 2005-12-30 2010-01-05 Phoseon Technology, Inc. Multi-attribute light effects for use in curing and other applications involving photoreactions and processing
US9443903B2 (en) * 2006-06-30 2016-09-13 Cree, Inc. Low temperature high strength metal stack for die attachment
KR100763345B1 (ko) * 2006-08-30 2007-10-04 삼성전기주식회사 전자소자 내장형 인쇄회로기판의 제조방법
US9111950B2 (en) * 2006-09-28 2015-08-18 Philips Lumileds Lighting Company, Llc Process for preparing a semiconductor structure for mounting
JP2008258459A (ja) * 2007-04-06 2008-10-23 Toshiba Corp 発光装置及びその製造方法
JP5045336B2 (ja) * 2007-04-16 2012-10-10 豊田合成株式会社 半導体発光素子
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
JP5216251B2 (ja) * 2007-05-16 2013-06-19 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 実装用に半導体発光デバイスを前処理するための方法
KR100941766B1 (ko) * 2007-08-08 2010-02-11 한국광기술원 패드 재배열을 이용한 반도체 발광 다이오드 및 그의제조방법
US7749813B2 (en) * 2008-02-27 2010-07-06 Lumination Llc Circuit board for direct flip chip attachment
US8124999B2 (en) * 2008-07-18 2012-02-28 Toyoda Gosei Co., Ltd. Light emitting element and method of making the same
TW201021240A (en) * 2008-11-24 2010-06-01 Harvatek Corp Wafer level LED package structure for increasing light-emitting efficiency
TWI422075B (zh) * 2009-03-13 2014-01-01 Advanced Optoelectronic Tech 覆晶式半導體光電元件之結構及其製造方法
CN102804415A (zh) * 2009-06-18 2012-11-28 松下电器产业株式会社 氮化镓系化合物半导体发光二极管
DE102009039891A1 (de) 2009-09-03 2011-03-10 Osram Opto Semiconductors Gmbh Optoelektronisches Modul aufweisend zumindest einen ersten Halbleiterkörper mit einer Strahlungsaustrittsseite und einer Isolationsschicht und Verfahren zu dessen Herstellung
US8450822B2 (en) * 2009-09-23 2013-05-28 International Business Machines Corporation Thick bond pad for chip with cavity package
JP5414579B2 (ja) * 2009-11-19 2014-02-12 株式会社東芝 半導体発光装置
JP5349260B2 (ja) * 2009-11-19 2013-11-20 株式会社東芝 半導体発光装置及びその製造方法
JP5197654B2 (ja) * 2010-03-09 2013-05-15 株式会社東芝 半導体発光装置及びその製造方法
US8604498B2 (en) * 2010-03-26 2013-12-10 Tsmc Solid State Lighting Ltd. Single phosphor layer photonic device for generating white light or color lights
US9431316B2 (en) * 2010-05-04 2016-08-30 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming channels in back surface of FO-WLCSP for heat dissipation
WO2011145247A1 (ja) * 2010-05-18 2011-11-24 シャープ株式会社 表示装置
JP5449039B2 (ja) * 2010-06-07 2014-03-19 株式会社東芝 半導体発光装置及びその製造方法
KR101150861B1 (ko) * 2010-08-16 2012-06-13 한국광기술원 멀티셀 구조를 갖는 발광다이오드 및 그 제조방법
US8506105B2 (en) 2010-08-25 2013-08-13 Generla Electric Company Thermal management systems for solid state lighting and other electronic systems
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR101142965B1 (ko) * 2010-09-24 2012-05-08 서울반도체 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
JP4778107B1 (ja) * 2010-10-19 2011-09-21 有限会社ナプラ 発光デバイス、及び、その製造方法
CN102064164B (zh) * 2010-10-28 2012-03-21 山东华光光电子有限公司 倒装功率led管芯自由组合灯芯
KR20120045919A (ko) * 2010-11-01 2012-05-09 삼성엘이디 주식회사 반도체 발광소자
JP5603793B2 (ja) * 2011-02-09 2014-10-08 株式会社東芝 半導体発光装置
US8941137B2 (en) * 2011-03-06 2015-01-27 Mordehai MARGALIT Light emitting diode package and method of manufacture
JP5603813B2 (ja) * 2011-03-15 2014-10-08 株式会社東芝 半導体発光装置及び発光装置
US10074778B2 (en) * 2011-03-22 2018-09-11 Seoul Viosys Co., Ltd. Light emitting diode package and method for manufacturing the same
KR101932996B1 (ko) 2011-05-24 2018-12-27 루미리즈 홀딩 비.브이. 플립 칩 led를 위한 p-n 분리 금속 충진
US9653643B2 (en) * 2012-04-09 2017-05-16 Cree, Inc. Wafer level packaging of light emitting diodes (LEDs)
US9666764B2 (en) 2012-04-09 2017-05-30 Cree, Inc. Wafer level packaging of multiple light emitting diodes (LEDs) on a single carrier die
US8896125B2 (en) * 2011-07-05 2014-11-25 Sony Corporation Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
US9269858B2 (en) * 2011-08-31 2016-02-23 Micron Technology, Inc. Engineered substrates for semiconductor devices and associated systems and methods
KR101939333B1 (ko) * 2011-10-07 2019-01-16 서울바이오시스 주식회사 발광 다이오드 패키지
KR101969334B1 (ko) 2011-11-16 2019-04-17 엘지이노텍 주식회사 발광 소자 및 이를 구비한 발광 장치
TW201336031A (zh) * 2012-02-16 2013-09-01 矽品精密工業股份有限公司 半導體封裝件及其製法
US9847445B2 (en) * 2012-04-05 2017-12-19 Koninklijke Philips N.V. LED thin-film device partial singulation prior to substrate thinning or removal
JP2013232504A (ja) * 2012-04-27 2013-11-14 Toshiba Corp 半導体発光装置
US20150021626A1 (en) * 2012-04-27 2015-01-22 Panasonic Corporation Light-emitting device
JP5989420B2 (ja) 2012-06-28 2016-09-07 株式会社東芝 半導体発光装置
US8816383B2 (en) * 2012-07-06 2014-08-26 Invensas Corporation High performance light emitting diode with vias
TWI572068B (zh) 2012-12-07 2017-02-21 晶元光電股份有限公司 發光元件
JP5915504B2 (ja) * 2012-11-06 2016-05-11 日亜化学工業株式会社 半導体発光素子
TWI602326B (zh) * 2012-12-07 2017-10-11 晶元光電股份有限公司 發光元件
US10439107B2 (en) 2013-02-05 2019-10-08 Cree, Inc. Chip with integrated phosphor
US9318674B2 (en) * 2013-02-05 2016-04-19 Cree, Inc. Submount-free light emitting diode (LED) components and methods of fabricating same
JP6180801B2 (ja) * 2013-06-07 2017-08-16 ルネサスエレクトロニクス株式会社 半導体装置
US9490173B2 (en) * 2013-10-30 2016-11-08 Infineon Technologies Ag Method for processing wafer
TWI552386B (zh) * 2013-12-20 2016-10-01 新世紀光電股份有限公司 半導體發光結構及半導體封裝結構
KR102122358B1 (ko) 2014-01-20 2020-06-15 삼성전자주식회사 반도체 발광 소자
US20150228594A1 (en) * 2014-02-13 2015-08-13 Qualcomm Incorporated Via under the interconnect structures for semiconductor devices
CN103794689A (zh) * 2014-02-25 2014-05-14 深圳市兆明芯科技控股有限公司 覆晶式led芯片的制作方法
JP6308025B2 (ja) * 2014-05-30 2018-04-11 日亜化学工業株式会社 発光装置及び発光装置の製造方法
KR102407827B1 (ko) * 2015-01-27 2022-06-13 서울바이오시스 주식회사 발광 소자
KR102263066B1 (ko) * 2014-11-12 2021-06-10 서울바이오시스 주식회사 발광 소자
JP6019367B2 (ja) * 2015-01-13 2016-11-02 株式会社野田スクリーン 半導体装置
TWI583019B (zh) * 2015-02-17 2017-05-11 新世紀光電股份有限公司 Light emitting diode and manufacturing method thereof
KR102409964B1 (ko) * 2015-08-04 2022-06-16 삼성전자주식회사 반도체 발광소자 및 제조방법
KR102443033B1 (ko) 2015-10-12 2022-09-16 삼성전자주식회사 발광소자 패키지 및 이를 포함하는 조명 장치
EP4235823A3 (en) * 2015-10-16 2023-10-25 Seoul Viosys Co., Ltd. Compact light emitting diode chip
US9851056B2 (en) 2015-10-16 2017-12-26 Seoul Viosys Co., Ltd. Compact light emitting diode chip and light emitting device having a slim structure with secured durability
US10126831B2 (en) 2015-10-16 2018-11-13 Seoul Viosys Co., Ltd. Compact light emitting diode chip, light emitting device and electronic device including the same
KR101894046B1 (ko) * 2016-08-24 2018-09-04 서울바이오시스 주식회사 소형 발광 다이오드 칩 및 그것을 포함하는 발광 장치
KR102601579B1 (ko) 2015-12-16 2023-11-13 삼성전자주식회사 발광소자 실장용 회로 기판 및 이를 이용한 반도체 발광소자 패키지
CN105489744A (zh) * 2016-01-20 2016-04-13 深圳市聚飞光电股份有限公司 一种覆晶式led元件及制作方法
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
KR102553630B1 (ko) 2016-08-11 2023-07-10 삼성전자주식회사 발광소자 패키지 및 이를 이용한 디스플레이 장치
DE102017111123A1 (de) * 2017-05-22 2018-11-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102017113407A1 (de) * 2017-06-19 2018-12-20 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip, Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips und ein Verfahren zur Herstellung einer strahlungsemittierenden Anordnung
US10490428B2 (en) 2017-12-22 2019-11-26 Lumidleds LLC Method and system for dual stretching of wafers for isolated segmented chip scale packages
US10141475B1 (en) * 2017-12-24 2018-11-27 Mikro Mesa Technology Co., Ltd. Method for binding micro device to conductive pad
US20190378963A1 (en) * 2018-06-06 2019-12-12 Advanced Semiconductor Engineering, Inc. Electronic apparatus and method for manufacturing the same
KR102001663B1 (ko) * 2018-08-23 2019-07-18 서울바이오시스 주식회사 발광 다이오드 패키지
JP6806218B2 (ja) * 2018-10-31 2021-01-06 日亜化学工業株式会社 発光装置、発光モジュール、発光装置及び発光モジュールの製造方法
US10959336B2 (en) * 2019-03-28 2021-03-23 Mikro Mesa Technology Co., Ltd. Method of liquid assisted binding
US10986737B2 (en) * 2019-03-28 2021-04-20 Mikro Mesa Technology Co., Ltd. Method of restricting micro device on conductive pad
CN111916419B (zh) * 2019-05-08 2024-01-09 菲尼萨公司 用于光电模块的电耦合配件和方法
CN112185988B (zh) * 2019-06-17 2022-12-06 成都辰显光电有限公司 显示面板及显示面板的制备方法
US11513285B2 (en) 2020-01-08 2022-11-29 Avicenatech Corp. Packaging for microLEDs for chip to chip communication
WO2021188713A1 (en) * 2020-03-18 2021-09-23 Avicenatech Corp. Led array for in-plane optical interconnects
TWI787890B (zh) * 2021-06-30 2022-12-21 錼創顯示科技股份有限公司 微型發光二極體顯示裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002335014A (ja) * 2001-03-29 2002-11-22 Lumileds Lighting Us Llc 高反射率オーミックコンタクトを有するＡｌＧａＩｎＮフリップ・チップ発光デバイス
JP2003017757A (ja) * 2001-06-29 2003-01-17 Sanken Electric Co Ltd フリップチップ形半導体発光素子
JP2003282957A (ja) * 2002-03-20 2003-10-03 Nichia Chem Ind Ltd フリップチップ型半導体素子及びその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5795619A (en) 1995-12-13 1998-08-18 National Science Council Solder bump fabricated method incorporate with electroless deposit and dip solder
TW322613B (en) 1997-03-10 1997-12-11 guang-long Lin Continuous method of implementing solder bump on semiconductor wafer electrode
US6268114B1 (en) 1998-09-18 2001-07-31 Taiwan Semiconductor Manufacturing Company, Ltd Method for forming fine-pitched solder bumps
US6307218B1 (en) 1998-11-20 2001-10-23 Lumileds Lighting, U.S., Llc Electrode structures for light emitting devices
US6656828B1 (en) * 1999-01-22 2003-12-02 Hitachi, Ltd. Method of forming bump electrodes
US6326701B1 (en) * 1999-02-24 2001-12-04 Sanyo Electric Co., Ltd. Chip size package and manufacturing method thereof
US6440836B1 (en) 1999-03-16 2002-08-27 Industrial Technology Research Institute Method for forming solder bumps on flip chips and devices formed
US6222207B1 (en) 1999-05-24 2001-04-24 Lumileds Lighting, U.S. Llc Diffusion barrier for increased mirror reflectivity in reflective solderable contacts on high power LED chip
US6486499B1 (en) * 1999-12-22 2002-11-26 Lumileds Lighting U.S., Llc III-nitride light-emitting device with increased light generating capability
US6514782B1 (en) 1999-12-22 2003-02-04 Lumileds Lighting, U.S., Llc Method of making a III-nitride light-emitting device with increased light generating capability
US6661029B1 (en) * 2000-03-31 2003-12-09 General Electric Company Color tunable organic electroluminescent light source
US6544812B1 (en) * 2000-11-06 2003-04-08 St Assembly Test Service Ltd. Single unit automated assembly of flex enhanced ball grid array packages
US6547249B2 (en) 2001-03-29 2003-04-15 Lumileds Lighting U.S., Llc Monolithic series/parallel led arrays formed on highly resistive substrates
JP4841751B2 (ja) * 2001-06-01 2011-12-21 株式会社半導体エネルギー研究所 有機半導体装置及びその作製方法
US6818532B2 (en) * 2002-04-09 2004-11-16 Oriol, Inc. Method of etching substrates
US6924437B1 (en) * 2003-04-10 2005-08-02 Cisco Technology, Inc. Techniques for coupling an object to a circuit board using a surface mount coupling device
JP4580633B2 (ja) * 2003-11-14 2010-11-17 スタンレー電気株式会社 半導体装置及びその製造方法
US6969626B2 (en) 2004-02-05 2005-11-29 Advanced Epitaxy Technology Method for forming LED by a substrate removal process
KR20070041411A (ko) * 2004-07-12 2007-04-18 로무 가부시키가이샤 반도체 발광 소자
US7402831B2 (en) * 2004-12-09 2008-07-22 3M Innovative Properties Company Adapting short-wavelength LED's for polychromatic, broadband, or “white” emission
KR100708936B1 (ko) * 2005-10-17 2007-04-17 삼성전기주식회사 플립칩용 질화물계 반도체 발광소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002335014A (ja) * 2001-03-29 2002-11-22 Lumileds Lighting Us Llc 高反射率オーミックコンタクトを有するＡｌＧａＩｎＮフリップ・チップ発光デバイス
JP2003017757A (ja) * 2001-06-29 2003-01-17 Sanken Electric Co Ltd フリップチップ形半導体発光素子
JP2003282957A (ja) * 2002-03-20 2003-10-03 Nichia Chem Ind Ltd フリップチップ型半導体素子及びその製造方法

Cited By (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007538366A (ja) * 2004-05-19 2007-12-27 ボルボ ラストバグナー アーベー 磁気スイッチ装置
KR101423929B1 (ko) 2007-12-26 2014-08-04 삼성전자주식회사 발광다이오드 소자
US9184357B2 (en) 2008-12-12 2015-11-10 Kabushiki Kaisha Toshiba Light emitting device and method for manufacturing same
US9478722B2 (en) 2008-12-12 2016-10-25 Kabushiki Kaisha Toshiba Light emitting device and method for manufacturing same
JP2015216389A (ja) * 2009-05-11 2015-12-03 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 反射構造を有する半導体発光ダイオードおよびその製造方法
JP2011066053A (ja) * 2009-09-15 2011-03-31 Toyoda Gosei Co Ltd 発光素子の製造方法及び発光素子
JP2011066304A (ja) * 2009-09-18 2011-03-31 Toyoda Gosei Co Ltd 発光素子
US9099621B2 (en) 2009-09-25 2015-08-04 Kabushiki Kaisha Toshiba Semiconductor light-emitting device and method for manufacturing same
US9240520B2 (en) 2009-09-25 2016-01-19 Kabushiki Kaisha Toshiba Semiconductor light-emitting device and method for manufacturing same
US8377726B2 (en) 2010-03-23 2013-02-19 Kabushiki Kaisha Toshiba Method for manufacturing light emitting device and light emitting device
JP2011199193A (ja) * 2010-03-23 2011-10-06 Toshiba Corp 発光装置及びその製造方法
JP2011199221A (ja) * 2010-03-24 2011-10-06 Hitachi Cable Ltd 発光ダイオード
JP2011233650A (ja) * 2010-04-26 2011-11-17 Toshiba Corp 半導体発光装置
JP2011249426A (ja) * 2010-05-24 2011-12-08 Toshiba Corp 半導体発光装置及びその製造方法
JP2011249425A (ja) * 2010-05-24 2011-12-08 Toshiba Corp 半導体発光装置
JP2011249502A (ja) * 2010-05-26 2011-12-08 Toshiba Corp 半導体発光装置及びその製造方法
JP2011249501A (ja) * 2010-05-26 2011-12-08 Toshiba Corp 発光装置
JP2011253999A (ja) * 2010-06-03 2011-12-15 Toshiba Corp 半導体発光装置
JP2011253998A (ja) * 2010-06-03 2011-12-15 Toshiba Corp 半導体発光装置及びその製造方法
JP2011254033A (ja) * 2010-06-04 2011-12-15 Toshiba Corp 半導体発光装置
JP2012019201A (ja) * 2010-06-07 2012-01-26 Toshiba Corp 半導体発光装置の製造方法
JP2011258672A (ja) * 2010-06-07 2011-12-22 Toshiba Corp 半導体発光装置を用いた光源装置
JP2011258670A (ja) * 2010-06-07 2011-12-22 Toshiba Corp 半導体発光装置
US8569787B2 (en) 2010-06-07 2013-10-29 Kabushiki Kaisha Toshiba Light source apparatus using semiconductor light emitting device
JP2012164938A (ja) * 2011-02-09 2012-08-30 Stanley Electric Co Ltd 半導体発光装置の製造方法
JP2011155315A (ja) * 2011-05-20 2011-08-11 Toshiba Corp 発光装置の製造方法
US10319884B2 (en) 2011-09-16 2019-06-11 Seoul Viosys Co., Ltd. Light emitting diode
JP2014527313A (ja) * 2011-09-16 2014-10-09 ソウル バイオシス カンパニー リミテッド 発光ダイオード及びそれを製造する方法
JP2016105495A (ja) * 2011-09-16 2016-06-09 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 発光ダイオード及びそれを製造する方法
JP2018078310A (ja) * 2011-09-16 2018-05-17 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 発光ダイオード及びそれを製造する方法
US10756237B2 (en) 2011-09-16 2020-08-25 Seoul Viosys Co., Ltd. Light emitting diode and light emitting diode package
US10439105B2 (en) 2011-09-16 2019-10-08 Seoul Viosys Co., Ltd. Light emitting diode and light emitting diode package
JP2013042191A (ja) * 2012-11-30 2013-02-28 Toshiba Corp 半導体発光装置
US10644202B2 (en) 2013-01-10 2020-05-05 Epistar Corporation Electrode of light-emitting device
JP2013084989A (ja) * 2013-01-10 2013-05-09 Toshiba Corp 半導体発光装置及び発光装置
JP2013077852A (ja) * 2013-01-30 2013-04-25 Toshiba Corp 半導体発光装置を用いた光源装置
JP2013077856A (ja) * 2013-01-31 2013-04-25 Toshiba Corp 半導体発光装置
JP2013080978A (ja) * 2013-02-04 2013-05-02 Toshiba Corp 半導体発光装置
JP2014179586A (ja) * 2013-02-12 2014-09-25 Nichia Chem Ind Ltd 発光装置
JP2013179347A (ja) * 2013-05-23 2013-09-09 Toshiba Corp 半導体発光装置
JP2015035510A (ja) * 2013-08-09 2015-02-19 日亜化学工業株式会社 発光素子
JP2015119014A (ja) * 2013-12-18 2015-06-25 日亜化学工業株式会社 半導体発光素子及びその電極形成方法
JP2014160870A (ja) * 2014-05-14 2014-09-04 Toshiba Corp 半導体発光装置及びその製造方法
USD826871S1 (en) 2014-12-11 2018-08-28 Cree, Inc. Light emitting diode device
JP2015216396A (ja) * 2015-07-16 2015-12-03 株式会社東芝 半導体発光装置及び発光装置
CN107924970A (zh) * 2015-08-03 2018-04-17 创光科学株式会社 氮化物半导体晶圆及其制造方法、以及氮化物半导体紫外线发光元件及装置
WO2017022754A1 (ja) * 2015-08-03 2017-02-09 創光科学株式会社 窒化物半導体ウェハ及びその製造方法、並びに、窒化物半導体紫外線発光素子及び装置
JPWO2017022754A1 (ja) * 2015-08-03 2018-03-29 創光科学株式会社 窒化物半導体ウェハ及びその製造方法、並びに、窒化物半導体紫外線発光素子及び装置
US10388834B2 (en) 2015-08-03 2019-08-20 Soko Kagaku Co., Ltd. Nitride semiconductor wafer, manufacturing method thereof, nitride semiconductor ultraviolet light-emitting element, and nitride semiconductor ultraviolet light-emitting device
JP2016012744A (ja) * 2015-10-22 2016-01-21 株式会社東芝 半導体発光装置、半導体発光装置の製造方法、発光装置の製造方法
JP2019527480A (ja) * 2016-07-15 2019-09-26 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 紫外線発光ダイオード
JP2019114803A (ja) * 2017-09-26 2019-07-11 晶元光電股▲ふん▼有限公司Ｅｐｉｓｔａｒ Ｃｏｒｐｏｒａｔｉｏｎ 発光素子
JP2018022911A (ja) * 2017-09-26 2018-02-08 晶元光電股▲ふん▼有限公司Ｅｐｉｓｔａｒ Ｃｏｒｐｏｒａｔｉｏｎ 発光素子
JP2019106406A (ja) * 2017-12-08 2019-06-27 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子およびそれを用いた表面実装デバイスならびにそれらの製造方法
WO2019111913A1 (ja) * 2017-12-08 2019-06-13 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子およびそれを用いた表面実装デバイスならびにそれらの製造方法
WO2020054592A1 (ja) * 2018-09-13 2020-03-19 パナソニックＩｐマネジメント株式会社 半導体発光素子及び半導体発光装置
JP7312789B2 (ja) 2019-03-19 2023-07-21 晶元光電股▲ふん▼有限公司 発光素子
KR20190133651A (ko) * 2019-11-25 2019-12-03 서울바이오시스 주식회사 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈
KR102149911B1 (ko) 2019-11-25 2020-08-31 서울바이오시스 주식회사 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈
JP6839320B1 (ja) * 2020-05-13 2021-03-03 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP2021180242A (ja) * 2020-05-13 2021-11-18 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Also Published As

Publication number Publication date
CN1947222A (zh) 2007-04-11
US7179670B2 (en) 2007-02-20
US20050194605A1 (en) 2005-09-08
JP5112049B2 (ja) 2013-01-09
WO2005091848A3 (en) 2006-01-19
EP1726033A2 (en) 2006-11-29
KR20060129526A (ko) 2006-12-15
US20070114557A1 (en) 2007-05-24
WO2005091848A2 (en) 2005-10-06

Similar Documents

Publication Publication Date Title
JP5112049B2 (ja) サブマウントを置かないフリップチップ発光ダイオード素子
US8816386B2 (en) Light emitting device and manufacture method thereof
CN102194971B (zh) 发光装置封装元件及其制造方法
US9224932B2 (en) Wafer level photonic device die structure and method of making the same
US8431950B2 (en) Light emitting device package structure and fabricating method thereof
US7589351B2 (en) Light-emitting device
US8211722B2 (en) Flip-chip GaN LED fabrication method
TWI528508B (zh) 高功率發光二極體陶瓷封裝之製造方法
KR100652133B1 (ko) 플립칩 구조의 발광 소자
US9006005B2 (en) Flip light emitting diode chip and method of fabricating the same
US20070096130A1 (en) LED Assembly Having Maximum Metal Support for Laser Lift-Off of Growth Substrate
US20070126016A1 (en) Light emitting device and manufacture method thereof
KR20050021503A (ko) 장벽층을 구비한 발광 다이오드 및 그 제조방법
TW202118093A (zh) 發光模組及其製造方法
CN110178232A (zh) 发光二极管、发光二极管模块以及具有其的显示装置
US10651336B2 (en) Light-emitting device
TWI395346B (zh) 發光元件的封裝結構
KR20110126095A (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
CN105226177B (zh) 倒装led芯片的共晶电极结构及倒装led芯片
US11398589B2 (en) Light emitting device package and light source device
KR101128261B1 (ko) 전공정이 웨이퍼 레벨로 제조된 ｌｅｄ 패키지 및 그 제조방법
US20210376212A1 (en) Semiconductor light emitting device and method of manufacturing the same
KR102471801B1 (ko) 반도체 발광소자
KR20220128746A (ko) 반도체 발광소자
KR20220128745A (ko) 반도체 발광소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111024

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120124

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120910

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121010

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5112049

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees