KR100652133B1 - 플립칩 구조의 발광 소자 - Google Patents

플립칩 구조의 발광 소자 Download PDF

Info

Publication number
KR100652133B1
KR100652133B1 KR1020050126299A KR20050126299A KR100652133B1 KR 100652133 B1 KR100652133 B1 KR 100652133B1 KR 1020050126299 A KR1020050126299 A KR 1020050126299A KR 20050126299 A KR20050126299 A KR 20050126299A KR 100652133 B1 KR100652133 B1 KR 100652133B1
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor layer
type semiconductor
type
sub
Prior art date
Application number
KR1020050126299A
Other languages
English (en)
Inventor
이재호
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020050126299A priority Critical patent/KR100652133B1/ko
Application granted granted Critical
Publication of KR100652133B1 publication Critical patent/KR100652133B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Led Device Packages (AREA)

Abstract

본 발명은 n형 반도체층과, 상기 n형 반도체층의 일부에 형성된 p형 반도체층을 포함하는 발광 셀 및 기판을 관통하여 그 내부에 전도성 물질이 마련된 n형 및 p형 비아 홀을 포함하는 서브 마운트 기판을 포함하고, 상기 발광 셀의 n형 및 p형 반도체층은 금속 범프를 통해 상기 서브 마운트 기판의 n형 및 p형 비아 홀에 접속되도록 플립칩 본딩되는 것을 특징으로 하는 발광 소자를 제공한다.
본 발명에 의한 발광 소자는 서브 마운트 기판에 전도성 물질로 상하면을 연결한 비아 홀(via hole)을 형성함으로써, 와이어 본딩을 위한 서브 마운트 기판 상의 별도의 전극 형성을 요하지 않기 때문에 보다 수월하게 언더필 공정을 진행할 수 있고, 수율 및 생산성을 향상시킬 수 있는 장점이 있다.
발광 소자, LED, 플립칩, 반도체, 언더필

Description

플립칩 구조의 발광 소자 {Flip chip Light-emitting device}
도 1은 종래 일반적인 플립칩 구조의 발광 소자를 설명하기 위한 개념 단면도.
도 2는 일반적인 언더필(underfill) 공정을 설명하기 위한 개념도.
도 3은 본 발명에 따른 발광 소자를 설명하기 위한 개념 단면도.
도 4a 내지 도 4f는 본 발명에 따른 제 1 실시예의 제조 공정을 설명하기 위한 단면도.
도 5a 내지 도 5f는 본 발명에 따른 제 2 실시예의 제조 공정을 설명하기 위한 단면도.
도 6a 내지 도 6e는 본 발명에 따른 제 3 실시예의 제조 공정을 설명하기 위한 단면도.
도 7a 내지 도 7c는 본 발명에 따른 제 4 실시예의 제조 공정을 설명하기 위한 단면도.
도 8은 본 발명에 따른 제 5 실시예를 도시한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
20, 25 : 베이스 기판 30 : n형 반도체층
40 : 활성층 50 : p형 반도체층
60, 65 : 금속 범프 70 : 언더필 수지층
80 : 배선 90 : 발광 셀
100 : 발광 셀 블록 200 : 서브 마운트 기판
210 : 기판 220, 225 : 비아 홀
230 : 전극층 240 : 본딩층
본 발명은 플립칩(Flip-Chip) 구조의 발광 소자 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 언더필(underfill) 기술을 이용하여 외부로부터 발광 소자를 보호할 수 있는 발광 소자 및 이의 제조 방법에 관한 것이다.
발광 소자(light emission diode; LED)는 반도체의 p-n 접합 구조를 이용하여 주입된 소수 캐리어(전자 또는 정공)를 만들고 이들의 재결합에 의하여 소정의 빛을 발산하는 소자를 지칭하며, GaAs, AlGaAs, GaN, InGaN, AlGaInP 등의 화합물 반도체(compound semiconductor) 재료의 변경을 통해 발광원을 구성함으로써 다양한 색을 구현할 수 있다.
이러한 발광 소자는 기존의 전구 또는 형광등에 비해 소모 전력이 작고 수명이 길며, 협소한 공간에 설치 가능하고 진동에 강한 특성을 보인다. 이러한 발광 소자는 표시 소자 및 백라이트로 이용되고 있으며, 소모 전력의 절감과 내구성 측면에서 우수한 특성을 갖기 때문에 최근 일반 조명용, 대형 LCD-TV 백라이트, 자동 차 헤드라이트, 일반 조명에까지 응용이 확대될 것으로 예상되며, 이를 위해서는 발광 소자의 발광 효율의 개선이 필요하고, 열방출 문제를 해결하여야 하며, 발광 소자의 고휘도화, 고출력화를 달성하여야 한다.
이러한 문제를 해결하기 위해 최근에 플립칩 형태의 반도체 발광 소자에 대한 관심이 날로 높아지고 있다.
도 1은 종래 일반적인 플립칩 구조의 발광 소자를 설명하기 위한 개념 단면도로, 소정의 기판(1) 상에 n형 반도체층(5), 활성층(6), p형 반도체층(7)을 순차적으로 형성한 발광 셀을 별도의 서브 마운트 기판(2)에 플립칩 본딩하여 발광 소자를 제작한다. 이 때, 서브 마운트 기판(2)의 제 1 및 제 2 전극(3, 4)에 p형 솔더(8) 및 n형 솔더(9)를 통해 상기 발광 셀의 p형 반도체층(7)과 n형 반도체층(5)을 본딩한다.
이러한 플립칩 구조의 발광 소자는 기존의 발광 소자에 비해서 열 방출 효율이 높고, 광의 차폐가 거의 없어 광효율이 기존의 발광 소자에 비해 50% 이상 증가하는 효과가 있다.
일반적으로 반도체 디바이스의 플립칩 실장 기술에 있어서, 반도체 칩과 기판 사이에 수지 부재를 충진하는 언더필(underfill) 기술이 알려져 있다. 즉, 도 2에 도시한 바와 같이 반도체 칩(11)을 기판(12) 위에 페이스 다운(face-down)에 의해 실장하고 디스펜서(14)를 이용하여 솔더(13) 범프된 칩(11)과 기판(12) 간을 수지 부재(15)로 충진한다. 이로 인해 칩(11)과 기판(12)을 연결하는 솔더(13) 및 연결 부위는 수지(15)에 의해 보호된다.
대한민국 공개특허 제2004-0083897호에서는 플립칩 본딩을 함에 있어서 열압착에 초음파를 부가하여 공정을 신속하게 처리할 수 있는 플립칩 패키지 방법 및 이를 이용한 발광 다이오드의 패키징 구조를 개시하고 있다. 특히, 플립칩 본딩 단계에서 LED 칩이 본딩된 기판에서 LED 칩과 기판 사이의 연결 공간을 수지로 충진함으로써 상기 언급한 언더필 기술을 적용한 발광 다이오드 패키지에 대해 이미 개시되어 있다.
그러나 이와 같이 플립칩 구조의 발광 소자에 대해 언더필 공정을 진행하는 경우, LED 칩을 기판에 플립칩 본딩한 후 LED 칩과 기판 사이의 공간을 수지로 충진하는데 이 때 수지가 기판 상에 형성된 본딩 패드 상에 도포되는 경우가 발생한다. 기판 상의 본딩 패드는 발광 소자의 패키징 공정시 와이어 본딩을 하기 위한 것으로, 상기와 같이 수지가 본딩 패드 상에 도포되어 덮어버리게 되면 와이어 본딩에 어려움이 발생하여 추후 제품 불량을 야기하며, 심지어는 와이어 본딩을 할 수 없어 제품을 사용할 수 없게 된다. 또는 이러한 현상을 방지하기 위해 언더필 공정시 수지의 주입량 및 주입 위치 등을 고려해야 하는 등 공정이 번거로워지는 단점이 있다.
본 발명은 상기의 문제점을 해결하기 위한 것으로, 언더필 기술을 이용하여 발광 셀 블록과 서브 마운트 기판의 본딩부를 외부로부터 보호하고 발광 소자의 방출열에 의한 열팽창 변형을 저감하여 신뢰성을 향상시킬 수 있는 발광 소자 및 이의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 서브 마운트 기판에 전도성 물질로 상하면을 연결한 비아 홀(via hole)을 형성함으로써, 와이어 본딩을 위한 서브 마운트 기판 상의 별도의 전극 형성을 요하지 않기 때문에 보다 수월하게 언더필 공정을 진행할 수 있고, 수율 및 생산성을 향상시킬 수 있는 발광 소자 및 이의 제조 방법을 제공하는 것이다.
본 발명은 상술한 목적을 달성하기 위하여 n형 반도체층과, 상기 n형 반도체층의 일부에 형성된 p형 반도체층을 포함하는 발광 셀 및 기판을 관통하여 그 내부에 전도성 물질이 마련된 n형 및 p형 비아 홀을 포함하는 서브 마운트 기판을 포함하고, 상기 발광 셀의 n형 및 p형 반도체층은 금속 범프를 통해 상기 서브 마운트 기판의 n형 및 p형 비아 홀에 접속되도록 플립칩 본딩되는 것을 특징으로 하는 발광 소자를 제공한다.
또한 본 발명은 n형 반도체층과, 상기 n형 반도체층의 일부에 형성된 p형 반도체층을 포함하는 발광 셀이 다수개 이격되어 형성된 발광 셀 블록 및 기판을 관통하여 그 내부에 전도성 물질이 마련된 n형 및 p형 비아 홀을 포함하는 서브 마운트 기판을 포함하고, 인접한 발광 셀의 n형 반도체층과 p형 반도체층이 전기적으로 연결되고, 일 끝단의 발광 셀의 n형 반도체층과 다른 일 끝단의 발광 셀의 p형 반도체층은 금속 범프를 통해 상기 서브 마운트 기판의 n형 및 p형 비아 홀에 접속되도록 플립칩 본딩되는 것을 특징으로 하는 발광 소자를 제공한다. 여기서, 상기 인접한 발광 셀의 n형 반도체층과 p형 반도체층을 연결하기 위한 배선을 더 포함할 수 있다.
상기 n형 반도체층은 베이스 기판 상에 형성될 수 있으며, 상기 n형 반도체층의 일면에는 요철이 형성될 수있다.
또한, 상기 발광 셀과 서브 마운트 기판 사이의 공간에 수지로 충진된 언더필 수지층을 포함할 수 있다.
상기 전도성 물질은 상기 n형 및 p형 비아홀 내에 충진되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 발광 소자 및 이의 제조 방법에 대하여 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 3은 본 발명에 따른 발광 소자를 설명하기 위한 개념 단면도이다.
도면을 참조하면, 발광 소자는 베이스 기판(20) 상에 발광층, 즉 순차적으로 형성된 n형 반도체층(30), 활성층(40) 및 p형 반도체층(50)을 포함하고, 상기 베이스 기판(20)과 플립칩 본딩되는 서브 마운트 기판(210)을 포함한다. 상기 서브 마운트 기판(210)은 수직으로 관통되어 그 내부에는 전도성 물질로 충진된 비아 홀(via hole, 220, 225)을 포함하고, 상기 베이스(20) 기판 상에 형성된 발광층은 금속 범프(60, 65)를 이용하여 상기 서브 마운트 기판(210)의 비아 홀(220, 225)에 직접 접속된다. 또는 상기 발광층이 형성된 베이스 기판(20)과 서브 마운트 기판(210) 사이의 공간에 수지를 이용하여 충진한 언더필 수지층(70)을 포함한다.
이와 같은 본 발명의 발광 소자는 언더필(underfill) 기술을 이용하여 발광층이 형성된 베이스 기판(20)과 서브 마운트 기판(210) 사이의 공간에 수지로 충진함으로써 물리적 또는 화학적인 외부 환경으로부터 보호할 뿐만 아니라 온도 변화에 따른 열팽창 변형에 대한 보강재로서의 역할도 하기 때문에 발광 소자의 신뢰성을 향상시키고 수명을 연장시킬 수 있다.
또한 본 발명의 발광 소자는 상기 베이스 기판(20)의 발광층이 금속 범프(60, 65)를 통해 상기 서브 마운트 기판(210)에 형성된 비아 홀(220, 225)에 직접 본딩되기 때문에, 상기 비아 홀(220, 225)을 통해 전기적 연결이 가능하다. 즉, 상기 서브 마운트 기판(210)의 비아 홀(220, 225)은 그 내부의 전도성 물질로 인해 상하면의 전기적 연결이 가능하기 때문에, 패키지 공정시 와이어 본딩을 요하지 않고 직접 회로 기판 상에 실장할 수 있어 소자의 집적도 향상에 따른 소형화 등의 추세에 대응할 수 있는 장점이 있다.
또한 서브 마운트 기판(210)에 별도의 본딩 패드를 필요로 하지 않으므로, 종래 언더필 공정시 본딩 패드로 인해 발생했던 제품 불량 및 손실을 방지하여 생산성을 향상시킬 수 있다. 또한 언더필 공정시 본딩 패드에 도포되는 것을 방지하기 위해 수지의 주입량 및 주입 위치 등을 고려해야 했던 종래의 번거로움을 없앨 수 있다.
도 4a 내지 도 4f는 본 발명에 따른 제 1 실시예의 제조 공정을 설명하기 위 한 단면도들이다.
도 4a를 참조하면, 베이스 기판(20) 상에 발광층, 즉 n형 반도체층(30), 활성층(40) 및 p형 반도체층(50)을 순차적으로 형성한다.
상기의 베이스 기판(20)으로는 발광 소자를 제작하기 위한 통상의 웨이퍼를 지칭하는 것으로, Al2O3, ZnO, LiAl2O3 등의 투명 기판을 사용한다. 본 실시예에서는 사파이어 기판을 사용한다. 상기 베이스 기판(20) 상에 n형 반도체층(30)을 형성하기 전에 사파이어 기판과의 격자 부정합도를 줄이기 위하여, AlN 또는 GaN을 포함하는 버퍼층(미도시)을 형성할 수도 있다.
n형 반도체층(30)은 전자가 생성되는 층으로서, n형 불순물이 주입된 질화갈륨(GaN)을 사용하는 것이 바람직하고, 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능하다. 본 실시예에서는 n형 AlxGa1 - xN(0≤x≤1)을 포함하는 n형 반도체층(30)을 형성한다. 또한, p형 반도체층(50)은 정공이 생성되는 층으로서, p형 불순물이 주입된 질화갈륨(GaN)을 사용하는 것이 바람직하고, 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능하다. 본 실시예에서는 p형 AlxGa1 - xN(0≤x≤1)을 포함하는 p형 반도체층(50)을 형성한다. 뿐만 아니라 상기 반도체층으로 InGaN을 사용할 수 있다. 또한 상기의 n형 반도체층(30) 및 p형 반도체층(50)은 다층막으로 형성할 수도 있다.
활성층(40)은 소정의 밴드 갭을 가지며 양자 우물이 만들어져 전자 및 정공이 재결합되는 영역으로서, InGaN을 포함하여 이루어질 수 있다. 활성층(40)을 이 루는 물질의 종류에 따라 전자 및 전공이 결합하여 발생하는 발광 파장이 변화된다. 따라서, 목표로 하는 파장에 따라 활성층(40)에 포함되는 반도체 재료를 조절하는 것이 바람직하다.
상술한 물질층들은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PCVD; Plasma-enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등을 포함한 다양한 증착 및 성장 방법을 통해 형성된다.
이후, 도 4b에 도시한 바와 같이 소정의 식각 공정을 통해 p형 반도체층(50) 및 활성층(40)의 일부를 제거하여 n형 반도체층(30)의 일부를 노출시킨다. 즉, p형 반도체층(50) 상에 식각 마스크 패턴을 형성한 다음, 건식 또는 습식 식각 공정을 실시하여 p형 반도체층(50) 및 활성층(40)을 제거하여 n형 반도체층(30)을 노출시킨다.
또한, 도 4c에 도시한 바와 같이 p형 반도체층(50) 상에 p형 금속 범프(60)를 형성하고, 노출된 n형 반도체층(30) 상에 n형 금속 범프(65)를 형성한다. 상기 p형 및 n형 금속 범프(60, 65)로는 Pb, Sn, Au, Ge, Cu, Bi, Cd, Zn, Ag, Ni 및 Ti 중 적어도 어느 하나를 사용할 수 있고, 이들의 합금을 사용할 수 있다. 이를 위해, 전체 구조 상에 감광막을 도포한 다음, 소정의 마스크를 이용한 사진 식각 공정을 실시하여 p형 반도체층(50)과 n형 반도체층(30)의 일부를 노출시킨 감광막 패턴(미도시)을 형성한다. 전체 구조상에 금속막을 증착한 다음, 상기 감광막 패턴에 의해 노출된 p형 반도체층(50) 상부에 형성된 금속막과, n형 반도체층(30)의 상부에 형성된 금속막을 제외한 나머지 영역의 금속막 및 상기 감광막 패턴을 제거한다. 이로써, p형 반도체층(50) 상에는 p형 금속 범프(60)가 형성되고, n형 반도체층(30) 상에는 n형 금속 범프(65)가 형성된다.
이로써, 베이스 기판(20) 상에 반도체층이 형성된 발광 셀(90)이 제조된다. 이러한 발광 셀(90)의 제조 공정은 상술한 방법에 한정되지 않고 다양한 변형과 다양한 물질막이 더 추가될 수 있다. 예를 들어, 상기 p형 반도체층(50) 상부에 광의 반사를 위한 반사층을 더 형성할 수 있으며, p형 반도체층(50) 또는 노출된 n형 반도체층(30) 상부에 전류의 공급을 원활히 하기 위한 별도의 오믹금속층을 더 형성할 수도 있다. 상기 오믹금속층으로는 Cr, Au를 사용할 수 있다.
다음으로 도 4d에 도시한 바와 같은 서브 마운트 기판(200)을 마련한다. 서브 마운트 기판(200)은 기판(210)과, 상기 기판(210)을 관통하여 그 내부에 전도성 물질이 충진된 p형 및 n형 비아 홀(220, 225)을 포함한다.
이를 위해 기판(210)에 수직으로 관통하는 홀을 형성한 후, 그 내부에 금속 등의 전도성 물질을 충진하여 p형 및 n형 비아 홀(220, 225)을 형성한다. 또는 홀의 내벽을 에칭한 후 그 내벽에 도금을 행할 수도 있다. 상기 비아 홀(220, 225)의 제조 방법은 한정되지 않고 내부의 전도성 물질로 인해 상하면의 전기적 연결이 가능하도록 구성한다.
본 실시예는 상기 기판(210)으로 열전도성이 우수하며 절연 성질을 갖는 AlN을 사용한다. 물론 이에 한정되지 않고 발광 소자의 열방출을 활발하게 하기 위해 열전도율이 우수한 다양한 물질을 사용할 수 있다. 상기 p형 및 n형 비아 홀(220, 225)의 전기적 절연을 위해 기판(210)은 절연 성질을 갖는 것이 바람직하다.
이후, 상기 서브 마운트 기판(200)과, 상술한 발광 셀(90)을 플립칩 본딩한다.
도 4e를 참조하면, 본 발명의 발광 소자는 발광 셀(90)의 p형 및 n형 금속 범프(60, 65)와 서브 마운트 기판(200)의 p형 및 n형 비아 홀(220, 225)이 각각 접속되도록 본딩된다.
이 때, 열 또는 초음파(ultrasonic)를 이용하거나, 열과 초음파를 동시에 사용하여 본딩할 수 있다. 금속 범프(60, 65)와 하부 비아 홀(220, 225)과의 접속은 다양한 본딩 방법에 의해 플립칩 본딩될 수 있다. 또한, 발광 셀(90)의 상부에 p형 및 n형 금속 범프(60, 65)가 형성되지 않고, 서브 마운트 기판(200)의 비아 홀(220, 225) 상에 각각의 금속 범프(60, 65)가 형성될 수도 있다.
이와 같이 발광 셀(90)과 서브 마운트 기판(200)을 금속 범프(60, 65)를 이용하여 전기적으로 접속한 후, 금속 범프(60, 65)의 산화를 방지하고 발광 셀(90)과 서브 마운트 기판(200)이 전기적 접속 상태를 안정되게 유지할 수 있도록 언더필(underfill) 공정을 진행한다.
도 4f를 참조하면, 상기 발광 셀(90)과 서브 마운트 기판(200) 사이의 공간에 에폭시 수지와 같은 액체 상태의 언더필 부재를 주입한 후 경화시켜 언더필 수지층(70)을 형성한다. 본 실시예는 먼저 발광 셀(90)과 서브 마운트 기판(200)을 플립칩 본딩한 후 언더필 공정을 진행하였으나, 이에 한정되지 않고, 플립칩 본딩 전에 미리 액체 상태의 언더필 부재를 서브 마운트 기판(200)에 디스펜싱하고 금속 범프(60, 65)가 형성된 발광 셀(90)을 플립칩 본딩하여 금속 범프(60, 65)에 의해 전기적으로 접속시키고 언더필 부재를 경화시켜 언더필 수지층(70)을 형성할 수도 있다.
이러한 언더필 수지층(70)으로 인해 상기 발광 셀(90)과 서브 마운트 기판(200)의 본딩부를 외부로부터 보호하고 발광 소자의 방출열에 의한 열팽창 변형을 저감하여 신뢰성을 향상시킬 수 있다.
또한 본 실시예는 서브 마운트 기판(200)의 비아 홀(220, 225)을 통해 전기적 연결이 가능하기 때문에, 서브 마운트 기판(200)에 별도의 본딩 패드를 필요로 하지 않으며 패키지 공정시 와이어 본딩 없이 전기적 연결이 가능하다. 따라서, 종래 언더필 공정시 본딩 패드 상에 수지가 도포되어 발생하는 제품 불량 및 손실을 방지하여 수율 및 생산성을 향상시킬 수 있다.
또한 플립칩 본딩시 발광 셀(90)을 서브 마운트 기판(200)의 비아 홀(220, 225)에 직접 본딩함으로써 발광 셀(90)과 서브 마운트 기판(200) 사이에 충진되는 수지로 인해 전기 연결에 영향을 받지 않기 때문에, 언더필 공정을 보다 수월하게 진행할 수 있다.
더욱이 본 실시예는 상기 비아 홀(220, 225) 내부의 전도성 물질로 인해 상하면의 전기적 연결이 가능하기 때문에 직접 회로 기판 상에 실장할 수 있어 소자의 집적도 향상에 따른 소형화 등의 추세에 대응할 수 있는 장점이 있다.
도면에서 볼 수 있듯이, 다수 개의 발광 소자를 하나의 베이스 기판(20) 상 에 제작할 수 있고, 이러한 경우 추후에 각각의 발광 소자로 절단하여 사용하게 된다. 이 때, 도 4f의 (A) 부분은 이러한 다수 개의 발광 소자를 개별적으로 절단하기 위한 절단부이다.
상술한 본 발명의 발광 소자의 제조 공정은 일 실시예일뿐 이에 한정되지 않고, 다양한 공정과 제조 방법이 소자의 특성 및 공정의 편의에 따라 변경되거나 추가될 수 있다.
도 5a 내지 도 5f는 본 발명에 따른 제 2 실시예의 제조 공정을 설명하기 위한 단면도들이다.
이는 제 1 실시예의 경우와 거의 동일하며, 단지 제 2 실시예는 웨이퍼 레벨에서 다수의 발광 셀을 직렬, 병렬 또는 직병렬 연결하여 소자의 크기를 줄이고, 적정 전압 및 전류에 구동되도록 하여 조명용으로 사용가능하며 교류 전원에서도 구동할 수 있는 발광 소자를 제공한다. 상기 제 1 실시예와 중복되는 설명은 생략한다.
도 5a를 참조하면 베이스 기판(20) 상에 발광층, 즉 n형 반도체층(30), 활성층(40) 및 p형 반도체층(50)을 순차적으로 형성한다.
이후, 도 5b에 도시한 바와 같이 소정의 식각 공정을 통해 p형 반도체층(50), 활성층(40) 및 n형 반도체층(30)의 일부를 제거하여 발광 셀 간을 분리한다. 그리고 소정의 식각 공정을 통해 p형 반도체층(50) 및 활성층(40)의 일부를 제거하여 n형 반도체층(30)의 일부를 노출한다.
이는 상술한 바에 한정되지 않고, 공정상 편의를 위해 다양하게 변경될 수 있다. 즉, 먼저 p형 반도체층 및 활성층의 일부를 제거하여 n형 반도체층의 일부를 노출한 후, 다수 개의 발광 셀을 형성하기 위해 노출된 n형 반도체층의 소정 영역을 베이스 기판이 노출되도록 제거할 수도 있다.
또한 도 5c에 도시한 바와 같이 p형 반도체층(50) 상에 p형 금속 범프(60)를 형성하고, 노출된 n형 반도체층(30) 상에 n형 금속 범프(65)를 형성한다.
이로써, 서로 이격된 다수의 발광 셀이 형성된 발광 셀 블록(100)이 형성된다.
다음으로, 상기 발광 셀 블록(100)과 본딩될 별도의 서브 마운트 기판(200)을 마련한다. 도 5d를 참조하면, 서브 마운트 기판(200)은 기판(210)과, 상기 발광 셀 블록(100)의 일 발광 셀의 n형 반도체층(30)과 인접한 다른 발광 셀의 p형 반도체층(50)을 연결할 다수 개의 전극층(230)을 포함한다. 또한, 일 가장자리에 형성된 p형 비아 홀(220)과, 다른 일 가장자리에 형성된 n형 비아 홀(225)을 더 포함한다.
상기 p형 및 n형 비아 홀(220, 225)은 기판(210)을 관통하여 그 내부에 전도성 물질을 포함하고, 그로 인해 기판(210) 상하면의 전기적 연결이 가능하도록 구성한다. 또한 상기 전극층(230)은 전기 전도성이 우수한 금속을 사용한다. 이는 스크린 인쇄 방법으로 형성하거나, 소정의 마스크 패턴을 이용한 증착 공정을 통해 형성한다.
이후, 앞서 설명한 발광 셀 블록(100)과, 서브 마운트 기판(200)을 플립칩 본딩한다. 즉, 도 5e는 상기 발광 셀 블록(100)과 상기 서브 마운트 기판(200)이 본딩된 것을 도시한 것으로, 금속 범프(60, 65)를 통해 본딩하되, 발광 셀 블록(100)의 일 발광 셀의 p형 반도체층(50)과 인접한 다른 발광 셀의 n형 반도체층(30)이 금속 범프(60, 65)와 서브 마운트 기판(200)의 전극층(230)을 통해 전기적으로 연결되도록 본딩한다. 발광 셀 블록(100) 내의 일 가장자리에 위치한 p형 금속 범프(60)는 서브 마운트 기판(200)의 p형 비아 홀(220)에 접속되고, 타 가장자리에 위치한 n형 금속 범프(65)는 서브 마운트 기판(200)의 n형 비아 홀(225)에 접속된다.
이와 같이 발광 셀 블록(100)을 서브 마운트 기판(200)에 플립칩 본딩한 후, 도 5f에 도시한 바와 같이 발광 셀 블록(100)과 서브 마운트 기판(200) 사이에 언더필 수지층(70)을 형성한다. 이로 인해 금속 범프(60, 65)의 산화를 방지하고 발광 셀 블록(100)과 서브 마운트 기판(200)이 전기적 접속 상태를 안정되게 유지할 수 있다.
이로써, 플립칩 형태의 다수의 발광 셀들이 서브 마운트 기판 상에 어레이된 발광 소자를 제조할 수 있다. 상기 발광 셀들은 원하는 목적에 따라 직렬, 병렬 또는 직병렬로 다양하게 연결될 수 있다.
본 실시예는 발광 셀 블록과 서브 마운트 기판의 플립칩 본딩시 금속 범프를 이용하여 인접한 발광 셀의 n형 반도체층과 p형 반도체층이 전기적으로 연결되도록 한다. 그러나 이에 한정되지 않고, 발광 셀 블록의 제조시 브리지(Bridge) 공정 또는 스텝 커버(Step Cover) 등의 공정을 통해 각기 인접한 발광 셀의 n형 반도체층과 p형 반도체층을 전기적으로 연결하는 브리지 배선을 형성한 후, 서브 마운트 기 판과 플립칩 본딩할 수도 있다. 이에 대해 하기 설명되는 제 3 실시예에 있어서 상기 제 1 및 제 2 실시예의 경우와 중복되는 설명은 생략한다.
도 6a 내지 도 6e는 본 발명에 따른 제 3 실시예의 제조 공정을 설명하기 위한 단면도들이다.
도 6a를 참조하면, 베이스 기판(20) 상에 n형 반도체층(30), 활성층(40) 및 p형 반도체층(50)이 순차적으로 형성된 다수개의 발광 셀을 형성한다.
이후, 소정의 배선 형성 공정을 통해 인접한 발광 셀간의 n형 반도체층(30)과 p형 반도체층(50)을 연결한다. 즉, 일 발광 셀의 노출된 n형 반도체층(30)과 이와 인접한 다른 일 발광 셀의 p형 반도체층(50)을 배선(80)으로 연결한다. 이 때 브리지(Bridge) 공정 또는 스텝 커버(Step Cover) 등의 공정을 통해 각기 인접한 발광 셀의 n형 반도체층(30)과 p형 반도체층(50) 간을 전기적으로 연결하는 도전성 배선(80)을 형성한다.
상술한 브리지 공정은 에어브리지 공정이라고도 하며, 서로 연결할 칩 간에 포토 공정을 이용해 감광액을 도포하고 현상하여 감광막 패턴을 형성하고, 그 위에 금속 등의 물질을 진공 증착 등의 방법으로 먼저 박막으로 형성하고, 다시 그 위에 전기 도금(electroplating), 무전해 도금(electroplating) 또는 금속 증착 등의 방법으로 금을 포함하는 도전성 물질을 일정 두께로 도포한다. 이후, 솔벤트등의 용액으로 감광막 패턴을 제거하면 도전성 물질의 하부는 다 제거되고 브리지 형태의 도전성 물질만이 공간에 형성된다.
또한, 스텝 커버 공정은 서로 연결할 칩 간에 포토 공정을 이용해 감광액을 도포하고, 현상하여 서로 연결될 부분만을 남기고 다른 부분은 감광막 패턴으로 뒤덮고, 그 위에 전기 도금, 무전해 도금 또는 금속 증착 등의 방법으로 금을 포함하는 도전성 물질을 일정 두께로 도포한다. 이어서, 솔벤트 등의 용액으로 감광막 패턴을 제거하면 도전성 물질이 덮인 이외의 부분은 다 제거되고 이 덮혀진 부분 만이 남아 연결할 칩 사이를 전기적으로 연결시키는 역할을 하게 되다.
상기의 배선(80)으로는 금속뿐만 아니라 전도성을 갖는 모든 물질들을 사용할 수 있다. 예를 들어, Au, Ag, Ni, Cr, Pt, Pd, Ti, W, Ta 또는 그 합금으로 형성할 수 있다.
또한 발광 셀의 상부에 다수 개의 금속 범프를 형성하고, 발광 셀 블록(100)의 일 가장자리에 위치한 발광 셀의 p형 반도체층(50)과 다른 일 가장자리에 위치한 발광 셀의 n형 반도체층(30) 상에 각각 p형 금속 범프(60) 및 n형 금속 범프(65)를 형성한다.
이로써, 도 6b에 도시한 바와 같이 다수의 발광 셀이 도전성 배선(80)에 의해 전기적으로 연결된 발광 셀 블록(100)이 형성된다.
다음으로, 상기 발광 셀 블록(100)과 본딩될 별도의 서브 마운트 기판(200)을 마련한다. 도 6c를 참조하면, 서브 마운트 기판(200)은 기판(210)과, 기판(210) 상부에 형성된 다수의 본딩층(240)을 포함한다. 또한, 일 가장자리에 형성된 p형 비아 홀(220)과, 다른 일 가장자리에 형성된 n형 비아 홀(225)을 더 포함한다.
상기 p형 및 n형 비아 홀(220, 225)은 기판(210)을 관통하여 그 내부에 전도성 물질을 포함하고, 그로 인해 기판(210) 상하면의 전기적 연결이 가능하도록 구 성한다. 또한 상기 본딩층(240)은 전기 전도성이 우수한 금속을 사용한다. 이는 스크린 인쇄 방법으로 형성하거나, 소정의 마스크 패턴을 이용한 증착 공정을 통해 형성한다.
이후, 앞서 설명한 발광 셀 블록(100)과, 서브 마운트 기판(200)을 플립칩 본딩한다.
도 6d를 참조하면, 발광 셀 블록(100)과 서브 마운트 기판(200)을 플립칩 본딩하되, 발광 셀 상부에 형성된 금속 범프에 의해 본딩한다. 발광 셀 블록(100) 내의 일 가장자리에 위치한 p형 금속 범프(60)는 서브 마운트 기판(200)의 p형 비아 홀(220)에 접속되고, 타 가장자리에 위치한 n형 금속 범프(65)는 서브 마운트 기판(200)의 n형 비아 홀(225)에 접속된다.
본 실시예는 플립칩 본딩 이전에 브리지 배선(80)을 통해 이미 전기적 연결이 완료된 상태이므로, 플립칩 본딩시 전기 연결을 위해 별도의 패턴을 형성하거나, 그에 따라 정확한 얼라인을 고려해야 하는 등의 번거로움을 줄일 수 있는 장점이 있다.
이와 같이 발광 셀 블록(100)을 서브 마운트 기판(200)에 플립칩 본딩한 후, 도 6e에 도시한 바와 같이 발광 셀 블록(100)과 서브 마운트 기판(200) 사이에 언더필 수지층(70)을 형성한다. 이로 인해 금속 범프(60, 65)의 산화를 방지하고 발광 셀 블록(100)과 서브 마운트 기판(200)이 전기적 접속 상태를 안정되게 유지할 수 있다.
이로써, 다수의 발광 셀들이 도전성 배선에 의해 연결되어 서브 마운트 기판 상에 플립칩 본딩된 발광 소자를 제조할 수 있다. 상기 발광 셀들은 원하는 목적에 따라 직렬, 병렬 또는 직병렬로 다양하게 연결될 수 있다.
도 7a 내지 도 7c는 본 발명에 따른 제 4 실시예의 제조 공정을 설명하기 위한 단면도들이다. 본 실시예는 비아 홀을 포함한 서브 마운트 기판에 발광 셀 블록이 플립칩 본딩되어 그 사이에 언더필 수지층이 형성된 발광 소자를 이용하여 광추출 효율이 보다 향상된 발광 소자를 제공한다.
먼저, 도 7a에 도시한 바와 같이 상기 제 3 실시예와 동일한 공정으로 제조된 발광 소자를 마련한다.
도 7b를 참조하면, 플립칩 본딩된 발광 셀 블록의 베이스 기판(20)을 제거한다. 이는 엑시머 레이저(Eximer laser)를 이용하여 제거할 수 있으며, 이에 한정되지 않고 다양한 방법을 사용할 수 있다. 베이스 기판(20)을 제거하면 도면에 도시한 바와 같이 n형 반도체층(30)이 상부에 노출된다.
본 실시예는 PEC 공정을 이용하여 상기 노출된 n형 반도체층(30)에 요철을 형성한다. 즉, n형 반도체층(30)이 노출된 발광 소자를 KOH 또는 NaOH계 용액에 담그고 자외선 램프(UV lamp)를 이용하여 수 분 내지 수십분간 조사한다. 이와 같이 조사하면 상기 노출된 n형 반도체층(30)의 표면에서 광화학 반응이 일어나고, 도 7c에 도시한 바와 같은 표면 형상(30')을 얻을 수 있다. 이러한 형상은 광추출 효율(light extration efficiency)이 편평한 표면 대비 2배 이상 우수한 것으로 알려져 있다. 이는 종래의 평탄한 표면에서 반사되었던 광자가 다양한 각의 표면에 의해 반사되지 않고 외부로 빠져나가기 때문이다.
이와 같이 본 실시예는 발광 셀 블록의 베이스 기판을 제거하여 노출된 n형 반도체층에 요철을 형성함으로써, 광자가 다양한 각의 표면에 의해 반사되지 않고 외부로 빠져나가기 때문에 높은 휘도와 발광 효율을 얻을 수 있다.
또한 도 8에 도시한 제 5 실시예를 참조하면, 발광 소자는 요철을 포함한 베이스 기판(25) 상에 다수개의 발광 셀들이 어레이된 발광 셀 블록과, 상기 발광 셀 블록이 플립칩 본딩되고, 비아 홀(220, 225)을 포함하는 서브 마운트 기판과, 그 사이에 형성된 언더필 수지층(70)을 포함한다.
이는 먼저 베이스 기판(25)에 소정의 식각 공정을 통해 일정한 형상의 요철을 형성한 다음, 상기와 동일한 제조 공정을 실시하여 제조할 수 있다.
본 실시예는 종래의 평탄한 표면에서 반사되었던 광자가 요철로 인해 다양한 각의 표면에 반사되지 않고 외부로 빠져나가기 때문에 더욱 높은 휘도와 발광 효율을 얻을 수 있는 장점이 있다.
본 발명의 발광 소자는 상술한 설명에 한정되지 않고 다양한 실시예가 가능하며, 상술한 제 4 및 제 5 실시예는 도시된 바와 같이 한정되지 않고 다른 실시예에도 적용될 수 있다. 예를 들어 제 4 및 제 5 실시예는 브리지(Bridge) 공정 또는 스탭 커버(Step Cover) 등의 공정을 통해 배선으로 각기 인접한 발광 셀의 n형 반도체층과 p형 반도체층이 연결된 발광 셀 블록과 서브 마운트 기판을 플립칩 본딩하도록 한다. 그러나 이에 한정되지 않고, 제 2 실시예와 마찬가지로 플립칩 본딩시 금속 범프를 이용하여 인접한 발광 셀의 n형 반도체층과 p형 반도체층이 전기적으로 연결되도록 할 수도 있다.
또한 제 4 및 제 5 실시예는 다수개의 발광 셀이 웨이퍼 레벨에서 연결된 형태가 아닌 개개의 발광 셀이 비아 홀을 포함하는 서브 마운트 기판 상에 플립칩 본딩되어 동일한 공정을 통해 발광 소자를 제조할 수 있다.
또한 각 실시예는 서로 조합되어 동시 적용할 수도 있다. 예를 들어, 요철이 형성된 베이스 기판 상에 다수개의 발광 셀을 형성하여 비아 홀을 포함하는 서브 마운트 기판과 플립칩 본딩하고 그 사이에 언더필 수지층을 형성한 후, 상기 베이스 기판을 제거하고 상술한 광화학 에칭을 실시하여 노출된 n형 반도체층의 요철을 더욱 깊게 할 수도 있다.
본 발명에 의한 발광 소자 및 이의 제조 방법은 언더필(underfill) 기술을 이용하여 발광층이 형성된 베이스 기판과 서브 마운트 기판 사이의 공간에 수지로 충진함으로써 물리적 또는 화학적인 외부 환경으로부터 보호할 뿐만 아니라 온도 변화에 따른 열팽창 변형에 대한 보강재로서의 역할도 하기 때문에 소자의 신뢰성을 향상시키고 수명을 연장시킬 수 있다.
또한 본 발명은 서브 마운트 기판의 비아 홀을 통해 전기적 연결이 가능하기 때문에, 서브 마운트 기판 상의 별도의 본딩 패드를 필요로 하지 않아 종래 언더필 공정시 본딩 패드 상에 수지가 도포되어 발생하는 제품 불량 및 손실을 방지하여 수율 및 생산성을 향상시킬 수 있다. 또한 언더필 공정시 본딩 패드에의 도포를 방지하기 위해 수지의 주입량 및 주입 위치 등을 고려해야 했던 종래와는 달리, 보다 수월하게 언더필 공정을 진행할 수 있는 장점이 있다.
또한 본 발명의 발광 소자는 와이어 본딩 없이 서브 마운트 기판의 비아 홀을 통해 직접 회로 기판 상에 실장할 수 있어 소자의 집적도 향상에 따른 소형화 등의 추세에 대응할 수 있는 장점이 있다.

Claims (7)

  1. n형 반도체층과, 상기 n형 반도체층의 일부에 형성된 p형 반도체층을 포함하는 발광 셀; 및
    기판을 관통하여 그 내부에 전도성 물질이 마련된 n형 및 p형 비아 홀을 포함하는 서브 마운트 기판을 포함하고,
    상기 발광 셀의 n형 및 p형 반도체층은 금속 범프를 통해 상기 서브 마운트 기판의 n형 및 p형 비아 홀에 접속되도록 플립칩 본딩되는 것을 특징으로 하는 발광 소자.
  2. n형 반도체층과, 상기 n형 반도체층의 일부에 형성된 p형 반도체층을 포함하는 발광 셀이 다수개 이격되어 형성된 발광 셀 블록; 및
    기판을 관통하여 그 내부에 전도성 물질이 마련된 n형 및 p형 비아 홀을 포함하는 서브 마운트 기판을 포함하고,
    인접한 발광 셀의 n형 반도체층과 p형 반도체층이 전기적으로 연결되고, 일 끝단의 발광 셀의 n형 반도체층과 다른 일 끝단의 발광 셀의 p형 반도체층은 금속 범프를 통해 상기 서브 마운트 기판의 n형 및 p형 비아 홀에 접속되도록 플립칩 본딩되는 것을 특징으로 하는 발광 소자.
  3. 청구항 2에 있어서,
    상기 인접한 발광 셀의 n형 반도체층과 p형 반도체층을 연결하기 위한 배선을 더 포함하는 것을 특징으로 하는 발광 소자.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 n형 반도체층은 베이스 기판 상에 형성되는 것을 특징으로 하는 발광 소자.
  5. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 n형 반도체층의 일면에는 요철이 형성된 것을 특징으로 하는 발광 소자.
  6. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 발광 셀과 서브 마운트 기판 사이의 공간에 수지로 충진된 언더필 수지층을 포함하는 것을 특징으로 하는 발광 소자.
  7. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 전도성 물질은 상기 n형 및 p형 비아홀 내에 충진되는 것을 특징으로 하는 발광 소자.
KR1020050126299A 2005-12-20 2005-12-20 플립칩 구조의 발광 소자 KR100652133B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050126299A KR100652133B1 (ko) 2005-12-20 2005-12-20 플립칩 구조의 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050126299A KR100652133B1 (ko) 2005-12-20 2005-12-20 플립칩 구조의 발광 소자

Publications (1)

Publication Number Publication Date
KR100652133B1 true KR100652133B1 (ko) 2006-11-30

Family

ID=37714188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050126299A KR100652133B1 (ko) 2005-12-20 2005-12-20 플립칩 구조의 발광 소자

Country Status (1)

Country Link
KR (1) KR100652133B1 (ko)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100990122B1 (ko) 2008-12-02 2010-10-29 한국광기술원 교류 발광 다이오드 칩 및 그의 제조방법
WO2011090269A3 (en) * 2010-01-19 2011-11-17 Lg Innotek Co., Ltd. Package and manufacturing method of the same
KR101091403B1 (ko) 2009-09-18 2011-12-07 도요다 고세이 가부시키가이샤 발광 소자
KR101109321B1 (ko) * 2010-12-24 2012-01-31 서울반도체 주식회사 수직형 발광 다이오드 패키지 및 그 제조 방법
CN102005510B (zh) * 2009-09-02 2012-02-01 艾笛森光电股份有限公司 发光二极管组件的制造方法
KR101118040B1 (ko) 2010-03-17 2012-02-24 엘지이노텍 주식회사 Ｌｅｄ 패키지 및 그 제조방법
US8238112B2 (en) 2008-06-24 2012-08-07 Samsung Electronics Co., Ltd. Sub-mount, light emitting device including sub-mount and methods of manufacturing such sub-mount and/or light emitting device
US8269247B2 (en) 2008-06-13 2012-09-18 Samsung Electronics Co., Ltd. Light emitting elements, light emitting devices including light emitting elements and methods for manufacturing such light emitting elements and/or devices
KR101231435B1 (ko) * 2011-06-10 2013-02-07 엘지이노텍 주식회사 발광 소자 패키지 및 그의 제조 방법
KR101363077B1 (ko) 2007-10-04 2014-02-17 삼성전자주식회사 발광 장치
KR101381762B1 (ko) * 2007-09-28 2014-04-10 삼성전자주식회사 발광 장치
US8872205B2 (en) 2010-07-08 2014-10-28 Samsung Electronics Co., Ltd. Semiconductor light-emitting device and method of manufacturing the same
US9269878B2 (en) 2011-05-27 2016-02-23 Lg Innotek Co., Ltd. Light emitting device and light emitting apparatus
KR101797560B1 (ko) * 2011-03-17 2017-11-15 서울바이오시스 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
JP2020144192A (ja) * 2019-03-05 2020-09-10 富士通オプティカルコンポーネンツ株式会社 光モジュール及びその製造方法
JP2020529738A (ja) * 2017-08-03 2020-10-08 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 高密度ピクセル化ｌｅｄチップ、チップアレイデバイス、及びその製造方法
JP2020205458A (ja) * 2020-10-05 2020-12-24 日亜化学工業株式会社 発光装置
US11387221B2 (en) 2016-04-12 2022-07-12 Creeled, Inc. High density pixelated LED and devices and methods thereof
US11417635B2 (en) 2017-08-03 2022-08-16 Creeled, Inc. High density pixelated-LED chips and chip array devices
US11437548B2 (en) 2020-10-23 2022-09-06 Creeled, Inc. Pixelated-LED chips with inter-pixel underfill materials, and fabrication methods
US11664407B2 (en) 2018-12-21 2023-05-30 Creeled, Inc. Pixelated-LED chips and chip array devices, and fabrication methods
US11792898B2 (en) 2012-07-01 2023-10-17 Ideal Industries Lighting Llc Enhanced fixtures for area lighting
US11817526B2 (en) 2019-10-29 2023-11-14 Creeled, Inc. Texturing for high density pixelated-LED chips and chip array devices

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101381762B1 (ko) * 2007-09-28 2014-04-10 삼성전자주식회사 발광 장치
KR101363077B1 (ko) 2007-10-04 2014-02-17 삼성전자주식회사 발광 장치
US8975656B2 (en) 2008-06-13 2015-03-10 Samsung Electronics Co., Ltd. Light emitting elements, light emitting devices including light emitting elements and methods of manufacturing such light emitting elements and/or device
US8269247B2 (en) 2008-06-13 2012-09-18 Samsung Electronics Co., Ltd. Light emitting elements, light emitting devices including light emitting elements and methods for manufacturing such light emitting elements and/or devices
US9119304B2 (en) 2008-06-24 2015-08-25 Samsung Electronics Co., Ltd. Light emitting device including a light emitting element mounted on a sub-mount
US8238112B2 (en) 2008-06-24 2012-08-07 Samsung Electronics Co., Ltd. Sub-mount, light emitting device including sub-mount and methods of manufacturing such sub-mount and/or light emitting device
KR100990122B1 (ko) 2008-12-02 2010-10-29 한국광기술원 교류 발광 다이오드 칩 및 그의 제조방법
CN102005510B (zh) * 2009-09-02 2012-02-01 艾笛森光电股份有限公司 发光二极管组件的制造方法
KR101091403B1 (ko) 2009-09-18 2011-12-07 도요다 고세이 가부시키가이샤 발광 소자
US9219206B2 (en) 2010-01-19 2015-12-22 Lg Innotek Co., Ltd. Package and manufacturing method of the same
WO2011090269A3 (en) * 2010-01-19 2011-11-17 Lg Innotek Co., Ltd. Package and manufacturing method of the same
KR101118040B1 (ko) 2010-03-17 2012-02-24 엘지이노텍 주식회사 Ｌｅｄ 패키지 및 그 제조방법
US8872205B2 (en) 2010-07-08 2014-10-28 Samsung Electronics Co., Ltd. Semiconductor light-emitting device and method of manufacturing the same
US9099631B2 (en) 2010-07-08 2015-08-04 Samsung Electronics Co., Ltd. Semiconductor light-emitting device and method of manufacturing the same
US10038127B2 (en) 2010-07-08 2018-07-31 Samsung Electronics Co., Ltd. Semiconductor light-emitting device and method of manufacturing the same
US9293675B2 (en) 2010-07-08 2016-03-22 Samsung Electronics Co., Ltd. Semiconductor light-emitting device and method of manufacturing the same
US9660163B2 (en) 2010-07-08 2017-05-23 Samsung Electronics Co., Ltd. Semiconductor light-emitting device and method of manufacturing the same
KR101109321B1 (ko) * 2010-12-24 2012-01-31 서울반도체 주식회사 수직형 발광 다이오드 패키지 및 그 제조 방법
KR101797560B1 (ko) * 2011-03-17 2017-11-15 서울바이오시스 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
US9269878B2 (en) 2011-05-27 2016-02-23 Lg Innotek Co., Ltd. Light emitting device and light emitting apparatus
US9673366B2 (en) 2011-05-27 2017-06-06 Lg Innotek Co., Ltd. Light emitting device and light emitting apparatus
KR101231435B1 (ko) * 2011-06-10 2013-02-07 엘지이노텍 주식회사 발광 소자 패키지 및 그의 제조 방법
US11792898B2 (en) 2012-07-01 2023-10-17 Ideal Industries Lighting Llc Enhanced fixtures for area lighting
US11776938B2 (en) 2016-04-12 2023-10-03 Creeled, Inc. High density pixelated LED and devices and methods thereof
US11387221B2 (en) 2016-04-12 2022-07-12 Creeled, Inc. High density pixelated LED and devices and methods thereof
JP2020529738A (ja) * 2017-08-03 2020-10-08 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 高密度ピクセル化ｌｅｄチップ、チップアレイデバイス、及びその製造方法
US11417635B2 (en) 2017-08-03 2022-08-16 Creeled, Inc. High density pixelated-LED chips and chip array devices
JP7290001B2 (ja) 2017-08-03 2023-06-13 クリーエルイーディー・インコーポレーテッド 高密度ピクセル化ｌｅｄチップ、チップアレイデバイス、及びその製造方法
US11664407B2 (en) 2018-12-21 2023-05-30 Creeled, Inc. Pixelated-LED chips and chip array devices, and fabrication methods
JP2020144192A (ja) * 2019-03-05 2020-09-10 富士通オプティカルコンポーネンツ株式会社 光モジュール及びその製造方法
JP7298195B2 (ja) 2019-03-05 2023-06-27 富士通オプティカルコンポーネンツ株式会社 光モジュール及びその製造方法
US11817526B2 (en) 2019-10-29 2023-11-14 Creeled, Inc. Texturing for high density pixelated-LED chips and chip array devices
JP7021447B2 (ja) 2020-10-05 2022-02-17 日亜化学工業株式会社 発光装置
JP2020205458A (ja) * 2020-10-05 2020-12-24 日亜化学工業株式会社 発光装置
US11437548B2 (en) 2020-10-23 2022-09-06 Creeled, Inc. Pixelated-LED chips with inter-pixel underfill materials, and fabrication methods

Similar Documents

Publication Publication Date Title
KR100652133B1 (ko) 플립칩 구조의 발광 소자
EP3454372B1 (en) Light emitting diode
KR102086365B1 (ko) 반도체 발광소자
US9324904B2 (en) Semiconductor light emitting device and light emitting apparatus
US9166109B2 (en) Semiconductor light emitting element, and light emitting device having conductive vias of first electrode structure disposed below second pad electrode of second electrode structure
KR100568269B1 (ko) 플립-칩 본딩용 질화갈륨계 발광 다이오드 및 그 제조방법
EP2816613B1 (en) Light emitting device package having a vertical structure light emitting device
US8349629B2 (en) Semiconductor light-emitting element and method of manufacturing same
US20060001035A1 (en) Light emitting element and method of making same
JP2014112713A (ja) 発光素子及びその製造方法
JP2007294981A (ja) 集積電子構成要素を有する半導体発光装置
US9214606B2 (en) Method of manufacturing light-emitting diode package
KR101230617B1 (ko) 발광 다이오드 및 이의 제조 방법
KR101260000B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR100646636B1 (ko) 발광 소자 및 이의 제조 방법
KR20070075164A (ko) 발광소자와 그 제조방법
KR20070063976A (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR100675268B1 (ko) 다수의 발광 셀이 어레이된 플립칩 구조의 반도체 발광소자 및 이의 제조 방법
KR100670929B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR101221643B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR101128261B1 (ko) 전공정이 웨이퍼 레벨로 제조된 ｌｅｄ 패키지 및 그 제조방법
KR101115533B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR100646635B1 (ko) 복수 셀의 단일 발광 소자 및 이의 제조 방법
KR100762093B1 (ko) 수직형 발광 소자 및 그 패키지 제조방법
KR101205524B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120917

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130911

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150924

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160907

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170911

Year of fee payment: 12