JP7290001B2 - 高密度ピクセル化ｌｅｄチップ、チップアレイデバイス、及びその製造方法 - Google Patents

高密度ピクセル化ｌｅｄチップ、チップアレイデバイス、及びその製造方法 Download PDF

Info

Publication number
JP7290001B2
JP7290001B2 JP2020505841A JP2020505841A JP7290001B2 JP 7290001 B2 JP7290001 B2 JP 7290001B2 JP 2020505841 A JP2020505841 A JP 2020505841A JP 2020505841 A JP2020505841 A JP 2020505841A JP 7290001 B2 JP7290001 B2 JP 7290001B2
Authority
JP
Japan
Prior art keywords
light
substrate
pixels
active layer
led chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020505841A
Other languages
English (en)
Other versions
JP2020529738A (ja
JP2020529738A5 (ja
Inventor
ピーター アンドリュー
Original Assignee
クリーエルイーディー・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クリーエルイーディー・インコーポレーテッド filed Critical クリーエルイーディー・インコーポレーテッド
Publication of JP2020529738A publication Critical patent/JP2020529738A/ja
Publication of JP2020529738A5 publication Critical patent/JP2020529738A5/ja
Application granted granted Critical
Publication of JP7290001B2 publication Critical patent/JP7290001B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/20—Controlling the colour of the light
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/20—Controlling the colour of the light
    • H05B45/24—Controlling the colour of the light using electrical feedback from LEDs or from LED modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Description

発明の詳細な説明
［関連出願の相互参照]
本国際出願は、２０１８年４月１０日に出願された米国仮特許出願第６２／６５５，３０３号、２０１８年４月１０日に出願された米国仮特許出願第６２／６５５，２９６号、および２０１７年８月３日に出願された米国仮特許出願第６２／５４１，０３３の利益を主張するものである。前述の出願の内容全体は、それぞれの全体が参照により本明細書に組み込まれる。
［技術分野］
本明細書における主題は、隣接するエミッタの放射間の相互作用が低減された電気的にアクセス可能な発光ダイオード（ＬＥＤ）アレイチップを含む固体（ソリッドステート）発光デバイス、１つ又は複数のＬＥＤアレイチップを組み込んだデバイス、およびそのようなデバイスを含むＬＥＤディスプレイ及び照明装置、ならびに関連する製造方法に関する。
［背景］
ＬＥＤは、さまざまな照明環境において、（例えば、冷陰極蛍光灯の代わりとして）液晶ディスプレイ（ＬＣＤ）システムのバックライトのために、及び連続的に照らされるＬＥＤディスプレイのために、広く採用されている。ＬＥＤアレイを利用する適用例としては、車両用ヘッドランプ、通路照明、照明器具、ならびに様々な屋内環境、屋外環境、および特殊環境が含まれる。様々な最終用途に応じたＬＥＤデバイスの望ましい特性には、高い発光効率、長い寿命、および広い色域が含まれる。
従来のカラーＬＣＤディスプレイシステムは、光利用効率を本質的に減少させるカラーフィルタ（たとえば、赤色、緑色、および青色）を必要とする。自発光ＬＥＤを利用し、バックライトおよびカラーフィルタの必要性を不要にする連続的に照らされるＬＥＤディスプレイは、光利用効率の向上を提供する。
連続的に照らされる大型マルチカラーＬＥＤディスプレイ（フルカラーＬＥＤビデオスクリーンを含む）は、一般的には、隣接するピクセル間の距離すなわち「ピクセルピッチ」によって決定される画像解像度を提供する、多数の個々のＬＥＤパネル、パッケージ、および／または構成要素を含む。連続的に照らされるＬＥＤディスプレイは、アレイ化された赤色ＬＥＤと緑色ＬＥＤと青色ＬＥＤとを持つ「ＲＧＢ」３色ディスプレイ、または、アレイ化された赤色ＬＥＤと緑色ＬＥＤとを持つ「ＲＧ」２色ディスプレイを含み得る。他の色および色の組み合わせを使用してもよい。遠距離から見ることを意図された大型ディスプレイ（たとえば、電子掲示板およびスタジアムのディスプレイ）は、一般的には、比較的大きなピクセルピッチを有し、通常、視聴者にはフルカラーピクセルであるように見えるものを形成するように独立して操作され得るマルチカラー（たとえば赤色、緑色、および青色）ＬＥＤを持つ離散ＬＥＤアレイを含む。比較的短い視聴距離を持つ中程度ディスプレイは、より短いピクセルピッチ（たとえば、３ｍｍ以下）を必要とし、かつ、ＬＥＤを制御するドライバプリント回路基板（ＰＣＢ）に装着された単一の電子デバイス上に取り付けられた、アレイ化された赤色ＬＥＤ構成要素と緑色ＬＥＤ構成要素と青色ＬＥＤ構成要素とをもつパネルを含み得る。
車両用ヘッドランプや、短い視聴距離に適した高解像度ディスプレイや、他の照明装置を含む、様々なＬＥＤアレイの適用は（限定するものではないが）、より小さいピクセル
ピッチから利益を得ることがある。しかしながら、実際的な考慮により、それらの実装形態は限定されてきた。ＬＥＤ構成要素およびパッケージをＰＣＢに対して取り付けるために有用な従来のピックアンドプレース法は、小さいピクセルピッチの高密度アレイでは、信頼できる方法で実装することが困難な場合がある。加えて、ＬＥＤおよび蛍光体放射の全方向性特質により、１つのＬＥＤ（たとえば、第１のピクセル）の放射がアレイの別のＬＥＤ（たとえば、第２ピクセル）の放射と大きく重複するのを防止することが困難な場合がある。これにより、ＬＥＤアレイデバイスの有効解像度が損なわれるであろう。また、特に隣接するＬＥＤの放射の間のクロストークすなわち光の漏れを同時に減少させながら、隣接するＬＥＤ（たとえば、ピクセル）間の照らされないゾーンすなわち「暗」ゾーンを回避して均一性を改善することが困難な場合もある。さらに、１つまたは複数のＬＥＤのビーム経路内に様々な光分離構造や光操舵構造を付与することで、結果、光利用効率が低下され得る。当技術分野は、従来のデバイスおよび生産方法に関連づけられた制限を克服しながら小さいピクセルピッチをもつ改善されたＬＥＤアレイデバイスを引き続き求める。
［概要］
本開示は、さまざまな局面で、複数のピクセルを形成する複数の独立して電気的にアクセス可能な活性層部を含む固体発光デバイスに関連する。いくつかの実施形態では、さまざまな改善により、光利用効率を過度に制限することなく、効果的にコントラストが上げられ（つまり、ピクセル間のクロストークが減る）、および／または画素間照射均一性が促進され得る。他の技術的な利点が追加的にまたは代替的に達成され得る。また、いくつかの改善により、効率的な製造性が促進され得る。１つまたは複数の前述した有益な効果を実現する例示的な改善は、ピクセル間の横方向境界部を使って少なくともいくつかの突出点の間に凹部を並べることと、異なる大きさ、形状、数、および／または分布の突出点を持つ異なるピクセルを提供すること（つまり、画素間のばらつき）と、異なる大きさおよび／または形状の突出点を持つ個々のピクセルを提供すること（つまり、画素内ばらつき）と、１５度から４５度（または、本明細書で開示される別の角度サブレンジ）の範囲で垂直線から傾斜した角度を有する横面を持つ突出点を提供することと、最大ピクセル幅（または、最大活性領域幅）の約５分の１から約２分の１までの幅を有する突出点を提供することと、光の分離およびピクセルの機械的サポート用に、ピクセル間にアンダーフィル材を提供することと、異なるピクセル間でルミフォリック材料の構成、濃度、粒径、および／または分布を調整することと、および、異なるピクセル間で散乱材料の構成、濃度、粒径、および／または分布を調整することと、を含む。
いくつかの実施形態では、ＬＥＤのアレイは、光透過材料から形成された基板上で少なくとも１つの活性層を成長させることと、少なくとも１つの活性層を横方向で分離するために、少なくとも１つの活性層の全厚さを通して画定される複数の横切っている第１の凹部を、基盤により支持される複数の活性層部の中まで画定することと、により形成されてもよい。基板は、ＬＥＤのアレイを支持する光注入表面と、光注入表面に概して対向する光抽出表面を含む。光注入表面を通して延在し、かつ、基板の全厚さを通して延在し得る複数の横切っている第２の凹部は、（ａ）基板の光透過部分の間に境界部を画定し、かつ、（ｂ）光透過部分の間のクロストークを低減する、働きをする。光抽出表面の突出点は、複数の横切っている光抽出表面凹部により分離されてもよい。
本開示の一局面において、ピクセル化ＬＥＤチップは、複数の活性層部を含む活性層と、前記複数の活性層部を支持する複数の基板部分を含む。基板部分のそれぞれは、光透過材料と、光注入表面と、光抽出表面とを含み、前記光注入表面は、前記活性層と前記光抽出表面との間に配置される。前記複数の活性層部の各活性層部は、独立して電気的にアクセス可能であり、前記複数の基板部分の異なる基板部分を照射し、かつ、前記基板部分の前記光抽出表面を通して光を透過するように構成される。結果、前記複数の活性層部と前
記複数の基板部分が複数のピクセルを形成する。前記各基板部分の光抽出表面は、複数の突出点と複数の光抽出表面凹部を含み、前記複数の突出点の各突出点は、前記複数の光抽出表面凹部の光抽出表面凹部によって少なくとも１つの他の突出点から分離される。前記複数のピクセルの異なるピクセルの間の横境界部は、前記複数の光抽出表面凹部の選ばれた光抽出表面凹部と整列する。
いくつかの実施形態では、前記複数のピクセルの異なるピクセルの間の前記横境界部は、前記基板部分の全厚さを通して延在する前記複数の光抽出表面凹部の選ばれた光抽出表面凹部と整列する。
いくつかの実施形態では、前記複数の突出点は、第１サイズを備える第１の突出点のグループを含み、第２サイズを備える第２の突出点のグループを含み、前記第２サイズは前記第１サイズとは異なる。
いくつかの実施形態では、第１サイズと第２サイズは、高さ、幅、または長さのうち少なくとも１つを含む。
いくつかの実施形態では、前記複数の突出点は、第１の形状を備える第１の突出点のグループを含み、第２の形状を備える第２の突出点のグループを含み、前記第２の形状は、前記第１の形状とは異なる。
いくつかの実施形態では、 前記複数の突出点の各突出点は、複数の傾斜横面を持つ多面体形状または切頭の多面体形状を含み、前記複数の傾斜横面の各傾斜横面は、約１５度から約４５度までの範囲で垂直から傾斜した角度を備える。
いくつかの実施形態では、前記複数の突出点の各突出点は、各突出点が関連する前記複数のピクセルの１つのピクセルの最大幅の約５分の１から約２分の１までの最大の幅を備える。
いくつかの実施形態では、複数の基板部分は複数の横縁部を含む。前記複数の突出点は、前記複数の横縁部の少なくともいくつかの横縁部に隣接して位置する第１の突出点のグループを含み、かつ、前記複数の横縁部から先端に位置する第２の突出点のグループを含む。 前記第１の突出点のグループの少なくともいくつかの突出点は、前記第２の突出点のグループの少なくともいくつかの突出点に対して、（ａ）大きさ、（ｂ）形状、（ｃ）数、または（ｄ）分布の少なくとも１つにおいて異なる。
いくつかの実施形態では、前記複数の基板部分は複数の角を含む。前記複数の突出点は、前記複数の角に隣接して位置する第１の突出点のグループを含み、かつ、前記複数の角から先端に位置する第２の突出点のグループを含む。前記第１のお突出点のグループの少なくともいくつかの突出点は、前記第２の突出点のグループの少なくともいくつかの突出点に対して、（ａ）大きさ、（ｂ）形状、（ｃ）数、または（ｄ）分布の少なくとも１つにおいて異なる。
いくつかの実施形態では、ピクセル化ＬＥＤチップは、前記複数の突出点の上又はその上方に配置された少なくとも１つのルミフォリック材料を更に含む。前記少なくとも１つのルミフォリック材料は、前記複数の活性層部により放出される光の少なくとも一部を受け、かつ、ルミフォア放射をレスポンス良く生成するように構成される。
いくつかの実施形態では、前記複数のピクセルの少なくとも１つの第１のピクセルと関連するルミフォリック材料は、前記複数のピクセルの少なくとも１つの第２のピクセルと関連するルミフォリック材料に対して、（ａ）構成、（ｂ）濃度、（ｃ）粒径、または（ｄ
）分布の少なくとも１つに関して異なる。
いくつかの実施形態では、前記複数の基板部分は炭化ケイ素を含み、前記複数の活性層部は、少なくとも１つのＩＩＩ族窒化物材料を含む。
いくつかの実施形態では、前記複数の活性層部の各活性層部は、別のアノード及びカソードを含む。
本開示の他の局面では、 ピクセル化ＬＥＤチップは、複数の活性層部を含む活性層を含む。前記複数の活性層部の各活性層部は、複数のピクセルを形成するために独立して電気的にアクセス可能である。前記複数のピクセルの各ピクセルは、アノードとカソードと、（ｉ）前記複数のピクセルの横側壁の間と(ｉｉ)前記複数のピクセルの各ピクセルの前記アノードと前記カソードとの間に配置されたアンダーフィル材と、を含む。
いくつかの実施形態では、前記アンダーフィル材は、光変更材料または光反射材料を含む。
いくつかの実施形態では、前記光変更材料または前記光反射材料は、バインダ内で浮遊する光変更粒子または光反射粒子を含む。
いくつかの実施形態では、前記光変更粒子または光反射粒子は、二酸化チタン粒子を含み、前記バインダはシリコンを含む。
いくつかの実施形態では、二酸化チタン粒子のシリコンに対する重量比は、５０％から１５０％の範囲にある。
いくつかの実施形態では、前記複数のピクセルの前記横側壁の間の前記アンダーフィル材の幅は、約６０ミクロン（μｍ）以下である。
いくつかの実施形態では、前記複数のピクセルの前記横側壁の間の前記アンダーフィル材の幅は、約１０μｍから約３０μｍまでの範囲にある。
いくつかの実施形態では、ピクセル化ＬＥＤチップは、 前記複数の活性層部を支持する複数の基板部分を更に含み、各基板部分は光透過材料を含む。
いくつかの実施形態では、ピクセル化ＬＥＤチップ 前記複数の基板部分の間に空隙がない。
いくつかの実施形態では、前記複数の基板部分は、炭化ケイ素を含む。
いくつかの実施形態では、前記複数の基板部分は、サファイアを含む。
本開示の他の局面では、自動車利用や自動車製品用のピクセル化ＬＥＤチップは、複数の活性層部を含む活性層を含む。前記複数の活性層部の各活性層部は、複数のピクセルを形成するために独立して電気的にアクセス可能である。このピクセル化ＬＥＤチップは、前記複数の活性層部の間に配置され、ショア―Ｄ硬度スケールデュロメータ値が少なくとも４０である材料を含むアンダーフィル材を有する。
いくつかの実施形態では、前記アンダーフィル材は、ショア―Ｄ硬度スケールデュロメータ値が約４０から約１００までの範囲である材料を含む。
いくつかの実施形態では、前記アンダーフィル材は、ショア―Ｄ硬度スケールデュロメータ値が約６０から約８０までの範囲である材料を含む。
いくつかの実施形態では、前記アンダーフィル材は、光変更材料または光反射材料を含むいくつかの実施形態では、前記光変更材料または光反射材料は、バインダ内で浮遊する光変更粒子または光反射粒子を含む。
いくつかの実施形態では、前記光変更粒子または光反射粒子は二酸化チタン粒子を含み、前記バインダはシリコンを含む。
いくつかの実施形態では、前記複数のピクセルの各ピクセルは、アノードとカソードとを含む。
いくつかの実施形態では、前記アンダーフィル材は、前記複数のピクセルの各ピクセルの前記アノードと前記カソードとの間に配置される。
いくつかの実施形態では、ピクセル化ＬＥＤチップは、前記複数のピクセルの上にルミフォリック材料を更に含む。
いくつかの実施形態では、前記ルミフォリック材料は、ショア―Ｄ硬度スケールデュロメータ値が約４０より小さい材料を含む。
いくつかの実施形態では、 ピクセル化ＬＥＤチップは、前記複数の活性層部を支持する複数の基板部分を更に含み、各基板部分は光透過材料を含む。
いくつかの実施形態では、前記複数の基板部分は、炭化ケイ素を含む。
いくつかの実施形態では、前記複数の基板部分は、サファイアを含む。
本開示の他の局面では、ピクセル化ＬＥＤチップは、複数の活性層部を含む活性層と、前記複数の活性層部を支持する複数の不連続な基板部分を含む基板と、を含む。各基板部分が光透過材料を含む。前記複数の活性層部の各活性層部は、独立して電気的にアクセス可能であり、前記複数の不連続な基板部分の異なる基板部分を照射し、かつ、基板部分を通して光を透過するように構成される。結果、前記複数の活性層部と前記複数の不連続な基板部分が複数のピクセルを形成する。このピクセル前記複数のピクセル上に第１のルミフォリック材料を含む。
いくつかの実施形態では、前記第１のルミフォリック材料は、水色、緑色、アンバー色、黄色、橙色、および／または赤色のピーク放射波長を含む１つ以上の材料を含む。
いくつかの実施形態では、前記第１のルミフォリック材料は、前記複数の不連続な基板部分上で連続している。
いくつかの実施形態では、前記第１のルミフォリック材料は、前記複数のピクセルのピクセル間で位置合わせされる複数の光分離素子を含む。
いくつかの実施形態では、ピクセル化ＬＥＤチップは、前記複数のピクセルのピクセルの間にあり、かつ、前記複数の光分離素子と位置合わせされる、アンダーフィル材を更に含む。
いくつかの実施形態では、ピクセル化ＬＥＤチップは、前記第１のルミフォリック材料と前記複数の光分離素子の上方に第２のルミフォリック材料を更含む。
いくつかの実施形態では、前記第１のルミフォリック材料は、蛍光体粒子と散乱粒子とを含む。
いくつかの実施形態では、前記散乱粒子は、溶解シリカ、ヒュームドシリカ、または二酸化チタン粒子の少なくとも１つを含む。
本開示の他の局面では、ピクセル化ＬＥＤチップは、複数の活性層部を含む活性層を含む。前記複数の活性層部の各活性層部は、複数のピクセルを形成するために独立して電気的にアクセス可能である。このピクセル化ＬＥＤチップは、前記複数のピクセルの上第１のルミフォリック材料を含む。前記第１のルミフォリック材料は、前記複数のピクセルのピクセル間で位置合わせされる複数の光分離素子を含む。
いくつかの実施形態では、 前記第１のルミフォリック材料は、水色、緑色、アンバー色、黄色、橙色、および／または赤色のピーク放射波長を含む１つ以上の材料を含む。
いくつかの実施形態では、前記第１のルミフォリック材料は、前記複数のピクセル上で連続的している。
いくつかの実施形態では、ピクセル化ＬＥＤチップは、前記複数のピクセルのピクセルの間にあり、かつ、前記複数の光分離素子と位置合わせされる、アンダーフィル材を更に含む。
いくつかの実施形態では、ピクセル化ＬＥＤチップは、前記第１のルミフォリック材料と前記複数の光分離素子の上方に第２ルミフォリック材料を更に含む。
いくつかの実施形態では、前記複数の光分離素子は、前記第１のルミフォリック材料の中にカットを含む。
本開示の他の局面では、ピクセル化ＬＥＤチップは、複数の活性層部を含む活性層と、前記複数の活性層部を支持する複数の基板部分と、を含む。前記各基板部分は、光透過材料と光注入表面と光抽出表面とを含む。前記光注入表面は、前記活性層と前記光中執表面との間に配置される。前記複数の活性層部の各活性層部は、独立して電気的にアクセス可能であり、前記複数の基板部分の異なる基板部分を照射し、かつ、前記基板部分の前記光抽出表面を通して光を透過するように構成される。結果、前記複数の活性層部と前記複数の基板部分は、複数のピクセルを形成する。前記複数の基板部分の少なくとも１つの基板部分は、２つの対向面の間に第１の角度を備える第１の突出点と、２つの対向面の間に第２の角度を備える第２の突出点と、を含み、前記第２の角度は前記第１の角度より大きい。
いくつかの実施形態では、前記第２の角度は、前記第１の角度を少なくとも１５度上回る。
いくつかの実施形態では、前記第２の角度は約９０度であり、前記第１の角度は約６０度である。
いくつかの実施形態では、前記第２の突出点は、前記第１の突出点よりピクセル側壁に
より近い。
いくつかの実施形態では、前記第１の突出点と前記第２の突出点は、炭化ケイ素を含む。
本開示の他の局面では、ピクセル化ＬＥＤチップは、複数の活性層部を含む活性層と、前記複数の活性層部を支持する複数の基板部分を含む。前記各基板部分は、光透過材料と光注入表面と光抽出表面とを含む。前記光注入表面は前記活性層と前記光抽出表面との間に配置される。前記複数の活性層部の各活性層部は、独立して電気的にアクセス可能であり、前記複数の基板部分の異なる基板部分を照射し、かつ、前記基板部分の前記光抽出表面を通して光を透過するように構成される。結果、前記複数の活性層部と前記複数の基板部分が複数のピクセルを形成する。前記各基板部分の光抽出表面は、前記複数のピクセルのピクセル側壁の間に光抽出表面凹部を含む。前記ピクセル化ＬＥＤチップは、前記ピクセル側壁上に反射層を更に含む。
いくつかの実施形態では、前記反射層は、金属反射体と誘導性反射体の少なくとも１つか、または、それらの組み合わせを含む。
本開示の他の局面では、自動車利用や自動車製品用のピクセル化しされたＬＥＤチップは、複数の活性層部を含む活性層と、前記複数の活性層部を支持する複数の基板部分を含む基板を含む。前記各基板部分は光抽出表面を含む。前記複数の活性層部の各活性層部は、独立して電気的にアクセス可能であり、前記複数の基板部分の異なる基板部分を照射し、かつ、前記前記基板部分の前記光抽出表面を通して光を透過するように構成される。結果、前記複数の活性層部と前記複数の基板部分が複数のピクセルを形成する。前記各基板部分の光抽出表面は、少なくとも１つの第１の光抽出表面凹部と少なくとも１つの第２の光抽出表面凹部とを含む。前記少なくとも１つの第２の光抽出表面凹部は、前記複数のピクセルの隣接するピクセルの間で道と整列する。前記ピクセル化ＬＥＤチップは、（ｉ）前記少なくとも１つの第１の光抽出表面凹部が前記少なくとも１つの第２の光抽出表面凹部よりも前記基板の中に深く延在する、又は（ｉｉ）前記第２の光抽出表面凹部の底の幅は、前記第１の光抽出表面凹部よりの底の幅より広い、という特徴（ｉ）および（ｉｉ）の少なくとも１つを含む。
いくつかの実施形態では、前記少なくとも１つの第１の光抽出表面凹部は、前記少なくとも１つの第２の光抽出表面凹部より前記基板の中に深く延在する。
いくつかの実施形態では、前記第２の光抽出表面凹部の底の幅は、前記第１の光抽出表面凹部の底の幅よりも広い。
本開示の他の局面では、自動車利用および自動車製品用のピクセル化ＬＥＤ照明装置を製造する方法は、複数の活性層部を形成するために、複数の凹部または道を基板上の活性層を通して画定することを含む。前記基板は、 (i) 複数の活性層部に近接する光注入表面 と(ii) 前記光注入表面に概して対向する光抽出表面とを含む。という特徴（ｉ）および（ｉｉ）の少なくとも１つを含む。前記複数の凹部または道の凹部または道は、（ａ）前記注入表面を通して画定され前記基板の全厚さよりも小さく、（ｂ）前記複数の活性層部の間に一般的には配置される。前記基板は、前記複数の活性層部と導通する複数のアノード－カソードペアを含む。この方法は、実装面の上方に前記基板を取り付けることと、前記実装面の上方に前記基板を取り付けた後に、前記基板を薄厚化することと、複数の不連続な基板部分を形成するために、前記複数の凹部または道と位置合わせされた複数の領域に沿って前記基板の全厚さを通して前記基板の部分を除去することと、を含む。
いくつかの実施形態では、前記複数の活性層部の各活性層部は、複数の光透過部分の異なる光透過部分を照射し、かつ、前記光抽出表面を通して光を透過するように構成される。結果、前記複数の活性層部と前記複数の不連続な基板部分が複数のピクセルを形成する。前記複数のピクセルのピクセルは、最大ピクセル幅を有する。前記方法は、前記光抽出表面に複数の突出点を形成することを更に有し、前記複数の突出点の各突出点は、前記最大ピクセル幅の約５分の１から約半分の範囲の幅を備える。
いくつかの実施形態では、前記光抽出表面に第１のルミフォリック材料を付与することを更に有する。
いくつかの実施形態では、前記方法は、複数の水分離素子を形成するために、前記複数のピクセルのピクセル間で位置合わせされる前記第１のルミフォリック材料の一部分を除去することを更に有する。
いくつかの実施形態では、前記方法は、前記第１のルミフォリック材料と前記複数の光分離素子の上方に第２のルミフォリック材料を付与することを更に有する。
いくつかの実施形態では、前記方法は、前記基板を前記実装面の上方に取り付ける前に前記複数のアノード－カソードペアを平たんにすることを更に有する。
いくつかの実施形態では、前記方法は、前記基板と前記実装面との間に、前記複数のアノード－カソードペアの間に、かつ、前記基板を薄厚化する前に前記複数の活性層部の間に、アンダーフィル材を付与することを更に有する。
本開示の他の局面では、自動車利用および自動車製品用のピクセル化ＬＥＤ照明装置を製造する方法は、複数の活性層部を形成するために、基板上の活性層を通して複数の凹部または道を画定することを含む。前記基板は、(i)複数の活性層部に近接する光注入表面と(ii)前記光注入表面に概して対向する光抽出表面とを含む。前記複数の凹部または道の凹部または道は、（ａ）前記注入表面を通して画定され前記基板の全厚さよりも小さく、（ｂ）前記複数の活性層部の間に一般的には配置される。前記基板は、前記複数の活性層部と導通する複数のアノード－カソードペアを含む。前記方法は、実装面の上方に前記基板を取り付けることと、 前記基板と前記実装面との間に、前記複数のアノード－カソードペアの間に、かつ、前記複数の活性層部の間に、アンダーフィル材を付与することと、前記基板と前記実装面との間に前記アンダーフィル材を付与した後に前記基板を薄厚化することと、を含む。
いくつかの実施形態では、前記方法は、複数の領域に沿って前記基板の部分を取り除くことを更に有し、前記複数の領域のいくつかの領域は、前記複数の凹部または道と位置合わせされる。
いくつかの実施形態では、前記方法は、複数の不連続な基板部分を形成するために、前記複数の凹部または道と位置合わせされた複数の領域に沿って前記基板の全厚さを通して前記基板の部分を除去することを更に有する。
いくつかの実施形態では、前記方法は、前記複数の不連続な基板部分、前記アンダーフィル材、かつ前記複数のアノード－カソードペアを前記実装面から分離することを更に有する。
本開示の他の局面では、自動車利用および自動車製品用のピクセル化ＬＥＤ照明装置を製造する方法は、複数の活性層部を形成するために、活性層を通して複数の凹部または道
を画定することと、複数の独立して電気的にアクセス可能なピクセルを形成するために、前記複数の活性層部の上に複数のアノード－カソードペアを堆積することと、実装面の上方に前記複数のピクセルを取り付けることと、前記複数のピクセルに第１のルミフォリック材料を付与することと、複数の光分離素子を形成するために、前記複数のピクセルの各ピクセル間の前記第１のルミフォリック材料の少なくとも一部を除去することと、を有する。
いくつかの実施形態では、前記第１のルミフォリック材料の少なくとも一部を除去することは、前記第１のルミフォリック材料に渡って鋸ブレードを通すことを含む。
いくつかの実施形態では、前記方法は、further comprises 前記第１のルミフォリック材料と前記複数の光分離素子の上方に第２のルミフォリック材料を付与することを更に含む。
いくつかの実施形態では、前記方法は、前記複数のピクセルを前記実装面上方に取り付けた後に、前記複数の凹部または道の中、および前記複数のアノード－カソードペアの間にアンダーフィル材を付与することを更に有する。
いくつかの実施形態では、前記方法は、前記複数の活性層部を支持する複数の基板部分を更に含む。
いくつかの実施形態では、前記方法は、前記第１のルミフォリック材料を付与する前に前記複数の基板部分を除去することを更に含む。
いくつかの実施形態では、前記方法は、前記第１のルミフォリック材料と前記複数の光分離素子の上方に第２のルミフォリック材料を付与することを更に含む。
本開示の他の局面では、照明装置は、少なくとも１つのピクセル化ＬＥＤチップを有する。前記少なくとも１つのピクセル化ＬＥＤチップは、複数の活性層部を含む活性層を含む。前記複数の活性層部の各活性層部は、複数のピセルを形成するために独立して電気的にアクセス可能である。このピクセル化ＬＥＤチップは、前記複数のピクセルの横側壁の間に配置されたアンダーフィル材を含む。前記少なくとも１つのピクセル化ＬＥＤチップは、少なくとも１つの画像を表面上に映写するように構成される。
いくつかの実施形態では、前記アンダーフィル材は、断熱材、バインダ内で浮遊する光変更粒子、またはバインダ内で浮遊する光反射粒子の少なくとも１つを含む。
いくつかの実施形態では、前記少なくとも１つの画像は、英数字、記号、さまざまな色、静止画、およびビデオなどの動画の少なくとも１つを含む。
いくつかの実施形態では、前記複数のピクセルの個々のピクセルまたはピクセルのサブグループは、前記少なくとも１つの画像を形成するために選択的に起動または非起動されるように構成される。
いくつかの実施形態では、前記複数のピクセルの各ピクセルは、全般照明を提供するために同時に起動または非起動されるように構成される。
いくつかの実施形態では、前記表面は、掲示板または標識の直立型表面を有する。
いくつかの実施形態では、前記照明装置は、エリアライト、ダウンライト、ハイベイ照明器具又はロウベイ照明器具、吊り下げ照明器具、トロファ、壁取り付け又は天井取り付
け照明器具、トラックライト、テーブル又はフロアランプ、及び電球の少なくとも１つを含む、室内照明装置を有する。
いくつかの実施形態では、前記照明装置は、 エリアライト、道照明器具または道路照明器具、天蓋照明器具、軒照明器具、駐車場照明器具、投光照明器具、および、壁掛けまたは天井掛け屋外器具の少なくとも１つを含む屋外照明装置を含む。
いくつかの実施形態では、照明装置は、 表示画面用に局所減光を提供するように構成されたディスプレイバックライトを含む。
いくつかの実施形態では、前記照明装置は、懐中電灯、パソコン、タブレット、電話、または時計の少なくとも１つを含む携帯照明装置または手持ち照明装置を含む。
いくつかの実施形態では、前記装置または装置製造方法のいずれも（または、本明細書で開示される他の装置と方法）、自動車以外の製品や利用であってもよい。
いくつかの実施形態では、前記装置または装置製造方法のいずれも（または、本明細書で開示される他の装置と方法）、自動車製品や自動車利用用であってもよい。
別の態様では、本明細書において説明される前述の態様のいずれも、ならびに／またはさまざまな別個の態様および特徴は、追加の利点を得るために組み合わされてもよい。本明細書で開示されるさまざまな特徴および要素のいずれも、本明細書においてそれとは反対に示されない限り、１つまたは複数の他の開示される特徴および要素と組み合わされてもよい。
本開示の他の態様、特徴、および実施形態は、続く開示および添付の特許請求の範囲から、より十分に明らかになるであろう。
ＬＥＤの半導体層に近接してパターニングされた光透過表面を含み、半導体層に近接した多層反射体を含み、多層反射体とＬＥＤの電気接点との間にパッシベーション層を含む、単一フリップチップＬＥＤの側断面図である。単一ＬＥＤは、本開示の実施形態によるフリップチップＬＥＤアレイにおいて使用可能なフリップチップを表す。 本開示の実施形態による、フリップチップＬＥＤの平面写真であり、透明な基板が上方を向き、フリップチップアレイにおいて使用可能である。 図２ＡのフリップチップＬＥＤの平面写真であり、電極が上方を向いている。 本開示の実施形態において使用可能な、上方を向いている単一の透明な基板上に４個のフリップチップタイプＬＥＤのアレイを含むピクセル化ＬＥＤチップの平面写真である。 図３Ａのピクセル化ＬＥＤチップの平面写真であり、電極は上方を向いている。 本開示の実施形態において使用可能な、上方を向いている単一の透明な基板上に１００個のフリップチップＬＥＤのアレイを含むピクセル化ＬＥＤチップの平面写真である。 図４ＡのピクセルかしたＬＥＤチップの平面写真であり、電極は上方を向いている。 本開示のいくつかの実施形態において、フリップチップＬＥＤ間に溝または凹部を画定し、光抽出表面から基板の内部へと延在する光分離素子の形成を可能にするために、かつ光抽出表面上にルミフォリック材料を堆積させるために、製造のさまざまな状態における、上方を向いた単一の透明な基板上に１６個のフリップチップＬＥＤのアレイを含むピクセル化ＬＥＤチップの平面図である。 単一の透明な基板上に１６個のフリップチップＬＥＤのアレイを含む発光デバイス（例えば、ピクセル化ＬＥＤチップ）の平面図であり、電極は上方を向いている。 図６Ａの発光デバイス用の電気的インターフェースの下位層の平面図である。複数の水平方向の一連の直列接続は各々、発光デバイスのアノードと接続するための複数の導電性ビアを含む。下位層は、電気的インターフェースの上位層内に画定された導電性ビアの通過を可能にする開口をさらに含む。 図６Ａの発光デバイス用の電気的インターフェースの上位層の平面図であり、複数の垂直方向の一連の直列接続は各々、発光デバイスのカソードと接続するための複数の導電性ビアを含む。 図６Ａの発光デバイス用の電気的インターフェースを形成するために、図６Ｂの下位層の上方に重ね合わされた図６Ｃの上位層の平面図である。 図６Ａの発光デバイスと連結された図６Ｄの電気的インターフェースの平面図である。 単一の透明な基板上に１６個のフリップチップＬＥＤのアレイを含む発光デバイス（例えば、ピクセル化ＬＥＤチップ）の平面図であり、電極は上方を向いている。 図７Ａの発光デバイス用の電気的インターフェースの下位層の平面図である。複数の水平方向の一連の直列接続は各々、発光デバイスのアノードと接続するための複数の導電性ビアを含む。下位層は、電気的インターフェースの上位層内に画定された導電性ビアの通過を可能にする開口をさらに含む。 図７Ａの発光デバイス用の電気的インターフェースの上位層の平面図である。垂直方向に並べられた複数の並列接続は各々、発光デバイスのカソードと接続するための複数の導電性ビアを含む。 図７Ａの発光デバイス用の電気的インターフェースを形成するために、図７Ｂの下位層の上方に重ね合わされた図７Ｃの上位層の平面図である。 本開示の実施形態における、図７Ａの発光デバイスに接続された図７Ｄの電気的インターフェースの平面図である。 本開示の一実施形態による、第１の色の組み合わせを生成するように構成されたＬＥＤ発光デバイスの平面図である。 本開示の一実施形態による、第２の色の組み合わせを生成するように構成されたＬＥＤ発光デバイスの平面図である。 本開示の一実施形態による、第３の色の組み合わせを生成するように構成されたＬＥＤ発光デバイスの平面図である。 本開示の一実施形態による、第４の色の組み合わせを生成するように構成されたＬＥＤ発光デバイスの平面図である。 図９Ａは、一実施形態におけるピクセル化ＬＥＤ発光デバイス（例えば、ピクセル化ＬＥＤチップ）の少なくとも一部の側断面概略図である。このピクセル化ＬＥＤ発光デバイスは、その光抽出表面に沿って多数の突出点を持つ基板を有し、かつ、第１、第２ピクセルを形成するのに第１、第２活性層部の放射を透過するように構成される。異なる突出点は異なる大きさを有し、２つの突出点の間のくぼみ又は「道」は、第１ピクセルと第２ピクセルとの間に横境界部を画定する裏側凹部と並ぶ（よって、「道－並び」構造を提供する）。 寸法線と寸法値を付与した、図９Ａの一部を表す側断面概略図である。 別の基板光抽出表面構造を有する本開示におけるピクセル化ＬＥＤチップ用の物理的特性と測定した性能値を提供するテーブルである。 ピクセルの幅と略同じ幅（例えば、ピクセル当たり１ベベルカット）をそれぞれ持つ突出点でテクスチュア化された基板光抽出表面を含むピクセル化ＬＥＤチップのピクセルについての、照射パーセントと位置（ミリメートル）のプロットである。 図１２Ｂ：ピクセルの幅の約半分の幅（例えば、ピクセル当たり２ベベルカット）をそれぞれ持つ突出点でテクスチュア化された基板光抽出表面を含むピクセル化ＬＥＤチップのピクセルについての、照射パーセントと位置（ミリメートル）のプロットである。 ピクセルの幅の約３分の１の幅（例えば、ピクセル当たり３ベベルカット）をそれぞれ持つ突出点でテクスチュア化された基板光抽出表面を含むピクセル化ＬＥＤチップのピクセルについての、照射パーセントと位置（ミリメートル）のプロットである。 テクスチュア化された基板光抽出表面を有する６個の異なるピクセル化ＬＥＤチップについての、カットしていない材料の厚さの関数として垂直コントラストのプロットを含む変動性図である。６個の異なるピクセル化ＬＥＤチップは、ピクセルあたり２ベベルカットと異なるカットしていない材料の厚さを持つ２個の基板と、ピクセルあたり３ベベルカットと異なるカットしていない材料の厚さを持つ４個の基板を含む。 図１２Ａに関連して認められる６個の異なるピクセル化ＬＥＤチップについての、カットしていない材料の厚さの関数として水平コントラストのプロットを含む変動性図である。 図１２Ａ及び図１２Ｂに関連して認められる６個の異なるピクセル化ＬＥＤチップについての、カットしていない材料の厚さの関数として垂直シャープネスのプロットを含む変動性図である。 図１２Ａ－図１２Ｃに関連して認められる６個の異なるピクセル化ＬＥＤチップについての、カットしていない材料の厚さの関数として水平シャープネスのプロットを含む変動性図である。 図１２Ａ－図１２Ｄに関連して認められる６個の異なるピクセル化ＬＥＤチップについて、９０Ｃｄ／ｍｍ２より大きな光束値のプロットを含む変動性図である。 複数の不規則に分布されたマイクロスケールのテクスチュア特徴を画定するために、誘導結合型プラズマエッチングにより処理された炭化ケイ素表面の走査電極顕微鏡画像である。 規則的に間が空き規則的な大きさのマイクロスケールのテクスチャ特徴を規則正しく配列したアレイを画定するために、マスキングし、誘導結合型プラズマエッチングを含む選択した材料を除去し、その後、炭化ケイ素表面の８個の走査電極顕微鏡画像を提供する。 いくつかの実施形態における、製造のさまざまな状態における、ピクセル化ＬＥＤチップの側断面概略図である。 いくつかの実施形態における、製造のさまざまな状態における、ピクセル化ＬＥＤチップの側断面概略図である。 いくつかの実施形態における、製造のさまざまな状態における、ピクセル化ＬＥＤチップの側断面概略図である。 いくつかの実施形態における、製造のさまざまな状態における、ピクセル化ＬＥＤチップの側断面概略図である。 いくつかの実施形態における、製造のさまざまな状態における、ピクセル化ＬＥＤチップの側断面概略図である。 いくつかの実施形態における、製造のさまざまな状態における、ピクセル化ＬＥＤチップの側断面概略図である。 いくつかの実施形態における、製造のさまざまな状態における、ピクセル化ＬＥＤチップの側断面概略図である。 いくつかの実施形態における、製造のさまざまな状態における、ピクセル化ＬＥＤチップの側断面概略図である。 いくつかの実施形態における、製造のさまざまな状態における、ピクセル化ＬＥＤチップの側断面概略図である。 ルミフォリック材料の中の光分離素子を含むいくつかの実施形態におけるピクセル化ＬＥＤチップの断面概略図である。 光分離素子を持つルミフォリック材料の上方に第２ルミフォリック材料を含むいくつかの実施形態におけるピクセル化ＬＥＤチップの断面概略図である。 いくつかの実施形態におけるピクセル化ＬＥＤチップの断面概略図である。 ルミフォリック材料の中の光分離素子を含むいくつかの実施形態におけるピクセル化ＬＥＤチップの断面概略図である。 光分離素子を持つルミフォリック材料の上方に第２ルミフォリック材料含むいくつかの実施形態におけるピクセル化ＬＥＤチップの断面概略図である。 いくつかの実施形態におけるピクセル化ＬＥＤチップの断面概略図であり、先の実施形態の基板は完全に取り除く。 いくつかの実施形態におけるピクセル化ＬＥＤチップの断面概略図である。 突出点を持つ複数のピクセルを画定する道－並びカット線を含むいくつかの実施形態におけるピクセル化ＬＥＤ発光デバイスの一部の上方透視写真図である。 突出点の２個の対向面の間の角度として画定された同一角度Ａを有する複数の突出点を含むいくつかの実施形態におけるピクセル化ＬＥＤチップの少なくとも一部の側断面概略図である。 異なる大きさと形状を有する複数の突出点を含むいくつかの実施形態におけるピクセル化ＬＥＤチップの少なくとも一部の側断面概略図である。 突出点の２個の対向面の間の角度として画定された同一角度Ｂを有する複数の突出点を含むいくつかの実施形態におけるピクセル化ＬＥＤチップの少なくとも一部の側断面概略図であり、角度Ｂは、図１９の角度Ａよりも大きい。 ピクセルあたり２個の突出点を含むいくつかの実施形態におけるピクセル化ＬＥＤチップの少なくとも一部の側断面概略図である。 ピクセルあたり４個の突出点を含むいくつかの実施形態におけるピクセル化ＬＥＤチップの少なくとも一部の側断面概略図である。 光抽出表面凹部の２個の対向面の間の角度として画定された角度Ｃを持つ１個の光抽出表面凹部を含むいくつかの実施形態におけるピクセル化ＬＥＤチップの少なくとも一部の側断面概略図である。 角度Ａを持つ第１の突出点と角度Ａより大きい角度Ｂを持つ第２の突出点を含むいくつかの実施形態におけるピクセル化ＬＥＤチップの少なくとも一部の側断面概略図である。 複数のピクセルの間で続く基板を含むいくつかの実施形態におけるピクセル化ＬＥＤチップの少なくとも一部の側断面概略図である。 いくつかの実施形態における少なくとも１つのピクセル化ＬＥＤチップから投影される画像を表示する掲示板又は標識を図示する。 ピクセル化ＬＥＤチップからの画像を投影することができ、全般照明も提供できる、いくつかの実施形態における室内照明装置を図示する。 ピクセル化ＬＥＤチップからの画像を投影することができ、全般照明も提供できる、いくつかの実施形態における屋外照明装置を図示する。 座標画像または順序化された画像を提供するネットワークを形成する街灯などの複数の据え付け照明装置を図示する。 座標画像または順序化された画像を建物の中で提供するネットワークを形成する、トロファや天井取り付け照明器具などの複数の据え付け照明装置を有する建物のフロア平面図を図示する。 ２つのエミッタアレイを含む発光デバイスの構成要素間の相互接続を示す簡略化された概略図であり、各エミッタアレイは、個別にアドレッサブルなフリップチップＬＥＤを含む。
［発明の詳細な説明］
本明細書で開示される固体（ソリッドステート）発光デバイスは、複数のピクセルを形成する、複数の独立して電気的にアクセス可能な活性層部を含む。いくつかの実施形態では、さまざまな改善により、光利用効率を過度に制限することなく、効果的にコントラストが上げられ（つまり、ピクセル間のクロストークが減る）、および／または画素間照射均一性が促進される。また、いくつかの改善により、効率的な製造性が促進され得る。追加的および／または代替的な有益な効果が期待される。１つまたは複数の本明細書で記載される技術的利益を実現する例示的な改善は、ピクセル間の横境界部を使って少なくともいくつかの突出点の間に凹部を並べることと、異なる大きさ、形状、数、および／または分布の突出点を持つ異なるピクセルを提供すること（つまり、画素間のばらつき）と、異なるサイズおよび／または形状の突出点を持つ個々のピクセルを提供すること（つまり、画素内ばらつき）と、１５度から４５度（または、本明細書で開示される別の角度サブレンジ）の範囲で垂直線から傾斜した角度を有する横面を持つ突出点を提供することと、最大ピクセル幅（つまり最大活性領域幅）の約５分の１から約２分の１までの幅を有する突出点を提供することと、異なるピクセル間でルミフォリック材料の構成、濃度、粒径、および／または分布を調整することと、および、異なるピクセル間で散乱材料の構成、濃度、粒径、および／または分布を調整することと、を含むが、これに限定されない。
において使用されるとき、「ピクセル化ＬＥＤチップ」は、その無機性発光デバイスまたは前駆体に言及し、その中のボディまたはフィルムは、半導体材料から成る少なくとも１つの層または領域を有し、かつ、サブ領域またはピクセルに構成され、電流が付与されると、可視光、赤外線および／または紫外線を放射する。ピクセル化ＬＥＤチップは、各ピクセルが異なる活性層部を有するように、複数の活性層部に分離される活性層を含んでもよい。ピクセル化ＬＥＤチップ はまた、活性層を支持する基板を含んでもよい。基板は、基板の厚さを通して部分的にまたは全体的に、各ピクセルで異なる活性層部を支持する複数の基板部分に分離されてもよい。実施形態に応じて、ピクセル化ＬＥＤチップは、蛍光体または他の変換材料を含むルミフォリック材料と、ピクセル化ＬＥＤチップと統合された他の物理的な光学構造を含んでもよい。
本明細書において記載される実施形態は、当業者が実施形態を実施することを可能にするために必要な情報を表し、実施形態を実施する最良の形態を示す。 添付の図面に照らして以下の説明を読めば、当業者は、本開示の概念を理解し、これらの概念の、本明細書において特に扱われない適用例を認識するであろう。これらの概念および適用例は、本開示および添付の特許請求の範囲の範囲に含まれることが理解されるべきである。
第１の、第２の、などの用語が、本明細書において、さまざまな要素について説明するために使用されることがあるが、これらの要素は、これらの用語によって制限されるべきでないことが理解されよう。これらの用語は、ある要素を別の要素と区別するためにのみ使用される。たとえば、本開示の範囲から逸脱することなく、第１の要素が第２の要素と呼ばれることがあり、同様に、第２の要素が第１の要素と呼ばれることがある。本明細書において使用されるとき、「および／または」という用語は、関連付けられた列挙品目のうちの１つまたは複数のあらゆる組み合わせを含む。
層、領域、または基板などの要素が、別の要素の「上に」あるまたはその「上へ」延在すると表現されるとき、その要素は、他の要素のすぐ上にあることが可能である、もしくは他の要素の上へ直接的に延在することが可能である。または、介在要素も存在することがあることが理解されよう。 対照的に、ある要素が別の要素の「すぐ上にある」またはその「上へ直接的に」延在すると表現されるとき、介入要素は存在しない。 同様に、層
、領域、または基板などの要素が別の要素の「上方に」あるまたはその「上方に」延在すると表現されるとき、その要素は、他の要素のすぐ上方にあることが可能である、もしくは他の要素の上方に直接的に延在することが可能である、または、介在要素も存在することがあることが理解されよう。 対照的に、ある要素が別の要素の「すぐ上方にある」またはその「上方に直接的に」延在すると表現されるとき、介入要素は存在しない。 ある要素が別の要素に「接続される」または「結合される」と表現されるとき、その要素は、他の要素に直接的に接続もしくは結合可能である、または、介在要素が存在することがあることも理解されよう。対照的に、ある要素が別の要素に「直接的に接続される」または「直接的に結合される」と表現されるとき、介在要素は存在しない。
「～の下に」、「～の上に」、「上位」、「下位」、「水平」、または「垂直」などの相対的な用語は、本明細書において、図に示されるような、ある要素、層、または領域の、別の要素、層、または領域に対する関係について説明するために、使用されることがある。これらの用語および上記で論じられた用語は、図に示される方位に加えて、デバイスの異なる方位を包含することを意図することが理解されよう。
本明細書において使用される用語は、特定の実施形態について説明する目的のものにすぎず、本開示を限定することを意図したものではない。本明細書において使用されるとき、「１つの（ａ）」、「１つの（ａｎ）」、および「その（ｔｈｅ）」という単数形は、そうでないことが環境から明確に示されない限り、複数形も含むことを意図したものである。 「備える、含む（ｃｏｍｐｒｉｓｅｓ）」、「備える、含む（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、および／または「含む（ｉｎｃｌｕｄｉｎｇ）」という用語は、本明細書において使用されるとき、述べられた特徴、整数、ステップ、動作、要素、および／または構成要素の存在を特定するが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、および／またはそれらのグループの存在または追加を排除するものではないことがさらに理解されよう。
別途定義されない限り、本明細書において使用されるすべての用語（技術用語および科学用語を含む）は、本開示が属する当業者によって一般に理解される意味と同じ意味を有する。 本明細書において使用される用語は、本明細書および関連技術の内容における意味と一致する意味を有すると解釈されるべきであり、本明細書において明白にそのように定義されない限り、理想的な意味または過度に正式な意味に解釈されないことがさらに理解されよう。
本明細書において使用されるとき、固体発光デバイスの「活性層」又は「活性領域」は、大多数の電子キャリアと少数の電子キャリア（たとえば、正孔および電子）が再結合して光を発生させる層又は領域を指す。一般に、本明細書で開示される実施形態における活性層又は活性領域は、ダブルヘテロ構造または量子井戸構造などの井戸構造を含むことができる。活性層又は活性領域は、複数の量子井戸構造などの複数の層又は領域を含むことができる。
本明細書で開示される固体発光デバイスは、少なくとも１つの固体光源（たとえば、ＬＥＤ又はピクセル化ＬＥＤチップ）と、この少なくとも１つの固体光源の放射を受けるように配置された１つまたは複数のルミフォリック材料（本明細書において、ルミフォアとも称される）を含んでいてもよい。 ルミフォリック材料は、蛍光体、シンチレータ、ルミフォリックインク、量子ドット材料、デイグローテープ（ｄａｙ ｇｌｏｗ ｔａｐｅ）などのうちの１つまたは複数を含んでもよい。いくつかの実施形態では、ルミフォリック材料は、シリコンもしくはガラスなどのバインダ内に配置された、単一結晶プレートもしくは層の形で配置された、多結晶プレートもしくは層の形で配置された、および／または焼結されたプレートの形で配置された、１つまたは複数の蛍光体および／または量子ドットの形であってもよい。いくつかの実施形態では、蛍光体などのルミフォリック材料は
、ＬＥＤアレイ又はピクセル化ＬＥＤチップの表面上にスピンコートまたは噴射されてもよい。 いくつかの実施形態では、ルミフォリック材料は、成長基板上に、エピタキシャル層上に、および／またはＬＥＤアレイ又はピクセル化ＬＥＤチップのキャリア基板上に設置されてもよい。望まれるならば、１つまたは複数のルミフォリック材料を含む複数のピクセルが、単一プレートに製造されてもよい。一般に、ソリッドステート光源は、第１の主波長を有する光を生成してもよい。固体光源によって生成された光の少なくとも一部分を受ける少なくとも１つのルミフォアは、第１の主波長とは異なる第２の主波長を有する光を再放射してもよい。固体光源および１つまたは複数のルミフォリック材料は、その組み合わされた出力が、色、色点、強度などの１つまたは複数の所望の特性をもつ光となるように選択されてもよい。いくつかの実施形態では、任意選択で１つまたは複数のルミフォリック材料と組み合わせた、１つまたは複数のフリップチップＬＥＤの総放射またはピクセル化ＬＥＤチップのピクセルは、２５００Ｋから１０，０００Ｋの色温度範囲内に含まれるような、冷たい白色光、ニュートラルな白色光、または暖かい白色光を提供するように配置されてもよい。いくつかの実施形態では、水色、緑色、アンバー色、黄色、オレンジ色、および／または赤色の主波長を有するルミフォリック材料が使用されてもよい。いくつかの実施形態では、ルミフォリック材料は、スプレーコーティング、浸漬、液体分注、粉末コーティング、インクジェット印刷などの方法によって、１つまたは複数の放射表面（たとえば、上部表面および１つまたは複数の縁（表）面）に追加されてもよい。いくつかの実施形態では、ルミフォリック材料は、カプセル材料（ｅｎｃａｐｓｕｌａｎｔ）媒体、接着媒体、または他の結合媒体内で分散されてもよい。
いくつかの実施形態では、フォトリソグラフィパターニングまたは他の孔版式パターニングは、異なるピクセルに対して（ａ）構造、（ｂ）濃度、（ｃ）粒径、または（ｄ）分布が異なるルミフォリック材料及び／または散乱材料を提供するために、基板に関連する異なるピクセル上にまたはその上方に異なるルミフォリック材料が付与されることを可能にするのに使用されてもよい。
いくつかの実施形態では、散乱材料は、ルミフォリック材料の上方に付加またはそこに組み込まれてもよい。散乱材料は、シリコンなどのバインダ内に配置される散乱粒子を含んでもよい。散乱粒子は、光の内部全反射（ＴＩＲ）に影響を及ぼし、散乱材料と相互作用する光の散乱及び混合を促進する。散乱粒子は、中でも、溶融シリカ、ヒュームドシリカ、または二酸化チタン(ＴｉＯ２)粒子を含んでもよい。いくつかの実施形態では、散乱材料は、ルミフォリック材料に付与されるバインダ内で浮遊する散乱粒子の層を含む。いくつかの実施形態では、散乱粒子は、ルミフォリック材料が同じバインダ内で浮遊するルミフォリック粒子および散乱粒子を含むように、ルミフォリック材料内に含まれてもよい。
本明細書において使用されるとき、発光デバイスの層または領域は、その層または領域に当たる放出された放射の少なくとも７０％がその層又は領域を通って現れるとき、「透明」であると考えられてもよい。例えば、可視光を放出するように構成されたＬＥＤの環境内で、炭化ケイ素やサファイアの好適な純度の結晶基板材料が透明であると考えられてもよい。さらに、本明細書において使用されるとき、ＬＥＤの層または領域は、その層または領域に当たる、角度が平均化された放出された放射の少なくとも７０％が反射されるとき、「反射性」であるまたは「反射体」を実施すると考えられる。いくつかの実施形態では、ＬＥＤは、その層または領域に当たる、角度が平均化された放出された放射の少なくとも９０％が反射されるとき、「反射性」であるまたは「反射体」を実施すると考えられる。たとえば、窒化ガリウム（ＧａＮ）系青色および／または緑色ＬＥＤの環境において、銀（たとえば、少なくとも７０％反射性、または少なくとも９０％反射性）は、反射性材料又は反射材料と考えられてもよい。紫外線（ＵＶ）ＬＥＤの場合、適切な材料が、所望の、いくつかの実施形態では高い、反射性ならびに／または所望の、いくつかの実施
形態では低い、吸収を提供するために選択されてもよい。 いくつかの実施形態では、「光透過」材料は、所望の波長の放出された放射の少なくとも５０％を透過するように構成されてもよい。
本明細書で開示されるいくつかの実施形態は、光透過基板が露出された発光表面を表す、フリップチップＬＥＤデバイス又はフリップチップピクセル化ＬＥＤチップの使用に関する。いくつかの実施形態では、光透過基板は、ＬＥＤ成長基板を実施し、またはこれを含み、複数のＬＥＤが、発光表面または領域を形成する同じ基板上で成長させられる。 いくつかの実施形態では、ピクセル化ＬＥＤチップは、成長基板で成長させられた活性層から形成された複数の活性層部を含む。いくつかの実施形態では、ピクセルは、ピクセル化ＬＥＤチップの機能層を共有してもよい。いくつかの実施形態では、成長基板の１つもしくは複数の部分（もしくは全体）および／またはエピタキシャル層の部分は、薄くされてもよいし、除去されてもよい。 いくつかの実施形態では、成長基板が部分的にまたは完全に除去されていようと除去されていまいと、第２の基板（チップ処理を実施するためのキャリア基板または一時的基板など）がピクセル化ＬＥＤチップまたはその前駆体に追加されてもよい。いくつかの実施形態では、光透過基板は、炭化ケイ素（ＳｉＣ）、サファイア、またはガラスを含む。 複数のＬＥＤ（たとえば、フリップチップＬＥＤ又はフリップチップピクセル）は、基板上で成長させられ、発光デバイスへと組み込まれてもよい。いくつかの実施形態では、基板（たとえば、シリコン）は、その上に取り付けられたまたは成長させられたＬＥＤチップと接触するように配置されたビアを含んでもよい。いくつかの実施形態では、フリップチップを使用する代わりに、個々のＬＥＤまたはＬＥＤパッケージが、基板の上またはその上方に個別に置かれ、取り付けられて、アレイを形成してもよい。たとえば、複数のウェーハレベルでパッケージ化されたＬＥＤは、ＬＥＤアレイまたはサブアレイを形成するために使用されてもよい。
フリップチップ構成を実施するＬＥＤが使用されるとき、所望のフリップチップＬＥＤは、多層反射体を組み込み、かつ、半導体層に隣接する内部表面に沿ってパターニングされた光透過（好ましくは透明な）基板を組み込む。いくつかの実施形態におけるフリップチップＬＥＤ又はフリップチップピクセルは、離間され、同じ面に沿って延在するアノード接点とカソード接点とを含み、そのような面は、光透過（好ましくは透明な）基板によって画定された面に対向する。フリップチップＬＥＤは、ＬＥＤチップの対向する面上に接点を有する垂直構造とは対照的に、水平構造と表現されることがある。いくつかの実施形態では、透明な基板は、パターニング、粗面化、またはあるいはテクスチャ化されて、光抽出を強化するように、内面反射を超える屈折の確率を増加させる変化する表面を提供してもよい。基板は、任意選択で１つまたは複数のマスクと組み合わせた、任意の適切なエッチング液を使用するエッチング（たとえば、フォトリソグラフィックエッチング）によるナノスケール特徴の形成を含む（しかし、これに限定されない）、当技術分野で知られているさまざまな方法のいずれかによってパターニングまたは粗面化されてもよい。
基板のパターニングまたはテクスチャ化は、基板材料、ならびに光抽出効率および／またはピクセル分離における関係性（ｉｍｐｌｉｃａｔｉｏｎ）に依存することがある。複数のＬＥＤ（たとえば、フリップチップＬＥＤ又はフリップチップピクセル）を担持する炭化ケイ素基板が使用される場合、炭化ケイ素の屈折率はＬＥＤの窒化ガリウム系活性領域に十分に合致する。 そのため、活性領域の光放射は、容易に基板に入る傾向がある。複数のＬＥＤ（たとえば、フリップチップＬＥＤ又はフリップチップピクセル）を担持するサファイア基板が使用される場合、基板へのＬＥＤ放射の通過を促進するために、パターニング、粗面化、またはテクスチャ化されたインターフェースを活性領域と基板の間に設けることが望ましい場合がある。基板の光抽出表面に関しては、いくつかの実施形態では、基板からの光の抽出を促進するために、パターニング、粗面化、またはテクスチャ化された表面を設けることが望ましい場合がある。成長基板が取り除かれる実施形態では、
窒化ガリウムエピタキシャル発光表面が粗面化、パターニング、及び／又はテクスチャ化されてもよい。
いくつかの実施形態では、ＬＥＤ又はピクセルは、第１の材料（たとえば、シリコン、炭化ケイ素、またはサファイア）の第１の基板上で成長してもよく、第１の（成長）基板は、部分的に除去され（たとえば、薄くされ）てもよいし、完全に除去されてもよい。 ＬＥＤ又はピクセルは、ＬＥＤ放射が透過される第２の材料（たとえば、ガラス、サファイアなど）の第２の基板に結合されてもよいし、これに取り付けられてもよいし、これによって支持されてもよい。第２の材料は、好ましくは、第１の材料よりもＬＥＤ放射の透過性が高い。第１の（成長）基板の除去は、エネルギー（たとえば、レーザラスタリング、音波、熱など）の適用、破砕、１つもしくは複数の加熱サイクルおよび冷却サイクル、化学的除去、ならびに／もしくは機械的除去（たとえば、１つまたは複数の研削工程、ラッピング工程、および／または研磨工程を含む）によって脆弱化および／または分離された内側分離領域または分離層の使用などの、任意の適切な方法によって、 または技法の任意の適切な組み合わせによって、なされてもよい。 いくつかの実施形態では、１つまたは複数の基板は、キャリアに結合されてもよいし、これに接合されてもよい。１つまたは複数のＬＥＤ又はピクセルの基板への結合、または基板のキャリアへの結合は、任意の適切な方法によって実行されてもよい。ファンデルワールス結合、水素結合、共有結合、および／または機械的連動に依拠し得る技法などの、当技術分野で知られている任意の適切なウェーハ結合技法が使用されてもよい。いくつかの実施形態では、直接結合が使用されてもよい。いくつかの実施形態では、結合は、１つまたは複数の表面活性化工程（たとえば、プラズマ処理、化学的処理、および／または他の処理方法）後に熱および／または圧力の適用、任意選択で、この後に１つまたは複数の焼きなまし工程を含み得る。いくつかの実施形態では、１つまたは複数の接着促進材料が、追加または代替として、使用されてもよい。
いくつかの実施形態では、ＬＥＤアレイは、ＬＥＤから除去された単一の第１の（すなわち成長）基板と、ＬＥＤに追加された第２の基板（すなわちキャリア）と、の上で成長した、複数のフリップチップＬＥＤ又は複数のフリップチップピクセルを含む。 第２の基板は、１つまたは複数の反射層と、ビアと、蛍光体層（たとえば、スピンコートされた蛍光体層）とを含む。いくつかの実施形態では、ＬＥＤアレイは、単一の成長基板上で成長した複数のフリップチップＬＥＤ又は複数のフリップチップピクセルを含む。溝、凹部、または他の特徴は、成長基板および／またはキャリアで画定され、光作用性素子を形成するために使用され、任意選択で、個々のＬＥＤまたはピクセル間にグリッドを形成するような１つまたは複数の材料で充填される。
フリップチップＬＥＤまたはフリップチップピクセルを利用するいくつかの実施形態では、光透過基板、複数の半導体層、多層反射体、およびパッシベーション層が設けられていてもよい。 光透過基板は、好ましくは透明であり、パターニングされた表面は、複数の凹部特徴および／または複数の隆起した特徴を含む。複数の半導体層は、パターニングされた表面に隣接し、第１のタイプのドーピングを備える第１の半導体層と、第２のタイプのドーピングを備える第２の半導体層とを含み、第１の半導体層と第２の半導体層の間に発光活性領域が配置される。多層反射体は、複数の半導体層に近接して配置され、金属反射体層と誘電性反射体層とを含む。誘電性反射体層は、金属反射体層と複数の半導体層の間に配置される。パッシベーション層は、金属反射体層と第１の電気接点および第２の電気接点との間に配置される。第１の電気接点は第１の半導体層と導通して配置され、第２の電気接点は第２の半導体層と導通して配置される。いくつかの実施形態では、導電性マイクロ接点の第１のアレイは、パッシベーション層を通って延在し、第１の電気接点と第１の半導体層との間を電気的に接続し、導電性マイクロ接点の第２のアレイは、パッシベーション層を通って延在する。いくつかの実施形態では、フリップチップＬＥＤまたは
フリップチップピクセルのアレイを形成および支持するために使用可能な基板は、サファイアを含み得る。あるいは、基板は、シリコン、炭化ケイ素、ＩＩＩ族窒化物材料（たとえば、ＧａＮ）、または前述の材料の任意の組み合わせ（たとえば、シリコンオンサファイアなど）を含み得る。フリップチップＬＥＤの製造に関するさらなる詳細は、米国特許出願公開公報第２０１７／００９８７４６Ａ１（整理番号Ｐ２４２６ＵＳ１）に開示されており、その内容全体は、参照により本明細書に組み込まれる。
図１は、基板１５と、第１の電気接点６１および第２の電気接点６２と、それらの間に配置された機能的スタック６０（少なくとも１つの発光活性領域２５を組み込む）と、を含む、単一のフリップチップＬＥＤ１０を示す。 フリップチップＬＥＤ１０は、ＬＥＤ１０の半導体層に近接してパターニングされた（複数の凹部および／または隆起した特徴１７をもつ）内側光透過表面１４を含む。一実施形態において、内側光透過表面１４は、半導体層に近接した多層反射体を含む、ＬＥＤ１０の半導体層に近接する。光透過（好ましくは透明な）基板１５は、外側主要表面１１と、側部縁１２と、パターニングされた表面１４と、を有する。発光活性領域２５を挟む複数の半導体層２１、２２は、パターニングされた表面１４に隣接し、気相エピタキシーまたは他の任意の適切な堆積プロセスを介して堆積されてもよい。一実装形態では、基板１５に近接した第１の半導体層２１は、ｎ型ドープされた材料（たとえば、ｎ型－ＧａＮ）を実施し、第２の半導体層２２は、ｐ型ドープされた材料（たとえば、ｐ型－ＧａＮ）を実施する。 活性領域２５を含む複数の半導体層２１、２２の中心部分は、基板１５から離れる方向に延在し、パッシベーション材料（たとえば、パッシベーション層５０の一部としての窒化ケイ素）を含む少なくとも１つの凹部３９によって側方を囲まれ、かつ、第１の半導体層２１の表面拡張部２１Ａによって垂直方向を囲まれた、メサ２９を形成する。
多層反射体は、第２の半導体層２２に近接して（たとえば、その上に）配置される。多層反射体は、誘電性反射体層４０と、金属反射体層４２と、からなる。誘電性反射体層４０は、金属反射体層４２と第２の半導体層２２との間に配置される。いくつかの実装形態では、 誘電性反射体層４０は二酸化ケイ素を含み、金属反射体層４２は銀を含む。多数の導電性ビア４１－１、４１－２が、誘電性反射体層４０の中に画定され、好ましくは、第２の半導体層２２と金属反射体層４２の間に接触して配置される。いくつかの実装形態では導電性ビア４１－１, ４１－２は、金属反射体層４２と実質同じ材料を含む。いくつかの実装形態では、誘電性反射体層４０および金属反射体層４２のうちの少なくとも１つ（好ましくは両方）が、第２の半導体層２２によって仕切られたメサ２９の主要表面の実質的に全体（たとえば、第２の半導体層２２のメサ部分の主要（たとえば、下位）表面の少なくとも約９０％、少なくとも約９２％、または少なくとも約９５％）の上方に配置される。
バリア層４８（部分４８－１と４８－２とを含む）が、好ましくは、金属反射体層４２とパッシベーション層５０の間に設けられる。 いくつかの実装形態では、バリア層４８は、Ｔｉ／Ｐｔがスパッタリングされた後に気化されたＡｕを含み、または、Ｔｉ／Ｎｉがスパッタリングされた後に気化されたＴｉ／Ａｕを含む。いくつかの実装形態では、バリア層４８は、金属反射体層４２からの金属の移動を防止する働きをすることがある。パッシベーション層５０は、バリア層４８と（ｉ）外部からアクセス可能な第１の電気接点（例えば、電極、つまりカソード）６１および（ｉｉ）外部からアクセス可能な第２の電気接点（例えば、電極、つまりアノード）６２の間に配置される。外部からアクセス可能な第１の電気接点６１と外部からアクセス可能な第２の電気接点６２は両方とも、間隙５９によって分離されたフリップチップＬＥＤ１０の下位表面５４に沿って配置される。 いくつかの実装形態では、パッシベーション層５０は窒化ケイ素を含む。パッシベーション層５０は、その中に配置された金属含有中間層５５を含み、中間層５５は、Ａｌまたは別の適切な金属を含んで（または、実質的これから構成されて）いてもよい。
ＬＥＤ１０は、パッシベーション層５０を通って延在するマイクロ接点の第１のアレイ６３と第２のアレイ６４を含み、マイクロ接点の第１のアレイ６３は、第１の電気接点６１と第１の（たとえば、ｎ型ドープされた）半導体層２１の間の電気的接続を提供する。マイクロ接点の第２のアレイ６４は、第２の電気接点６２と第２の（たとえば、ｐ型ドープされた）半導体層２２の間の電気的接続を提供する。マイクロ接点の第１のアレイ６３は、第１の電気接点６１（たとえば、ｎ型接点）から、パッシベーション層５０を通って、中間層５５の中に画定された開口を通って、バリア層４８の第１の部分４８－１の中に画定された開口５２を通って、金属反射体層４２の第１の部分４２－１の中に画定された開口を通って、誘電性反射体層４０の第１の部分４０－１の中に画定された開口を通って、第２の半導体層２２を通って、活性領域２５を通って延在し、第１の半導体層２１の中で終わる。中間層５５、バリア層４８の第１の部分４８－１、金属反射体層４２の第１の部分４２－１、および誘電性反射体層４０の第１の部分４０－１の中に画定された開口の中で、誘電性反射体層４０の誘電材料は、マイクロ接点の第１のアレイ６３とそれぞれの層５５、４８、４２、４０の間の電気接点を防止するために、マイクロ接点の第１のアレイ６３の側方をカプセル化する。誘電性反射体層４０の第１の部分４０－１の中に画定された導電性ビア４１－１は、誘電性反射体層４０の第１の部分４０－１および第２の半導体層２２と接触し、これは、活性領域２５の中での電流拡散を促進するために有益な場合がある。マイクロ接点の第２のアレイ６４は、第２の電気接点６２から、パッシベーション層５０を通って、中間層５５の中に画定された開口を通って（ｉ）バリア層４８の第２の部分４８－２および（ｉｉ）金属反射体層４２の第２の部分４２－２のうちの少なくとも１つまで延在し、電気的接続が、誘電性反射体層４０の第２の部分４０－２の中に画定された導電性ビア４１－２を通って金属反射体層４２と第２の半導体層２２の間に確立される。 いくつかの実装形態では、マイクロ接点の第２のアレイ６４が好ましいが、他の実装形態では、単一の第２のマイクロ接点がマイクロ接点の第２のアレイ６４に置き換えられることがある。同様に、いくつかの実装形態では、誘電性反射体層４０の第２の部分４０－２の中に複数のビア４１－２を画定することが好ましいが、他の実装形態では、単一のビアまたは他の単一の導電性経路が導電性ビア４１－２に置き換えられることがある。
パッシベーション層５０の形成の後に、基板１５の外側主要表面１１と第１の半導体層２１の表面拡張部２１Ａの間に延在する１つまたは複数の側部部分１６は、パッシベーション材料で覆われない。そのような側部部分１６は、パッシベーションされていない側部表面を実施する。
フリップチップＬＥＤ１０の動作中、 電流が、第１の電気接点（たとえば、ｎ型接点またはカソード）６１、マイクロ接点の第１のアレイ６３、および第１の（ｎ型ドープされた）半導体層２１から、活性領域２５へと流れ込み、光放射を生成し得る。 活性領域２５から、電流は、第２の（ｐ型ドープされた）半導体層２２、導電性ビア４１－２、第２の金属反射体層部分４２－２、第２のバリア層部分４８－２、およびマイクロ接点の第２のアレイ６４を通って流れ、第２の電気接点（たとえば、ｐ型接点またはアノード）６２に到達する。 活性領域２５によって生成される放射は、最初はあらゆる方向に伝播され、反射体層４０、４２は、一般に基板１５に向かう方向に放射を反射する働きをする。
放射が、基板１５と第１の半導体層２１の間に配置されたパターニングされた表面１４に到達すると、パターニングされた表面１４の中またはその上に配置された凹んだおよび／または隆起した特徴１７は、パターニングされた表面１４における反射ではなく屈折を促進し、それによって、光子が、第１の半導体層２１から基板１５へと通過し、その後、外側主要表面１１およびパッシベーションされていない側部部分１６を通ってＬＥＤ１０を出る機会が増加される。いくつかの実装形態では、ＬＥＤ１０の１つまたは複数の表面
は、１つまたは複数のルミフォリック材料（図示せず）で覆われて、ＬＥＤ１０から現れる放射の少なくとも一部分の波長をアップコンバートまたはダウンコンバートさせてもよい。
図２Ａおよび図２Ｂは、構造および動作が図１のフリップチップＬＥＤ１０に類似した単一のフリップチップＬＥＤ１０の平面写真である。図２Ａを参照すると、フリップチップＬＥＤ１０は、ＬＥＤ放射の抽出のために配置された外側主要表面１１を含み、かつ長さＬと幅Ｗとを有する活性領域を含む。いくつかの実施形態では、活性領域は、約２８０ミクロンの長さＬと、約２２０ミクロンの幅Ｗとを含み、基板１５は、活性領域を越えて延在する。図２Ｂを参照すると、フリップチップＬＥＤ１０は、下位表面５４に沿って配置されたカソード（例えば、第１の電気接点）６１とアノード（例えば、第２の電気接点）６２とを含む。 いくつかの実施形態では、カソード６１は約９５ミクロン×１４０ミクロンの長さと幅の寸法を含み、アノード６２は約７０ミクロン×１７０ミクロンの長さと幅の寸法を含む。
図３Ａおよび図３Ｂは、単一の透明な基板１５の上に形成された４個のフリップチップＬＥＤ１０のアレイを含むピクセル化ＬＥＤチップの平面写真である。各フリップチップＬＥＤ１０は、構造および動作が図１のフリップチップＬＥＤ１０に実質的に類似している。各フリップチップＬＥＤ１０は、活性層の活性層部を含む。各フリップチップＬＥＤ１０の活性層部は、他の隣接するフリップチップＬＥＤ１０の各々の活性エリアから間隙（たとえば、長さ方向に４０ミクロンおよび幅方向に３０ミクロン）によって離間される。各間隙の中心部分は、基板１５のみからなる道７０（たとえば、約１０ミクロンの幅を有する）を実施するが、（各道７０とＬＥＤ１０の活性エリアの間の）各間隙の周辺部分は、基板１５ならびにパッシベーション材料（たとえば、図１に示されるパッシベーション層５０）を含む。 したがって、各道７０は、隣接するフリップチップＬＥＤ１０間の境界を表す。各フリップチップＬＥＤ１０は、下位表面５４に沿って配置されたカソード６１とアノード６２を含む。各フリップチップＬＥＤ１０は、基板１５の外側主要表面１１を通る光を発するように配置される。露出されたカソード６１およびアノード６２は、各フリップチップＬＥＤ１０に対する別個の電気接続がなされることを可能にする。したがって、各フリップチップＬＥＤ１０は、個別にアドレッサブルであり、独立して電気的に制御され得る。更に、これにより、フリップチップＬＥＤ１０のグループ又サブグループは、他のフリップチップＬＥＤ１０から分離して共にアクセス可能となる。フリップチップＬＥＤ１０を互いから分離することが望ましい場合、そうするための従来の方法は、機械的のこぎりを利用して道７０を切断し、個々のフリップチップＬＥＤ１０を生じさせることであろう。
図４Ａおよび図４Ｂは、単一の透明な基板１５の上に１００個のフリップチップＬＥＤ１０のアレイを含むピクセル化ＬＥＤチップの平面写真である。各フリップチップＬＥＤ１０は、図１に示されたフリップチップＬＥＤ１０に構造および動作が実質的に類似している。フリップチップＬＥＤ１０は、道７０を含む間隙によって互いから分離される。各フリップチップＬＥＤ１０は、ＬＥＤ放射の抽出のために配置された外側主要表面１１を含み、かつ下位表面５４に沿って配置されたカソード６１とアノード６２とを含む。露出されたカソード６１およびアノード６２は、各フリップチップＬＥＤ１０に対する別個の電気接続がなされることを可能にする。したがって、各フリップチップＬＥＤ１０は、個別にアドレッサブルであり、独立して電気的にアクセスされ得る。
先に述べられたように、ＬＥＤおよび蛍光体放射の全方向性特質は、あるＬＥＤ（たとえば、第１のピクセル）の放射が、単一の光透過基板上に配置されたフリップチップＬＥＤのアレイの別のＬＥＤ（たとえば、第２のピクセル）の放射と著しく重複するのを防止することを困難にする場合がある。複数のフリップチップＬＥＤを支持する単一の透明な
基板は、光ビームが多数の方向に進むことを可能にし、光散乱および基板に透過された放射のピクセルのような解像度の損失を導くであろう。光散乱およびピクセルのような解像度の損失の問題は、ルミフォア放射の全方向性特質のために、基板の光抽出表面の上にある１つまたは複数のルミフォリック材料の存在によってさらに悪化されるであろう。本明細書で開示されるさまざまな実施形態は、異なるＬＥＤおよび／またはルミフォリック材料領域の放射間の相互作用を減少させるように構成された光分離素子を提供し、それによって、散乱および／または光クロストークを減少させ、結果として放射のピクセルのような解像度を維持することによって、この問題に取り組む。いくつかの実施形態では、光分離素子は、光注入表面から基板へと延在してもよいし、光抽出表面から基板へと延在してもよいし、光抽出表面から外側へ延在してもよいし、前述のものの任意の組み合わせであってもよい。いくつかの実施形態では、複数の光分離素子は、同じ基板および／または発光デバイスで異なる方法によって画定されてもよい。いくつかの実施形態では、異なるサイズおよび／または形状の光分離素子が、同じ基板および／または発光デバイスに設けられてもよい。たとえば、いくつかの実施形態では、第１のサイズ、形状、および／または製造技法を有する光分離素子の第１のグループは、光注入表面から基板の内部へと延在してもよい。第２のサイズ、形状、および／または製造技法を有する光分離素子の第２のグループは、光注入表面から基板の内部へと延在してもよく、第２のサイズ、形状、および／または製造技法は、第１のサイズ、形状、および／または製造技法とは異なる。いくつかの実施形態では、光分離素子は、複数のＬＥＤを支持する基板の中で画定された凹部（充填されていようがなかろうが）を含んでもよく、このような凹部はピクセル間に境界部を実施する。
いくつかの実施形態では、単一の基板（たとえば、ピクセル化ＬＥＤチップ）によって支持されるＬＥＤのアレイの各フリップチップＬＥＤは、約４００ミクロン、約３００ミクロン、または約２００ミクロンよりも大きくない最大横方向寸法を含む。 いくつかの実施形態では、単一の基板によって支持されたＬＥＤのアレイの各フリップチップＬＥＤピクセルは、約６０ミクロン、または約５０ミクロン、または約４０ミクロン、または約３０ミクロン、または約２０ミクロン、または約１０ミクロンよりも大きくないピクセル間隔を含む。このような寸法範囲は、望ましは小さなピクセルピッチを提供する。
いくつかの実施形態では、ピクセル化ＬＥＤチップは、各々が略正方形の形状を有するピクセルとして働くＬＥＤを含む。 いくつかの実施形態では、ピクセル化ＬＥＤチップは、各々が長方形（であるが正方形でない）形状を有するピクセルとして働くＬＥＤを含む。他の実施形態では、ＬＥＤは、六角形状、三角形状、丸い形状、または他の形状を有するピクセルとして提供されることがある。
いくつかの実施形態では、ピクセル化ＬＥＤチップは、２次元配列において約７０μｍの長さ×７０μｍの幅のピクセルとして提供されたＬＥＤを含み、各ＬＥＤが約５０μｍの長さ×５０μｍの幅の活性領域を含み、それによって、０．００２５ｍｍ２／０．００４９ｍｍ２＝０．５１（すなわち５１％）の全面積に対する放射面積の比が提供される。いくつかの実施形態では、少なくとも１００のＬＥＤのアレイ（図４Ｂに示される）が、３２ｍｍの長さ×２４ｍｍの幅よりも大きくない面積の中に設けられてもよく、ＬＥＤ間の間隔（ピクセルピッチ）は、長さ方向では４０μｍよりも大きくなく、幅方向では３０μｍよりも大きくない。いくつかの実施形態では、各ＬＥＤは、２８０μｍの長さ×２１０μｍの幅（合計０．０５８８ｍｍ２の面積になる）の放射面積を含んでよい。各ＬＥＤに対して３２０μｍの長さ×２４０μｍの幅（合計０．０７６８ｍｍ２の面積になる）の全上部エリアを考慮すると、全面積（すなわち、非放射面積と組み合わせた放射面積を含む）に対する主要（たとえば、上部）表面に沿った放射面積の比は７６．６％である。いくつかの実施形態では、本明細書で開示される発光デバイスは、少なくとも約３０％、少なくとも約４０％、少なくとも約５０％（すなわち、放射する面積と放射していない（暗
）面積の比が約１：１）、少なくとも約５５％、少なくとも約６０％、少なくとも約６５％、少なくとも約７０％、少なくとも約７５％、または少なくとも約８０％の、主要（たとえば、上部）表面に沿った非放射（すなわち暗）面積に対する放射面積の比を含む。いくつかの実施形態では、前述の値のうち１つまたは複数は、任意選択で、７０％、７５％、８０％、８５％、または９０％よりも大きくない上限値によって囲まれた範囲を構成してもよい。いくつかの実施形態では、少なくとも１０００個のＬＥＤのアレイが提供されることがある。
図２Ａ、図２Ｂ、図３Ａ、図３Ｂ、図４Ａ、および図４Ｂは、（ｎ型接点またはカソード６１と位置合わせされ垂直方向にオフセットされた円を表現する）２つのｎ型接点ビアを含むとして各ＬＥＤを示すが、いくつかの実施形態では、ｎ型接点および任意の関連付けられたｎ型接点ビアは、側方にシフトされ、各ＬＥＤの放射用エリアの外部の暗エリアの中に設けられてもよい。
図５Ａ～図５Ｃは、製造のさまざまな状態における、上方を向いた単一の透明な基板１５の上に１６個のフリップチップＬＥＤつまりピクセル１０のアレイを含むピクセル化ＬＥＤチップを示す。カソード６１およびアノード６２は下方を向いている。図５Ａに示されるように、基板１５は、外側主要（光抽出）表面１１に沿った表面特徴なしに、特質が連続的である。図５Ｂは、光抽出表面１１から基板１５の内部へと延在する３つの長手方向の溝または凹部７２の形成の後の基板１５を示す。そのような溝または凹部７２は、機械的ソーイングを含めた、本明細書において説明される任意の適切な技法によって形成されてもよい。図５Ｃは、光抽出表面１１から基板１５の内部へと延在する３つの横方向の溝または凹部７２の形成の後の基板１５を示す。
いくつかの実施形態では、フリップチップＬＥＤつまりピクセルのアレイを含む発光デバイス（たとえば、ピクセル化ＬＥＤチップ）は、キャリア、サブマウント、または、さまざまな製造工程の間に一時的な支持を実現するマウンティングテープなどの一時的なインターフェース素子と結合するように配置されてもよい。フリップチップＬＥＤつまりピクセルのアレイとの電気的結合は、ピクセル化ＬＥＤチップの引き続きのパッケージングのときに起こり得る。
いくつかの実施形態では、フリップチップＬＥＤまたはピクセルのアレイを含む発光デバイス（例えば、ピクセル化ＬＥＤチップ）は、キャリアまたはサブマウントなどのパッシブインターフェース素子と結合するために配置されてもよく、発光デバイスとインターフェース素子との間は電気的に接続される。いくつかの実施形態では、インターフェース素子は、第１の表面上に位置決めされ、フリップチップＬＥＤのアレイ（たとえば、１つまたは複数のピクセル化ＬＥＤチップにおいて実施される）の電極と接触するように配置された結合パッドまたは電気接点の第１のアレイと、第２の表面上に位置決めされ、ピクセル化ＬＥＤチップの個々のピクセルに供給される電流の切り換えに対応するように構成された１つまたは複数のＡＳＩＣまたは他の切り換え装置の電極と接触するように配置された、結合パッドまたは電気接点の第２のアレイと、を含んでもよい。任意選択で、導電性ビアは、インターフェース素子を通って画定されて、結合パッドまたは電気接点の第１のアレイとボンディングパッドまたは電気接点の第２のアレイとの間の導電性経路を提供してもよい。
いくつかの実施形態では、フリップチップＬＥＤまたはピクセルのアレイを含む発光デバイス（たとえば、ピクセル化ＬＥＤチップ）は、オフボードのコントローラに対する電気的接続を提供するパッシブインターフェース素子に結合されるように配置されてもよい。いくつかの実施形態では、直交して配置された（たとえば、垂直および水平）導体は、グリッドパターンで行および列を形成し、それによって、個々のフリップチップＬＥＤ（
すなわちピクセル）は、行と列の各交差点によって画定される。このような構造は、マルチプレックスシーケンシングに、共通した行のアノードマトリックス配置又は共通した行のカソードマトリックス配置のどちらかを利用することによって、アレイ内のＬＥＤの数よりも少数の導体を用いながら、アレイの各ＬＥＤまたはピクセルの個別制御をすることを可能にし得る。輝度制御は、パルス幅変調によって提供されてもよい。
図６Ａ～図６Ｅは、フリップチップＬＥＤまたはピクセルのアレイと受動的に繋がるための第１の方式を示す。図６Ａは、単一の透明な基板１５上に１６個のフリップチップＬＥＤつまりピクセル１０のアレイを含む発光デバイス（たとえば、ピクセル化ＬＥＤチップ）の平面図であり、基板１５の下位表面５４ならびにカソード６１およびアノード６２は、上方を向いている。図６Ｂは、図６Ａの発光デバイスのための電気的インターフェースの下位層の平面図である。第１のインターフェースキャリア１０１は、複数の水平方向の一連の直列接続１０３を含み、複数の水平方向の一連の直列接続１０３の各々は、図６Ａの発光デバイスのアノード６２と結合するための複数の導電性ビア１０２を含む。第１のインターフェースキャリア１０１は、開口１０４をさらに含み、開口１０４は、電気的インターフェースの上位層を形成する第２のインターフェースキャリア１０５（図６Ｃに示される）の中に画定された導電性ビア１０６の通過を可能にする。 図６Ｃに示されるように、複数の垂直方向の一連の直列接続１０７は各々、図６Ａの発光デバイスのカソード６１と結合するために配置された複数の導電性ビア１０６を含む。 図６Ｄは、図６Ａの発光デバイスのための電気的インターフェースを形成するために、図６Ｂの下位層の上方に重ね合わされた図６Ｃの上位層の平面図である。図６Ｅは、図６Ａの発光デバイスと結合された図６Ｄの電気的インターフェースの平面図であり、それによって、水平方向の一連の直列接続１０３および垂直方向の一連の直列接続１０７は、アレイの各フリップチップＬＥＤ１０またはピクセルが個別にアクセスされることを可能にする。このようなアクセスビリティは、各フリップチップＬＥＤつまりピクセル１０が個別に制御される（たとえば、マルチプレックスシーケンシングを利用して）ことを可能にし得る。
図７Ａ～図７Ｅは、アレイのカソードに供給される個別の信号を含めた、フリップチップＬＥＤのアレイと受動的に繋がるための第２の方式を示す。図７Ａは、単一の透明な基板１５上に１６個のフリップチップＬＥＤまたはピクセル１０のアレイを含む発光デバイス（たとえば、ピクセル化ＬＥＤチップ）の平面図であり、基板１５の下位表面５４ならびにカソード６１およびアノード６２は、上方を向いている。図７Ｂは、図７Ａの発光デバイスのための電気的インターフェースの下位層の平面図である。第１のインターフェースキャリア１０１は、複数の水平方向の一連の直列接続１０３を含み、複数の水平方向の一連の直列接続１０３の各々は、図７Ａの発光デバイスのアノード６２と結合するための複数の導電性ビア１０２を含む。第１のインターフェースキャリア１０１は、開口１０４をさらに含み、開口１０４は、電気的インターフェースの上位層を形成する第２のインターフェースキャリア１０５Ａ（図７Ｃに示される）の中に画定された導電性ビア１０６の通過を可能にする。図７Ｃは、図７Ａの発光デバイスのための電気的インターフェースの上位層の平面図であり、複数の垂直方向に配置された並列接続１０７Ａは各々、アレイのカソード６１と結合するための複数の導電性ビア１０６を含む。図７Ｄは、図７Ａの発光デバイスのための電気的インターフェースを形成するために、図７Ｂの下位層の上方に重ね合わされた図７Ｃの上位層の平面図である。図７Ｅは、図７Ａの発光デバイスと結合された図７Ｄの電気的インターフェースの平面図であり、それによって、水平方向の一連の直列接続１０３および垂直方向に配置された並列接続１０７Ａは、アレイの各フリップチップＬＥＤ１０が個別に電気的にアクセスされることを可能にする。
先に述べられたように、本明細書で開示される固体エミッタアレイは、異なる波長の光を放射するように構成された固体光エミッタ（たとえば、ＬＥＤ）および／またはルミフォアのさまざまな組み合わせを含んでよい。これにより、エミッタアレイは、配置されて
、複数の主波長の光を放射し得る。さまざまな色の組み合わせが、異なる適用例における使用のために考えられる。
図８Ａ～図８Ｄは、単一の基板１５によって支持され、異なる色の組み合わせを発生させるように構成された複数の光エミッタ１１０を各々が含む（各々が、任意選択で少なくとも１つのルミフォリック材料と組み合わせた、少なくとも１つの固体光エミッタを含む）電気的にアドレッサブルな発光デバイス（たとえば、ＬＥＤまたはピクセル）の平面模式図である。本明細書で開示されるさまざまな実施形態によれば、そのようなデバイスは各々、透明な基板上にフリップチップＬＥＤまたはフリップチップピクセルのアレイを含んでいてもよい。任意の適切な色の組み合わせおよび光エミッタの数が考えられるので、本明細書で開示される特定の色の組み合わせ及び光エミッタの数は、例として提供されているにすぎず、本発明の範囲を制限することを意図するものではないことが理解されるべきである。
図８Ａは、４つの赤色（Ｒ）光エミッタ、緑色（Ｇ）光エミッタ、青色（Ｂ）光エミッタ、および白色（Ｗ）光エミッタの４つのグループを含む発光デバイスを示し、各光エミッタは、行１～４の中の異なる行および列Ａ～Ｄの中の異なる列に配置される。Ｒ－Ｇ－Ｂ－Ｗ光エミッタを含む一つの繰り返し単位１１２が左上に示されている。いくつかの実施形態では、青色（Ｂ）エミッタは、ルミフォリック材料を欠いたＬＥＤを含む。白色（Ｗ）エミッタは、黄色ルミフォアと赤色ルミフォアの組み合わせの放射を刺激するように配置された青色ＬＥＤを含む。緑色（Ｇ）エミッタは、緑色ＬＥＤまたは緑色ルミフォアを刺激するように配置された青色ＬＥＤのどちらかを含む。赤色（Ｒ）エミッタは、赤色ＬＥＤまたは赤色ルミフォアを刺激するように配置された青色ＬＥＤを含む。したがって、いくつかの実施形態では、Ｒ－Ｇ－Ｂ－Ｗ光エミッタの全ては青色ＬＥＤであり、Ｒ－Ｇ－Ｗ光エミッタは上述したようにルミフォアと共に配置される。いくつかの実施形態では、白色（Ｗ）エミッタは除外されてもよい。いくつかの実施形態では、図８Ａの発光デバイスは、カラー画像またはテキストなどを生成するための順次照らされるＬＥＤディスプレイとして使用可能であり得る。
図８Ｂは、４つの短波長の赤色（Ｒ１）光エミッタ、緑色（Ｇ）光エミッタ、青色（Ｂ）光エミッタ、および長波長赤色（Ｒ２）光エミッタの４つのグループを含む発光デバイスを示し、各光エミッタは、行１～４の中の異なる行および列Ａ～Ｄの中の異なる列に配置される。Ｒ１－Ｇ－Ｂ－Ｒ２光エミッタを含む一つの繰り返し単位１１２が左上に示されている。いくつかの実施形態では、青色（Ｂ）エミッタは、ルミフォリック材料を欠いたＬＥＤを含む。短波長赤色（Ｒ１）エミッタおよび長波長赤色（Ｒ２）エミッタは各々、赤色ＬＥＤまたは赤色ルミフォアの放射を刺激するように配置された青色ＬＥＤを含む。緑色（Ｇ）エミッタは、緑色ＬＥＤまたは緑色ルミフォアを刺激するように配置された青色ＬＥＤのどちらかを含む。したがって、いくつかの実施形態では、Ｒ１－Ｇ－Ｂ－Ｒ２光エミッタの全ては青色ＬＥＤであり、Ｒ１－Ｇ－Ｒ２光エミッタは上述したようなルミフォアと共に配置される。一般に、赤色範囲における異なる主波長を有する固体光源（たとえば、ＬＥＤ）は、主波長を増加させると放射効率が低下する。したがって、赤色範囲内の長い主波長を有する赤色ＬＥＤから同じ数の赤色ルーメンを生成するために、より短い主波長を有する赤色ＬＥＤからよりも、著しく多い電流が必要とされることがある。しかしながら、長い主波長赤色エミッタは、鮮明さの高い光を発生させるのによく適している。いくつかの実施形態では、図８Ｂの発光デバイスは、長波長赤色エミッタの存在のため、鮮明さの非常に高い画像を発生させるのに適した順次照らされるＬＥＤディスプレイまたは広告用掲示板として使用可能であり得る。
図８Ｃは、４つの青方偏移した黄色（ＢＳＹ）光エミッタ、白色（Ｗ）光エミッタ、白色（Ｗ）光エミッタ、およびアンバー色（Ａ）光エミッタの４つのグループを含む発光デ
バイスを示し、各光エミッタは、行１～４の中の異なる行および列Ａ～Ｄの中の異なる列に配置される。ＢＳＹ－Ｗ－Ｗ－Ａ光エミッタを含む一つの繰り返し単位１１２が左上に示される。いくつかの実施形態では、青方偏移した黄色（ＢＳＹ）エミッタは、白色ＬＥＤよりも優れた効率を提供する一方で演色性がより不良な黄色蛍光体の放射を刺激するように配置された青色ＬＥＤを含む。白色（Ｗ）エミッタは、黄色と赤色のルミフォアの組み合わせの放射を刺激するように配置された青色ＬＥＤを含む。アンバー色（Ａ）エミッタは、アンバー色ＬＥＤまたはアンバー色ルミフォアを刺激するように配置された青色ＬＥＤのどちらかを含む。
図８Ｄは、４つの青方偏移した黄色（ＢＳＹ）光エミッタ、アンバー色（Ａ）光エミッタ、赤色（Ｒ）光エミッタ、および青方偏移した黄色（ＢＳＹ）光エミッタの４つのグループを含む発光デバイスを示し、各光エミッタは、行１～４の中の異なる行および列Ａ～Ｄの中の異なる列に配置される。ＢＳＹ－Ａ－Ｒ－ＢＳＹ光エミッタを含む一つの繰り返し単位１１２が左上に示される。いくつかの実施形態では、青方偏移した黄色（ＢＳＹ）エミッタは、白色ＬＥＤよりも優れた効率を提供する一方で演色性がより不良な黄色蛍光体の放射を刺激するように配置された青色ＬＥＤを含む。アンバー色（Ａ）光エミッタは、アンバー色ＬＥＤまたはアンバー色ルミフォアを刺激するように配置された青色ＬＥＤのどちらかを含む。赤色（Ｒ）エミッタは、赤色ＬＥＤまたは赤色ルミフォアを刺激するように配置された青色ＬＥＤを含む。
本明細書で開示されるさまざまな実施形態は、ＬＥＤアレイの照らされた領域と照らされていない領域の間のクロストークまたは光流出を減少させるまたはなくすことを求めながら、そのような領域間の強いコントラストおよび／または鮮明さを提供することを対象とする。しかしながら、隣接するＬＥＤが照らされているとき、そのようなＬＥＤ間の（クロストークを減少させるまたはなくすことを意図している）光分離素子の存在によって、ＬＥＤの間の照明されていないゾーンすなわち「暗」なゾーンがもたらされ、それによって、複合放射の均一性が劣化することがある。以下で説明されるさまざまな実施形態は、アレイの隣接するＬＥＤが照らされたとき、複合放射の均一性を強化しながら、ＬＥＤアレイの照らされた領域と照らされていない領域の間の強いコントラストおよび／または鮮明さを提供することを意図する。たとえば、いくつかの実施形態では、ＬＥＤのアレイ（任意選択で、ピクセル化ＬＥＤチップにおいて実施される）は複数のピクセルを画定する。光分離素子は、光注入尿面を通して画定され、かつ、基板の全厚さよりも薄い凹部（充填されないかその後に充填されるかに限らず）を含む。基板の光注入表面内に画定されるこれら凹部は、同じ基板の光抽出表面の吐出点と組み合わせて採用され、複数のピクセルと共にかつそれらの間で所望の照射を実現してもよい。
図９Ａ及び９Ｂは、突出点を画定する光抽出表面を有し、かつ光注入表面を通して画定される凹部の形状で光分離素子を有する基板を使うさまざまな実施形態におけるピクセル化ＬＥＤ発光デバイス（たとえば、ピクセル化ＬＥＤチップ）を示す。複数のＬＥＤは、各基板に関連付けられ、複数のＬＥＤは、複数のピクセルを形成するためにいずれの場合も基板に光を注入するように構成される。いずれの場合も、光抽出表面の突出点は、回転鋸（たとえば、結晶基板材料が割れないように、早い回転速度だが遅い直線移動速度）を使って光抽出表面をベベルカットすることで画定できる。こういったカットは、交差して突出点を画定して分離する働きをする複数の光抽出表面凹部を形成し得る。より具体的には、光抽出表面のベベルカットは、光抽出表面凹部の複数の傾斜横面を生成するのに実行されてもよい。いくつかの実施形態では、複数の傾斜横面の各傾斜横面は、約１５度から約４５度までの範囲で、または、約２０度から約４０度までのサブ範囲で、または、約２５度から約３５度までのサブ範囲で、または、約３０度の大きさで、垂直方向から傾斜した角度を有する。垂直方向から約３０度傾斜した角度が用いられ、かつ、突出点の対向面が同じ大きさの２つのベベルカットにより形成される場合、吐出点は対向面の間に約６度
の角度を有し得る。
図９Ａは、基板１７０を有する一実施形態におけるピクセル化ＬＥＤ発光デバイス１７９（たとえば、ピクセル化ＬＥＤチップ）の少なくとも一部の模式的側断面図である。基板１７０は、その光抽出表面１７２に沿う複数の光抽出表面 凹部１７３、１７３’により分離される複数の突出点１７４,１７６を有する。光抽出表面１７２は、基板１７０の光注入表面１７１に対向し、光注入表面１７１は、 第１および第２のＬＥＤ（機能的スタック）６０Ａ、６０Ｂに近接して配置される。簡潔に表現するために、機能的スタック６０Ａ、６０Ｂは、本明細書において、それぞれ「ＬＥＤ６０Ａ」および「ＬＥＤ６０Ｂ」と呼ばれてもよい。 第１の凹部６８は、ＬＥＤ６０Ａ、６０Ｂとの間に設けられ、第２の凹部１７８（第１の凹部６８と位置合わせされる）は、光注入表面１７１を通して、かつ基板１７０の全厚さよりも薄く画定される。図９Ａに図示するように、ＬＥＤ６０Ａ、６０Ｂは、基板１７０を通して光を透過するように構成され、第１および第２のピクセル１７０Ａ、１７０Ｂが形成される。第２の凹部１７８は、光分離素子またはピクセル分離素子として作用し、 もう一方のＬＥＤ６０Ｂ、６０Ａと各々関連付けられたピクセル１７０Ｂ、１７０Ａへの１つのＬＥＤ６０Ａ、６０Ｂの放射の透過を低減する。突出点１７４,１７６は、突出点１７４、１７６と光抽出表面凹部１７３、１７３’の間に掛かる斜め側壁１７５を使って、光抽出表面 凹部１７３、１７３’により互いから分離される。 ３つの突出点１７４,１７６が、各ピクセル１７０Ａ、１７０Ｂに設けられる。複数の光抽出表面凹部１７３（たとえば、角度のある回転鋸ブレードを使って形成されるベベルカット）は、各ピクセル１７０Ａ、１７０Ｂに設けられる。図示されるように、２つの突出点１７４の間のくぼみまたは「道」（たとえば、光抽出表面 凹部）１７３’は、第１および第２のピクセル１７０Ａ、１７０ＢのＬＥＤ６０Ａ、６０Ｂの間の横境界部を画定する第２の凹部１７８と整列する（よって、「道－並び」構造を実現）。更に、異なる突出点１７４,１７６は、異なる大きさ（たとえば高さ）および異なる形状を有するように図示され、横方向に最も外側（または縁隣接）の突出点１７６は縁隣接ではない突出点１７４よりも大きい。 このような構造により、縁に近接した場所では光抽出が増大し、よって、光出力強度の認識される不均一性が少なくとも部分的に改善される（縁のピクセルまたは角のピクセルは、内側のピクセルよりも一般的にはぼやけて見える）。
第２の凹部１７８と光抽出表面１７２の間の最少厚み領域は、垂直方向に延在し、図９ＡにてＴＭＩＮと示される。第１のＬＥＤ６０Ａの光放射が第２のピクセル１７０Ｂの光抽出表面１７２ を通過して外に出るには、このような放射は、一般的には、第２の凹部１７８の上方で最少厚み領域 ＴＭＩＮ を通過して略横方向に透過する必要があるであろう。少量の光が第２の凹部１７８と位置合わせされた突出点１７４’を通して透過する（たとえば、横方向および外側方向）ようにすることで、隣接するピクセル１７０Ａ、１７０Ｂの間の暗い境界の出現を効果的に低減し得る。これは、画素間光分離が１００％有効な場合に生じるであろう。以下に記載されるように、最小厚み領域ＴＭＩＮを低減することは、一般的には、クロストークを低減し、ピクセル１７０Ａ、１７０Ｂの間のコントラストを増強すると期待されるであろう。図９Ａを更に参照し、各光抽出表面凹部１７３の下側境界部はＲが設けられ、これは、各光抽出表面凹部１７３を形成するのに使用可能な回転鋸ブレードが０ではない厚みを有することを示す。各光抽出表面凹部１７３の下方に示される破線は、斜め側壁１７５の仮想突出部を表す。図９Ａは、２つだけのＬＥＤ６０Ａ、６０Ｂを示し、横壁１７０’、１７０’’を持つとして基板１７０を図示するが、基板１７０によって支持される任意の好適な数のＬＥＤを配置するのに、横壁１７０’, １７０’’は必要に応じて移動可能であり、追加の第１の凹部６８’、６８’’を設けても良い。または、ピクセル化ＬＥＤチップ１７９は、より大きなＬＥＤアレイを形成するために、横壁１７０’, １７０’’に沿って少なくとも１個の他のピクセル化ＬＥＤチップに横方向で当接（または近接して配置）されてもよい。図９Ａにて水平破線１７７で図示するように、横方向に最も外側（または縁隣接、任意選択で角隣接）の突出点１７６は、
垂直方向で切頭の多面体形状となるように、その上部に沿って任意選択で切頭されてもよい。
図９Ｂは、寸法線と寸法値が追加された図９Ａの一部を表す模式的側断面図である。図示の通り、各斜め側壁１７５は、同じ突出点１７４の他の隣接する斜め側壁１７５から約６０度の角度で分離される。いくつかの実施形態では、Ａは２２．５μｍ、Ｂは７．５μｍ、Ｃは15μｍ、Ｄは９μｍ、Ｅは半径８μｍ、Ｆは９０μｍである。他の寸法をさまざまな実施形態により使用してもよい。
いくつかの実施形態では、複数の活性層部の各活性領域は、複数の光透過部分の異なる光透過部分を照らし、かつ、光抽出表面を通して光を透過するように、構成される。よって、複数の活性層部と基板は、複数のピクセルを形成し、複数のピクセルのピクセルは、最大ピクセル幅を備え、製造方法は、光抽出表面にて複数の突出点を形成することを更に含む。複数の突出点の各突出点は、最大ピクセル幅の約５分の１から約２分の１までの範囲の幅を備える。言い換えると、いくつかの実施形態では、光抽出表面は、マイクロスケールのテクスチュア特徴（より規模の小さい）と組み合わせて、複数の斜めの横面を持つ多面体形状または切頭の多面体形状の突出（より規模の大きい）を有してもよい。
いくつかの実施形態では,１つまたは複数のピクセル化ＬＥＤチップは、異なる大きさ、形状、数、および／または分布の突出点を持つ異なるピクセルを含んでもよい。異なる大きさの突出点は、高さ、幅、又は長さの少なくとも１つにおいて違いを有し得る。異なる形状の突出点は、対称（または対称性に欠ける）、角ばった形、曲度などにおいて違いを有し得る。 突出点は、異なるピクセルに関連付けて異なる数で設けられ得る。ピクセル分布の違いは、ピクセル面積に対する相対的または絶対的ピクセル配置を有し得る。
いくつかの実施形態では、１つまたは複数のピクセル化ＬＥＤチップの光抽出表面の突出点は、回転鋸（たとえば、結晶基板材料が割れないように、早い回転速度だが、遅い直線移動速度で）を使って光抽出表面をベベルカットすることで画定されてもよい。このようなカットにより、直交して突出点を画定し分離する役割をする複数の光抽出表面凹部が形成され得る。このようなベベルカットの前または後のいずれかで（または前後両方）、基板材が、エッチング、研削、ラッピング、機械研磨、化学研磨、化学機械研磨などの１つ以上の薄肉化工程の処理を受けてもよい。１つまたは複数の薄厚化工程は、基板全体または基板の選択した部分にだけ付与されてもよい。
いくつかの実施形態では、本明細書で開示されるピクセル化ＬＥＤチップ（または少なくともその基盤）は、その光抽出表面に突出点を生成するための凹部を製造する前に約２００μｍまで薄厚されてもよい。
いくつかの実施形態では、横方向で最も外側（たとえば、縁隣接、または基板の隣接する横縁部）の突出点は、ピクセル化ＬＥＤチップの１つまたは複数のピクセルの非縁隣接突出点とは大きさが異なる（たとえば、より大きいかより小さい）。いくつかの実施形態では、角隣接突出点（たとえば、基板の隣接する角）は、ピクセル化ＬＥＤチップの１つまたは複数のピクセルの非角隣接突出点（たとえば、非角隣接縁突出点または非縁隣接突出点）とは大きさが異なる（例えば、より大きいかより小さい）。
図１０は、異なる基板光抽出表面構造を持つ本開示によるさまざまなピクセル化ＬＥＤチップ用の物理的特性および測定性能値を示す表である。これら異なる基板光抽出表面構造は、表の左側に英数字ＡからＨで示される。一列目に示されるように、各ピクセル化ＬＥＤチップは、突出点でテクスチュア化された基板光抽出表面を有し、各突出点は、（ｉ）ピクセルの幅と略同じ幅（たとえば、ピクセルあたり１ベベルカットまたは「１×全表面テクスチュア」）、（ｉｉ）ピクセルの幅の約２分の１の幅（たとえば、ピクセルあたり２ベベルカットまたは「２×全表面テクスチュァ」）、（ｉｉｉ）ピクセルの幅の約３分
の１の幅（たとえば、ピクセルあたり３ベベルカットまたは「３×全表面テクスチュア」）のいずれかを有する。ピクセルの異なる全高さが用いられ、特定された数値が２列目にある。インターコネクト材料の厚み（つまり、基板光注入表面を通して画定される凹部と最も近い光抽出表面との間の距離）は、３列目に表示される。４列目には、毎平方ミリメートル９０カンデラより大きい光束が表示される。５、６列目には、７０μｍでの鮮明さ（シャープネス）と１２０μｍでのコントラストがそれぞれ示される（肯定的な結果を示す低い値）。最後の列は、ピクセル均一性を提供する（肯定的な結果を示す低い値）。一般的には、ワーストシャープネス値とワーストコントラスト値は、最も分厚いインターコネクト材料を有する試料で得られるので、インターコネクト材料の厚さ（３列目）は、シャープネスとコントラストに顕著な影響を有すると考えられる。最も厚みの薄いインターコネクト材料（行Ａ、Ｃ、Ｄ、ＦおよびＨ）を持つ試料を比較すると、行Ｈによると、ピクセルあたり３ベベルカットまたは「３×全表面テクスチュア」が、シャープネス、コントラスト、ピクセル均一性、および光束の最も良好な組み合わせを提供する。
図１１Ａ～１１Ｃそれぞれは、異なるピクセル化ＬＥＤチップのピクセルについての、照射パーセントと位置（ミリメータ）のプロットを提供する。異なるピクセル化ＬＥＤチップは、突出点でテクスチュア化された基板光抽出表面を含む。各突出点は、ピクセルの幅と略同じ幅（たとえば、図１１Ａのピクセルあたり１ベベルカット）と、ピクセルの幅の約２分の１の幅（たとえば、図１１Ｂのピクセルあたり２ベベルカット）と、ピクセルの幅の約３分の１の幅（たとえば、図１１Ｃのピクセルあたり３ベベルカット）とを有する。ピクセルのエッジでの徐々に急になる勾配（各図で３ｍｍの位置）は、ベベルカットを１から２、３まで増加させることで、コントラストも高まることを示す。
図１２Ａは、テクスチュア化された基板光抽出表面を持つ６個の異なるピクセル化ＬＥＤチップについてのカットしていない材料の厚さの関数として垂直コントラストのプロットを含む変動性図である。６個の異なるピクセル化ＬＥＤチップは、ピクセルあたり２ベベルカットと異なるカットしていない材料の厚さを持つ２個の基板と、ピクセルあたり３ベベルカットと異なるカットしていない材料の厚さを持つ４個の基板を含む。図１２Ｂは、図１２Ａに関係して認められる６個の異なるピクセル化ＬＥＤチップについてのカットしていない材料の厚さの関数として水平コントラストのプロットを含む変動性図である。図１２Ａと１２Ｂは、カットしていない材料の厚みを大きくすることで、ピクセルあたり２および３ベベルカットの試料両方について、垂直コントラストと水平コントラストが悪化することを示す。
図１２Ｃは、図１２Ａおよび１２Ｂに関係して認められる６個の異なるピクセル化ＬＥＤチップについてのカットしていない材料の厚さの関数として垂直シャープネスのプロットを含む変動性図である。図１２Ｄは、図１２Ａから１２Ｃに関係して認められる６個の異なるピクセル化ＬＥＤチップについてのカットしていない材料の厚さの関数として水平シャープネスのプロットを含む変動性図である。図１２Ｃと１２Ｄは、カットしていない材料の厚みを大きくすることで、ピクセルあたり２および３ベベルカットの試料両方について、垂直シャープネスと水平シャープネスが悪化することを示す。
図１２Ｅは、図１２Ａ～１２Ｄに関係して認められる６個の異なるピクセル化ＬＥＤチップについての９０Ｃｄ／ｍｍ２よりも大きい光束値のプロットを含む変動性図である。この図面は、カットしていない材料の厚みを大きくすることで、ピクセルあたりの２および３ベベルカットの試料両方について、光束値が悪化することを示している。
いくつかの原理が、本発明者により実施された実験研究の先の要約から認識され得る。第一に、「カットしていない」材料の量は、鮮明さ（シャープネス）／コントラストに直接関係する。第二に、テクスチュァ形状の大きさは、均一性および鮮明さ／コントラスト
に直接関係する。テクスチュァ形状の大きさは、付加的処理が無い場合でも、色の均一性に関係する。さらに、「カットしていない」材料がとても少量から全くない場合は、不利益にピクセルを損なうことにつながる傾向がある。よって、「カットしていない」材料の厚さが極めて小さい場合、ロバストおよび繰り返しの方法で製造することがとても難しくなる。
いくつかの実施形態では、光抽出表面は、複数のマイクロスケールの テクスチュア特徴を有してもよい。いくつかの実施形態では、複数のマイクロスケールのテクスチャ特徴の各マイクロスケールのテクスチュアは、約１０μｍまで、または約７．５μｍまで、または５μｍまで、または３μｍまで、または２μｍまで、または１μｍまでの最大寸法（たとえば、長さ、幅、または高さ）を有してもよい。いくつかの実施形態では、マイクロスケールのテクスチュア特徴は、ドライエッチングおよび／またはウェットエッチングなどのサブトラクティブ材料除去工程により画定されてもよい。いくつかの実施形態で用いられ得るドライエッチング工程の例は、誘導結合型プラズマエッチングと反応性イオンエッチングとを含む。
いくつかの実施形態では、マイクロスケールのテクスチュア特徴は不規則に分布されてもよい（たとえば、間隔の大きなばらつき、任意選択で、大きさ、形状、および／またはテクスチュァの大きなばらつきを組み合わせて）。図１３は、複数の不規則に分布されたマイクロスケールのテクスチュァ特徴を画定するのに、誘導結合型プラズマエッチングで処理あれた炭化ケイ素表面の走査電極顕微鏡画像である。
いくつかの実施形態では、マイクロスケールの テクスチュア特徴は、規則的に離間し、および／または、規則的な大きさであってもよい。これら特徴は、規則的に離間した開口または孔を持つ少なくとも１つのマスクを使用して形成されてもよい。これら特徴は、フォトリソグラフィパターニングまたは他の従来のマスク形成方法によって画定されてもよい。
いくつかの実施形態では、基板（たとえば、炭化ケイ素）は、薄いアルミニウムコーティング（たとえば、２００～３００オングストローム）で被膜された一面であってもよい。レジストをプレコーティングした消耗水溶性テンプレートは、被膜されたウェーハ表面に低温および低圧で結合されてもよい。テンプレートは、温水で除去され、レジストドットを残してもよい。アルミニウム層は、短い塩素エッチでパターニングされ、その後、短い（たとえば、２０～６０秒）誘導結合型プラズマ（ＩＣＰ）エッチングされ、そのパターンを炭化ケイ素に変えてもよい。ＴＭＡＨウェットエッチは、任意の残りのアルミニウムを除去するのに使用されてもよい。図１４は、マスキングと誘導結合型プラズマエッチングを含む選択的材料除去の後の炭化ケイ素表面の８個の走査電極顕微鏡画像供する。ＩＣＰエッチングで画定され、規則的に離間され、かつ大きさも規則的なマイクロスケールのテクスチュア特徴の規則正しい配列（アレイ）が画定される。
いくつかの実施形態では、基板の少なくとも１つの横縁部または側壁は、カプセル材料（ｅｎｃａｐｓｕｌａｎｔ）（たとえばシリコン）の中に入れられる。このようなカプセル材料（ｅｎｃａｐｓｕｌａｎｔ）もまた、サブマウントを覆う。この観点から、カプセル材料（ｅｎｃａｐｓｕｌａｎｔ）を使用することで、基板および／またはサブマウントの縁をエッチング液が攻撃することを回避し得る。
いくつかの実施形態では、ピクセル化ＬＥＤ発光デバイスを製造する方法は、ＬＥＤピクセルのアレイを支持する基板内に、複数の凹部または溝を画定することを含む。この基板は、（ｉ）複数の活性層部に近接する光注入表面 と（ｉｉ）前記光注入表面に概して対向する光抽出表面とを備え、 複数の凹部または溝の凹部または溝は、（ａ）前記基板の前記光注入表面を通して画定され、（ｂ）ＬＥＤピクセルのアレイのＬＥＤピクセルの
間に一般に配置され、前記基板は、前記ＬＥＤピクセルのアレイと導通する複数のアノード－カソードペアを含む。前記製造する方法は、キャリア基板、仮基板、またはサブマウント上などの実装面に前記基板を取り付けることと、前記基板を薄厚化することと、前記光抽出表面内に複数のマイクロスケールのテクスチュア特徴を画定することと、前記光抽出表面上に少なくとも１つのルミフォリック材料を付与することとを含む。前記少なくとも１つのルミフォリック材料は、前記ＬＥＤピクセルのアレイの放射の少なくとも一部を受け、かつ、ルミフォア放射を反応よく生成するように構成される。
いくつかの実施形態では、この方法は、複数のマイクロスケールのテクスチュア特徴を光抽出表面内に画定（たとえば、ビアエッチング）する前に、カプセル材料（ｅｎｃａｐｓｕｌａｎｔ）を使って、少なくとも１つの基板の横縁部または側壁と、および／または、ピクセル化ＬＥＤチップが取り付けられるサブマウントの１つまたは複数の表面とを、包むことを更に含む。いくつかの実施形態では、カプトン（登録商標）テープ、光レジスト、および／またはドライフィルムなどの他の保護手段は、表面保護に使用されてもよい。
いくつかの実施形態では、この方法は、複数のマイクロスケールのテクスチュア特徴を光抽出表面内に画定した後に、複数の抽出表面溝または凹部を光抽出表面（たとえば、ベベルカットまたは他の手段で）を通して画定することを更に含む。いくつかの実施形態では、これらの溝または凹部は、基板の全厚さを通して延在しない。いくつかの実施形態では、複数の抽出表面溝または凹部は、基板内の複数の凹部または溝と実質位置合わせされる。
いくつかの実施形態では、この方法は、複数のマイクロスケールのテクスチュア特徴を光抽出表面の中に画定する前に基板上にマスクを付与することを更に含む。
いくつかの実施形態では、ピクセル化ＬＥＤチップは、複数の活性層部を含む活性層と、前記複数の活性層部を支持する複数の基板部分と、を含む。各基板部分は、光透過材料と光注入表面と光抽出表面とを備え、前記光注入表面は前記活性層と前記光抽出表面との間に配置される。前記複数の活性層部の各活性層部は、独立して電気的にアクセス可能であり、前記複数の基板部分の異なる基板部分を照射し、かつ、前記基板部分の前記光抽出表面を通して光を透過するように構成される。したがって、前記複数の活性層部と前記複数の基板部分が複数のピクセルを形成する。さらに、これにより、活性層部のグループまたはサブグループが、他の活性層部とは独立して、共にアクセスできるようになる。各基板部分の光抽出表面は、複数の突出点と複数の凹部を含み、前記複数の突出点の各突出点は、複数の凹部のうち１つの凹部により少なくとも１つの他の突出点から分離される。複数のピクセルの異なるピクセルの間の横方向境界部は、複数の凹部の選択されたくぼみと並ぶ。
図１５Ａ～１５Ｉは、いくつかの実施形態におけるさまざまな製造状況でのピクセル化ＬＥＤチップの断面概略図である。図１５Ａにおいて、活性層２２２を含むＬＥＤ構造２２０は、基板２２４上に堆積している。ＬＥＤ構造２２０は、金属有機化学気相蒸着（ＭＯＣＶＤ）により堆積される複数のエピタキシャル層を含んでもよい。 活性層２２に追加して、ＬＥＤ構造２２０は、１つまたは複数のｎ型半導体層または１つおよび複数のｐ型半導体層を更に含んでもよい。いくつかの実施形態で、ＬＥＤ構造２２０は、 窒化ガリウム、アルミニウム窒化ガリウム（ＡｌＧａＮ）、窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）、および窒化インジウム窒化ガリウム（ＩｎＧａＮ）を含むがこれに限定されないＩＩＩ族Ｖ窒化物を含む。例示的なｎ型ドーパントはシリコン（Ｓｉ）であり、例示的なｐ型ドーパントはマグネシウム（Ｍｇ）である。活性層２２２は、少なくとも１つのｎ型層と少なくとも１つのｐ型層との間に構成されてもよい。活性層２２２は
、ＩｎＧａＮの層を備える単一量子井戸（ＳＱＷ）構造、または、ＩｎＧａＮおよびＧａＮの交代層を備える複数の層などの複数の量子井戸（ＭＱＷ）構造、を含んでもよい。ガリウムヒ素（ＧａＡｓ）、リン化ガリウム（ＧａＰ）、及びそれらの合金を含む他の半導体材料も可能である。基板２２４は、炭化ケイ素（ＳｉＣ）またはサファイアなどの光透過材料を含んでもよいが、他の基板材料も可能である。
図１５Ｂでは、複数の活性層部２２２－１、２２２－２、および２２２－３がＬＥＤ構造２２０から形成されている。複数の凹部または道２２６は、活性層部２２２－１、２２２－２、および２２２－３を分離するように構成される。複数の凹部２２６は、ＬＥＤ構造２２０と基板２２４の部分を選択的にエッチングすることで形成されてもよい。いくつかの実施形態では、複数の凹部２２６は、ＬＥＤ構造２２０を完全に通過して延在し、かつ、基板２２４を部分的に延在する。いくつかの実施形態では、第１のエッチング工程がＬＥＤ構造２２０に施され、第２のエッチング工程が基板２２４に施される。他の実施形態では、ＬＥＤ構造２２０と基板２２４は、同じエッチング工程でエッチングされてもよい。図１５Ｃでは、アノード２２８とカソード２２９が活性層部２２２－１、２２２－２、および２２２－３のそれぞれに堆積する。
図１５Ｄ及び図１５Ｅでは、基板２２４は、実装面２３１上に取り付けられるフリップチップである。いくつかの実施形態では、実装面２３１は、複数の電極ペア２３２、２３４を備えるサブマウント２３０の表面である。サブマウント２３０は、ＡＳＩＣチップなどのアクティブなインターフェース素子、アクティブなインターフェース素子に後から取り付けられてもよい中間要素として作用するパッシブなインターフェース素子、または、後の製造工程用に一時的に支持する仮インターフェース素子、を含んでもよい。サブマウント２３０が仮インターフェース素子を含む実施形態では、複数の電極ペア２３２、２３４は省略されてもよい。フリップチップの搭載は、複数のアノード－カソードペア２２８、２２９と複数の電極ペア２３２、２３４との間で導電性経路を構築することを含む。いくつかの実施形態では、複数のアノード－カソードペア２２８、２２９は、アノード－カソード堆積の厚みのばらつきを補正するために、フリップチップの搭載前に平坦化される。この平坦化は、サブマウント２３０と基板２２４との間の全インターフェースに渡り分布される複数のコンタクト対２２８、２３０に渡って、信頼性のある電気接点が作られることを確実なものとする助けになり、基板２２４が次の工程で機械的に処理される（たとえば、薄厚化や形状づくり）ときに、そうでなければ基板２２４の割れを促すであろう界面高さのばらつきを回避する。前述したように、サブマウント２３０は、複数の別の電路を有してもよく、複数の電極ペア２３２、２３４の各電極ペアあたり１つの電路が含まれる。 この点について、活性層部２２２－１、２２２－２、および２２２－３は、独立して電気的にアクセス可能であってもよい。更に、これにより、他の活性層部（たとえば、２２２－３）から独立して、活性層部（たとえば、２２２－１と２２２－２）のグループまたはサブグループが共にアクセスされることが可能となる。任意の適した材料および／または技法（たとえば、半田取り付け、プリフォーム取り付け、融剤または融剤共晶取り付け、シリコンエポキシ取り付け、金属エポキシ取り付け、熱圧取り付け、バンプボンディング、および／または、それらの組み合わせ）が、複数のアノード－カソード２２８、２２９と複数の電極ペア２３２、２３４を電気的に接続できる。いくつかの実施形態では、取り付け工程からの残留物は、基板２２４とサブマウント２３０の間の望まれない領域（凹部または道２２６の中など）に残り得るので、クリーニング工程が残留物を除去するのに行われてもよい。
図１５Ｆでは、アンダーフィル材２３６は、基板２２４とサブマウント２３０との間に用いられている。アンダーフィル材２３６は、凹部または道２２６内の開口空間だけでなく、電極ペア２３２、２３４に結合するアノード－カソードペア２２８、２２９の間の開口空間も埋める。 このように、アンダーフィル材２３６は、複数の活性層部２２２－１
、２２２－２、および２２２－３とサブマウント２３０との間に配置される。アンダーフィル材２３６は、複数の活性層部２２２－１、２２２－２、および２２２－３の横側壁２３３の間にも追加的に配置される。いくつかの実施形態では、横側壁２３３は、約６０μｍ、または約５０μｍ、または約４０μｍ、または約３０μｍ、または約２０μｍ、または約１０μｍそれぞれよりも大きくない距離で、または、約１０μｍから約３０μｍまで、または約１０μｍから約２０μｍまでのそれぞれの範囲の距離で、複数の活性層部２２２－１、２２２－２、および２２２－３の間で互いに分離される。したがって、横側壁２３３の間のアンダーフィル材２３６の幅は、同じ寸法であろう。いくつかの実施形態では、アンダーフィル材２３６は、絶縁材を含む。アンダーフィル材２３６は、絶縁バインダまたは絶縁マトリックス内に浮遊する光変更粒子または光－反射粒子などの光－変更材料または光－反射材料を含んでもよい。これら粒子は、バインダよりも高い屈折率を持つ。いくつかの実施形態では、アンダーフィル材２３６は、シリコンバインダの中で浮遊する二酸化チタン（ＴｉＯ２）粒子を含む。いくつかの実施形態では、ＴｉＯ２のシリコンに対する重量比は、５０％から１５０％の範囲である。いくつかの実施形態では、ＴｉＯ２のシリコンに対する重量比は、約１００％、または約１：１である。さらに、アンダーフィル材２３６が、凹部または道２２６を流れて埋めるだけでなく、複数のアノード－カソードペア２２８、２２９の間の開口空間を埋める手助けになるように、溶媒が追加されてもよい。他の実施形態では、アンダーフィル材２３６は、絶縁バインダの中で浮遊する金属粒子を含んでもよい。いくつかの実施形態では、アンダーフィル材２３６は、誘電材料を含む。他の実施形態では、アンダーフィル材２３６は空気を含む。このように、アンダーフィル材２３６は、活性層部２２２－１、２２２－２、および２２２－３各々の間で、光分離素子またはピクセル分離素子を形成するために凹部または道２２６の間に配置される。したがって、活性層部２２２－１、２２２－２、および２２２－３の光放射が互いから分離され、コントラストが改良され得る。アンダーフィル材２３６は、粘性を変え得る溶媒などの材料を追加的に含んでもよい。いくつかの実施形態では、アンダーフィル材２３６は、基板２２４がサブマウント２３０に取り付けられるところに用いられ、アンダーフィル材２３６は、任意選択で重力（たとえば、サブマウント／基板アッセンブリを水平線から離れるように角度をつける）、振動、差圧、あどの助力を受けて、ウィッキング作用により開口空間を埋めることが可能である。いくつかの実施形態では、アンダーフィル材２３６は、基板２２４とサブマウント２３０が真空圧下にあるときに用いられてもよい。活性層部２２２－１、２２２－２、および２２２－３の間のコントラストの向上に加えて、アンダーフィル材２３６は、複数のアノード－カソードペア２２８、２２９と複数の電極ペア２３２、２３４との間の電気接続の保全性を守ることもできる。アンダーフィル材２３６は、さらに、その後の処理工程中において、基板２２４とサブマウント２３０の間の機械的インターフェースと活性層部２２２－１、２２２－２、および２２２－３ の間の機械的インターフェースを強化し得る。いくつかの実施形態では、アンダーフィル材２３６は、ショアー硬度スケールで高デュロメータを持つ材料（たとえば、高デュロメータシリコン材料）を含む。 アンダーフィル材２３６の中で高デュロメータまたは高硬度を持つ材料は、機械的安定性または機械的固着性を提供し、その後の処理工程中に、複数のアノード－カソードペア２２８、２２９が複数の電極ペア２３２、２３４から分離することを回避するのに役立つ。たとえば、アンダーフィル材２３６は、ショア―硬度Ｄスケールで少なくとも４０のデュロメータ値を持つ、シリコンなどの材料を含んでもよい。さらなる実施形態では、アンダーフィル材２３６は、ショア―硬度Ｄスケールでデュロメータ値が約４０から約１００の範囲または約６０から約８０の範囲を持つ材料を含んでもよい。
図１５Ｇでは、基板２２４は、エッチング、ラッピング、機械研磨、化学研磨などの１つまたは複数の薄厚工程をうけてもよい。いくつかの実施形態では、基板２２４は、３００μｍより大きい厚さを最初に備えてもよい。基板２２４をサブマウント２３０に取り付けた後に、基板２２４は、１００μｍ以下の厚さまで薄くされてもよい。いくつかの実施
形態では、基板２２４は、１つまたは複数の薄厚工程により約５０μｍまで薄くされてもよい。いくつかの実施形態では、複数の薄厚工程が、薄厚工程毎に２０～８０μｍの増分で実施されてもよい。いくつかの実施形態では、薄厚工程により、基板２２４にだけでなく、複数のアノード－カソードペア２２８、２２９と複数の電極ペア２３２、２３４の間の電気接続にも機械的ストレスがかかる。上述したように、アンダーフィル材２３６は、機械的サポートを提供し、基板２２４の割れを回避し、および／または、電気接続の損傷も回避し得る。
図１５Ｈに図示するように、基板２２４は、回転鋸を使って基板２２４をベベルカットすることで画定される複数の突出点２３８を提供するように切断される。ベベルカットは、さまざまな切線に沿って、つまり領域２４０、２４０’に沿って、基板２２４に渡り、早い回転速度だがゆっくりな直線移動速度で実施され、結晶基板材料の割れを回避し得る。 切線または領域２４０’のいくつかは、活性層部２２２－１、２２２－２、および２２２－３を分離する複数の凹部または道２２６と並べられる。これにより、「道－並び」構造が実現する。
とりわけ、切線または領域２４０’は、複数の凹部または道２２６と交差し、結果、複数の凹部または道２２６と位置合わせされる基板２２４の部分が基板２２４の全厚さを通して取り除かれる。基板２２４は、よって、対応する活性層部２２２－１、２２２－２、および２２２－３と位置合わせされる複数の不連続な基板部分２２４－１、２２４－２、および２２４－３に分離され、複数のピクセル２４２ａ、２４２ｂ、および２４２ｃを含むピクセル化ＬＥＤチップ２５５が形成される。アンダーフィル材２３６は、複数の ピクセル２４２ａ、２４２ｂ、および２４２ｃの各ピクセルの間に延在し、１つのピクセルから他のピクセルへの放射の透過を低減する光分離素子またはピクセル分離素子として構成される。いくつかの実施形態では、ピクセル化ＬＥＤチップ２５５が複数の基板部分２２４－１、２２４－２、および２２４－３とサブマウント２３０との間に空隙が無いように、アンダーフィル材２３６は、複数の 基板部分２２４－１、２２４－２、および２２４－３とサブマウント２３０との間全体に延在する。基板部分２２４－１、２２４－２、および２２４－３の各々は、対応する活性層部２２２－１、２２２－２、および２２２－３に隣接する光注入表面２４４と、光注入表面２４４に概して対向する光抽出表面２４６とを含む。光注入表面２４４は、活性層２２２と光抽出表面２４６との間に配置される。活性層部２２２－１、２２２－２、および２２２－３各々は、異なる基板部分２２４－１、２２４－２、および２２４－３を照らし、かつ、光抽出表面２４６を通して光を透過するように構成される。切線または領域２４０は、交差し、かつ、突出点２３８を画定および分離する働きをする複数の光抽出表面凹部２４８を追加的に形成してもよい。より具体的に、ベベルカットは、光抽出表面凹部２４８の傾斜横面２５０を生成するのに実施されてもよい。いくつかの実施形態では、複数の傾斜横面２５０の各傾斜横面２５０は、約１５度から約４５度までの領域で、または、約２０度から約４０度までのサブ領域で、または、約２５度から約３５度までのサブ領域で、または、約３０度の大きさで、垂直線から傾斜した角度を備える。焼く０度の垂直からの傾斜した角度が使用され、突出点の対向面が同じ大きさの２ベベルカットで形成される場合、突出点は、対向面の間で約６０度の角度を有し得る。図１５Ｈを更に参照して、各光抽出表面凹部２４８の下側境界部はＲが設けられ、これは、各光抽出表面凹部２４８を形成するのに使用可能な回転鋸ブレードが０ではない厚みを有することを示す。各光抽出表面凹部２４８の下方に示される破線は、複数の傾斜横面２５０の仮想突出部を表す。
図１５Ｉにおいて、ピクセル化ＬＥＤチップ２５５は、少なくとも１つのルミフォリック材料２５２（本明細書にて、ルミフォアとも呼ばれる）を含む。 特に、ルミフォリック材料２５２は、複数のピクセル２４２ａ、２４２ｂ、および２４２ｃの各々の光抽出表面２４６上に配置される。ルミフォリック材料２５２は、蛍光体、シンチレータ、ルミフ
ォリックインク、量子ドット材料、デイグローテープ（ ｄａｙ ｇｌｏｗ ｔａｐｅ）などの１つまたは複数を含んでよい。いくつかの実施形態では、ルミフォリック材料２５２は、シリコンまたはガラスなどのバインダの中に配置された蛍光体および／または量子ドットの形状であり、単一の結晶プレートまたは層、多結晶プレートまたは層、および／または焼結されたプレートの形状で配置されてもよい。いくつかの実施形態では、蛍光体などのルミフォリック材料は、複数のピクセル２４２ａ、２４２ｂ、および２４２ｃの表面上でスピンコートまたは噴射されてもよい。 いくつかの実施形態では、ルミフォリック材料２５２は、複数のピクセル２４２ａ、２４２ｂ、および２４２ｃの複数の不連続な基板部分２２４－１、２２４－２、および２２４－３の各々の上に、ＬＥＤ構造２２０の上に、および／またはサブマウント２３０の上に配置されてもよい。いくつかの実施形態では、ルミフォリック材料２５２は、複数のピクセル２４２ａ、２４２ｂ、および２４２ｃの複数の不連続な基板部分２２４－１、２２４－２、および２２４－３ 上で継続している。一般に、複数の活性層部２２２－１、２２２－２、および２２２－３は、第１の主波長を持つ光を生成してもよい。複数の活性層部２２２－１、２２２－２、および２２２－３により生成される光の少なくとも一部分を受ける少なくとも１つのルミフォアは、第１の主波長とは異なる第２の主波長を持つ光を再放射してもよい。固体光源および１つまたは複数のルミフォリック材料は、その組み合わされた出力が、色、色点、強度などの１つまたは複数の所望の特性をもつ光となるように選択されてもよい。いくつかの実施形態では、総放射は、２，５００Ｋから１０，０００Ｋの色温度範囲内など、冷たい白色光、ニュートラルな白色光、または暖かい白色光を提供するように配置されてもよい。いくつかの実施形態では、ルミフォリック材料は、水色、緑色、アンバー色、黄色、オレンジ色、および／または赤色のピーク放射波長を含む１つまたは複数の材料を含む。いくつかの実施形態では、ルミフォリック材料は、スプレーコーティング、浸漬、液体分注、粉末コーティング、インクジェット印刷などの方法によって、１つまたは複数の放射表面（たとえば、上部表面および１つまたは複数の縁（表）面）に追加されてもよい。いくつかの実施形態では、ルミフォリック材料、カプセル材料（ｅｎｃａｐｓｕｌａｎｔ）媒体、接着媒体、または他の結合媒体内で分散されてもよい。いくつかの実施形態では、散乱材料は、ルミフォリック材料２５２の中に含まれてもよい。例として、ルミフォリック材料２５２は、同じシリコンバインダ内に、蛍光体粒子、および、溶融シリカ、ヒュームドシリカ、またはＴｉＯ２粒子などの散乱粒子を含んでもよい。他の実施形態では、散乱材料は、ルミフォリック材料２５２の上にその後に堆積されるシリコンバインダ内に、溶融シリカ、ヒューム度シリカ、またはＴｉＯ２粒子を含んでもよい。
ルミフォリック材料２５２は、ショア―硬度スケールでのデュロメータ値がアンダーフィル材２３６よりも低い材料を含んでもよい。いくつかの実施形態では、ルミフォリック材料２５２とアンダーフィル材２３６はシリコンを含み、ルミフォリック材料２５２のシリコンのショア―硬度スケールでのデュロメータ値は、アンダーフィル材２３６のシリコンのそれよりも低い。上述したように、アンダーフィル材２３６は、少なくとも４０のショア―Ｄ硬度デュロメータ値を持つシリコンを含んでもよい。他の実施形態では、アンダーフィル材２３６は、約４０から約１００までの範囲、または、約６０から約８０までの範囲のショア―Ｄ硬度デュロメータ値を持つシリコンを含んでもよい。この点、ルミフォリック材料２５２は、いくつかの実施形態では、４０より小さいショア―Ｄ硬度デュロメータ値を持つシリコンを含む。いくつかの実施形態では、複数のピクセル２４２ａ、２４２ｂ、および２４２ｃ各々の間で、複数の凹部または道２２６と位置合わせされたアンダーフィル材２３６は、省略されてもよい。したがって、開口空間または充填されない空気の隙間は、複数のピクセル２４２ａ、２４２ｂ、および２４２ｃの各ピクセルの間に設けられ、光分離素子またはピクセル分離素子を形成してもよい。アンダーフィル材２３６は、複数のアノード２２８とカソード２２９との間に設けられてもよい。
いくつかの実施形態では、図１５Ｄ～１５Ｉのサブマウント２３０は、仮キャリアを含
んでもよい。したがって、複数の不連続な基板部分２２４－１、２２４－２、および２２４－３、アンダーフィル材２３６、アノード－カソードペア２２８、２２９、およびルミフォリック材料２５２は、実装面（図１５Ｄの２３１）から分離または取り除かれる。
いくつかの実施形態では、ルミフォリック材料放射の全方向性特質により、１つのピクセルの放射が他のピクセルの放射と大きく重複するのを防止することが困難な場合がある。その点について、図１６Ａは、図１５Ｉのピクセル化ＬＥＤチップ２５５に類似するピクセル化ＬＥＤチップ２６５の断面図を表す。図１６Ａにおいて、複数の光分離素子２６６は、ルミフォリック材料２５２の中に構成され、かつ、複数のピクセル２４２ａ、２４２ｂ、および２４２ｃ間にあるアンダーフィル材２３６の部分と位置合わせされる。光分離素子２６６は、複数のピクセル２４２ａ、２４２ｂ、および２４２ｃの間のＴＩＲに影響を及ぼし、１つのピクセルからの放射が隣接するピクセルに重なり合ったりまたはにじんだりすることを低減する。いくつかの実施形態では、光分離素子２６６はルミフォリック材料２５２の部分が除かれているすき間である。 いくつかの実施形態では、光分離素子２６６は、ルミフォリック材料の中で切断される。例えば、狭い鋸ブレードを持つ回転鋸は、ルミフォリック材料２５２の部分を横切って通り、光分離素子２６６を形成するのにルミフォリック材料２５２の部分を切断しかつ取り除いてもよい。鋸ブレードの大きさ（つまり、幅）は、複数のピクセル２４２ａ、２４２ｂ、および２４２ｃの隣接するピクセル間の間隔よりも小さいように選択される場合がある。例えば、隣接するピクセル間の間隔が約２０μｍから２５μｍの場合、１５μｍまたは１０μｍの鋸ブレードが使用され得る。いくつかの実施形態では、ルミフォリック材料２５２は切断後に緩み得るので、光分離素子２６６の大きさは、選択された鋸ブレードより狭くてもよい。いくつかの実施形態では、光分離素子２６６は、ルミフォリック材料２５２を部分的に延在してよいし、または、ルミフォリック材料２５２を部分的に分割してもよい。しかし、ルミフォリック材料２５２は、複数のピクセル２４２ａ、２４２ｂ、および２４２ｃに渡って連続している。他の実施形態では、光分離素子２６６は、ルミフォリック材料２５２からアンダーフィル材２３６まで全てを通過して延在してもよい。鋸ブレードの形状だけでなく、ルミフォリック材料２５２が切断後にどれだけ緩むかにより、光分離素子２６６は、様々な形状を持ち得る。いくつかの実施形態では、光分離素子２６６は、充填されないすき間を実施する。いくつかの実施形態では、光分離素子２６６は、他の材料で充填されてもよい。例えば、光分離素子２６６は、シリコンの中で浮遊うるＴｉＯ２などの光－反射材料で充填されてもよい。他の実施形態では、光分離素子２６６は、不透明材料で充填されてもよい。図１６Ａでは、光分離素子２６６は、アンダーフィル材２３６に向かって先が細くなる。他の実施形態では、光分離素子２６６は、逆向きに先が細いテーパーを含んでもよいし、または、テーパーの無いまっすぐな（例えば垂直）側壁を含んでもよい。光分離素子２６６は、ルミフォリック材料２５２と共に屈折率変化（たとえば、階段状変化）として作用し、かつ、そうでなければ隣接するピクセルに到達するであろう１つのピクセルからの光放射の方向を変えるのに役立つ。したがって、光分離素子２６６は、複数のピクセル２４２ａ、２４２ｂ、および２４２ｃのコントラストの増加を実現する。光分離素子２６６の深さを増すことで、高コントラス化につながる傾向がある。しかし、ルミフォリック材料２５２が多く除かれるにつれてルミフォリック放射が減少し得る。この点について、光分離素子２６６の深さは、ピクセル間の所望の輝度とコントラストに応じて、様々な用途に合わせて調整され得る。
いくつかの実施形態では、ピクセル間の輝度と均一性は、光分離素子の形成後に低下し得る。結果、画素間境界がよりはっきりとする。この問題に対処するために、光分離素子が画定される第１のルミフォリック材料全体に第２のルミフォリック材料を付与してもよい。たとえば、図１６Ｂは、図１６Ａのピクセル化ＬＥＤチップ２６５と類似なピクセル化ＬＥＤチップ２６７の断面図を表す。図１６Ｂでは、複数の光分離素子２６６は、ルミフォリック材料２５２（つまり、第１のルミフォリック材料２５２を実施する）の中に、
かつ、上述したように複数のピクセル２４２ａ、２４２ｂ、および２４２ｃの間に設けられる。第２のルミフォリック材料２６８が、第１のルミフォリック材料２５２の中に光分離素子２６６を形成した後に、第１のルミフォリック材料２５２に渡って付与されるかまたは堆積される。第２のルミフォリック材料２６８は、第１のルミフォリック材料２５２と同じまたは異なる構成、厚さ、および／または濃度を備えてもよい。第２のルミフォリック材料２６８は、図１５Ｉに関係して先に提供された任意の方法で堆積されてもよい。いくつかの実施形態では、第１のルミフォリック材料２５２は、特定の用途の目標色および目標輝度に一般に必要であろう物とは異なる構成、厚さ、および／または濃度を付与される。しかし、目標色と目標輝度は、その後に付与される第１および第２のルミフォリック材料の組み合わせにより達成されてもよい。結果であるピクセル化ＬＥＤチップ２６７は、改良されたピクセル均一性とともに、ピクセル間でのコントラストも改良され得る。したがって、第１のルミフォリック材料２５２と第２のルミフォリック材料２６８の構成、厚さ、および／または濃度だけでなく、光分離素子２６６の寸法も、調整または適合され、さまざまな用途にとって所望なピクセル輝度とコントラストが達成され得る。
いくつかの実施形態では、ピクセル化ＬＥＤチップは、図１５Ａ～１５Ｉで記載されたものと同様な方法で形成されてもよいが、図１５Ｈの切線または領域２４０は省略される。図１５Ｈの切線または領域２４０’は、道－並びカットを設けるのに残してもよい。したがって、ピクセル化ＬＥＤチップの基板部分は、前述したような突出点と光抽出表面凹部を有しない。
図１７Ａは、前述したような突出点と光抽出表面凹部を有しない複数の不連続な基板部分２２４－１、２２４－２、および２２４－３を持つピクセル化ＬＥＤチップ２６９の断面図を表す。たとえば、各基板部分２２４－１、２２４－２、および２２４－３の光抽出表面２４６は、平たんであってもよい。いくつかの実施形態では、複数の基板部分２２４－１、２２４－２、および２２４－３はサファイアを含む。他の実施形態では、複数の基板部分２２４－１、２２４－２、および２２４－３の光注入表面２４４は、複数のくぼんだおよび／または隆起した特徴２４４’を持ち、ＬＥＤ構造２２０から複数の基板部分２２４－１、２２４－２、および２２４－３への光注入を改良するパターニングされた表面を含んでもよい。他の実施形態では、複数の基板部分２２４－１、２２４－２、および２２４－３は、炭化ケイ素、シリコン、またはＩＩＩ族－窒化物材料を含んでもよい。ピクセル化ＬＥＤチップ２６９は、 上述したように、複数のピクセル２４２ａ、２４２ｂ、および２４２ｃと、複数の活性層部２２２－１、２２２－２、および２２２－３を含むＬＥＤ構造２２０と、サブマウント２３０と、少なくとも１つのルミフォリック材料２５２とを含んでもよい。
図１７Ｂは、図１７Ａのピクセル化ＬＥＤチップ２６９と同様なピクセル化ＬＥＤチップの断面図を表す。図１７Ｂでは、複数の光分離素子２６６が、ルミフォリック材料２５２内に構成され、複数のピクセル２４２ａ、２４２ｂ、および２４２ｃの間にあるアンダーフィル材２３６の部分と位置合わせされる。光分離素子２６６は、図１６Ａと関連して記載された方法と同様な方法で構成されてもよい。
図１７Ｃは、図１７Ｂのピクセル化ＬＥＤチップ２７０と同様のピクセル化ＬＥＤチップ２７１の断面図を表す。図１７Ｃでは、複数の光分離素子２６６は、ルミフォリック材料２５２（つまり、第１のルミフォリック材料２５２を実施する）の中に、かつ、上述したように複数のピクセル２４２ａ、２４２ｂ、および２４２ｃの間に設けられる。第２のルミフォリック材料２６８が、第１のルミフォリック材料２５２の中に光分離素子２６６を形成した後に、第１のルミフォリック材料２５２に渡って付与されるかまたは堆積される。第２のルミフォリック材料２６８は、図１６Ｂに関係して記載されたのと同様に構成されてもよい。
ピクセル化ＬＥＤチップのいくつかの実施形態では、ＬＥＤ構造が形成される基板は、完全に取り除かれてもよい。ピクセル化ＬＥＤチップは、図１５Ａ～１５Ｉで記載された方法と同様な方法で形成されてもよい。しかし、基板２２４は、図１５Ｇで完全に取り除かれてもよく、また、図１５Ｈは必要ないであろう。
その点について、図１７Ｄは、先の実施形態の基板２２４が完全に除去されたピクセル化ＬＥＤチップ２７２の断面図を表す。したがって、ピクセル化ＬＥＤチップ２７２は、アンダーフィル材２３６と第１のルミフォリック材料２５２の少なくとも１つにより支持される複数の活性層部２２２－１、２２２－２、および２２２－３を備えるＬＥＤ構造２２０を含む。いくつかの実施形態では、アンダーフィル材２３６は、ショア―硬度スケールで高いデュロメータを有する材料（たとえば、ショア―Ｄ硬度スケールで少なくとも４０のデュロメータ値を持つシリコン材料）を含む。 したがって、アンダーフィル材２３６は、複数の活性層部２２２－１、２２２－２、および２２２－３の機械的支持を提供し得る。除かれた基板がパターニングされたサファイアなどのパターニングされた光注入表面を含んだ実施形態では、パターンは、成長基板が除去された後でもＬＥＤ構造に変わり得る。他の実施形態では、ＬＥＤ構造は、基板除去後に、パターニングされ、形状化され、テクスチャ化され、粗面化されてもよい。したがって、ＬＥＤ構造２２０は、パターニングされ、形状化され、テクスチャ化され、粗面化された表面２２０’を第１のルミフォリック材料２５２付近に備えてもよい。サブマウント２３０が一時的である実施形態では、複数の活性層部２２２－１、２２２－２、および２２２－３とアンダーフィル材２３６は、図１７Ｅで図示されるように、実装面２３１から分離または取り外される。したがって、複数の活性層部２２２－１、２２２－２、および２２２－３は、複数のピクセル２４２ａ、２４２ｂ、および２４２ｃを形成する。アンダーフィル材２３６は、複数の活性層部２２２－１、２２２－２、および２２２－３の各活性層部の間、ならびに、アノード２２８とカソード２２９との間に、延在する。
図１８は、いくつかの実施形態によるピクセル化ＬＥＤ発光デバイス２７３の一部の上方透視写真図であり、複数のピクセルＡ１、Ａ２、Ｂ１、およびＢ２を示す。アルファベットの列Ａ及びＢは、縦方向破線の間の上部に見られ、数字１および２は、横方向破線の間で左側に見られる。これは、それぞれのピクセルを列および行を参照して表すためである。縦及び横方向の破線は、ピクセルＡ１、Ａ２、Ｂ１、およびＢ２の間の横境界部を画定する道－並び切線または領域２７４－１から２７４－６に対応する。画像の外側に延在する破線は、ピクセル間の境界部の延長を表す。横および縦方向の実践は、ピクセル間の道と並ばない切線または領域２７６－１から２７６－６に対応する。道－並び切線２７４－１から２７４－６は、図１５Ｈの前述した切線２４０’同様に構成される。したがって、アンダーフィル材２７８は、各ピクセルの横境界部に沿って構成され、コントラストが改善される。道－並び切線２７４－１から２７４－６の幅は、ピクセル間の間隔の少なくとも一部を形成する。いくつかの実施形態では、ピクセル化ＬＥＤ発光デバイス２７３の各ピクセルは、約６０μｍ、約５０μｍ、約４０μｍ、約３０μｍ、約２０μｍ、約１０μｍよりも大きくない距離で、または、約１０μｍから約３０μｍまでの範囲、約１０μｍから約２０μｍの範囲で、隣接するピクセルから離間される。これら寸法領域により、所望な小さなピクセルピッチが実現する。ピクセル間の間隔もまた、隣接するピクセル間に構成されるアンダーフィル材２７８の幅に関係する。たとえば、いくつかの実施形態では、ピクセル間の２５ミクロンの間隔により、２０μｍのピクセル間隔よりも、より多くのアンダーフィル材２７８（約２５μｍの幅）が隣接するピクセル間に構成されることが可能である。したがって、２０μｍの間隔を持つアンダーフィル材２７８よりも２５μｍの間隔を持つアンダーフィル材２７８により、より多くの光が、隣接するピクセルに漏れることなく、各ピクセルから反射されかつ方向を変更され得る。よって、コントラストとピクセル輝度が向上する。とりわけ、道－並び切線２７４－１から２７４－６の間の一定
の間隔について、２５μｍのピクセル間隔により、各ピクセルの面積が減る。しかし、アンダーフィル材２７８が増えることにより、より改善したコントラストを持つより明るいピクセルが提供され得る。
道に並ばない切線２７６－１から２７６－６は、図１５Ｈの先に記載した切線２４０と同様に構成される。したがって、 切線２７６－１から２７６－６は、交差し、複数の突出点２８１を分離する複数の光抽出表面凹部２８０を形成する。たとえば、ピクセルＡ１で、縦切線２７６－１と２７６－２、および横切線２７６－５と２７６－６が、交差して９つの突出点２８１を画定する２つの縦方向光抽出表面凹部２８０と２つの横方向光抽出表面凹部２８０を形成する。上述したように、切線の数と方向だけでなくカット工具の形状も、突出点２８２の形状を画定する。図１８では、切線は、均等に間隔をあけた直交横線と交差する均等に間隔をあけた縦線であり、ベベルカット工具で形成される。したがって、突出点２８１は、四角形を底面とする四角錐形状を備える。いくつかの実施形態では、四角錐形状は、切頭のピラミッド形状を含み、そのような切頭は、特性で、縦方向、横方向、または縦横両方向であってもよい。三角形状、押し出し三角形状、および直方体形状を含む、他の形状も可能である。他の実施形態では、切線は、ダイアモンド形状や他の多面体形状などの他の形状を形成するのに、交差する対角線を含んでもよい。
いくつかの実施形態では、１つまたは複数のピクセル化ＬＥＤチップは、同じまたは異なる大きさ、形状、数、および／または分布の突出点を持つ他のピクセルを含んでもよい。異なる大きさの突出点は、高さ、幅、長さ、または角ばった形の少なくとも１つで違いを含む場合がある。異なる形状の突出点は、対称（又は非対称）、角ばった形、突出点間の境界曲度などで違いを含む場合がある。突出点は、異なるピクセルに関連して異なる数で提供されてもよい。ピクセル分布の違いは、ピクセル面積に対するピクセルの相対位置または絶対位置を含んでもよい。
図１９は、いくつかの実施形態によるピクセル化ＬＥＤチップ２８２の少なくとも一部の模式的断面図である。ピクセル化ＬＥＤチップ２８２は、上述したような複数の活性層部２２２－１、２２２－２、および２２２－３を備えるＬＥＤ構造２２０を含む。ピクセル化ＬＥＤチップ２８２はまた、上述したような複数の基板部分２８４－１、２８－２、２８４－３を持つ基板２８４を含む。基板部分２８４－１、２８４－２、２８４－３の各々は、上述したような複数の突出点２８６と複数の光抽出表面凹部２８８を含む。ピクセル化ＬＥＤチップ２８２は、複数のピクセル２９０ａ、２９０ｂ、および２９０ｃを含む。３つのピクセルが図示されているが、いくつのピクセルが設けられても良いと解釈されるものとする。図１９では、複数の突出点２８６各々は、同一の角度Ａを持ち、角度Ａは、各突出点２８６の２つの対向面２９２、２９４の間の角度として画定される。いくつかの実施形態では、角度Ａは、複数の突出点２８６がいかに形成されるかに関係する。たとえば、３０度のベベルを持つ回転鋸ブレードは、約６０度の角度Ａを持つ突出点を画定し得る。したがって、いくつかの実施形態では、各ピクセル２９０ａ、２９０ｂ、および２９０ｃは、少なくとも３つの突出点２８６を備え、各突出点２８６は、約６０度の角度Ａを含む。
図２０は、いくつかの実施形態によるピクセル化ＬＥＤチップ２９６の少なくとも一部の模式的側断面図である。ピクセル化ＬＥＤチップ２９６は、上述したような複数の活性層部２２２－１、２２２－２、および２２２－３を備えるＬＥＤ構造２２０を含む。ピクセル化ＬＥＤチップ２９６はまた、複数の基板部分２９８－１、２９８－２、および２９８－３を持つ基板２９８を含む。複数の基板部分２９８－１、２９８－２、および２９８－３のうち少なくとも１つが、複数の突出点３００、３０２と複数の光抽出表面凹部３０４とを含む。ピクセル化ＬＥＤチップ２９６は、複数のピクセル３０４ａ、３０４ｂ、および３０４ｃを含む。３つのピクセルが図示されているが、いくつのピクセルが設けられ
ても良いと解釈されるものとする。図２０では、複数の突出点３００、３０２は、異なる大きさ（たとえば、高さ）と異なる形状を持つように図示され、ピクセル３０４ｃの横方向最も外側（つまり縁隣接）突出点３０２は縁隣接ではない突出点３００よりも大きい。このような構造により、縁に近接した場所では光抽出が増大し、よって、光出力強度の認識される不均一性が少なくとも部分的に改善される（縁のピクセルまたは角のピクセルは、内側のピクセルよりも一般的にはぼやけて見える）。いくつかの実施形態では、ピクセル３０４ａと３０４ｂはまた、各ピクセル内の他の突出点と異なるサイズまたは形状を持つ少なくとも１つの突出点を含んでもよい。
図２１は、いくつかの実施形態によるピクセル化ＬＥＤチップ３０６の少なくとも一部の模式的側断面図 である。ピクセル化ＬＥＤチップ３０６は、上述したような複数の活性層部 ２２２－１、２２２－２、および２２２－３を含むＬＥＤ構造２２０を含む。ピクセル化ＬＥＤチップ３０６はまた、複数の基板部分３０８－１、３０８－２、および３０８－３を持つ基板３０８を含む。複数の基板部分３０８－１、３０８－２、および３０８－３各々は、複数の突出点３１０と複数の光抽出表面 凹部３１２を含む。ピクセル化ＬＥＤチップ３０６は、複数のピクセル３１４ａ、３１４ｂ、および３１４ｃを含む。図２１では、複数の突出点３１０はそれぞれ同じ角度Ｂを持ち、角度Ｂは、各突出点３１０の２つの対向面３１６、３１８の間の角度として画定される。図１９の角度Ａと同様に、図２１の角度Ｂは、複数の突出点３１０がいかに形成されるかに関係する。たとえば、４５度のベベルを持つ回転鋸ブレードは、約９０度の角度Ｂを持つ突出点を画定し得る。したがって、いくつかの実施形態では、各ピクセル３１４ａ、３１４ｂ、および３１４ｃは、少なくとも３つの突出点３１０を備え、各突出点３１０は、約９０度の角度Ｂを含む。とりわけ、図２１の角度Ｂは、図１９の角度Ａよりも大きいので、各突出点の対向面３１６、３１８は、図１９の対向面２９２、２９４よりも水平により近く傾いている。ピクセル毎の少なくとも３つの突出点３１０を維持するために、図２１の複数の基板部分３０８－１、３０８－２、および３０８－３の高さは、図１９の突出点２８６の高さに比べて低い。いくつかの実施形態では、角度のより大きい突出点１０の対向面３１６、３１８は、図１９の対向面２９２、２９４よりも水平により近く傾いている。したがって、より多くの光が、隣接するピクセル（たとえば、３１４ｂ）に影響を及ぼすことなく、第１のピクセル（たとえば、３１４ａ）の突出点３１０の対向面３１６、３１８を出て行き得る。結果、画素間コントラストが向上し得る。
図２２は、いくつかの実施形態によるピクセル化ＬＥＤチップ３２０の少なくとも一部の模式的側断面図である。ピクセル化ＬＥＤチップ３２０は、上述したような複数の活性層部２２２－１、２２２－２、および２２２－３を備えるＬＥＤ構造２２０を含む。ピクセル化ＬＥＤチップ３２０はまた、複数の基板部分３２２－１、３２２－２、および３２２－３を持つ基板３２２を含む。 複数の基板部分３２２－１、３２２－２、および３２２－３各々は、複数の突出点３２４と複数の光抽出表面 凹部３２６を含む。ピクセル化ＬＥＤチップ３２０は、複数のピクセル３２８ａ、３２８ｂ、および３２８ｃをふくむ。図２２では、複数の突出点３２４は、いくつかの実施形態では、約９０度など、図２１に関連して上述されたように同じ角度Ｂを持つ。 しかし、図２２では、ピクセルあたり吐出点３２４が２つだけあり、したがって、複数の基板部分３２２－１、３２２－２、および３２２－３の高さは、図２１の基板部分３０８－１、３０８－２、および３０８－３のそれより高い場合がある。
図２３は、いくつかの実施形態によるピクセル化ＬＥＤチップ３３０の少なくとも一部の模式的側断面図 である。ピクセル化ＬＥＤチップ３３０は、上述したような複数の活性層部 ２２２－１、２２２－２、および２２２－３を含むＬＥＤ構造２２０を含む。ピクセル化ＬＥＤチップ３３０はまた、複数の基板部分３３２－１、３３２－２、および３３２－３を持つ基板３３２を含む。複数の基板部分３３２－１、３３２－２、および３３
２－３各々は、複数の突出点３３４と複数の光抽出表面 凹部３３６を含む。ピクセル化ＬＥＤチップ ３３０は、複数のピクセル３３８ａ、３３８ｂ、および３３８ｃを含む。図２３では、複数の突出点３３４はそれぞれ、いくつかの実施形態の約９０度など、図２２用に上述したように同じ角度Ｂを持つ。他の角度も可能であると考えられる。しかし、図２３では、ピクセルあたり突出点３３４が４つあり、したがって、複数の基板部分３３２－１、３３２－２、および３３２－３の高さはより低くなり、同等の大きさのピクセルあたりの突出点３３４の数が多くなり得る。いくつかの実施形態では、ピクセルあたりの突出点の数が増えることにより、角度のある表面の数が増え、光は、内面反射や吸収により損失することなく、複数の基板部分３３２－１、３３２－２、および３３２－３ から出る。
いくつかの実施形態では、ピクセル化ＬＥＤチップは、コントラストの向上のために、個々のピクセル間に１つまたは複数の反射層を含む。 各ピクセルの基板部分の形状および材料のよって、反射層は、そうでなければ隣接するピクセルに当たるであろう光を所望の放射方向にむけて方向をかえたり、反射したりし得る。いくつかの実施形態では、反射層は、アンダーフィル材と反射層両方から分離されてもよく、アンダーフィル材は、ピクセル間に配置されてもよい。 たとえば、反射層は、隣接するピクセルとの間の残りの空間を占めるアンダーフィル材を持つピクセルの横側壁上の薄層であってもよい。他の実施形態では、反射層は、隣接するピクセル間でつながっていてもよい。
その点では、図２４は、いくつかの実施形態によるピクセル化ＬＥＤチップ３４０の少なくとも一部の模式的側断面図である。ピクセル化ＬＥＤチップ３４０は、上述したような複数の活性層部２２２－１、２２２－２、および２２２－３を備えるＬＥＤ構造２２０を含む。ピクセル化ＬＥＤチップ３４０はまた、複数の基板部分３４２－１、３４２－２、および３４２－３を持つ基板３４２を含む。 基板部分３４２－１、３４２－２、および３４２－３それぞれは、複数のピクセル３４４ａ、３４４ｂ、および３４４ｃの別のピクセルと位置合わせされる。３つのピクセルが図示されているが、いくつのピクセルが設けられてもよいと解釈されるものとする。いくつかの実施形態では、基板部分３４２－１、３４２－２、および３４２－３は各々、少なくとも１つの突出点３４６、または少なくとも１つの光抽出表面凹部３４８を含んでもよい。図２４のピクセル化ＬＥＤチップ３４０は、各ピクセルに単一の光抽出表面凹部３４８と共に図示されている。 光抽出表面凹部３４８の角度Ｃは、光抽出表面凹部３４８の２つの対向面３５０、３５２の間の角度として画定される。いくつかの実施形態では、角度Ｃは、約３０度から約１８０度までの範囲である。特定の例では、角度Ｃは約９０度である。いくつかの実施形態では、単一の光抽出表面凹部３４８は、ピクセルの中心近くに、かつ、ピクセルの側壁３５４の間に構成される。２つの対向面３５０、３５２は、基板３４２の厚さが少なくとも１つのピクセル側壁３５４の付近で最も厚くなるように、ピクセルの側壁３５４に向かって上方に延在する。これにより、１つのピクセルからの光が隣接するピクセルに当たる、または隣接するピクセルの中に横方向でにじむ可能性が高まる。いくつかの実施形態では、その少なくとも１つのピクセル側壁３５４は、少なくとも幾分かの光の方向を変えたり反射したりするように構成される反射層３５６を含む。これにより、１つのピクセルからの横方向の放射が隣接するピクセルに到達することが回避される。いくつかの実施形態では、基板部分３４２－１、３４２－２、および３４２－３は、平たんな（たとえば、水平な）発光表面３５７を含んでもよい。発光表面３５７は、水平な破線により示されるように、突出点や光抽出表面凹部を有しない。平坦な発光表面３５７は、ピクセル側壁３５４に向けて光の一部を反射し得り、反射層３５６は、隣接するピクセルから離れるようにそれの向きをかけたり反射したりし得る。反射層３５６は、金属反射体、誘電性反射体、およびそれらの組み合わせのうち少なくとも１つを含んでもよい。
いくつかの実施形態では、ピクセル化ＬＥＤチップは複数のピクセルを含み、各ピクセ
ルは、異なる大きさ（たとえば、高さ）および／または異なる形状を持つ複数の突出部を含む。いくつかの実施形態では、ピクセル化ＬＥＤチップのピクセルは、異なる角度を備える複数の突出点を持つ基板部分を含む。特定の突出点の角度は、その突出点の２つの対向面の間の角度として画定される。異なる角度により、光抽出およびコントラストについて異なる効果がもたらされ得る。たとえば、より小さな角度を持つ突出点により、光抽出が向上され、ピクセル輝度が高まり得る。しかし、そのように角度が小さいと、隣接するピクセルに向けてより簡単に光を向けることができ、または、隣接するピクセルから光をより簡単に受けることができるより高さのある突出部が設けられ得る。これにより輝度に影響が及ぶ。より大きな角度とより低い高さを持つ突出点は、向上した輝度をもたらすが、より小さな角度の突出部と比較するとその輝度向上はそれほど大きくない。いくつかの実施形態では、１つのピクセルは、第１の角度を備える第１の突出部と、第１の角度より大きい第２の角度を備える第２の突出部と、を含む。他の実施形態では、第２の突出部は、第１の突出部よりもピクセルの側壁により近い。更に他の実施形態では、第２の角度は、第１の角度より少なくとも１０度、少なくとも１５度、少なくとも２０度、少なくとも３０度、少なくとも４０度、または少なくとも６０度大きい。また更に他の実施形態では、第１の角度は約６０度であり、第２の角度は約９０度である。
その点では、図２５は、いくつかの実施形態によるピクセル化ＬＥＤチップ３５８の少なくとも一部の模式的側断面図である。ピクセル化ＬＥＤチップ３５８は、上述したような複数の活性層部２２２－１、２２２－２、および２２２－３を備えるＬＥＤ構造２２０を含む。ピクセル化ＬＥＤチップ３５８はまた、複数の基板部分３６０－１、３６０－２、および３６０－３を持つ基板３６０を含む。基板部分３６０－１、３６０－２、および３６０－３それぞれは、複数のピクセル３６２ａ、３６２ｂ、および３６２ｃの別のピクセルと位置合わせされる。３つのピクセルが図示されているが、いくつのピクセルが設けられてもよいと解釈されるものとする。いくつかの実施形態では、基板部分３６０－１、３６０－２、および３６０－３の少なくとも１つは、少なくとも１つの第１の突出点３６４と少なくとも１つの第２の突出点３６６を含んでもよい。第１の突出点は角度Ａを備え、第２の突出点は、角度Ａよりも大きい角度Ｂを備える。 図２５に図示するように、第１の突出点３６４は、第２の突出点６６よりも高い高さを備える。いくつかの実施形態では、第２の突出点３６６は、第１の突出点３６４よりピクセルの一つの側壁３６３により近い。第２の角度Ｂは、第１の角度Ａよりも、少なくとも１０度、少なくとも１５度、少なくとも２０度、少なくとも３０度、少なくとも４０度、または、少なくとも６０度大きい。いくつかの実施形態では、第１の角度は約６０度であり、第２の角度は約９０度である。
いくつかの実施形態では、ピクセル化ＬＥＤチップは、 複数の突出部の間に複数の光抽出表面凹部を含む基板を有する。複数の光抽出表面凹部は、第１の光抽出表面凹部と、第１の光抽出表面凹部とは異なる大きさまたは形状を備える第２の光抽出表面凹部と、を含む。いくつかの実施形態では、第１の光抽出表面凹部は、第２の光抽出表面凹部より基板の中により深く延在する。結果、異なる光抽出表面凹部は異なる深さを持つ。いくつかの実施形態では、第２の光抽出表面凹部は、第１の光抽出表面凹部よりも広い底面を持つ。
その点では、図２６は、いくつかの実施形態によるピクセル化ＬＥＤチップ３６８の少なくとも一部の模式的側断面図である。ピクセル化ＬＥＤチップ ３６８は、上述したような複数の活性層部２２２－１、２２２－２、および２２２－３を備えるＬＥＤ構造２２０を含む。ピクセル化ＬＥＤチップ ３６８はまた、複数の基板部分３７０－１、３７０－２、および３７０－３を持つ基板３７０を含む。 基板部分３７０－１、３７０－２、および３７０－３それぞれは、複数のピクセル３７２ａ、３７２ｂ、および３７２ｃの別のピクセルと位置合わせされる。３つのピクセルが図示されているが、いくつのピクセル
が設けられてもよいと解釈されるものとする。基板３７０は、少なくとも１つの第１の光抽出表面凹部３７４と、少なくとも１つの第２の光抽出表面凹部３７６と、複数の突出部３７８とを含む。少なくとも１つの第２の光抽出表面凹部３７６は、複数のピクセル３７２ａ、３７２ｂ、および３７２ｃの隣接するピクセルの間で、道、つまり「道－並び」と整列する。いくつかの実施形態では、基板は、複数の基板部分３７０－１、３７０－２、および３７０－３の間で連続していてもよい。したがって、少なくとも１つの第２の光抽出表面凹部３７６は、ピクセル間で基板３７０全体を通して延在しない。いくつかの実施形態では、少なくとも１つの第１の光抽出表面凹部３７４は、第２の光抽出表面凹部３７６より基板３７０の中により深く延在する。いくつかの実施形態では、異なる鋸ブレードは、異なる深さを設けるために用いられる。いくつかの実施形態では、異なる鋸ブレードは、平たんなブレードエッジを持つので、第２の光抽出表面凹部３７６は、第１の光抽出表面凹部３７４よりもより広い底面を持ち得る。基板３７０の隣接するピクセル間の最少厚み領域は、垂直方向に延在し、図２６においてＴＭＩＮと示される。最少厚み領域 ＴＭＩＮは、少なくとも１つの第２の光抽出表面凹部３７６と位置合わせされる。第１のピクセル３７２Ａの光放射が基板３７０を通って第２のピクセル３７２ｂまで通過するには、そのような放射は、最少厚み領域 ＴＭＩＮを通って略横方向で透過される必要があるであろう。少量の光が最少厚み領域 ＴＭＩＮを通って透過されることを可能にすることで、隣接するピクセル間の暗い境界の出現を効果的に低減し得る。これは、画素間光分離が１００％有効な場合に生じるであろう。最小厚み領域ＴＭＩＮを低減することは、一般的にはクロストークを低減し、隣接するピクセルの間のコントラストを増強すると期待されるであろう。
いくつかの実施形態では、ピクセル化ＬＥＤチップは、異なる方向に集中される光ビームを出力してもよい。 このような機能は、たとえば、異なる形状および／または異なる構造のマイクロレンズを使って実現され得る。いくつかの実施形態では、異なるマイクロレンズは、複数のフリップチップＬＥＤを支持する基板上に配置された少なくとも１つのルミフォリック材料の異なる光出力領域上に配置されてもよい。
いくつかの実施形態では、本明細書で開示されるピクセル化ＬＥＤチップとピクセル化ＬＥＤチップを組み込むデバイスは、ヘッドランプ、テールランプ、自動車の社内用照明など、自動車用途で使用されてもよい。
いくつかの実施形態では、本明細書で開示されるピクセル化ＬＥＤチップとピクセル化ＬＥＤチップを組み込むデバイスは、据え付け照明装置や携帯照明装置を含む、自動車以外の様々な用途で使用されてもよい。据え付け照明装置は、順番に照らされるディスプレイ、表示画面用に局所減光を持つバックライティング、マイクロＬＥＤディスプレイ、画像プロジェクター、ビデオディスプレイ、敷地内の屋内照明（たとえば、住居、商業、および／または工業）、敷地内の屋外照明、計器盤、産業製造器具（たとえば、マスクの製造、材料のパターニング、化合物の硬化など）、道路照明、および、屋内または屋外の標識、を含んでもよい。携帯照明装置は、懐中電灯またはランタン、および、パソコン、タブレット、電話、時計などのパーソナルディスプレイデバイス、を含んでもよい。いくつかの実施形態では、据え付け照明装置または携帯照明装置は、ピクセル化ＬＥＤチップ の１つのピクセルまたは複数のピクセルのサブグループに選択的に通電することで、および／または、小さな電流でピクセル化ＬＥＤチップのピクセルを操作することで、変更可能な照明レベルを備えてもよい。さらに、異なる電流値が、ピクセル化ＬＥＤチップの内の異なるピクセル、または、ピクセルの異なるサブグループを通電するために使用されてもよい。したがって、照明装置は、画像を照明または投影することと、表面への全般照明を同時に行うように構成されてもよい。他の実施形態では、照明装置は、表面への、選択的な照明または選択的な減光を提供するように構成されてもよい。
その点について、図２７は、いくつかの実施形態による少なくとも１つのピクセル化Ｌ
ＥＤチップから投影される少なくとも１つの画像を表示する掲示板または標識３８０を表す。掲示板または標識３８０は、直立型表面３８２と、複数の照明装置３８４つまり据え付け照明装置を含む。照明装置３８４はまた、ライト装置または照明器具として言及されてもよい。各照明装置３８４は、上述したような少なくとも１つのピクセル化ＬＥＤチップを備える。複数の照明装置３８４は、各照明装置３８４と直立型表面３８２との間の線（光ビームを表す）により示されるように、少なくとも１つのピクセル化ＬＥＤチップからの放射が直立型表面３８２を照らすように構成される。図２７にて、複数のまたは１つの照明装置３８４、つまりライト装置は、直立型表面３８２の底の前方でかつその底面に向かって構成されるが、他の構造が提供されてもよい。ピクセル化ＬＥＤチップは、上述したような複数の独立した電気的にアクセス可能な（たとえば、アドレッサブル）なピクセルを含む。よって、照明装置３８４内の個々のピクセルまたはピクセルのサブグループは、選択的に起動または終了され、直立型表面３８２に投影される英数字、記号、さまざまな色、静止画、ビデオなどの動画などの様々な画像を提供し得る。したがって、特定の照明装置３８４内のピクセル化ＬＥＤチップの全てのピクセルは、全般照明を直立型表面３８２に投影するのに、同時に起動または終了されてもよい。図２７には図示されていないが、追加の照明装置が、下縁部、上縁部、左側縁、および／または右側縁など、掲示板または標識３８０の任意の１つのまたは複数の表面または縁に沿って、またはそれらに隣接して、配置されてもよい。いくつかの実施形態では、追加の照明装置は、少なくとも１つのピクセル化ＬＥＤチップを含んでもよい。他の実施形態では、追加の照明装置は、従来の照明源だけを含み、複数の照明装置３８４により投影される任意の画像に加えて、直立型表面３８２にアンビエント照明を提供するように構成される。いくつかの実施形態では、照明装置３８４は、１つまたは複数の光素子（たとえば、レンズ、マイクロレンズ、散布器、フィルタなど）を含み、直立型表面３８２上に光の所望な分布またはパターンを実現してもよい。いくつかの実施形態では、複数の照明装置３８４ は、直立型表面３８２のさまざまなサブ領域が別様に照らされるように、独立して制御されてもよい。他の実施形態では、複数の照明装置３８４は１つのグループとして一緒に制御されてもよい。
いくつかの実施形態では、室内照明装置などの据え付け照明装置は、少なくとも１つのピクセル化ＬＥＤチップを含んでもよい。例えば、室内照明装置は、エリアライト、ダウンライト、ハイベイ照明器具又はロウベイ照明器具、吊り下げ照明器具、トロファ、壁取り付け又は天井取り付け照明器具、トラックライト、テーブル又はフロアランプなどのプラグイン型装置、及び電球を含む。
その点では、図２８は、全般照明を提供できるだけでなく、ピクセル化ＬＥＤチップから少なくとも１つの画像を投影できる、いくつかの実施形態の室内照明装置３８８を有する内部空間３８６を図示する。室内照明装置３８８は、上述した複数の個別に電気的にアクセス可能な（たとえば、アドレッサブル）ピクセルを備える少なくとも１つのピクセル化ＬＥＤチップを含む。したがって、個々のピクセルまたはピクセルのサブグループは、選択的に起動または終了され、内部空間３８６内で１つ以上の表面に投影される英数字、記号、さまざまな色、静止画、ビデオなどの動画などの様々な画像を提供し得る。限定的ではない例として、図２８は、テーブル３９０の表面上にその日の時間を投影する室内照明装置３８８を図示する。いくつかの実施形態では、室内照明装置３８８内の少なくとも１つのピクセル化ＬＥＤチップのあるピクセルだけが起動され、テーブル３９０の表面上に少なくとも１つの画像を選択的に投影し、スクリーン、標識、ディスプレイ、又はウィンドウなどの他の表面３９２にはその画像は投影されない。他の実施形態では、室内照明装置３８８内の少なくとも１つのピクセル化ＬＥＤチップの全てのピクセルが同時に起動または非起動され、テーブル３９０の表面と他の表面３９２の両方に全般照明を提供してもよい。
いくつかの実施形態では、屋外照明装置などの据え付け照明装置は、少なくとも１つの
ピクセル化ＬＥＤチップを含んでもよい。たとえば、屋外照明装置は、エリアライト、道および道路の照明器具、天蓋照明器具、軒照明器具、駐車場照明器具、投光照明器具、および、壁掛けまたは天井掛け屋外器具を含む。
図２９は、いくつかの実施形態による、全般照明を提供できるだけでなく、ピクセル化ＬＥＤチップから少なくとも１つの画像を投影できる、街灯などの屋外照明装置３９４を図示する。屋外照明装置３９４は、上述した複数の独立した電気的にアクセス可能（たとえば、アドレッサブル）なピクセルを含む少なくとも１つのピクセル化ＬＥＤチップを含む。したがって、個々のピクセルまたはピクセルのサブグループは、選択的に起動または非起動され、１つまたは複数の表面に投影されるに英数字、記号、さまざまな色、静止画、および、ビデオなどの動画などの様々な画像が提供され得る。限定的ではない例として、図２９は、車道３９６の表面に制限速度を投影する屋外照明装置３９４を図示する。いくつかの実施形態では、屋外照明装置３９４内の少なくとも１つのピクセル化ＬＥＤチップのあるピクセルだけが起動され、車道３９６の表面上に少なくとも１つの画像が選択的に投影される。他の実施形態では、屋外照明装置３９４内の少なくとも１つのピクセル化ＬＥＤチップの全ピクセルが、車道３９６の表面に全般照明を提供するのに同時に起動または非起動されてもよい。
いくつかの実施形態では、複数の据え付け照明装置は、１つ以上の表面に英数字、記号、さまざまな色、静止画、およびビデオなどの動画などの様々な画像を提供するだけでなく、選択的に全般照明を提供する照明装置のネットワークを形成するのにグループ化されてもよい。照明装置のネットワークは、座標情報を提供または通信するために動的または共働して制御されてもよい。いくつかの実施形態では、照明装置のネットワークの個々の照明装置は、すべて同じ画像を提供してもよい。他の実施形態では、照明装置のネットワークの様々な照明装置は、座標画像または位置に基づいて変化する順序化された画像を提供するのに、互いに異なる画像を提供してもよい。
いくつかの実施形態では、据え付け照明装置 は、アンビエント照明センサ、人感センサ、占有センサ、画像センサ、環境センサ、または建物センサなど、積分センサまたは通信可能に接続されたセンサから入力情報を受信してもよい。１つまたは複数のセンサから受信した情報に基づいて、据え付け照明は、照明輝度または色温度を調整してもよく、または、英数字、記号、さまざまな色、静止画、動画を提供してもよい。信号を据え付け照明装置に提供することに加えて、１つまたは複数のセンサはまた、外部の制御システムに信号を提供してもよい。外部の制御システムは、その後、ネットワークとしてグループ化された複数の据え付け照明装置に入力信号を送信し得る。他の実施形態では、１つまたは複数のセンサが、外部制御システム無しで、複数の据え付け照明装置に直接情報を通信してもよい。
いくつかの実施形態では、環境センサは、出火警報時、または天候緊急時もしくは安全緊急時に、温度および／または煙を感知するために使用されてもよい。このような状況では、据え付け照明装置は、代替の通信を提供するように構成されてもよい。代替の通信とは、代わりの出口経路および／またはカラーコードに対応した情報などである。カラーコードに対応した情報とは、火事を表す赤色の出力カラーや、医療緊急時を表す青色の出力カラーなどである。いくつかの実施形態では、環境センサは、人の存在に応じた特定の通信のトリガーとなるように使用される人感知センサであってもよい。例えば、商業的な環境において、お店の中のお客が特定のエリアに入った場合、たとえば、セール、スペシャルおよび／またはディスカウントなどの商業イベントに関する通信が提供されてもよい。

いくつかの実施形態では、据え付け照明装置は、１つまたは複数のセンサから入力情報
を受け取って光の出力を調整し、全般照明または伝えられるメッセージの視認性を高めてもよい。たとえば、入力情報は、接近中の人間または車両に対する据え付け照明装置に警報を出す。据え付け照明装置は、人または車両に向けるまぶしい光または直接の光放射を低減するように調整してもよい。いくつかの実施形態では、まぶしい光や直接の光放射の低減することで、据え付け照明装置から通信される追加的な情報（英数字、記号、さまざまな色、静止画、または動画）の視認性を高めることができるであろう。
図３０は、座標画像または順序化された画像を提供するネットワークを形成する街灯などの複数の据え付け照明装置３９８を図示する。複数の据え付け照明装置３９８の各々は、上述したような複数の独立した電気的にアクセス可能な（たとえば、アドレッサブル）なピクセルを備える少なくとも１つのピクセル化ＬＥＤチップを含む。したがって、個々のピクセルまたはピクセルのサブグループは、選択的に起動または終了され、１つまたは複数の表面に投影される英数字、記号、さまざまな色、静止画、および動画などの様々な画像を提供し得る。据え付け照明装置３９８はそれぞれ、同じ画像または異なる画像を投影し得る。いくつかの実施形態では、据え付け 照明装置３９８はそれぞれ、複数の据え付け照明装置３９８が座標画像または順序化された画像のいずれかを選択的に投影するように、異なる画像を投影する。限定的ではない例として、図３０は、順序化された画像を車道４００に投影する複数の据え付け照明装置３９８を図示する。これにより、施工区域の方向４０１に進んでいる運転手は知らせを受け、ある制限速度まで原則する。いくつかの実施形態では、据え付け照明装置３９８の少なくとも１つのピクセル化ＬＥＤチップのあるピクセルだけが起動され、車道４００の表面に少なくとも１つの画像が選択的に統制される。他の実施形態では、各据え付け照明装置３９８の少なくとも１つのピクセル化ＬＥＤチップの全てのピクセルは、車道４００の表面に全般照明を提供するように、同時に起動されまたは非起動されてもよい。
図３１は、建物４０２の中に座標画像または順序化された画像を提供するネットワークを形成する、トロファや他の天井取り付け照明器具などの、複数の据え付け照明装置４０４－１から４０４－１１を含む建物４０２のフロア平面図を図示する。複数の据え付け照明装置 ４０４－１から４０４－１１各々は、上述したような複数の独立した電気的にアクセス可能な（たとえば、アドレッサブル）なピクセルを含む少なくとも１つのピクセル化ＬＥＤチップを含む。したがって、個々のピクセルまたはピクセルのサブグループは、選択的に起動または終了され、１つまたは複数の表面に投影されるに英数字、記号、さまざまな色、静止画、および、動画などの様々な画像が提供され得る。据え付け照明装置４０４－１から４０４－１１はそれぞれ、同じ画像または異なる画像を投影し得る。いくつかの実施形態では、据え付け 照明装置４０４－１から４０４－１１はそれぞれ、複数の据え付け照明装置４０４－１から４０４－１１が座標画像または順序化された画像のいずれかを選択的に投影するように、異なる画像を投影する。限定的ではない例として、図３１は、緊急時に避難通路を人々に知らせるために、１つまたは複数の廊下４０６の床に順序化された画像を投影する複数の据え付け照明装置４０４－１から４０４－１１を図示する。たとえば、据え付け 照明装置４０４－1、４０４－２、４０４－４、４０４－５、４０４－７、および４０４－８は、一本の矢の画像を投影する。据え付け 照明装置４０４－３、４０４－６、４０４－１０、および４０４－１１は、曲がった矢が付くまっすぐの一本の矢などの複数の画像を投影する。これにより、人々は、緊急出口の位置を示す画像を投影する据え付け照明装置４０４－９の方向へ案内される。いくつかの実施形態では、各据え付け照明装置４０４－１から４０４―１１内の少なくともの１つのピクセル化ＬＥＤチップのあるピクセルだけが起動され、１つまたは複数の廊下４０６の床に少なくとも１つの画像が選択的に投影される。他の実施形態では、各据え付け照明装置４０４－１から４０４－１１内の少なくとも１つのピクセル化ＬＥＤチップの全てのピクセルが同時に起動または非起動され、廊下４０６に全般照明が提供されてもよい。
いくつかの実施形態では、据え付け照明装置は、ドライバ回路および／または１つまたは複数のセンサを含んでもよいしまたは関連してもよい。図３２は、ドライバ回路および１つまたは複数のセンサとともに、２つのピクセル化ＬＥＤチップを含む発光デバイスの構成要素間の相互接続を示す簡略化された概略図である。単線は、簡単にするために、さまざまな構成要素を結合するように示されているが、スラッシュをもつ各線は複数の導体を表すことが理解されるべきである。発光デバイスは、ピクセル化ＬＥＤチップ４０８Ａ，４０８Ｂと、ピクセル化ＬＥＤチップ４０８Ａ，４０８Ｂに結合されたドライバ回路４１０と、を含む。各ピクセル化ＬＥＤチップ４０８Ａ，４０８Ｂは、ドライバ回路４１０とグランドの間に別個に結合された複数のピックセルを含み、それによって、各ピクセル化ＬＥＤチップ４０８Ａ，４０８Ｂの各ピクセルは、個別にアドレッサブルであり、別個に制御することが可能になる。各ピクセル化ＬＥＤチップ４０８Ａ，４０８Ｂは、ドライバ回路４１０によって提供される電流の印加に応答して、放射（たとえば、青色光、緑色光、ＵＶ放射、または他の任意の適切な波長範囲）を生成するように構成される。各ピクセル化ＬＥＤチップ４０８Ａ，４０８Ｂの放射は、ドライバ回路４１０によってそれに提供される電流に比例し得る。各ピクセル化ＬＥＤチップ４０８Ａ，４０８Ｂでは、各ピクセル化ＬＥＤチップ４０８Ａ，４０８Ｂの総放射が、ルミフォア放射を含むように、少なくともいくつかのピクセルは、任意の適切な波長を可視範囲で出力するように配置された少なくとも１つのルミフォリック材料が重ねられる。結果として生じる、各ピクセル化ＬＥＤチップ４０８Ａ，４０８Ｂから出力された総光は、任意の所望の色または色の組み合わせを含んでいてもよい。
いくつかの実施形態では、各ピクセル化ＬＥＤチップ４０８Ａ，４０８Ｂが配置されて複数の主波長の光を発するように、各ピクセル化ＬＥＤチップ４０８Ａ，４０８Ｂは、異なる波長の光を発するように構成された異なるピクセルを含む。たとえば、いくつかの実施形態では、各ピクセル化ＬＥＤチップ４０８Ａ，４０８Ｂは、配置されて、短波長青色光、長波長青色光、水色光、緑色光、黄色光、アンバー色光、オレンジ色光、赤色光、白色光、青方偏移した黄色光、および青方偏移した緑色光のうちの２つ以上を放射してもよい。異なる主波長のピクセルおよび／または異なる主波長のルミフォリック材料は、１つまたは複数のピクセル化ＬＥＤチップ４０８Ａ，４０８Ｂの中に設けられて、異なる波長の光の発生を可能にしてもよい。いくつかの実施形態では、複数のルミフォア部分は、互いから空間的に分離され、それぞれの固体光源から放射を受けるように配置されてもよい。
ドライバ回路４１０は、電力コンバータ回路４１２と、制御回路４１４と、を含む。電力コンバータ回路４１２は、直流（ＤＣ）電源であっても交流（ＡＣ）電源であってもよい電源（Ｐ．Ｓ．）４１６から電力を受け取り、ピクセル化ＬＥＤチップ４０８Ａ，４０８Ｂの中のピクセルの各１つに所望の電流を提供するように構成されてもよい。ピクセル化ＬＥＤチップ４０８Ａ，４０８Ｂのピクセルの各１つに供給される電流量が独立して制御されるように、制御回路４１４は、１つまたは複数の制御信号を電力コンバータ回路４１２に提供してもよい。各ピクセル化ＬＥＤチップ４０８Ａ，４０８Ｂは、各ピックセルとグランドの間に結合されたスイッチング回路を含み、各ピクセル化ＬＥＤチップ４０８Ａ，４０８Ｂと関連付けられたスイッチング回路グループ４１８Ａ、４１８Ｂを有する。いくつかの実施形態では、スイッチング回路グループ４１８Ａ、４１８Ｂは、それぞれのエミッタに結合されたドレイン接点と、グランドに結合されたソース接点と、制御回路４１４に結合されたゲート接点とを各々が含む、複数の金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を含んでいてもよい。そのような例では、制御回路４１４は、ピクセル化ＬＥＤチップ４０８Ａ，４０８Ｂのピックセルの各１つを通る電流が独立して制御可能であるように、各トランジスタのゲート接点に提供される電圧を変化させるように構成されてもよい。
いくつかの実施形態では、制御回路４１４は、少なくとも１つのセンサ４２０からの入力に基づいて制御信号を提供する。少なくとも１つのセンサ４２０は、光センサ、レーダセンサ、画像センサ、温度センサ、モーションセンサ、環境センサ、建物センサなどの任意の適切なセンサタイプを実施してもよい。別の実施形態では、制御回路４１４は、制御回路４１４に提供されたユーザ入力に基づいた制御信号を提供してもよい。
いくつかの実施形態では、各ピクセル化ＬＥＤチップ４０８Ａ，４０８Ｂは、異なる方向に中心をもつ光ビームを出力するように配置された複数のピクセルを含む。そのような機能は、たとえば、異なる形状および／または構成のマイクロレンズを備えていてもよい。いくつかの実施形態では、異なるマイクロレンズは、複数のピクセルを支持する基板の上方に配置された少なくとも１つのルミフォリック材料の異なる光出力エリアの上方に配置されてもよい。異なる方向に中心をもつ光ビームを出力する能力は、屋内または屋外を明るくする環境で役に立つであろう。この環境では、動いている人や動いている車両のドライバの視野を眩惑したり損なったりすることなく最大照明を提供するために、動いている人や動いている車両の前方の異なるゾーンを選択的に照明し、暗くすることが望ましい場合がある。
本明細書で開示される実施形態は、以下の有益な技術的効果、すなわち、ピクセルピッチの小さいエミッタアレイをもつ固体発光デバイスの製造を可能にすること、低減された散乱および／または光クロストークの性質をもつピクセルピッチの小さい固体発光デバイス（ルミフォアを含む放射デバイスを含む）を提供すること、低減された光クロストークを同時に提供しながら強化された照明の均一性をもつピクセルピッチの小さい固体発光デバイス（ルミフォアを含む放射デバイスを含む）
を提供すること、製造を簡単にし、順次照らされるマルチカラーＬＥＤディスプレイの解像度を強化すること、固体発光デバイスの大型モジュール式アレイの製造を可能にすること、より優れた制御性を持つＬＥＤアレイを備える屋内または屋外の照明装置（街灯を含む）の製造を可能にすること、および、目標照光面に画像または情報の投影を可能にすること、のうちの１つまたは複数を提供し得る。
当業者は、本開示の好ましい実施形態に対する改善点および修正形態を認識するであろう。あらゆるそのような改善点および修正形態は、本明細書で開示される概念および以下の特許請求の範囲の範囲に含まれると考えられる。

Claims (11)

  1. 複数の活性層部を形成するために、活性層を通して複数の凹部または道を画定することと、
    独立して電気的にアクセス可能な複数のピクセルを形成するために、前記複数の活性層部に複数のアノード－カソードペアを堆積することと、
    前記複数のピクセルを前記実装面上方に取り付けた後に、前記複数の凹部または道の中、及び前記複数のアノード－カソードペアの間に、アンダーフィル材を付与することと、
    前記複数のピクセルに第１のルミフォリック材料を付与することと、
    複数の光分離素子であって、前記第１のルミフォリック材料の全体を通って延在して前記アンダーフィル材に接触する複数の光分離素子を形成するために、前記複数のピクセルの各ピクセル間の前記第１のルミフォリック材料の少なくとも一部を取り除くことと、
    を有するピクセル化ＬＥＤ照明装置を製造する方法。
  2. 前記第１のルミフォリック材料の少なくとも一部を取り除くことは、前記第１のルミフォリック材料に渡って鋸ブレードを通すことを含む、
    請求項１に記載の方法。
  3. 前記第１のルミフォリック材料と前記複数の光分離素子の上方に第２のルミフォリック材料を付与することを更に含む、
    請求項１又は２に記載の方法。
  4. 前記複数の活性層部を支持する複数の基板部分であり、前記方法は、前記第１のルミフォリック材料を付与する前に前記複数の基板部分を除去することを更に有する、
    請求項１から３のいずれか１項に記載の方法。
  5. 前記第１のルミフォリック材料と前記複数の光分離素子の上方に第２のルミフォリック材料を付与することを更に有する、
    請求項４に記載の方法。
  6. 複数の活性層部を含む活性層と、
    前記複数の活性層部を支持する複数の不連続な基板部分、を含む基板であって、各基板部分が光透過材料を含む、基板と、
    前記複数の活性層部と関連する複数のアノード－カソードペアと、を有し、
    前記複数の活性層部の各活性層部は、前記複数のアノード－カソードペアの異なるアノード－カソードペアを含み、前記複数の不連続な基板部分の異なる基板部分を照射し、かつ、前記基板部分を通して光を透過するように構成され、これにより前記複数の活性層部及び前記複数の不連続な基板部分が複数のピクセルを形成し、
    アンダーフィル材が、（ｉ）前記複数のピクセルの横側壁の間、及び（ｉｉ）前記複数のピクセルの各ピクセルにおける前記アノード－カソードペアのアノードとカソードとの間、に配置され、
    第１のルミフォリック材料が前記複数のピクセル上に配置され前記アンダーフィル材と接触し、
    前記第１のルミフォリック材料中に複数の光分離素子が設けられ、該複数の光分離素子は前記複数のピクセルのピクセル間で位置合わせされ、前記複数の光分離素子は、前記第１のルミフォリック材料の全体を通って延在して前記アンダーフィル材に接触する、
    ピクセル化ＬＥＤチップ。
  7. 前記第１のルミフォリック材料は前記複数の不連続な基板部分と連続する、
    請求項６に記載のピクセル化ＬＥＤチップ。
  8. 前記第１のルミフォリック材料の上方の第２のルミフォリック材料をさらに有する、
    請求項６又は７に記載のピクセル化ＬＥＤチップ。
  9. 前記複数の光分離素子は、前記第１のルミフォリック材料中に充填されていないカットを含む、
    請求項６から８のいずれか１項に記載のピクセル化ＬＥＤチップ。
  10. 前記アンダーフィル材は、バインダ内で浮遊する光変更粒子、またはバインダ内で浮遊する光反射粒子を含む、
    請求項６から９のいずれか１項に記載のピクセル化ＬＥＤチップ。
  11. 前記基板は、複数の不規則に分布されたマイクロスケールのテクスチュア特徴を含む、
    請求項６から１０のいずれか１項に記載のピクセル化ＬＥＤチップ。
JP2020505841A 2017-08-03 2018-08-03 高密度ピクセル化ｌｅｄチップ、チップアレイデバイス、及びその製造方法 Active JP7290001B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201762541033P 2017-08-03 2017-08-03
US62/541,033 2017-08-03
US201862655296P 2018-04-10 2018-04-10
US201862655303P 2018-04-10 2018-04-10
US62/655,303 2018-04-10
US62/655,296 2018-04-10
PCT/US2018/045102 WO2019028314A1 (en) 2017-08-03 2018-08-03 HIGH DENSITY PIXELIZED LED CHIPS AND NETWORK DEVICES AND METHODS OF MANUFACTURE

Publications (3)

Publication Number Publication Date
JP2020529738A JP2020529738A (ja) 2020-10-08
JP2020529738A5 JP2020529738A5 (ja) 2021-09-09
JP7290001B2 true JP7290001B2 (ja) 2023-06-13

Family

ID=63442775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020505841A Active JP7290001B2 (ja) 2017-08-03 2018-08-03 高密度ピクセル化ｌｅｄチップ、チップアレイデバイス、及びその製造方法

Country Status (7)

Country Link
US (1) US10651357B2 (ja)
EP (1) EP3662514A1 (ja)
JP (1) JP7290001B2 (ja)
KR (1) KR102601620B1 (ja)
CN (1) CN111052387B (ja)
TW (1) TWI780195B (ja)
WO (1) WO2019028314A1 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11160148B2 (en) 2017-06-13 2021-10-26 Ideal Industries Lighting Llc Adaptive area lamp
US11792898B2 (en) 2012-07-01 2023-10-17 Ideal Industries Lighting Llc Enhanced fixtures for area lighting
US10529696B2 (en) 2016-04-12 2020-01-07 Cree, Inc. High density pixelated LED and devices and methods thereof
US10734363B2 (en) * 2017-08-03 2020-08-04 Cree, Inc. High density pixelated-LED chips and chip array devices
JP7290001B2 (ja) * 2017-08-03 2023-06-13 クリーエルイーディー・インコーポレーテッド 高密度ピクセル化ｌｅｄチップ、チップアレイデバイス、及びその製造方法
CN108470540B (zh) * 2018-06-21 2020-05-15 京东方科技集团股份有限公司 一种显示面板及其驱动方法、显示装置
JP6609674B1 (ja) 2018-07-11 2019-11-20 浜松ホトニクス株式会社 光検出装置及び光検出装置の製造方法
US11164287B2 (en) 2018-09-10 2021-11-02 Lumileds Llc Large LED array with reduced data management
US11011100B2 (en) 2018-09-10 2021-05-18 Lumileds Llc Dynamic pixel diagnostics for a high refresh rate LED array
US11091087B2 (en) 2018-09-10 2021-08-17 Lumileds Llc Adaptive headlamp system for vehicles
US11083055B2 (en) 2018-09-10 2021-08-03 Lumileds Llc High speed image refresh system
US11056611B2 (en) 2018-09-11 2021-07-06 Facebook Technologies, Llc Mesa formation for wafer-to-wafer bonding
US11342479B2 (en) 2018-09-11 2022-05-24 Facebook Technologies, Llc Reducing bowing of materials before wafer-to-wafer bonding for LED manufacturing
US11145786B2 (en) 2018-09-11 2021-10-12 Facebook Technologies, Llc Methods for wafer-to-wafer bonding
TWI826530B (zh) 2018-10-19 2023-12-21 荷蘭商露明控股公司 驅動發射器陣列之方法及發射器陣列裝置
US10903265B2 (en) 2018-12-21 2021-01-26 Cree, Inc. Pixelated-LED chips and chip array devices, and fabrication methods
CN109741685B (zh) * 2019-02-18 2021-11-02 深圳市洲明科技股份有限公司 一种led显示模组及其制作方法
KR20210005454A (ko) * 2019-07-05 2021-01-14 삼성전자주식회사 발광소자 패키지 제조방법 및 이를 이용한 디스플레이 패널 제조방법
US11083059B2 (en) * 2019-10-03 2021-08-03 Creeled, Inc. Lumiphoric arrangements for light emitting diode packages
JP7170618B2 (ja) * 2019-10-28 2022-11-14 浜松ホトニクス株式会社 光検出装置及び光検出装置の製造方法
EP4052296A1 (en) 2019-10-29 2022-09-07 Creeled, Inc. Texturing for high density pixelated-led chips
US20210151649A1 (en) * 2019-11-18 2021-05-20 Facebook Technologies, Llc Bonding of light emitting diode arrays
US20210288036A1 (en) * 2020-03-10 2021-09-16 Facebook Technologies, Llc Integrating control circuits with light emissive circuits with dissimilar wafer sizes
CN113497016A (zh) * 2020-04-07 2021-10-12 重庆康佳光电技术研究院有限公司 一种led显示装置及巨量转移方法
TWI728779B (zh) 2020-04-15 2021-05-21 宏齊科技股份有限公司 Led顯示屏模組
US11894488B2 (en) 2020-06-26 2024-02-06 Creeled, Inc. LED chips with irregular microtextured light extraction surfaces, and fabrication methods
WO2022010278A1 (ko) * 2020-07-09 2022-01-13 엘지디스플레이 주식회사 표시장치
GB2597100B (en) * 2020-07-15 2024-01-31 Design Led Products Ltd Pixelated lighting device
US11588078B2 (en) 2020-07-17 2023-02-21 Lextar Electronics Corporation Light emitting device and module
US11437548B2 (en) 2020-10-23 2022-09-06 Creeled, Inc. Pixelated-LED chips with inter-pixel underfill materials, and fabrication methods
DE102020215562A1 (de) * 2020-12-09 2022-06-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines optoelektronischen halbleiterbauelements, verfahren zur herstellung elektrischer kontakte und optoelektronisches halbleiterbauelement
CN112670311B (zh) * 2020-12-22 2023-07-25 业成科技（成都）有限公司 微发光二极体显示面板及其制作方法

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006008956A (ja) 2004-06-29 2006-01-12 Nitto Denko Corp 半導体封止用樹脂組成物およびそれを用いた半導体装置
KR100652133B1 (ko) 2005-12-20 2006-11-30 서울옵토디바이스주식회사 플립칩 구조의 발광 소자
JP2011060967A (ja) 2009-09-09 2011-03-24 Panasonic Electric Works Co Ltd 照明装置
JP2011187735A (ja) 2010-03-09 2011-09-22 Toshiba Corp 半導体発光装置および半導体発光装置の製造方法
US20130264592A1 (en) 2012-04-09 2013-10-10 Cree, Inc. Wafer level packaging of multiple light emitting diodes (leds) on a single carrier die
JP2015173222A (ja) 2014-03-12 2015-10-01 スタンレー電気株式会社 半導体発光装置
JP2015201473A (ja) 2014-04-04 2015-11-12 スタンレー電気株式会社 半導体発光装置及びその製造方法
US20150340346A1 (en) 2014-05-24 2015-11-26 Chen-Fu Chu Structure of a semiconductor array
JP2016502123A (ja) 2012-10-04 2016-01-21 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 発光ダイオードディスプレイの製造方法および発光ダイオードディスプレイ
JP2016027620A (ja) 2014-06-27 2016-02-18 日亜化学工業株式会社 発光装置
JP2016072379A (ja) 2014-09-29 2016-05-09 日亜化学工業株式会社 発光装置及びその製造方法
WO2016087542A1 (de) 2014-12-04 2016-06-09 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils
US20160293811A1 (en) 2015-03-31 2016-10-06 Cree, Inc. Light emitting diodes and methods with encapsulation
US20160293805A1 (en) 2015-03-30 2016-10-06 Lg Electronics Inc. Display device using semiconductor light emitting device and method of manufacturing the same
WO2016188505A1 (en) 2015-05-22 2016-12-01 Hiphoton Co., Ltd Structure of a semiconductor array
US20170092820A1 (en) 2015-09-30 2017-03-30 Samsung Electronics Co., Ltd. Light emitting device package
JP2018519665A (ja) 2015-07-16 2018-07-19 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス装置およびオプトエレクトロニクス装置の製造方法
WO2019009033A1 (ja) 2017-07-03 2019-01-10 シャープ株式会社 光源装置及び発光装置

Family Cites Families (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS603755B2 (ja) 1979-05-23 1985-01-30 株式会社明電舎 高周波加熱装置の接続導体
US5955747A (en) 1996-07-25 1999-09-21 Oki Electric Industry Co., Ltd. High-density light-emitting-diode array utilizing a plurality of isolation channels
JP5965095B2 (ja) 1999-12-03 2016-08-10 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 内部および外部光学要素による光取出しを向上させた発光ダイオード
WO2002013245A1 (en) 2000-08-04 2002-02-14 The Regents Of The University Of California Method of controlling stress in gallium nitride films deposited on substrates
US6791119B2 (en) 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
JP2003029654A (ja) 2001-07-11 2003-01-31 Sony Corp 表示装置
US6747298B2 (en) 2001-07-23 2004-06-08 Cree, Inc. Collets for bonding of light emitting diodes having shaped substrates
US6888167B2 (en) 2001-07-23 2005-05-03 Cree, Inc. Flip-chip bonding of light emitting devices and light emitting devices suitable for flip-chip bonding
EP1400231A1 (en) 2002-09-20 2004-03-24 Elephant Edelmetaal B.V. Aesthetic ceramic veneered dental restoration
US7098589B2 (en) 2003-04-15 2006-08-29 Luminus Devices, Inc. Light emitting devices with high light collimation
DE102004036295A1 (de) 2003-07-29 2005-03-03 GELcore, LLC (n.d.Ges.d. Staates Delaware), Valley View Flip-Chip-Leuchtdioden-Bauelemente mit Substraten, deren Dicke verringert wurde oder die entfernt wurden
US7419912B2 (en) 2004-04-01 2008-09-02 Cree, Inc. Laser patterning of light emitting devices
JP2005353560A (ja) 2004-05-14 2005-12-22 Toyota Industries Corp 照明装置
US7754507B2 (en) 2005-06-09 2010-07-13 Philips Lumileds Lighting Company, Llc Method of removing the growth substrate of a semiconductor light emitting device
US8476648B2 (en) 2005-06-22 2013-07-02 Seoul Opto Device Co., Ltd. Light emitting device and method of manufacturing the same
US7211803B1 (en) 2006-04-24 2007-05-01 Eastman Kodak Company Wireless X-ray detector for a digital radiography system with remote X-ray event detection
WO2007129241A2 (en) 2006-05-04 2007-11-15 Philips Intellectual Property & Standards Gmbh Lighting device with an array of controlled emitters with shared control and feedback
TWI420691B (zh) 2006-11-20 2013-12-21 尼康股份有限公司 Ｌｅｄ裝置及其製造方法
JP2010512662A (ja) 2006-12-11 2010-04-22 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 透明発光ダイオード
US9178121B2 (en) 2006-12-15 2015-11-03 Cree, Inc. Reflective mounting substrates for light emitting diodes
US9159888B2 (en) 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
EP3223313B1 (en) 2007-01-22 2021-04-14 Cree, Inc. Monolithic light emitter having multiple light emitting sub-devices
JP5158472B2 (ja) 2007-05-24 2013-03-06 スタンレー電気株式会社 半導体発光装置
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
US8536584B2 (en) 2007-11-14 2013-09-17 Cree, Inc. High voltage wire bond free LEDS
US9754926B2 (en) 2011-01-31 2017-09-05 Cree, Inc. Light emitting diode (LED) arrays including direct die attach and related assemblies
US8940561B2 (en) 2008-01-15 2015-01-27 Cree, Inc. Systems and methods for application of optical materials to optical elements
US9930756B2 (en) 2008-03-27 2018-03-27 Cree, Inc. Apparatus, methods and systems for providing lighting and communication
US8581174B2 (en) 2008-08-26 2013-11-12 Omnivision Technologies, Inc. Image sensor with prismatic de-multiplexing
JP5123269B2 (ja) 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
US20100123386A1 (en) 2008-11-13 2010-05-20 Maven Optronics Corp. Phosphor-Coated Light Extraction Structures for Phosphor-Converted Light Emitting Devices
DE102008062933B4 (de) 2008-12-23 2021-05-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische Projektionsvorrichtung
KR20100080423A (ko) * 2008-12-30 2010-07-08 삼성엘이디 주식회사 발광소자 패키지 및 그 제조방법
KR101557362B1 (ko) 2008-12-31 2015-10-08 서울바이오시스 주식회사 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
US9196653B2 (en) 2009-07-30 2015-11-24 3M Innovative Properties Company Pixelated LED
US8436362B2 (en) 2009-08-24 2013-05-07 Micron Technology, Inc. Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods
US8086734B2 (en) 2009-08-26 2011-12-27 International Business Machines Corporation Method of autonomic representative selection in local area networks
KR100986570B1 (ko) 2009-08-31 2010-10-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US20110049545A1 (en) 2009-09-02 2011-03-03 Koninklijke Philips Electronics N.V. Led package with phosphor plate and reflective substrate
KR101007077B1 (ko) 2009-11-06 2011-01-10 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 그 제조방법
JP2011108588A (ja) 2009-11-20 2011-06-02 Koito Mfg Co Ltd 発光モジュールおよび車両用灯具
EP2660883B1 (en) 2009-12-09 2019-03-27 LG Innotek Co., Ltd. Light emitting device, light emitting device manufacturing method, light emitting package, and lighting system
KR101081135B1 (ko) 2010-03-15 2011-11-07 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20110130851A (ko) 2010-05-28 2011-12-06 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 및 이들의 제조 방법
US8471282B2 (en) 2010-06-07 2013-06-25 Koninklijke Philips Electronics N.V. Passivation for a semiconductor light emitting device
JP5343040B2 (ja) 2010-06-07 2013-11-13 株式会社東芝 半導体発光装置
CN101894851B (zh) 2010-06-12 2012-05-23 无锡晶凯科技有限公司 一种可寻址氮化镓基led显示微阵列及其制备方法
KR101252032B1 (ko) 2010-07-08 2013-04-10 삼성전자주식회사 반도체 발광소자 및 이의 제조방법
KR20120006410A (ko) 2010-07-12 2012-01-18 엘지이노텍 주식회사 발광 소자 및 그 제조방법
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
JP5777879B2 (ja) 2010-12-27 2015-09-09 ローム株式会社 発光素子、発光素子ユニットおよび発光素子パッケージ
CN103283045B (zh) 2010-12-28 2016-08-17 首尔伟傲世有限公司 高效发光二极管
US8581287B2 (en) 2011-01-24 2013-11-12 Stanley Electric Co., Ltd. Semiconductor light emitting device having a reflective material, wavelength converting layer and optical plate with rough and plane surface regions, and method of manufacturing
US9831220B2 (en) 2011-01-31 2017-11-28 Cree, Inc. Light emitting diode (LED) arrays including direct die attach and related assemblies
JP5925511B2 (ja) 2011-02-11 2016-05-25 株式会社半導体エネルギー研究所 発光ユニット、発光装置、照明装置
JP5050109B2 (ja) 2011-03-14 2012-10-17 株式会社東芝 半導体発光素子
JP2012226931A (ja) 2011-04-19 2012-11-15 Canon Inc 表示装置
JP4989773B1 (ja) 2011-05-16 2012-08-01 株式会社東芝 半導体発光素子
US9728676B2 (en) 2011-06-24 2017-08-08 Cree, Inc. High voltage monolithic LED chip
US11251348B2 (en) 2011-06-24 2022-02-15 Creeled, Inc. Multi-segment monolithic LED chip
US9653643B2 (en) 2012-04-09 2017-05-16 Cree, Inc. Wafer level packaging of light emitting diodes (LEDs)
KR101303168B1 (ko) 2011-07-26 2013-09-09 안상정 반도체 발광부 연결체
JP5662277B2 (ja) 2011-08-08 2015-01-28 株式会社東芝 半導体発光装置及び発光モジュール
US9269858B2 (en) 2011-08-31 2016-02-23 Micron Technology, Inc. Engineered substrates for semiconductor devices and associated systems and methods
KR101902392B1 (ko) 2011-10-26 2018-10-01 엘지이노텍 주식회사 발광 소자
KR101868537B1 (ko) 2011-11-07 2018-06-19 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광 소자 패키지
CN103137803B (zh) * 2011-12-03 2015-08-26 清华大学 发光二极管
JP2013140942A (ja) 2011-12-07 2013-07-18 Toshiba Corp 半導体発光装置
JP5865695B2 (ja) 2011-12-19 2016-02-17 昭和電工株式会社 発光ダイオード及びその製造方法
DE102011056888A1 (de) 2011-12-22 2013-06-27 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
DE102012102301B4 (de) 2012-03-19 2021-06-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Scheinwerfer mit einem solchen Halbleiterchip
CN103378244A (zh) 2012-04-27 2013-10-30 无锡华润华晶微电子有限公司 发光二极管器件及其制造方法
TWI535077B (zh) 2012-05-24 2016-05-21 台達電子工業股份有限公司 發光單元及其發光模組
JP5869961B2 (ja) 2012-05-28 2016-02-24 株式会社東芝 半導体発光装置
US9318529B2 (en) 2012-09-07 2016-04-19 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
KR101956101B1 (ko) 2012-09-06 2019-03-11 엘지이노텍 주식회사 발광소자
KR102087933B1 (ko) 2012-11-05 2020-04-14 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 어레이
JP5915504B2 (ja) 2012-11-06 2016-05-11 日亜化学工業株式会社 半導体発光素子
KR20140059985A (ko) 2012-11-09 2014-05-19 엘지이노텍 주식회사 발광소자
JP5971090B2 (ja) 2012-11-14 2016-08-17 豊田合成株式会社 半導体発光素子および発光装置
US8963121B2 (en) 2012-12-07 2015-02-24 Micron Technology, Inc. Vertical solid-state transducers and high voltage solid-state transducers having buried contacts and associated systems and methods
DE102012112149A1 (de) 2012-12-12 2014-06-26 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
US20150340566A1 (en) * 2013-01-10 2015-11-26 Koninklijke Philips N.V. Led with shaped growth substrate for side emission
TWI570955B (zh) 2013-01-10 2017-02-11 晶元光電股份有限公司 發光元件
KR102037865B1 (ko) 2013-02-01 2019-10-30 삼성전자주식회사 반도체 발광소자 및 반도체 발광소자 제조방법
JP6118575B2 (ja) 2013-02-12 2017-04-19 日亜化学工業株式会社 発光装置
JP2014160742A (ja) * 2013-02-19 2014-09-04 Sharp Corp 発光装置
KR101967837B1 (ko) 2013-03-11 2019-04-10 삼성전자주식회사 반도체 발광 소자
JP6110217B2 (ja) 2013-06-10 2017-04-05 ソニーセミコンダクタソリューションズ株式会社 発光素子の製造方法
US9099575B2 (en) 2013-07-16 2015-08-04 Cree, Inc. Solid state lighting devices and fabrication methods including deposited light-affecting elements
KR102231083B1 (ko) 2013-07-22 2021-03-23 루미리즈 홀딩 비.브이. 기판 웨이퍼 상에 형성된 발광 디바이스들을 분리시키는 방법
KR101662202B1 (ko) 2013-10-01 2016-10-04 광주과학기술원 발광 다이오드
JP6111461B2 (ja) 2013-10-23 2017-04-12 株式会社Ｊｏｌｅｄ 表示装置および電子機器
US20160268488A1 (en) 2013-10-29 2016-09-15 Osram Opto Semiconductors Gmbh Wavelength conversion element, method of making, and light-emitting semiconductor component having same
JP6187277B2 (ja) 2014-01-21 2017-08-30 豊田合成株式会社 発光装置及びその製造方法
JP2015173177A (ja) 2014-03-11 2015-10-01 株式会社東芝 半導体発光素子
JP5788046B2 (ja) 2014-04-03 2015-09-30 株式会社東芝 半導体発光素子
TWI600184B (zh) 2014-04-08 2017-09-21 晶元光電股份有限公司 發光裝置
US9620436B2 (en) 2014-04-09 2017-04-11 Invensas Corporation Light emitting diode device with reconstituted LED components on substrate
US9907138B2 (en) 2014-06-20 2018-02-27 Rensselaer Polytechnic Institute Occupancy sensing smart lighting system
US9277618B2 (en) 2014-06-27 2016-03-01 Bridgelux, Inc. Monolithic LED chip in an integrated control module with active circuitry
KR102450966B1 (ko) 2014-10-27 2022-10-06 루미리즈 홀딩 비.브이. 지향성 발광 배열 및 이를 제조하는 방법
JP2017536670A (ja) 2014-11-20 2017-12-07 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 個別に指定可能なｌｅｄモジュールを有するｌｅｄ装置
US9877374B2 (en) 2014-11-25 2018-01-23 Cree, Inc. Lighting apparatus and methods providing variable illumination characteristics based on object detection
CN104409466B (zh) 2014-12-08 2017-08-18 厦门市三安光电科技有限公司 倒装高压发光器件及其制作方法
CN107210335B (zh) 2015-01-30 2019-07-05 欧司朗光电半导体有限公司 用于制造半导体组件的方法及半导体组件
US9633982B2 (en) 2015-02-17 2017-04-25 Chun Yen Chang Method of manufacturing semiconductor device array
US20190355886A9 (en) 2015-03-31 2019-11-21 Cree, Inc. Light emitting diodes and methods
CN105097023B (zh) 2015-07-22 2017-12-12 江苏时代全芯存储科技有限公司 非挥发性存储单元以及非挥发性存储装置
KR102415331B1 (ko) * 2015-08-26 2022-06-30 삼성전자주식회사 발광 소자 패키지, 및 이를 포함하는 장치
WO2017059028A1 (en) 2015-10-01 2017-04-06 Cree, Inc. Low optical loss flip chip solid state lighting device
US9690181B2 (en) 2015-10-08 2017-06-27 Prysm, Inc. Multilayered screens for scanning beam display systems
US10312310B2 (en) 2016-01-19 2019-06-04 Diftek Lasers, Inc. OLED display and method of fabrication thereof
WO2017146476A1 (ko) 2016-02-26 2017-08-31 서울반도체주식회사 디스플레이 장치 및 그의 제조 방법
EP3902006A1 (en) 2016-04-01 2021-10-27 Seoul Semiconductor Co., Ltd. Display device
US10529696B2 (en) 2016-04-12 2020-01-07 Cree, Inc. High density pixelated LED and devices and methods thereof
WO2017217703A1 (en) 2016-06-13 2017-12-21 Seoul Semiconductor Co., Ltd Display apparatus and manufacturing method thereof
US10332949B2 (en) 2016-07-06 2019-06-25 Seoul Semiconductor Co., Ltd. Display apparatus
JP7290001B2 (ja) * 2017-08-03 2023-06-13 クリーエルイーディー・インコーポレーテッド 高密度ピクセル化ｌｅｄチップ、チップアレイデバイス、及びその製造方法

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006008956A (ja) 2004-06-29 2006-01-12 Nitto Denko Corp 半導体封止用樹脂組成物およびそれを用いた半導体装置
KR100652133B1 (ko) 2005-12-20 2006-11-30 서울옵토디바이스주식회사 플립칩 구조의 발광 소자
JP2011060967A (ja) 2009-09-09 2011-03-24 Panasonic Electric Works Co Ltd 照明装置
JP2011187735A (ja) 2010-03-09 2011-09-22 Toshiba Corp 半導体発光装置および半導体発光装置の製造方法
US20130264592A1 (en) 2012-04-09 2013-10-10 Cree, Inc. Wafer level packaging of multiple light emitting diodes (leds) on a single carrier die
JP2016502123A (ja) 2012-10-04 2016-01-21 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 発光ダイオードディスプレイの製造方法および発光ダイオードディスプレイ
JP2015173222A (ja) 2014-03-12 2015-10-01 スタンレー電気株式会社 半導体発光装置
JP2015201473A (ja) 2014-04-04 2015-11-12 スタンレー電気株式会社 半導体発光装置及びその製造方法
US20150340346A1 (en) 2014-05-24 2015-11-26 Chen-Fu Chu Structure of a semiconductor array
JP2016027620A (ja) 2014-06-27 2016-02-18 日亜化学工業株式会社 発光装置
JP2016072379A (ja) 2014-09-29 2016-05-09 日亜化学工業株式会社 発光装置及びその製造方法
WO2016087542A1 (de) 2014-12-04 2016-06-09 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils
US20160293805A1 (en) 2015-03-30 2016-10-06 Lg Electronics Inc. Display device using semiconductor light emitting device and method of manufacturing the same
US20160293811A1 (en) 2015-03-31 2016-10-06 Cree, Inc. Light emitting diodes and methods with encapsulation
WO2016188505A1 (en) 2015-05-22 2016-12-01 Hiphoton Co., Ltd Structure of a semiconductor array
JP2018519665A (ja) 2015-07-16 2018-07-19 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス装置およびオプトエレクトロニクス装置の製造方法
US20170092820A1 (en) 2015-09-30 2017-03-30 Samsung Electronics Co., Ltd. Light emitting device package
WO2019009033A1 (ja) 2017-07-03 2019-01-10 シャープ株式会社 光源装置及び発光装置

Also Published As

Publication number Publication date
TWI780195B (zh) 2022-10-11
US10651357B2 (en) 2020-05-12
US20190044040A1 (en) 2019-02-07
CN111052387A (zh) 2020-04-21
JP2020529738A (ja) 2020-10-08
KR102601620B1 (ko) 2023-11-15
WO2019028314A1 (en) 2019-02-07
KR20200038488A (ko) 2020-04-13
TW201921716A (zh) 2019-06-01
EP3662514A1 (en) 2020-06-10
CN111052387B (zh) 2023-11-28

Similar Documents

Publication Publication Date Title
JP7290001B2 (ja) 高密度ピクセル化ｌｅｄチップ、チップアレイデバイス、及びその製造方法
US11417635B2 (en) High density pixelated-LED chips and chip array devices
US11387221B2 (en) High density pixelated LED and devices and methods thereof
US20210167122A1 (en) Pixelated-led chips and chip array devices, and fabrication methods
US11817526B2 (en) Texturing for high density pixelated-LED chips and chip array devices
US20220199589A1 (en) Led chips and devices with textured light-extracting portions, and fabrication methods

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210802

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221220

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230119

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20230124

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20230202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230215

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20230214

R150 Certificate of patent or registration of utility model

Ref document number: 7290001

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150