KR20110130851A - 발광 장치, 이를 포함하는 발광 시스템, 및 이들의 제조 방법 - Google Patents

발광 장치, 이를 포함하는 발광 시스템, 및 이들의 제조 방법 Download PDF

Info

Publication number
KR20110130851A
KR20110130851A KR1020100050380A KR20100050380A KR20110130851A KR 20110130851 A KR20110130851 A KR 20110130851A KR 1020100050380 A KR1020100050380 A KR 1020100050380A KR 20100050380 A KR20100050380 A KR 20100050380A KR 20110130851 A KR20110130851 A KR 20110130851A
Authority
KR
South Korea
Prior art keywords
light emitting
phosphor layer
emitting device
light
substrate
Prior art date
Application number
KR1020100050380A
Other languages
English (en)
Inventor
김유식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100050380A priority Critical patent/KR20110130851A/ko
Priority to US13/118,942 priority patent/US8324001B2/en
Publication of KR20110130851A publication Critical patent/KR20110130851A/ko
Priority to US13/675,603 priority patent/US8704260B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/508—Wavelength conversion elements having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer, wavelength conversion layer with a concentration gradient of the wavelength conversion material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

광 변환 효율이 향상된 발광 장치, 이를 포함하는 발광 시스템, 및 이들의 제조 방법이 제공된다. 발광 장치는, 기판의 일면 상에 배치된 적어도 하나의 발광 소자와, 상기 기판 내부 또는 상기 기판 상부에 균일한 두께로 배치되어 상기 발광 소자로부터 출사된 광의 일부를 다른 파장의 광으로 변환시키는 형광체층을 포함하되, 상기 형광체층의 광 변환 효율은 상기 두께에서 최대로 된다.

Description

발광 장치, 이를 포함하는 발광 시스템, 및 이들의 제조 방법{Light emitting device, Light emitting system comprising the same, and method of fabricating thereof}
본 발명은 발광 장치, 이를 포함하는 발광 시스템, 및 이들의 제조 방법 에 관한 것으로, 보다 상세하게는 광 변환 효율이 향상된 발광 장치, 이를 포함하는 발광 시스템, 및 이들의 제조 방법에 관한 것이다.
LED(Light Emitting Diode)와 같은 발광 소자는, 전자와 홀의 결합에 의해 광을 발산한다. 이러한 발광 소자는 소비 전력이 적고, 수명이 길고, 협소한 공간에서도 설치 가능하며, 진동에 강한 특성을 지닌다.
이러한 발광 소자는 특정 파장의 광을 출사한다. 백색 발광 장치는 특정 파장의 광을 출사하는 발광 소자 상에 형광체를 포함하여, 발광 소자로부터 출사된 일부 광의 파장을 다른 파장으로 변환시키고 이를 파장 변환 되지 않은 광과 혼합하여 백색광을 생성한다.
백색 발광 장치는 균일하지 못한 형광체 프로파일에 의해 백색이 아닌 다른 색 온도를 가지는 광이 함께 출사되거나, 동일한 백색 발광 장치의 색 온도가 서로 다른 경우가 있다.
이를 해결하기 위해 발광 소자 상부를 덮는 형광체의 두께를 위치별로 달리하여 색 온도를 조절하는 방법이 연구되고 있으나, 이는 형광체의 두께가 위치별로 달라 형광체의 두께를 조절하기 어려울 수 있다.
이에, 광 변환 효율을 최대로 되도록 정확한 형광체 두께 조절이 가능한 발광 장치가 요구된다.
본 발명이 해결하고자 하는 과제는, 광 변환 효율이 향상된 발광 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 상기 발광 장치를 포함하는 발광 시스템을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 광 변환 효율이 향상된 발광 장치의 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 상기 발광 장치의 제조 방법을 포함하는 발광 시스템의 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 발광 장치는, 기판의 일면 상에 배치된 적어도 하나의 발광 소자와, 상기 기판 내부 또는 상기 기판 상부에 균일한 두께로 배치되어 상기 발광 소자로부터 출사된 광의 일부를 다른 파장의 광으로 변환시키는 형광체층을 포함하되, 상기 형광체층의 광 변환 효율은 상기 두께에서 최대로 된다.
상기 다른 과제를 달성하기 위한 본 발명의 일 실시예에 따른 발광 시스템은, 상기 발광 장치를 포함한다.
상기 또 다른 과제를 달성하기 위한 본 발명의 일 실시예에 따른 발광 장치의 제조 방법은, 기판의 일면 상에 적어도 하나의 발광 소자를 제공하고, 상기 발광 소자로부터 출사된 광의 일부를 다른 파장의 광으로 변환시키는 형광체층을 상기 기판 내부 또는 상기 기판 상부에 균일한 두께로 배치하는 것을 포함하되, 상기 두께에서 상기 형광체층의 광 변환 효율이 최대로 된다.
상기 또 다른 과제를 달성하기 위한 본 발명의 일 실시예에 따른 발광 시스템의 제조 방법은, 상기 발광 장치의 제조 방법을 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1a는 본 발명의 제1 실시예에 따른 발광 장치를 나타낸 사시도이다.
도 1b는 도 1a의 A-A'선을 따라 자른 본 발명의 제1 실시예에 따른 발광 장치의 단면도이다.
도 2는 본 발명의 제1 실시예에 따른 발광 장치를 제조하기 위한 형광체의 두께 및 폭 산정 방법을 나타낸 흐름도이다.
도 3 내지 도 6은 본 발명의 제1 실시예에 따른 발광 장치의 제조 방법을 순서대로 나타낸 단면도이다.
도 7a는 본 발명의 제2 실시예에 따른 발광 장치의 사시도이다.
도 7b은 도 7a의 B-B'선을 따라 자른 본 발명의 제2 실시예에 따른 발광 장치를 나타낸 단면도이다.
도 8은 본 발명의 제3 실시예에 따른 발광 장치를 나타낸 사시도이다.
도 9는 본 발명의 제3 실시예에 따른 발광 장치를 나타낸 저면 사시도이다.
도 10은 도 9의 C-C'선을 따라 자른 본 발명의 제3 실시예에 따른 발광 장치의 단면도이다.
도 11 내지 도 17은 본 발명의 제3 실시예에 따른 발광 장치의 제조 방법을 순서대로 나타낸 단면도이다.
도 18은 본 발명의 제4 실시예에 따른 발광 장치를 나타낸 단면도이다.
도 19는 본 발명의 제5 실시예에 따른 발광 장치를 나타낸 단면도이다.
도 20은 본 발명의 제5 실시예에 따른 발광 장치에 포함되는 단위 발광 장치를 나타낸 단면도이다.
도 21 내지 도 29는 본 발명의 제5 실시예에 따른 발광 장치의 제조 방법을 순서대로 나타낸 단면도이다.
도 30 내지 도 34는 본 발명의 제6 실시예 내지 제10 실시예에 따른 발광 시스템을 설명하기 위한 개략도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "이루어지다(made of)"는 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 도 1a 및 도 1b를 참조하여, 본 발명의 제1 실시예에 따른 발광 장치에 대하여 상세히 설명한다. 도 1a는 본 발명의 제1 실시예에 따른 발광 장치를 나타낸 사시도이다. 도 1b는 도 1a의 A-A'선을 따라 자른 본 발명의 제1 실시예에 따른 발광 장치의 단면도이다.
도 1a 및 도 1b를 참조하면, 본 발명의 제1 실시예에 따른 발광 장치(1)는 기판(100)의 일면 상에 배치된 발광 소자(110) 및 기판(100)의 타면에 형성되어 형광체층(310)을 수용하는 형광체층 수용홈(300)을 포함한다. 발광 소자(110)는 회로 기판(200)에 플립칩 형(flip chip)으로 실장될 수 있다.
기판(100)은 예를 들어 사파이어(sapphire) 기판, 실리콘(Si) 기판, 실리콘 카바이드(SiC) 기판, 상부에 질화갈륨이 형성되어 있는 사파이어 기판, 상부에 질화갈륨이 형성되어 있는 실리콘 기판, 상부에 질화갈륨이 형성되어 있는 실리콘 카바이드 기판일 수 있다.
기판(100)은 불순물이 도핑(doping)되지 않은 미도핑(undoped) 기판일 수 있다.
기판(100)의 일면 상에는 적어도 하나의 발광 소자(110)가 배치되어 있다. 각 발광 소자(110)는 제1 도전 패턴(112), 발광 패턴(114), 제2 도전 패턴(116)을 포함한다. 제1 도전 패턴(112), 발광 패턴(114), 제2 도전 패턴(116)은 InxAlyGa(1-x-y)N (0≤x≤1, 0≤y≤1)을 포함할 수 있다. 즉, 제1 도전층(112a), 발광층(114a), 제2 도전층(116a)은 예를 들어, AlGaN일 수도 있고, InGaN일 수도 있다.
각 층에 대해서 구체적으로 설명하면, 제1 도전 패턴(112)은 제1 도전형(예를 들어, n형)이고, 제2 도전 패턴(116)은 제2 도전형(예를 들어, p형)일 수 있으나, 설계 방식에 따라서 제1 도전 패턴(112)이 제2 도전형(p형)이고, 제2 도전 패턴(116)이 제1 도전형(n형)일 수 있다.
발광 패턴(114)은 제1 도전 패턴(112)의 캐리어(예를 들어, 전자)와 제2 도전 패턴(116)의 캐리어(예를 들어, 홀)가 결합하면서 광을 발생하는 영역이다.
도면으로 정확하게 도시하지는 않았으나, 발광 패턴(114)은 우물층과 장벽층으로 이루어질 수 있는데, 우물층은 장벽층보다 밴드갭이 작기 때문에, 우물층에 캐리어(전자, 홀)가 모여 결합하게 된다. 이러한 발광 패턴(114)은 우물층의 개수에 따라 단일 양자 우물(Single Quantum Well; SQW) 구조, 다중 양자 우물(Multiple Quantum Well; MQW) 구조로 구분할 수 있다. 단일 양자 우물 구조는 하나의 우물층을 포함하고, 다중 양자 우물 구조는 다층의 우물층을 포함한다. 발광 특성을 조절하기 위해서, 우물층, 장벽층 중 적어도 어느 한 곳에, B, P, Si, Mg, Zn, Se, Al 중 적어도 하나를 도핑할 수 있다.
제1 칩전극(140)은 제1 도전 패턴(112)과 전기적으로 연결되어 있고, 제2 칩전극(150)은 제2 도전 패턴(116)과 전기적으로 연결되어 있다.
여기서, 제1 칩전극(140)은 은(Ag), 알루미늄(Al), 인듐 틴 옥사이드(ITO), 구리(Cu), 니켈(Ni), 크롬(Cr), 금(Au), 티타늄(Ti), 백금(Pt), 바나듐(V), 텅스텐(W), 몰리브덴(Mo) 중 적어도 하나를 포함할 수 있다.
또한, 제2 칩전극(150)은 반사율이 높은 물질을 사용할 수 있다. 제2 전극(150)은 예를 들어, 은(Ag), 알루미늄(Al) 중 적어도 하나를 사용할 수 있다. 발광 패턴(114)에서 발생된 광은 제2 칩전극(150)에 반사되어 외부로 빠져나갈 수 있기 때문에, 제2 칩전극(150)은 반사율이 높은 물질을 사용할 수 있다.
본 실시예의 기판(100)의 내부, 구체적으로 기판(100)의 타면에는 형광체층 수용홈(300)이 형성되어 있다. 형광체층 수용홈(300)은 각 발광 소자(110)를 전부 오버랩하도록 형성된다. 기판(10) 상에 실장된 발광 소자(110)가 복수개인 경우 형광체층 수용홈(300)은 각 발광 소자(110)마다 별도로 형성될 수도 있고, 기판(100) 전체에 배치된 발광 소자(110)를 모두 오버랩하도록 형성될 수도 있다.
형광체층 수용홈(300)에는 형광체층(310)이 수용되며, 형광체층 수용홈(300)의 깊이(d1)는 형광체층(310)의 광 변환 효율이 최대가 되도록 계산된 값으로 형성된다. 이 경우 형광체층(310)은 형광체층 수용홈(300)에 조밀하게 배치되어 형광체층 수용홈(300)의 깊이(d1)는 형광체층(310)의 두께(d1)와 동일하다.
형광체층(310)은 발광 소자(110)로부터 출사된 일부 광의 파장을 다른 파장으로 바꾸어 주는 역할을 한다.
형광체층(310)은 청색광의 일부를 파장 변환하여 적색광을 발생시키는 적색 형광체, 청색광의 일부를 파장 변환하여 황색광을 발생시키는 황색 형광체 또는 청색광의 일부를 파장 변환하여 녹색광을 발생시키는 녹색 형광체를 포함할 수 있다.
형광체층(310)은 예를 들어, Eu, Ce 등의 란타노이드계 원소에 의해 주로 활력을 받는 질화물계/산질화물계 형광체, Eu 등의 란타노이드계, Mn 등의 천이 금속계의 원소에 의해 주로 활력을 받는 알칼리토류 할로겐 애퍼타이트 형광체, 알칼리토류 금속 붕산 할로겐 형광체, 알칼리토류 금속 알루민산염 형광체, 알칼리토류 규산염, 알칼리토류 유화물, 알칼리토류 티오갈레이트, 알칼리토류 질화 규소, 게르만산염, 또는 Ce 등의 란타노이드계 원소에 의해 주로 활력을 받는 희토류 알루민산염, 희토류 규산염 또는 Eu 등의 란타노이드계 원소에 의해 주로 활력을 받는 유기 및 유기 착체 등에서 선택되는 적어도 어느 하나 이상일 수 있다. 구체적인 예로서 아래와 같은 형광체를 사용할 수가 있지만 이에 한정되지 않는다.
Eu, Ce 등의 란타노이드계 원소에 의해 주로 활력을 받는 질화물계 형광체는 M2Si5N8：Eu(M는 Sr, Ca, Ba, Mg, Zn에서 선택되는 적어도 하나) 등이 있다. 또, M2Si5N8：Eu 외, MSi7N10：Eu, M1 .8Si5O0 .2N8：Eu, M0 .9Si7O0 .1N10：Eu(M는 Sr, Ca, Ba, Mg, Zn에서 선택되는 적어도 하나) 등도 있다.
Eu, Ce 등의 란타노이드계 원소에 의해 주로 활력을 받는 산질화물계 형광체는 MSi2O2N2：Eu(M는 Sr, Ca, Ba, Mg, Zn에서 선택되는 적어도 하나) 등이 있다.
Eu 등의 란타노이드계, Mn 등의 천이 금속계의 원소에 의해 주로 활력을 받는 알칼리토류 할로겐 애퍼타이트 형광체에는 M5(PO4)3 X：R(M는 Sr, Ca, Ba, Mg, Zn에서 선택되는 적어도 하나, X는 F, Cl, Br, I에서 선택되는 적어도 하나, R는 Eu, Mn, Eu에서 선택된 적어도 하나) 등이 있다.
알칼리토류 금속 붕산 할로겐 형광체에는 M2B5O9X：R(M는 Sr, Ca, Ba, Mg, Zn에서 선택되는 적어도 하나, X는 F, Cl, Br, I에서 선택되는 적어도 하나, R는 Eu, Mn, Eu에서 선택된 적어도 하나) 등이 있다.
알칼리토류 금속 알루민산염 형광체에는 SrAl2O4：R, Sr4Al14O25：R, CaAl2O4：R, BaMg2Al16O27：R, BaMg2Al16O12：R, BaMgAl10O17：R(R는 Eu, Mn, Eu에서 선택된 어느 하나) 등이 있다.
알칼리토류 유화물 형광체에는 La2O2S：Eu, Y2O2S：Eu, Gd2O2S：Eu 등이 있다.
Ce 등의 란타노이드계 원소에 의해 주로 활력을 받는 희토류 알루민산염 형광체에는 Y3Al5O12：Ce, (Y0 .8Gd0 .2)3Al5O12：Ce, Y3(Al0 .8Ga0 .2)5 O12：Ce, (Y, Gd)3 (Al, Ga)5 O12의 조성식에서 나타내어지는 YAG계 형광체 등이 있다. 또한, Y의 일부 혹은 전부를 Tb, Lu 등으로 치환한 Tb3Al5O12：Ce, Lu3Al5O12：Ce 등도 있다.
알칼리토류 규산염 형광체에는 실리케이트(silicate)로 구성될 수있으며, 대표적인 형광체로 (SrBa)2SiO4:Eu 등이 있다.
그 외의 형광체에는 ZnS：Eu, Zn2GeO4：Mn, MGa2S4：Eu(M는 Sr, Ca, Ba, Mg, Zn에서 선택되는 적어도 하나, X는 F, Cl, Br, I에서 선택되는 적어도 하나) 등이 있다.
전술한 형광체는 희망하는 바에 따라 Eu에 대신하거나 또는 Eu에 더하여 Tb, Cu, Ag, Au, Cr, Nd, Dy, Co, Ni, Ti에서 선택되는 1종 이상을 함유시킬 수도 있다.
또한, 전술한 형광체 이외의 형광체로서, 동일한 성능, 효과를 갖는 형광체도 사용할 수 있다.
기판(100)에 형성된 형광체층 수용홈(300)이 복수개인 경우 형광체층(310)의 두께(d1)뿐만 아니라 폭(w1)도 광 변환 효율에 영향을 미칠 수 있다. 이 경우 형광체층 수용홈(300)의 깊이(d1) 및 폭(w1)은 발광 장치(1)의 광 변환 효율이 최대가 되도록 정해진다.
발광 장치(1)의 최대 광 변환 효율은 다음 수학식 1로 구할 수 있다.
[수학식 1]
최대 광 변환 효율 = Pλ22/(Pλ1-Pλ21)
여기서, Pλ1은 형광체층(310)을 포함하지 않는 발광 장치(1)로부터 출사되는 파장 λ1인 광의 전력을 의미하고, Pλ21은 광 출사면에 형광체층(310)을 포함하는 발광 장치(1)로부터 출사되는 광 중 파장 변환 되지 않은 파장 λ1인 광의 전력을 의미하며, Pλ22는 형광체층(310)에 의해 파장 변환된 파장 λ2인 광의 전력을 의미한다.
형광체층(310)의 두께(d1)와 폭(w1)을 변화시키면서 각 발광 소자(110)에 대하여 최대 광 변환 효율이 얻어지는 형광체층(310)의 두께(d1)와 폭(w1)을 산출하고, 산출 값에 근거하여 형광체층 수용홈(300)을 형성하면 최대 광 변환 효율을 얻을 수 있어 정확한 색온도 조절(binning control)이 가능하다. 즉, 본 실시예와 같이 형광체층(310)의 두께(d1)와 폭(w1)이 발광 소자(110)별로 균일하고 정확하게 제어되는 경우, 같은 백색을 나타내는 발광 장치(1)에서도 색 온도 분포가 차이가 나는 불량을 방지할 수 있고 정확한 색온도 조절이 가능하다.
형광체층(310) 및 기판(100)의 타면 상에는 보호막(320)이 형성되어 형광체층(310)이 형광체층 수용홈(300) 외부로 방출되지 않도록 한다. 보호막(320)은 투광성 수지로 이루어질 수 있다.
발광 소자(110)는 솔더(121, 123)를 이용하여 회로 기판(200)에 실장될 수 있다. 솔더(121, 123)로는 예를 들어 AgSn, PbSn, 또는 AuSn을 이용할 수 있다.
본 실시예의 발광 소자(110)는 제1 칩전극(140) 및 제2 칩전극(150)이 모두 회로 기판(200)과 대향하는 플립칩(flip chip) 형으로 회로 기판(200)에 실장되어 있다.
도 2 내지 도 6을 참조하여, 본 발명의 제1 실시예에 따른 발광 장치의 제조 방법에 대하여 상세히 설명한다.
먼저, 도 2를 참조하여, 각 발광 소자에 대하여 최대 광 변환 효율을 가지는 형광체의 두께 및 폭에 대한 데이터를 얻는 방법에 대하여 설명한다. 도 2는 본 발명의 제1 실시예에 따른 발광 장치를 제조하기 위한 형광체의 두께 및 폭 산정 방법을 나타낸 흐름도이다.
도 2를 참조하면, 형광체층을 포함하지 않은 발광 장치의 기준 광특성을 측정하고, 광 출사면에 형광체층을 포함하는 발광 장치의 대조 광특성을 형광체층의 두께를 변화시켜가며 측정한다. 이후, 기준 광특성과 대조 광특성을 비교하여 각 발광 장치에 대하여 최대 광 변환 효율을 가지는 형광체의 두께 및 폭을 계산하여 데이터화 한다.
구체적으로 살펴보면, 광원의 주 파장 및 주 전력을 측정할 수 있는 광원 측정 시스템을 준비한다. 광원 측정 시스템은 예를 들어 적분구(integrating sphere)일 수 있다.
적분구 내에 제1 기준 발광 장치를 배치하고, 제1 기준 발광 장치로부터 출사된 광의 제1 기준 파장 및 제1 기준 전력을 측정하여 기록한다. 여기서, 제1 기준 발광 장치는 형광체층을 포함하지 않으므로 제1 기준 발광 장치의 발광 패턴에서 나오는 광의 주 파장 및 주 전력이 제1 기준 파장 및 제1 기준 전력이 된다. 측정이 완료되면 적분구로부터 제1 기준 발광 장치를 인출한다.
이어서, 제1 기준 발광 장치의 광출사면에 소정 두께 및 소정 폭을 가지는 형광체층을 배치하여 제1 대조 발광 장치를 형성한다. 이후, 적분구 내에 제1 대조 발광 장치를 배치하고, 제1 대조 발광 장치로부터 출사된 광의 제1 대조 파장 및 제1 대조 전력을 측정하여 기록한다. 측정이 완료되면 적분구로부터 제1 대조 발광 장치를 인출한다.
이어서, 제1 대조 발광 장치의 형광체층의 두께 또는 폭만 변화시켜 서로 두께 및/또는 폭이 상이한 제2 내지 제n 대조 발광 장치를 제공한다. 적분구 내에 제2 내지 제n 대조 발광 장치를 순차 배치하여, 제2 내지 제n 대조 발광 장치로부터 출사된 광의 제2 내지 제n 대조 전력을 측정하여 기록한다.
이후, 상기 측정된 값을 수학식 1에 대입하여 제1 기준 파장 및 제1 기준 전력에 대하여 최대 광 변환 효율을 가지는 형광체의 최적 두께와 최적 폭을 계산한다. 즉, 제1 기준 파장 및 제1 기준 전력을 제1 내지 제n 대조 파장 및 제1 내지 제n 대조 전력과 비교하여 발광 장치가 제1 기준 파장 및 제1 기준 전력을 가질 때 최대 광 변환 효율을 나타내는 형광체의 두께를 측정할 수 있다.
이어서, 제1 기준 파장과 상이한 제2 내지 제n 기준 파장 및 제1 기준 전력과 상이한 제2 내지 제n 기준 전력을 가지는 제2 내지 제n 기준 발광 장치에 대하여 과정을 반복하여 각 기준 파장 및 기준 전력에 대하여 최대 광 변환 효율을 갖는 형광체의 두께 및 폭 계산한다. 이에 따라, 다양한 파장을 가지는 발광 장치가 최대 광 변환 효율을 가지는 형광체의 두께를 정확히 측정할 수 있다.
상기 데이터는 기준 발광 장치 및 대조 발광 장치의 형상에 따라 일부 달라질 수도 있으므로 이후에 설명하는 각 발광 장치의 형상과 동일한 기준 발광 장치 및 대조 발광 장치로부터 측정한 형광체층 두께를 이용하는 것이 정확한 최대 광 변환 효율을 얻는 데 도움이 될 수 있다.
이어서, 도 1b 및 도 3 내지 도 6을 참조하여, 본 발명의 제1 실시예에 따른 발광 장치의 제조 방법에 대하여 설명한다. 도 3 내지 도 6은 본 발명의 제1 실시예에 따른 발광 장치의 제조 방법을 순서대로 나타낸 단면도이다.
우선, 도 3을 참조하면, 기판(100a)의 일면 상에 제1 도전층(112a), 발광층(114a), 제2 도전층(116a)을 순차적으로 형성한다.
이러한 제1 도전층(112a), 발광층(114a), 제2 도전층(116a)은 MOCVD(metal organic chemical vapor deposition), 액상성장법(liquid phase epitaxy), 수소액상성장법(hydride vapor phase epitaxy), 분자빔 성장법(Molecular beam epitaxy), MOVPE(metal organic vapor phase epitaxy) 등을 이용하여 순차적으로 형성할 수 있다.
한편, 제2 도전층(116a)을 형성한 후에, 제2 도전층(116a)을 활성화하기 위해 어닐링을 할 수 있다. 예를 들어, 약 400℃ 정도에서 어닐링을 할 수 있다. 구체적으로, 제2 도전층(116a)이 예를 들어, Mg가 도핑되어 있는 InxAlyGa(1-x-y)N 이라면, 어닐링을 통해서 Mg와 결합되어 있는 H를 떨어뜨림으로써, 제2 도전층(116a)이 p형 특성을 확실히 나타낼 수 있도록 한다.
이어서, 도 4를 참조하면, 제2 도전층(116a), 발광층(114a), 제1 도전층(112a)을 식각하여, 기판(100a)의 일면 상에 다수의 발광 소자(110)를 형성한다. 각 발광 소자(110)는 제1 도전 패턴(112), 발광 패턴(114), 제2 도전 패턴(116)을 포함한다.
이어서, 제1 도전 패턴(112)과 전기적으로 연결된 제1 칩전극(140)과, 제2 도전 패턴(116)과 전기적으로 연결된 제2 칩전극(150)을 형성한다.
도 4 및 도 5를 참조하면, 다수의 발광 소자(110)가 형성된 기판(100a)을 회로 기판(200) 상에 위치시키되, 기판(100a)의 일면이 회로 기판(200)과 마주보도록 위치시킨다. 이어서, 솔더(121, 123)를 이용하여 발광 소자(110)를 회로 기판(200)에 플립칩 형으로 실장한다.
이어서, 적분구와 같은 광원 측정 시스템에 상기 결과물을 인입하여 발광 소자(110)로부터 출사되는 광의 광 특성 즉, 파장 및 전력을 측정한다. 이후, 도 2에서 설명한 방식으로 측정한 데이터로부터 상기 측정된 발광 소자(110)의 광의 파장 및 전력에 대하여 최대 광 변환 효율을 가지는 형광체층(도 1b의 310 참조)의 두께(도 1b의 d1 참조) 및 폭(도 1b의 w1 참조)을 확인한다.
이어서, 기판(100a)의 일면과 반대면인 타면을 그라인딩(grinding), 래핑(lapping), 폴리싱(polishing)하여 기판(100a)의 두께를 감소시킨다. 광 특성을 측정한 후 두께가 감소된 기판(100)을 제공할 수도 있고, 기판(100a)의 두께를 어느 정도 감소시킨 후 광 특성을 측정할 수도 있다. 또한, 회로 기판(200)에 발광 소자(110)를 실장한 이후 광 특성을 측정할 수도 있고, 회로 기판(200)에 발광 소자(110)를 실장하기 이전에 광 특성을 측정할 수도 있다.
이어서, 도 6을 참조하면, 최대 광 변환 효율을 내는 형광체의 두께(d1) 및/또는 폭(w1)과 동일한 깊이(d1)와 폭으로 기판(100)의 타면에 형광체층 수용홈(300)을 형성한다.
형광체층 수용홈(300)은 기판(100)의 타면 상부에 포토 레지스트 패턴을 형성하고, 건식 식각을 이용하여 형성할 수 있다. 이와 같이 포토 리소그래피(photolithography)법에 의해 형광체층 수용홈(300)을 형성하므로 형광체층 수용홈(300)의 깊이(d1) 및 폭(w1)을 정확하게 제어할 수 있다.
여기서, 형광체층 수용홈(300)은 기판(100) 상의 복수의 발광 소자(110)를 전부 오버랩하도록 형성할 수 있다. 형광체층 수용홈(300)은 각 발광 소자(110)를 하나씩 오버랩하도록 형성할 수도 있다.
여기서, 형광체층 수용홈(300)은 회로기판(200)에 플립칩 형 실장이 되지 않은 기판(100) 상태에서 형성할 수도 있다.
이어서, 도 1b를 참조하면, 형광체층 수용홈(300)에 형광체층(310)을 배치한다. 형광체층(310)은 분말 형상일 수 있으며 형광체층 수용홈(300)을 완전히 메우도록 형광체층(310)을 충전한다. 이에 따라, 형광체층 수용홈(300)의 깊이(d1)는 형광체층(310)의 두께(d1)와 동일해진다.
이어서, 기판(10)의 타면 상에 보호막(320)을 형성하여 형광체층(310)을 덮는다. 보호막(320)에 의해 형광체층(310)이 외부로 유출되는 것을 방지할 수 있다. 보호막(320)은 투광성 물질을 이용하여 형성한다.
이하, 도 7a 및 도 7b를 참조하여, 본 발명의 제2 실시예에 따른 발광 장치에 대하여 상세히 설명한다. 도 7a는 본 발명의 제2 실시예에 따른 발광 장치의 사시도이다. 도 7b은 도 7a의 B-B'선을 따라 자른 본 발명의 제2 실시예에 따른 발광 장치를 나타낸 단면도이다. 이하의 실시예에서는 이전의 실시예와 동일한 구성 요소에 대해서는 동일한 참조 번호를 부여하고, 설명을 생략하거나 간략화한다.
도 7a 및 도 7b를 참조하면, 본 실시예의 형광체층 수용홈(301)은 각 발광 소자(110)마다 복수개씩 서로 이격 배치된 비아홀(via hole)일 수 있다. 본 실시예의 형광체층 수용홈(301)은 스트라이프(stripe) 형상으로 배치되어 있으나 도트(dot) 형상 또는 메시(mesh) 형상으로 배치되는 것을 배제하는 것은 아니다.
형광체층 수용홈(301)의 깊이(d2) 및 폭(w2)은 도 2에서 측정된 최대 발광 효율을 나타내는 형광체층 두께(d2) 및 폭(w2)과 동일하게 형성한다. 본 발광 소자(110)에서 출사되는 광의 파장과 전력에 대하여 최대 광 변환 효율을 나타내는 형광체층(310)의 두께(d2) 및 폭(w2)은 이전 실시예와 일부 상이할 수 있다. 따라서, 도 2에서 설명한 최대 광 변환 효율을 나타내는 기준 발광 장치 및 대조 발광 장치는 본 실시예와 동일한 형상을 가지는 것이 바람직하다.
여기서, 형광체층(310)은 비아홀을 충전하도록 배치되고 형광체층(310)의 두께(d2)는 형광체층 수용홈(d2)의 두께와 동일해진다.
본 실시예의 발광 장치의 제조 방법은 이전 실시예의 발광 장치의 제조 방법과 형광체층 수용홈의 형상만 상이하므로 설명을 생략한다.
이어서, 도 8 내지 도 10을 참조하여, 본 발명의 제3 실시예에 따른 발광 장치에 대하여 상세히 설명한다. 도 8은 본 발명의 제3 실시예에 따른 발광 장치를 나타낸 사시도이다. 도 9는 본 발명의 제3 실시예에 따른 발광 장치를 나타낸 저면 사시도이다. 도 10은 도 9의 C-C'선을 따라 자른 본 발명의 제3 실시예에 따른 발광 장치의 단면도이다.
도 8 내지 도 10을 참조하면, 기판(101)은 복수의 발광 소자 실장 영역(I) 및 서로 인접한 복수의 발광 소자 실장 영역(I) 사이에 배치된 분리 영역(II)을 포함할 수 있다. 본 명세서에서 기판(101)은 하나의 발광 소자 실장 영역(I)을 의미하는 것으로 사용될 수도 있다. 기판(101)의 일면 상의 발광 소자 실장 영역(I)에는 발광 소자(112)가 실장되어 있다.
제너 다이오드(zener diode)(20)는 기판(101) 내에 내장(embed)되어 있을 수 있다. 구체적으로 제너 다이오드(20)는 기판(101)의 타면측에 내장되어 있을 수 있다.
제너 다이오드(20)는 기판(101)내에 형성된 제1 형 반도체 영역(21)과 제2 형 반도체 영역(22)을 포함할 수 있다. 제1 형 반도체 영역(21)은 제1 형 불순물, 예를 들어 P형 불순물로 이루어질 수 있다. 제1 형 반도체 영역(21)은 제1 타면 전극(51b)과 제2 타면 전극(52b) 모두와 오버랩될 수 있다. 제1 형 반도체 영역(21) 상에는 제1 형 반도체 영역(21)과 접촉하도록 제1 형 분순물과 반대 도전형을 가지는 제2 형 불순물로 이루어진 제2 형 반도체 영역(22)이 형성된다. 제2 형 불순물은 예를 들어 N 형 불순물일 수 있으며, 제2 형 반도체 영역(22)은 제1 타면 전극(51a)과 제2 타면 전극(52a)과 각각 오버랩되도록 2 이상 형성될 수 있다. 이러한 제1 형 반도체 영역(21)과 제2 형 반도체 영역(22)은 PN 접합을 형성하며 제너 다이오드(20)를 구성한다.
본 실시예와 같이 도핑되지 않은 기판(101)에 제1 형 불순물 및 제2 형 불순물을 각각 이온 주입하여 제너 다이오드(20)를 형성함으로써 각 불순물의 농도를 용이하게 조절할 수 있다. 이 경우 제1 형 불순물은 상대적으로 낮은 농도로 형성하고, 제2 형 불순물은 상대적으로 높은 농도로 형성할 수 있다. 예를 들어 제1 형 불순물의 농도는 5 × 1016/ ㎤ 이상 1 × 1018㎤ 이하일 수 있고, 제2 형 불순물의 농도는 이보다 높아야 한다.
제너 다이오드(20)는 후술하는 정전기 등에 의해 발광 소자(112)에 과전압이 인가되는 경우 바이패스(by-pass) 전류를 형성하여 발광 소자(112)의 손상을 방지하는 역할을 한다.
기판(101)에는 기판(101)의 타면측에서 일면측으로 갈수록 그루브(35)의 단면 형상이 점점 작아지는 피라미드 형상의 그루브(35)가 형성된다. 그루브(35)의 단면 형상은 “역 V자”일 수 있다. 그루브(35)는 서로 인접한 복수의 발광 소자 실장 영역(I) 사이에 적어도 하나 형성될 수 있다. 본 실시예에서는 서로 인접한 복수의 발광 소자 실장 영역(I) 사이에 2개의 그루브(35)가 형성되어 있는 경우를 예로 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니다. 그루브(35)의 말단에 관통홀(30)이 형성될 수 있다.
기판(101)의 일면과 타면 및 그루브(35)와 관통홀(30)의 내면에는 절연막(40)이 형성되어 있을 수 있다.
기판(101)의 일면측에는 일면 전극(51a, 52a)이 형성되어 있고, 기판(101)의 타면측 및 그루브(35)의 내면에는 타면 전극(51b, 52b)이 형성되어 있다.
기판(101)의 타면측에 형성된 타면 전극(51b, 52b)은 관통홀(도 14의 30 참조)을 통해서 일면 전극(51a, 52a)과 서로 접촉할 수 있다.
일면 전극(51a, 52a)과 타면 전극(51b, 52b)은 도전성이 우수하고 절연막(40)과 접착성이 있는 물질, 예를 들어 Ti, Pt, Au, Cr, Ni, Cu, Ag로 이루어진 단일막 또는 다중막이 이용될 수 있다.
복수의 발광 소자 실장 영역(I)의 일면 전극(51a, 52a) 상에는 발광 소자(112)가 실장된다. 발광 소자(112)는 각 발광 소자 실장 영역(I)에 적어도 하나씩 배치될 수 있으며, 하나의 발광 소자 실장 영역(I)에 2 이상의 발광 소자(112)가 실장될 수도 있다. 이하, 각 발광 소자 실장 영역(I)에 발광 소자(112)가 하나씩 배치된 경우를 예로 들어 설명한다.
본 실시예의 발광 소자(112)는 이전 실시예와 마찬가지로 예를 들어 플립칩(flip chip) 방식으로 기판(101) 상의 일면 전극(51a, 52a)에 실장될 수 있다.
투광층(70)은 기판(101)의 일면 상에 형성되어 발광 소자(112)를 덮는다. 투광층(70)은 예를 들어 실리콘 수지(silicone resin)으로 이루어질 수 있다.
본 실시예의 형광체층 수용홈(302)은 기판 상부, 구체적으로 투광층(70)에 형성된다. 형광체층 수용홈(302)의 깊이(d3) 및 폭(w3)은 형광체층 수용홈(302)에 배치되는 형광체층(310)의 두께(d3) 및 폭(w3)과 동일하다.
본 실시예의 형광체층 수용홈(302)의 깊이(d3) 및/또는 폭(w3)은 광 변환 효율이 최대가 되도록 형성된다. 이 경우 도 2에서 설명한 최대 광 변환 효율을 나타내는 기준 발광 장치 및 대조 발광 장치는 본 실시예와 동일한 형상을 가지는 것이 바람직하다.
이어서, 도 10 내지 도 17을 참조하여, 본 발명의 제3 실시예에 따른 발광 장치의 제조 방법에 대하여 설명한다.
먼저, 도 11을 참조하면, 기판(10) 내에 제너 다이오드(20)를 내장한다. 이를 위해 타면 측 기판(10) 내에 제1 형 불순물을 예를 들어 이온 주입(implant), 열확산(thermal diffusion), 또는 플라즈마 도핑하여 제1 형 반도체 영역(21)을 형성한다. 이어서, 제1 형 반도체 영역(21) 상에는 제1 형 반도체 영역(21)과 접촉하도록 제1 형 분순물과 반대 도전형을 가지는 제2 형 불순물을 이온 주입, 열확산, 또는 플라즈마 도핑하여 제2 형 반도체 영역(22)을 형성한다.
이어서, 도 12를 참조하면, 기판(101)의 타면에 마스크 패턴(900)을, 기판(101)의 일면에 마스크막(910)을 각각 형성한다.
구체적으로, 기판(101)의 일면과 타면에 마스크막(910)을 형성하고, 기판(101)의 타면의 마스크막(910) 상에 제1 포토레지스트 패턴(1000)을 형성하고 제1 포토레지스트 패턴(1000)을 식각 마스크로 이용하여 마스크막(910)을 식각함으로써 마스크 패턴(900)을 형성한다. 여기서, 제1 포토레지스트 패턴(1000) 및 마스크 패턴(900)은 실장 영역(I) 및 분리 영역(II)이 형성될 영역에 형성하고, 홈(35) 및 관통홀(30)이 형성될 영역을 노출시킨다.
기판(101)의 타면에 마스크막(910)이 형성된 이유는 홈(35) 식각 공정에서 KOH 용액에 기판 상면이 손상을 받지 않도록 하기 위함이다. 또한, 제1 포토레지스트 패턴(1000)과 기판(101)의 일면 사이에 마스크 패턴(900)이 형성되는 이유는 제1 포토레지스트 패턴(1000)과 동일한 패턴을 형성하여 KOH 용액을 이용하여 홈(35) 식각 공정을 진행하기 위함이다.
마스크 패턴(900) 및 마스크막(910)은 예를 들어 실리콘 질화막 또는 실리콘 산화막으로 이루어질 수 있다.
도 13을 참조하면, 마스크 패턴(900)을 식각 마스크로 이용하여 기판(101)의 타면을 식각하여 서로 인접한 다수의 실장 영역(I) 사이에 적어도 하나의 홈(35) 및 관통홀(30)을 형성한다.
기판(101)의 식각은 예를 들어 습식 식각법을 이용하여 수행할 수 있다. 습식 식각은 예를 들어 KOH 용액과 같은 습식 식각액을 이용하여 수행할 수 있다. 이에 따라 도 8에 도시한 바와 같이 습식 식각액에 노출된 기판(101)에는 기판(101)의 타면측에서 일면측으로 갈수록 홈(35)의 단면 형상이 점점 작아지는 피라미드 형상의 홈(35)가 형성된다. 도시된 것과 같이, 홈(35)의 단면 형상은 “역 V자”일수 있다. 본 실시예에서는 서로 인접한 다수의 실장 영역(I) 사이에 2개의 홈(35)가 형성되어 있는 경우를 예로 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니다.
습식 식각액에 대한 기판(101)의 노출 시간을 조절하면 홈(35)의 말단에 관통홀(30)이 형성될 수 있다. 또한, 상술한 바와 같이 기판(101)의 타면에 마스크막(910)이 형성되어 있기 때문에 습식 식각액에 의해 홈(35)가 형성되다가 마스크막(910)에 의해 식각이 정지될 수도 있다.
이러한 홈(35) 및 관통홀(30) 형성 이후, 잔류하는 마스크 패턴(910) 및 마스크막(900)은 예를 들어 BOE(Buffered Oxide Echant), HF에 의해 제거될 수 있다.
도 14를 참조하면, 예를 들어 열산화(thermal oxidation)법을 이용하여 노출된 기판(101) 표면에 산화막으로 이루어진 절연막(40)을 형성한다.
도 15를 참조하면, 기판(101) 상에 제1 전극(51a, 51b), 제2 전극(52a, 52b)를 형성한다.
구체적으로, 제1 전극(51a, 51b)는 제1 일면 전극(51a)과 제1 타면 전극(51b)를 포함한다. 구체적으로, 제1 일면 전극(51a)은 기판(101)의 일면에 형성된다. 제1 타면 전극(51b)은 기판(101)의 타면에서부터 역V 형태의 홈(35)의 측벽, 밑면을 따라 컨포말하게 형성된다. 관통홀(30)을 통해서 제1 일면 전극(51a)과 제1 타면 전극(51b)이 서로 접촉하게 된다.
제2 전극(52a, 52b)는 제2 일면 전극(52a)과 제2 타면 전극(52b)를 포함한다. 구체적으로, 제2 일면 전극(52a)은 기판(101)의 일면에 형성된다. 제2 타면 전극(52b)은 기판(101)의 타면에서부터 역V 형태의 홈(35)의 측벽, 밑면을 따라 컨포말하게 형성된다. 관통홀(30)을 통해서 제2 일면 전극(52a)과 제2 타면 전극(52b)이 서로 접촉하게 된다.
제1 전극(51a, 51b), 제2 전극(52a, 52b)은 스퍼터링(sputtering)법 또는 전기 도금(electroplating)법을 이용하여 기판(101)의 양면에 도전성 물질층을 형성하고 이를 패터닝하여 형성할 수 있다. 도전성 물질층으로서 도전성이 우수하고 절연막(40)과 접착성이 있는 물질, 예를 들어 Ti, Pt, Au, Cr, Ni, Cu, Ag로 이루어진 단일막 또는 다중막이 이용될 수 있다.
도 16을 참조하면, 기판(101)의 일면 상에 다수의 발광 소자(112)를 위치시킨다.
구체적으로, 각 발광 소자(112)는 발광 구조체, 서로 분리된 제1 칩전극(140), 제2 칩전극(150) 등을 포함할 수 있는데, 제1 칩전극(140), 제2 칩전극(150)이 각각 제1 전극(51a, 51b), 제2 전극(52a, 52b)과 전기적으로 연결되도록 한다. 여기서, 발광 소자(112)를 플립칩(flipchip)으로 도시하였으나, 이에 한정되는 것은 아니다.
이어서, 기판(101) 상에 발광 소자(112)를 덮는 투광층(70)을 형성한다. 투광층(70)은 에폭시 수지, 실리콘 수지, 경질 실리콘 수지, 변성 실리콘 수지, 우레탄 수지, 옥세탄 수지, 아크릴 수지, 폴리카보네이트 수지, 폴리이미드 수지 등으로 이루어질 수 있다.
이어서, 도 17을 참조하면, 상기 결과물을 적분구에 인입하고, 발광 소자(112)로부터 출사되는 광의 파장 및 전력을 측정한다. 이어서, 도 2에서 상기 발광 소자(112)의 파장 및 전력에 대하여 최대 광 변환 효율을 가지는 형광체층(도 10의 310 참조)의 두께(d3) 및/또는 폭(w3)을 측정한다.
이어서, 포토 리소그래피법을 이용하여 투광층(70)에 형광체층 수용홈(302)을 형성한다. 이 경우 형광체층 수용홈(302)의 깊이(d3) 및 폭(w3)은 형광체층(도 10의 310 참조)의 두께(d3) 및 폭(w3)에 상응하도록 조절한다.
이어서, 도 10을 참조하여 형광체층 수용홈(302) 내에 형광체층(310)을 배치한다. 이어서, 투광층(70) 상에 보호막(320)을 형성하여 형광체층(310)을 덮는다.
이하, 도 18을 참조하여, 본 발명의 제4 실시예에 따른 발광 장치에 대하여 설명한다. 도 18은 본 발명의 제4 실시예에 따른 발광 장치를 나타낸 단면도이다.
도 18을 참조하면, 본 실시예의 형광체층 수용홈(303)은 본 발명의 제2 실시예와 동일한 형상을 가질 수 있다. 본 실시예의 형광체층 수용홈(303)은 본 발명의 제3 실시예와 마찬가지로, 투광층(70)에 형성된다.
본 실시예의 형광체층 수용홈(303)은 광 변환 효율이 최대가 되도록 두께(d4) 및/또는 폭(w4)을 가진다.
본 실시예에 따른 발광 장치의 제조 방법은 본 발명의 제2 및 제4 실시예들로부터 유추할 수 있으므로 설명을 생략한다.
이하, 도 19 및 도 20을 참조하여, 본 발명의 제5 실시예에 따른 발광 장치에 대하여 상세히 설명한다. 도 19는 본 발명의 제5 실시예에 따른 발광 장치를 나타낸 단면도이다. 도 20은 본 발명의 제5 실시예에 따른 발광 장치에 포함되는 단위 발광 장치를 나타낸 단면도이다.
도 19를 참조하면, 본 실시예의 발광 장치(5)는 발광 소자(115)가 회로 기판(1300)에 수직형(vertical type)으로 배치되어 있다.
회로 기판(1300)은 서로 전기적으로 분리된 제1 도전 영역(1310), 제2 도전 영역(1320)을 포함한다. 제1 도전 영역(1310) 및 제2 도전 영역(1320)은 회로 기판(1300)의 일면에 배치되어 있다.
회로 기판(1300)의 일면에는 서로 전기적으로 분리된 제1 도전 영역(1310) 및 제2 도전 영역(1320)이 형성되어 있고, 회로 기판(1300)의 타면에는 서로 전기적으로 분리된 제3 도전 영역(1312) 및 제4 도전 영역(1322)이 형성되어 있다. 제1 도전 영역(1310)과 제3 도전 영역(1312)은 제1 관통 비아(1316)를 통해서 연결되고, 제2 도전 영역(1320)과 제4 도전 영역(1322)은 제2 관통 비아(1326)를 통해서 연결된다. 제1 도전 영역(1310)과 발광 소자(115)의 제1 전극(140)이 전기적으로 연결되고, 제2 도전 영역(1320)은 발광 소자(115)의 제2 전극(150)과 전기적으로 연결된다.
도 20을 참조하면, 발광 소자(115)는 도전성 기판(205) 상에 도전성 기판(205)과, 도전성 기판(205)의 일면 상에 순차적으로 적층된 버퍼 패턴(104), 제1 도전 패턴(112), 발광 패턴(114), 제2 도전 패턴(116)을 포함한다. 또한, 도전성 기판(205)의 타면 상에 형성된 제1 전극(140)과, 제2 도전 패턴(116) 상에 형성된 제2 전극(150)을 포함한다. 제1 전극(140)은 도전성 기판(205), 버퍼 패턴(104)을 통해서 제1 도전 패턴(112)과 전기적으로 연결된다. 제2 전극(150)은 제2 도전 패턴(116)과 전기적으로 연결된다.
도전성 기판(205)은, 예를 들어, 실리콘, 스트레인 실리콘(strained Si), 실리콘 합금, SOI(Silicon-On-Insulator), 실리콘 카바이드(SiC), 실리콘 게르마늄(SiGe), 실리콘 게르마늄 카바이드(SiGeC), 게르마늄, 게르마늄 합금, 갈륨 아세나이드(GaAs), 인듐 아세나이드(InAs) 및 III-V 반도체, II-VI 반도체 중 하나일 수 있다. 이하에서는 예시적으로 도전성 기판(205)은 실리콘 기판인 것을 예로 든다.
제1 도전 영역(1310)은 발광 소자(115)의 제1 전극(140)이 전기적으로 연결되고, 제2 도전 영역(1320)은 발광 소자(115)의 제2 전극(150)과 전기적으로 연결된다. 제2 도전 영역(1320)과 제2 전극(150)은 와이어(1330)을 통해서 연결될 수 있다. 즉, 와이어 본딩 방식으로 연결될 수 있다. 즉, 본 실시예의 발광 소자(115)는 수직형으로 회로 기판(1300)에 연결되어 있다. 도전성 기판(205)은 도전성을 가지기 때문에 별도의 와이어 없이도 제1 도전 영역(1310)과 제1 전극(140)은 전기적으로 연결될 수 있다.
도 19에는 회로 기판(1300)에 발광 소자(115)가 하나만 연결된 것으로 도시되어 있으나, 회로 기판(1300)에는 도 20에 도시한 다수의 발광 소자(115)들이 연결될 수 있다.
본 실시예의 제2 도전 패턴(116) 상에는 투광층(350)이 형성되어 있고, 형광체층 수용홈(355)은 투광층(350)에 배치된다. 투광층(350)은 예를들어 미도핑 GaN(undoped GaN)으로 이루어질 수 있다.
형광체층 수용홈(355)은 광 변환 효율이 최대가 되도록 깊이(d5) 및/또는 폭(w5)을 가진다. 형광체층(310)은 형광체층 수용홈(355)을 충전하도록 배치될 수 있다.
투광층(350) 상부에는 보호막(360)이 형성되어 형광체층(310)이 이 외부로 유출되는 것을 방지할 수 있다. 본 실시예의 보호막(360)은 포토 레지스트로 이루어질 수 있다. 이 경우 포토 레지스트는 투광성이 양호한 것을 이용할 수 있다.
이하, 도 20 내지 도 29를 참조하여, 본 발명의 제5 실시예에 따른 발광 장치의 제조 방법에 대하여 설명한다. 도 21 내지 도 29는 본 발명의 제5 실시예에 따른 발광 장치의 제조 방법을 순서대로 나타낸 단면도이다.
도 21을 참조하면, 기판(100) 상에 희생층(102), 버퍼층(104a)을 순차적으로 형성한다. 기판(100)은 전술한 예에 한정되지 않고, 희생층(102), 버퍼층(104a) 등을 형성시킬 수 있는 재질이면 무엇이든 가능하다.
희생층(102)은 후술하는 것과 같이, LLO(Laser Lift Off) 방법을 사용하여 기판(100)을 떨어뜨릴 때 제거되는 층이다. 이러한 희생층(102)은 레이저에 녹을 수 있는 InxAlyGa(1-x-y)N (0≤x≤1, 0≤y≤1)을 사용할 수 있다. 만약, LLO 방법을 사용하지 않고 다른 방식(예를 들어, 그라인딩(grinding), CMP(Chemical Mechanical Polishing)) 공정을 이용하여 기판(100)을 제거한다면, 희생층(102)을 사용하지 않을 수도 있다.
버퍼층(104a)은 후술하는 것과 같이, 제1 도전층(112a)을 형성할 때(성장시킬 때) 씨드층(seed layer) 역할을 한다. 버퍼층(104a)을 씨드층으로 사용하면, 제1 도전층(112a), 발광층(114a), 제2 도전층(116a)의 결정성이 향상될 수 있다. 이러한 버퍼층(104a)은 InxAlyGa(1-x-y)N(0≤x≤1, 0≤y≤1), SixCyN(1-x-y)(0≤x≤1, 0≤y≤1)일 수 있다.
기판(100)을 도전성 기판(205) 상에 본딩한다. 구체적으로, 도전성 기판(205)은 기판(100)보다 크다. 즉, 도전성 기판(205)과 기판(100)을 겹쳐 두었을 때, 앞에 있는 도전성 기판(205)에 가려서 기판(100)이 보이지 않는 것을 의미한다. 예를 들어, 도전성 기판(205)와 기판(100)가 원형인 경우에는, 도전성 기판(205)의 직경이 기판(100)의 직경보다 크다. 예를 들어, 도전성 기판(205)의 직경은 6인치(약 150mm) 이상이고, 기판(100)의 직경은 6인치 미만일 수 있다. 도전성 기판(205)와 기판(100)가 사각형인 경우에는, 도전성 기판(205)의 대각선 길이가 기판(100)의 대각선 길이보다 클 수 있다.
기판(100)을 도전성 기판(205) 상에 본딩하는 방법은, 예를 들어 직접 본딩(direct bonding)을 사용할 수 있다.
도 21 및 도 22를 참조하면, 도전성 기판(205)으로부터 기판(100)을 제거한다. 기판(100)을 제거하는 것은 예를 들어, LLO(Laser Lift Off) 공정, 그라인딩(grinding), CMP(Chemical Mechanical Polishing)) 공정 등을 이용할 수 있다.
LLO 공정을 이용할 경우를 구체적으로 설명하면 다음과 같다. 레이저는 기판(100) 측으로부터 조사되고, 레이저는 상대적으로 작은 면적을 가지고 있으므로 상대적으로 넓은 면적의 기판(100)을 스캔한다. 레이저를 이용하여 희생층(102)를 제거하게 된다. 그러면, 레이저가 조사되는 부분에서부터 순차적으로 기판(100)이 떨어지기 시작한다.
한편, 레이저 리프트 오프 공정 전에 기판(100)의 두께를 얇게 할 수 있다. 전술한 바와 같이, 레이저가 조사되는 부분에서부터 순차적으로 기판(100)이 떨어지기 때문에, 기판(100)이 떨어질 때의 물리적 힘에 의해 버퍼층(104a)이 깨지거나 손상을 입을 수 있다. 그런데, CMP(Chemical Mechanical Polishing) 공정 등을 통해서 기판(100)의 두께를 미리 얇게 만들면, 기판(100)이 떨어질 때의 물리적 힘의 크기가 줄어들기 때문에 버퍼층(104a)의 손상을 줄일 수 있다.
도 23을 참조하면, 기판(100)을 제거함으로써 노출된 버퍼층(104a) 상에 제1 도전층(112a), 발광층(114a), 제2 도전층(116a)을 순차적으로 형성한다.
도 24를 참조하면, 제2 도전층(116a) 상에 투광층(350)을 형성한다. 투광층(350)은 MOCVD(metal organic chemical vapor deposition), 액상성장법(liquid phase epitaxy), 수소액상성장법(hydride vapor phase epitaxy), 분자빔 성장법(Molecular beam epitaxy), MOVPE(metal organic vapor phase epitaxy) 등을 이용하여 형성할 수 있다.
이어서, 적분구와 같은 광원 측정 시스템에 상기 결과물을 인입한다 발광 패턴(114)으로부터 출사되는 광의 광 특성 즉, 파장 및 전력을 측정한다. 이후, 도 2에서 설명한 방식으로 측정한 데이터로부터 상기 측정된 발광 소자(도 20의 115 참조)의 광의 파장 및 전력에 대하여 최대 광 변환 효율을 가지는 형광체층(도 20의 310 참조)의 두께(도 20의 d5 참조) 및 폭(도 20의 w5 참조)을 확인한다.
이어서, 도 25를 참조하면, 건식 식각법을 이용하여 투광층(350)에 깊이(d5) 및 폭(w5)을 가지는 형광체층 수용홈(355)을 형성한다. 형광체층 수용홈(355) 형성 전에 투광층(350)의 두께를 감소시킬 수도 있다.
이어서, 도 26을 참조하면, 형광체층 수용홈(355)에 형광체층(310)을 충전한다. 이 경우 형광체층(310)은 두께(d5) 및 폭(w5)을 가지므로 발광 소자(도 20의 115 참조) 및 발광 장치(도 19의 5 참조)는 최대 광 변환 효율을 가질 수 있다.
도 27을 참조하면, 투광층(350) 상에 형광체층(310)을 덮는포토 레지스트 패턴(360)을 형성한다.
도 28을 참조하면, 투광층(350)을 건식 식각하여 투광층(350)에 비어홀(370)을 형성한다.
도 28 및 도 29를 참조하면, 상기 비어홀(370)에 도전 물질을 증착하여 제2 도전 패턴(116)과 접촉하는 제2 전극(150)을 형성한다. 이 경우 도전 물질이 포토 레지스트 패턴(360) 상에 잔류하는 것을 방지하기 위하여 포토 레지스트 패턴(360)을 에치백(etch back)할 수 있다.
도 20을 참조하면, 단위 발광 소자(115)로 분리할 수 있다.
이어서, 도 30 내지 도 34를 참조하여, 본 발명의 제6 내지 제10 실시예에 따른 발광 시스템에 대하여 설명한다. 도 30 내지 도 34는 본 발명의 제6 실시예 내지 제10 실시예에 따른 발광 시스템을 설명하기 위한 개략도이다.
도 30을 참조하면, 본 발명의 실시예들에 따른 발광 시스템은 조명 장치, 표시 장치, 모바일 장치(휴대폰, MP3 플레이어, 내비게이션(Navigation) 등)과 같은 여러 가지 장치에 적용될 수 있다. 도 30에 도시된 예시적 시스템은 액정 표시 장치(LCD)에서 사용하는 에지형(edge type) 백라이트 유닛(Back Light Unit; BLU)이다. 액정 표시 장치는 자체 광원이 없기 때문에, 백라이트 유닛이 광원으로 사용되고, 백라이트 유닛은 주로 액정 패널의 후방에서 조명하게 된다.
도 30을 참조하면, 백라이트 유닛은 발광 장치(1), 도광판(410), 반사판(412), 확산 시트(414), 한쌍의 프리즘 시트(416), 및 광원 커버(400)를 포함한다.
발광 장치(1)는 광을 제공하는 역할을 한다. 여기서, 사용되는 발광 장치(1)는 사이드뷰 타입일 수 있다.
도광판(410)은 액정 패널(450)로 제공되는 광을 안내하는 역할을 한다. 도광판(410)은 아크릴과 같은 플라스틱 계열의 투명한 물질의 패널로 형성되어, 발광 장치로부터 발생한 광을 도광판(410) 상부에 배치된 액정 패널(450) 쪽으로 진행하게 한다. 따라서, 도광판(410)의 배면에는 도광판(410) 내부로 입사한 광의 진행 방향을 액정 패널(450) 쪽으로 변환시키기 위한 각종 패턴(412a)이 인쇄되어 있다.
반사판(412)은 도광판(410)의 하부면에 설치되어 도광판(410)의 하부로 방출되는 빛을 상부로 반사한다. 반사판(412)은 도광판(410) 배면의 각종 패턴(412a)에 의해 반사되지 않은 광을 다시 도광판(410)의 출사면 쪽으로 반사시킨다. 이와 같이 함으로써, 광손실을 줄임과 동시에 도광판(410)의 출사면으로 투과되는 광의 균일도를 향상시킨다.
확산 시트(414)는 도광판(410)에서 나온 광을 분산시킴으로써 광이 부분적으로 밀집되는 것을 방지한다.
프리즘 시트(416) 상부면에 삼각기둥 모양의 프리즘이 일정한 배열을 갖고 형성되어 있으며, 통상 2장의 시트로 구성되어 각각의 프리즘 배열이 서로 소정의 각도로 엇갈리도록 배치되어 확산 시트(414)에서 확산된 광을 액정 패널(450)에 수직한 방향으로 진행하도록 한다.
도 31 내지 도 34에서 도시된 것은, 전술하였던 발광 장치가 적용된 예시적인 발광 시스템(최종 제품, end product)이다. 도 31은 프로젝터를, 도 32는 자동차의 헤드라이트를, 도 33은 가로등을, 도 34는 조명등을 도시하였다. 도 32 내지 도 34에서 사용되는 발광 장치(1)는 탑뷰 타입일 수 있다.
도 30 내지 도 34의 발광 시스템은 상술한 실시예들에 따른 발광 장치의 제조 방법을 이용하여 제조할 수 있으므로 이들 발광 시스템의 제조 방법에 대한 설명은 생략한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 기판 300: 형광체층 수용홈
310: 형광체 320: 보호막

Claims (25)

  1. 기판의 일면 상에 배치된 적어도 하나의 발광 소자; 및
    상기 기판 내부 또는 상기 기판 상부에 균일한 두께로 배치되어 상기 발광 소자로부터 출사된 광의 일부를 다른 파장의 광으로 변환시키는 형광체층을 포함하되,
    상기 형광체층의 광 변환 효율은 상기 두께에서 최대로 되는 발광 장치.
  2. 제 1항에 있어서,
    상기 기판 내부 또는 상기 기판 상부에 상기 형광체층을 수용하도록 상기 두께와 동일한 깊이로 제공된 형광체층 수용홈을 더 포함하는 발광 장치.
  3. 제 2항에 있어서,
    상기 형광체층 수용홈은 상기 적어도 하나의 발광 소자를 전부 오버랩하도록 형성된 발광 장치.
  4. 제 2항에 있어서,
    상기 형광체층 수용홈은 상기 각 발광 소자마다 복수개씩 서로 이격되어 형성된 비아홀이고,
    상기 형광체층은 상기 비아홀을 충전하도록 배치되고,
    상기 광 변환 효율은 상기 비아홀에 충전된 상기 형광체층의 두께와 폭에서 최대로 되는 발광 장치.
  5. 제 2항에 있어서,
    상기 형광체층 수용홈은 상기 기판의 일면과 반대면인 타면에 형성되는 발광 장치.
  6. 제 2항에 있어서,
    상기 발광 소자를 덮는 투광층을 더 포함하고,
    상기 형광체층 수용홈은 상기 투광층에 형성되는 발광 장치.
  7. 제 1항에 있어서,
    상기 형광체층을 덮는 보호막을 더 포함하는 발광 장치.
  8. 제 7항에 있어서,
    상기 보호막은 포토 레지스트막인 발광 장치.
  9. 제 1항에 있어서,
    상기 발광 소자가 플립칩형 또는 수직형으로 실장되는 회로 기판을 더 포함하는 발광 장치.
  10. 제1 내지 제9항 중 어느 하나의 발광 장치를 포함하는 발광 시스템.
  11. 기판의 일면 상에 적어도 하나의 발광 소자를 제공하고,
    상기 발광 소자로부터 출사된 광의 일부를 다른 파장의 광으로 변환시키는 형광체층을 상기 기판 내부 또는 상기 기판 상부에 균일한 두께로 배치하는 것을 포함하되,
    상기 두께에서 상기 형광체층의 광 변환 효율이 최대로 되는 발광 장치의 제조 방법.
  12. 제 11항에 있어서,
    상기 형광체층을 포함하지 않는 상기 발광 장치로부터 출사되는 광의 파장과 전력에 대하여 상기 최대 광 변환 효율을 갖는 상기 형광체층의 두께를 산출하는 것을 포함하는 발광 장치의 제조 방법.
  13. 제 12항에 있어서,
    상기 최대 광 변환 효율을 갖는 상기 형광체층의 두께는,
    상기 형광체층을 포함하지 않는 제1 기준 발광 장치로부터 출사된 광의 제1 기준 파장 및 제1 기준 전력을 측정하고,
    광출사면에 제1 두께와 제1 폭을 가지는 제1 대조 형광체층이 배치되어 있는 제1 대조 발광 장치로부터 출사된 광의 제1 대조 파장 및 제1 대조 전력을 측정하고,
    상기 제1 대조 형광체층의 두께 또는 폭만 상기 제1 대조 발광 장치와 상이한 제2 대조 발광 장치로부터 출사된 광의 제2 내지 제n 대조 파장 및 제2 내지 제n 대조 전력을 측정하고,
    상기 제1 기준 파장 및 상기 제1 기준 전력을 상기 제1 내지 제n 대조 파장 및 상기 제1 내지 제n 대조 전력과 비교하여 상기 제1 기준 파장 및 상기 제1 기준 전력에 대하여 최대 광 변환 효율을 가지는 상기 형광체의 최적 두께를 산출하는 측정 사이클을 포함하는 발광 장치의 제조 방법.
  14. 제 13항에 있어서,
    상기 최대 광 변환 효율을 갖는 상기 형광체층의 두께를 산출하는 것은,
    상기 형광체층을 포함하지 않고 제1 기준 파장과 상이한 제2 내지 제n 기준 파장 및 제1 기준 전력과 상이한 제2 내지 제n 기준 전력을 가지는 제2 내지 제n 기준 발광 장치에 대하여 상기 측정 사이클을 더 수행하여 각 기준 파장 및 기준 전력에 대하여 최대 광 변환 효율을 갖는 상기 형광체의 두께를 산출하는 것을 포함하는 발광 장치의 제조 방법.
  15. 제 12항에 있어서,
    상기 발광 소자를 제공한 후 상기 형광체층을 배치하기 이전에 상기 산출된 두께와 동일한 깊이로 상기 기판 내부 또는 상기 기판 상부에 형광체층 수용홈을 형성하는 것을 더 포함하는 발광 장치의 제조 방법.
  16. 제 15항에 있어서,
    상기 형광체층 수용홈은 건식 식각법을 이용하여 형성하는 발광 장치의 제조 방법.
  17. 제 15항에 있어서,
    상기 형광체층 수용홈은 상기 적어도 하나의 발광 소자를 전부 오버랩하도록 형성하는 발광 장치의 제조 방법.
  18. 제 15항에 있어서,
    상기 형광체층 수용홈은 상기 각 발광 소자마다 복수개씩 서로 이격되어 형성된 비아홀이고,
    상기 형광체층은 상기 비아홀을 충전하도록 배치되고,
    상기 광 변환 효율은 상기 비아홀에 충전된 상기 형광체층의 두께와 폭에서 최대로 되는 발광 장치의 제조 방법.
  19. 제 18항에 있어서,
    상기 최대 광 변환 효율을 갖는 상기 형광체층의 두께를 산출하는 것은 상기 형광체층을 포함하지 않는 상기 발광 장치로부터 출사되는 광의 파장과 전력에 대하여 상기 최대 광 변환 효율을 갖는 상기 형광체층의 폭을 산출하는 것을 포함하고,
    상기 형광체층 수용홈을 형성하는 것은 상기 기판 상부에 상기 산출된 두께 및 폭과 동일한 깊이 및 폭으로 형성하는 것을 더 포함하는 발광 장치의 제조 방법.
  20. 제 15항에 있어서,
    상기 형광체층 수용홈은 상기 기판의 일면과 반대면인 타면에 형성하고, 상기 형광체층 수용홈이 형성되기 이전에 상기 기판의 두께를 감소시키는 발광 장치의 제조 방법.
  21. 제 15항에 있어서,
    상기 발광 소자를 제공한 이후 상기 발광 소자를 덮는 투광층을 형성하는 것을 더 포함하고,
    상기 형광체층 수용홈은 상기 투광층에 형성되는 발광 장치의 제조 방법.
  22. 제 21항에 있어서,
    상기 발광 소자가 수직형으로 실장되는 회로 기판, 및 상기 회로 기판과 상기 발광 소자를 연결시키는 칩 전극을 더 포함하고,
    상기 칩 전극은 상기 투광층을 패터닝하여 비어홀을 형성하고, 상기 비어홀에 도전 물질을 증착하여 형성하는 발광 장치의 제조 방법.
  23. 제 22항에 있어서,
    상기 투광층을 형성한 이후 상기 칩 전극 형성 이전에 상기 형광체층 수용홈에 형광체층을 충전시키는 것을 더 포함하는 발광 장치의 제조 방법.
  24. 제 15항에 있어서,
    상기 형광체층 수용홈에 상기 형광체층을 배치한 이후 상기 형광체층을 덮는 보호막을 형성하는 것을 더 포함하는 발광 장치의 제조 방법.
  25. 제11 항 내지 제24 항 중 어느 하나의 발광 장치의 제조 방법을 포함하는 발광 시스템의 제조 방법.
KR1020100050380A 2010-05-28 2010-05-28 발광 장치, 이를 포함하는 발광 시스템, 및 이들의 제조 방법 KR20110130851A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100050380A KR20110130851A (ko) 2010-05-28 2010-05-28 발광 장치, 이를 포함하는 발광 시스템, 및 이들의 제조 방법
US13/118,942 US8324001B2 (en) 2010-05-28 2011-05-31 Light-emitting device, light-emitting system including the same, and fabricating method thereof
US13/675,603 US8704260B2 (en) 2010-05-28 2012-11-13 Light emitting device and light-emitting system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100050380A KR20110130851A (ko) 2010-05-28 2010-05-28 발광 장치, 이를 포함하는 발광 시스템, 및 이들의 제조 방법

Publications (1)

Publication Number Publication Date
KR20110130851A true KR20110130851A (ko) 2011-12-06

Family

ID=45022459

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100050380A KR20110130851A (ko) 2010-05-28 2010-05-28 발광 장치, 이를 포함하는 발광 시스템, 및 이들의 제조 방법

Country Status (2)

Country Link
US (2) US8324001B2 (ko)
KR (1) KR20110130851A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170055961A (ko) * 2014-09-09 2017-05-22 오스람 옵토 세미컨덕터스 게엠베하 광전자 컴포넌트
WO2018097447A1 (en) * 2016-11-25 2018-05-31 Lg Electronics Inc. Display device using semiconductor light emitting device and fabrication method thereof

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7781779B2 (en) * 2007-05-08 2010-08-24 Luminus Devices, Inc. Light emitting devices including wavelength converting material
JP5746553B2 (ja) * 2011-04-28 2015-07-08 株式会社東芝 基板加工システム、および基板加工プログラム
US8757274B2 (en) 2011-07-01 2014-06-24 Halliburton Energy Services, Inc. Well tool actuator and isolation valve for use in drilling operations
US8748847B2 (en) * 2011-12-23 2014-06-10 Samsung Electronics Co., Ltd. Method of manufacturing white light emitting device (LED) and apparatus measuring phosphor film
JP6293995B2 (ja) * 2012-03-23 2018-03-14 新光電気工業株式会社 発光素子搭載用パッケージ及びその製造方法、並びに発光素子パッケージ
US11160148B2 (en) 2017-06-13 2021-10-26 Ideal Industries Lighting Llc Adaptive area lamp
US11792898B2 (en) 2012-07-01 2023-10-17 Ideal Industries Lighting Llc Enhanced fixtures for area lighting
WO2014049154A2 (de) * 2012-09-27 2014-04-03 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement mit schutzschaltung
DE102012217932B4 (de) * 2012-10-01 2019-11-14 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit Schutzschaltung
US8772814B2 (en) * 2012-10-26 2014-07-08 Nthdegree Technologies Worldwide Inc. Phosphor layer containing transparent particles over blue LED
US9472731B2 (en) * 2012-12-28 2016-10-18 Shin-Etsu Chemical Co., Ltd. Phosphor-containing resin molded body, light emitting device, and resin pellet
US9025149B2 (en) * 2013-09-02 2015-05-05 Shenzhen China Star Optoelectronics Technology Co., Ltd. Screening method of a phosphor-based optical film used in a backlight module and backlight module thereof
JP2015056608A (ja) * 2013-09-13 2015-03-23 株式会社東芝 半導体パッケージおよび半導体装置
US9923119B2 (en) * 2013-10-01 2018-03-20 Opto Tech Corporation White LED chip and white LED packaging device
TWI610465B (zh) * 2013-10-07 2018-01-01 晶元光電股份有限公司 發光二極體組件及製作方法
JP6529223B2 (ja) * 2014-06-30 2019-06-12 晶元光電股▲ふん▼有限公司Ｅｐｉｓｔａｒ Ｃｏｒｐｏｒａｔｉｏｎ 光電部品
KR20170046729A (ko) * 2014-08-25 2017-05-02 코닝 인코포레이티드 밀봉 장치 및 이를 제조하는 방법
TWI574432B (zh) * 2014-09-18 2017-03-11 光磊科技股份有限公司 白光二極體晶粒及其相關的封裝元件
JP6511757B2 (ja) * 2014-09-30 2019-05-15 日亜化学工業株式会社 発光装置
FR3028672B1 (fr) * 2014-11-18 2018-01-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique a diodes electroluminescentes
JP6527695B2 (ja) * 2014-12-22 2019-06-05 スタンレー電気株式会社 半導体発光装置
KR102345751B1 (ko) 2015-01-05 2022-01-03 삼성전자주식회사 반도체 발광소자 패키지 및 그 제조 방법
JP2016163015A (ja) * 2015-03-05 2016-09-05 旭化成株式会社 紫外線発光素子及びその製造方法
KR102263041B1 (ko) 2016-02-26 2021-06-09 삼성전자주식회사 멀티 컬러를 구현할 수 있는 발광 소자
US10529696B2 (en) 2016-04-12 2020-01-07 Cree, Inc. High density pixelated LED and devices and methods thereof
DE102017106274A1 (de) * 2017-03-23 2018-09-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Wellenlängenkonversionselements sowie eines Licht emittierenden Bauelements, Wellenlängenkonversionselement und Licht emittierendes Bauelement
DE102017113375A1 (de) * 2017-06-19 2018-12-20 Schreiner Group Gmbh & Co. Kg Folienaufbau mit Erzeugen von sichtbarem Licht mittels LED-Technologie
DE102017113380A1 (de) 2017-06-19 2018-12-20 Schreiner Group Gmbh & Co. Kg Folienaufbau mit Erzeugen von sichtbarem Licht mittels LED-Technologie
US10734363B2 (en) 2017-08-03 2020-08-04 Cree, Inc. High density pixelated-LED chips and chip array devices
WO2019028314A1 (en) 2017-08-03 2019-02-07 Cree, Inc. HIGH DENSITY PIXELIZED LED CHIPS AND NETWORK DEVICES AND METHODS OF MANUFACTURE
US11011687B1 (en) * 2018-02-08 2021-05-18 Facebook Technologies, Llc Micro light emitting diode with remnants of fabrication substrate for structural support
US10529773B2 (en) 2018-02-14 2020-01-07 Cree, Inc. Solid state lighting devices with opposing emission directions
FR3083045B1 (fr) * 2018-06-26 2020-07-31 Aledia Dispositif optoelectronique a diodes electroluminescentes
US10903265B2 (en) 2018-12-21 2021-01-26 Cree, Inc. Pixelated-LED chips and chip array devices, and fabrication methods
JP7305970B2 (ja) * 2019-01-28 2023-07-11 市光工業株式会社 車両用前照灯
JP6843916B2 (ja) * 2019-05-14 2021-03-17 晶元光電股▲ふん▼有限公司Ｅｐｉｓｔａｒ Ｃｏｒｐｏｒａｔｉｏｎ 光電部品
US11817526B2 (en) 2019-10-29 2023-11-14 Creeled, Inc. Texturing for high density pixelated-LED chips and chip array devices
CN111129062B (zh) * 2019-12-30 2022-10-04 东莞市中晶半导体科技有限公司 Led显示模组、led显示屏及制作方法
US11513285B2 (en) * 2020-01-08 2022-11-29 Avicenatech Corp. Packaging for microLEDs for chip to chip communication
US11437548B2 (en) 2020-10-23 2022-09-06 Creeled, Inc. Pixelated-LED chips with inter-pixel underfill materials, and fabrication methods
JP7223046B2 (ja) * 2021-02-24 2023-02-15 晶元光電股▲ふん▼有限公司 光電部品

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4218532A (en) * 1977-10-13 1980-08-19 Bell Telephone Laboratories, Incorporated Photolithographic technique for depositing thin films
CN1196203C (zh) * 1999-07-29 2005-04-06 西铁城电子股份有限公司 发光二极管
JP3738824B2 (ja) * 2000-12-26 2006-01-25 セイコーエプソン株式会社 光学装置及びその製造方法並びに電子機器
KR100499129B1 (ko) * 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US20070187710A1 (en) * 2003-09-08 2007-08-16 Schefenacker Vision Systmes Usa Inc. Led light source
TWI244780B (en) * 2005-01-19 2005-12-01 Chih-Chen Chou LED package method
KR100716790B1 (ko) 2005-09-26 2007-05-14 삼성전기주식회사 질화갈륨계 반도체 발광소자 및 그 제조방법
JP2008078563A (ja) 2006-09-25 2008-04-03 Eudyna Devices Inc 発光素子およびその製造方法
JP2008218610A (ja) * 2007-03-02 2008-09-18 Citizen Electronics Co Ltd 発光ダイオード
CN101378103A (zh) * 2007-08-28 2009-03-04 富士迈半导体精密工业（上海）有限公司 白光发光装置及其制作方法
KR101020910B1 (ko) * 2008-12-24 2011-03-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170055961A (ko) * 2014-09-09 2017-05-22 오스람 옵토 세미컨덕터스 게엠베하 광전자 컴포넌트
WO2018097447A1 (en) * 2016-11-25 2018-05-31 Lg Electronics Inc. Display device using semiconductor light emitting device and fabrication method thereof
US10083944B2 (en) 2016-11-25 2018-09-25 Lg Electronics Inc. Display device using semiconductor light emitting device and fabrication method thereof

Also Published As

Publication number Publication date
US8704260B2 (en) 2014-04-22
US8324001B2 (en) 2012-12-04
US20130069096A1 (en) 2013-03-21
US20110294240A1 (en) 2011-12-01

Similar Documents

Publication Publication Date Title
US8324001B2 (en) Light-emitting device, light-emitting system including the same, and fabricating method thereof
KR101332794B1 (ko) 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
US7960196B2 (en) Light-emitting device, light-emitting element and method of manufacturing same
KR101530876B1 (ko) 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
KR20100003321A (ko) 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및발광 장치의 제조 방법
KR101428719B1 (ko) 발광 소자 및 발광 장치의 제조 방법, 상기 방법을이용하여 제조한 발광 소자 및 발광 장치
KR101497953B1 (ko) 광추출 효율이 향상된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8569772B2 (en) Light-emitting element and method of fabricating the same
KR20100024231A (ko) 광추출 효율이 향상된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8299492B2 (en) Light-emitting devices
US8178424B2 (en) Method of fabricating light-emitting apparatus with improved light extraction efficiency and light-emitting apparatus fabricated using the method
US8278669B2 (en) Light emitting device and fabricating method thereof
KR20110130853A (ko) 발광 장치, 이를 포함하는 발광 시스템, 및 이들의 제조 방법
TW201240150A (en) Light emitting device, light emitting module, and method for manufacturing light emitting device
KR20100114722A (ko) 발광 소자 및 그 제조 방법
KR20110008558A (ko) 발광 패키지 및 그 제조 방법
KR20100008656A (ko) 발광 소자 및 발광 장치의 제조 방법, 상기 제조 방법에의해 제조된 발광 소자 및 발광 장치
KR20100112210A (ko) 발광 장치의 제조 방법
KR20100097434A (ko) 색 온도를 조절할 수 있는 발광 패키지 및 그 제조 방법, 상기 발광 패키지의 색 온도 조절 방법
US8258530B2 (en) Light-emitting devices and methods of fabricating the same
KR102512555B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application