KR102415331B1 - 발광 소자 패키지, 및 이를 포함하는 장치 - Google Patents

발광 소자 패키지, 및 이를 포함하는 장치 Download PDF

Info

Publication number
KR102415331B1
KR102415331B1 KR1020150120547A KR20150120547A KR102415331B1 KR 102415331 B1 KR102415331 B1 KR 102415331B1 KR 1020150120547 A KR1020150120547 A KR 1020150120547A KR 20150120547 A KR20150120547 A KR 20150120547A KR 102415331 B1 KR102415331 B1 KR 102415331B1
Authority
KR
South Korea
Prior art keywords
light
layer
light emitting
type semiconductor
emitting structure
Prior art date
Application number
KR1020150120547A
Other languages
English (en)
Other versions
KR20170024923A (ko
Inventor
유하늘
김용일
노혜석
심성현
임완태
차남구
황경욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150120547A priority Critical patent/KR102415331B1/ko
Priority to US15/201,384 priority patent/US9799809B2/en
Priority to CN201810935119.6A priority patent/CN109119408B/zh
Priority to CN201610729750.1A priority patent/CN106486587B/zh
Publication of KR20170024923A publication Critical patent/KR20170024923A/ko
Priority to US15/705,069 priority patent/US10243123B2/en
Priority to US16/361,823 priority patent/US10734559B2/en
Application granted granted Critical
Publication of KR102415331B1 publication Critical patent/KR102415331B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/508—Wavelength conversion elements having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer, wavelength conversion layer with a concentration gradient of the wavelength conversion material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Optical Filters (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 발광 소자 패키지는 발광 구조물, 상기 발광 구조물 상의 광파장 변환층, 및 상기 광파장 변환층 상의 광 필터층을 포함한다. 상기 발광 구조물은 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상의 활성층 및 상기 활성층 상의 제2 도전형 반도체층을 포함하고 제1 피크 파장을 갖는 제1 광을 방출한다. 상기 광파장 변환층은 상기 발광 구조물로부터 방출되는 상기 제1 광을 흡수하고 상기 제1 피크 파장과 상이한 제2 피크 파장을 갖는 제2 광을 방출한다. 상기 광 필터층은 상기 광파장 변환층 상에 배치되고, 상기 발광 구조물로부터 방출되는 상기 제1 광을 반사하고 상기 광파장 변환층으로부터 방출되는 상기 제2 광을 투과한다.

Description

발광 소자 패키지, 및 이를 포함하는 장치{light emitting diode(LED) package and apparatus including the same}
본 발명의 기술적 사상은 발광 소자(light emitting diode(LED)) 패키지 및 이를 포함하는 장치에 관한 것으로서, 보다 상세하게는 제1 색상의 광을 방출하는 발광 소자를 이용하여 제2 색상의 광을 방출하는 발광 소자 패키지, 및 이를 포함하는 3색 발광 장치 및 표시 장치에 관한 것이다.
발광 소자 패키지(light emitting diode(LED) package)는 현재 소형 가전 제품 및 인테리어 제품뿐만 아니라 전광판과 같은 표시 장치에도 이용될 수 있다. 발광 소자 패키지가 표시 장치에 이용되기 위해서는 3원색 각각을 표시할 수 있어야 한다. 그러나 다른 색상의 발광 소자를 이용한 패키지의 경우 동작 전압이 달라 표시 장치의 구성이 복잡해지고 소비 전력이 늘어나는 문제가 발생할 수 있다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 제1 색상의 광을 방출하는 발광 소자를 이용하여 제2 색상의 광을 방출하는 발광 소자 패키지를 제공하는 데 있다.
본 발명의 기술적 사상이 해결하고자 하는 다른 과제는 이러한 발광 소자 패키지를 활용한 3색 발광 장치 및 표시 장치를 제공하는 데 있다.
상술한 과제를 해결하기 위하여 본 발명의 기술적 사상의 일 실시예에 의한 발광 소자 패키지는 발광 구조물, 상기 발광 구조물 상의 광파장 변환층, 및 상기 광파장 변환층 상의 광 필터층을 포함한다. 상기 발광 구조물은 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상의 활성층 및 상기 활성층 상의 제2 도전형 반도체층을 포함하고 제1 피크 파장을 갖는 제1 광을 방출한다. 상기 광파장 변환층은 상기 발광 구조물로부터 방출되는 상기 제1 광을 흡수하고 상기 제1 피크 파장과 상이한 제2 피크 파장을 갖는 제2 광을 방출한다. 상기 광 필터층은 상기 광파장 변환층 상에 배치되고, 상기 발광 구조물로부터 방출되는 상기 제1 광을 반사하고 상기 광파장 변환층으로부터 방출되는 상기 제2 광을 투과한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 광파장 변환층은 상기 발광 구조물과 상기 광 필터층 사이에 배치될 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 제1 피크 파장은 청색 가시광선 파장 영역 또는 자외선 파장 영역 내일 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 제2 피크 파장은 적색, 녹색, 또는 황색 가시광선 파장 영역 내일 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 발광 소자 패키지는 상기 광 필터층 상의 투명 기판을 더 포함할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 발광 소자 패키지는 상기 광파장 변환층과 상기 광 필터층 사이의 투명층을 더 포함할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 광파장 변환층과 접하는 상기 제2 도전형 반도체층의 상면은 요철을 가질 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 광 필터층은 제1 굴절률과 제1 두께를 갖는 제1 유전체막과 제2 굴절률과 제2 두께를 갖는 제2 유전체막이 교대로 적층된 구조물을 포함할 수 있다. 상기 제1 굴절률과 상기 제1 두께의 곱 및 상기 제2 굴절률과 상기 제2 두께의 곱은 각각 상기 제1 피크 파장의 1/4와 동일할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 광 필터층은 상기 제1 피크 파장을 갖는 광을 반사하는 분산 브래그 반사기(Distributed Bragg Reflector)를 포함할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 발광 소자 패키지는 상기 광파장 변환층의 측면에 배치되고 상기 광파장 변환층으로부터 측 방향으로 방출되는 광을 반사하는 반사층을 더 포함할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 발광 소자 패키지는 상기 제1 도전형 반도체층에 전기적으로 연결되는 제1 전극, 및 상기 제2 도전형 반도체층에 전기적으로 연결되는 제2 전극을 더 포함할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 제1 및 제2 전극은 상기 제1 도전형 반도체층의 하부에 배치될 수 있다. 상기 제2 전극은 상기 제1 도전형 반도체층 및 상기 활성층을 관통하는 도전성 비아를 통해 상기 제2 도전형 반도체층에 전기적으로 연결될 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 제1 전극은 상기 제1 도전형 반도체층의 일부 상에 배치될 수 있다. 상기 활성층은 상기 제1 도전형 반도체층의 다른 일부 상에 배치될 수 있다. 상기 제2 전극은 상기 제2 도전형 반도체층과 상기 광파장 변환층 사이에 배치될 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 발광 소자 패키지는 상기 활성층의 측면에 배치되고 상기 활성층으로부터 측 방향으로 방출되는 광을 반사하는 반사층을 더 포함할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 제1 전극은 상기 제1 도전형 반도체층의 일부 상에 배치될 수 있다. 상기 활성층은 상기 제1 도전형 반도체층의 다른 일부 상에 배치될 수 있다. 상기 제2 전극은 상기 제1 도전형 반도체층의 하부에 배치되고 상기 제1 도전형 반도체층 및 상기 활성층을 관통하는 도전성 비아를 통해 상기 제2 도전형 반도체층에 전기적으로 연결될 수 있다.
상술한 과제를 해결하기 위하여 본 발명의 기술적 사상의 일 실시예에 의한 3색 발광 장치는 제1 내지 제3 발광 소자를 포함한다. 상기 제1 발광 소자는 제1 발광 구조물, 상기 제1 발광 구조물 상의 제1 광파장 변환층, 및 상기 제1 광파장 변환층 상의 제1 광 필터층을 포함한다. 상기 제2 발광 소자는 제2 발광 구조물, 상기 제2 발광 구조물 상의 제2 광파장 변환층, 및 상기 제2 광파장 변환층 상의 제2 광 필터층을 포함한다. 상기 제3 발광 소자는 제3 발광 구조물을 포함한다.
상기 제1 내지 제3 발광 구조물들 각각은 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하고 제1 피크 파장을 갖는 제1 광을 방출한다. 상기 제1 광파장 변환층은 상기 제1 발광 구조물로부터 방출되는 상기 제1 광을 흡수하고 상기 제1 피크 파장과 상이한 제2 피크 파장을 갖는 제2 광을 방출한다. 상기 제2 광파장 변환층은 상기 제2 발광 구조물로부터 방출되는 상기 제1 광을 흡수하고 상기 제1 및 제2 피크 파장들과 상이한 제3 피크 파장을 갖는 제2 광을 방출한다. 상기 제1 및 제2 광 필터층들 각각은 상기 제1 및 제2 발광 구조물로부터 방출되는 상기 제1 광을 반사한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 제1 피크 파장은 청색 가시광선 파장 영역 내이고, 상기 제2 피크 파장은 적색 가시광선 파장 영역 내이고, 상기 제3 피크 파장은 녹색 또는 황색 가시광선 파장 영역 내일 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 제1 및 제2 광 필터층들 각각은 제1 굴절률을 갖는 제1 유전체막과 제2 굴절률을 갖는 제2 유전체막이 교대로 적층된 구조물을 할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 제1 내지 제3 발광 구조물들 중에서 상기 제3 발광 구조물의 평면 면적이 가장 좁을 수 있다.
상술한 과제를 해결하기 위하여 본 발명의 기술적 사상의 일 실시예에 의한 표시 장치는 복수의 픽셀들을 포함한다. 복수의 픽셀들 각각은 적어도 제1 발광 소자를 포함하는 제1 서브 픽셀, 및 제2 발광 소자를 포함하는 제2 서브 픽셀을 포함한다.
상기 제1 발광 소자는 제1 발광 구조물, 상기 제1 발광 구조물 상의 제1 광파장 변환층, 및 상기 제1 광파장 변환층 상의 제1 광 필터층을 포함한다. 상기 제1 발광 구조물은 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하고 제1 피크 파장을 갖는 제1 광을 방출한다. 상기 제1 광파장 변환층은 상기 제1 발광 구조물로부터 방출되는 상기 제1 광을 흡수하고 상기 제1 피크 파장과 상이한 제2 피크 파장을 갖는 제2 광을 방출한다. 상기 제1 광 필터층은 상기 제1 발광 구조물로부터 방출되는 상기 제1 광을 반사하고 상기 제1 광파장 변환층으로부터 방출되는 상기 제2 광을 투과한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 제2 발광 소자는 제2 발광 구조물, 상기 제2 발광 구조물 상의 제2 광파장 변환층, 및 상기 제2 광파장 변환층 상의 제2 광 필터층을 포함할 수 있다. 상기 제2 발광 구조물은 상기 제1 도전형 반도체층, 상기 활성층 및 상기 제2 도전형 반도체층을 포함하고 상기 제1 피크 파장을 갖는 상기 제1 광을 방출할 수 있다. 상기 제2 광파장 변환층은 상기 제2 발광 구조물로부터 방출되는 상기 제1 광을 흡수하고 상기 제1 및 제2 피크 파장과 상이한 제3 피크 파장을 갖는 제3 광을 방출할 수 있다. 상기 제2 광 필터층은 상기 제2 광파장 변환층 상에 배치되고, 상기 제2 발광 구조물로부터 방출되는 상기 제1 광을 반사하고 상기 제2 광파장 변환층으로부터 방출되는 상기 제3 광을 투과할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 픽셀들 각각은 제3 발광 소자를 포함하는 제3 서브 픽셀을 더 포함할 수 있다. 상기 제3 서브 픽셀은 상기 제1 도전형 반도체층, 상기 활성층 및 상기 제2 도전형 반도체층을 포함하고 상기 제1 피크 파장을 갖는 상기 제1 광을 방출하는 제3 발광 구조물을 포함할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 제1 발광 소자는 적색 광을 방출하고, 상기 제2 발광 소자는 녹색 광을 방출하고, 상기 제3 발광 소자는 청색광을 방출할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 제1 내지 제3 서브 픽셀들 중에서 상기 제3 서브 픽셀의 평면 면적이 가장 좁을 수 있다.
본 발명의 기술적 사상에 의한 발광 소자 패키지는 제1 색상의 광을 방출하는 발광 소자를 이용하여 제1 색상과 다른 제2 색상의 광을 방출할 수 있다. 발광 소자 패키지는 제1 색상이 섞이지 않은 순도 높은 제2 색상의 광을 방출할 수 있기 때문에, 이를 이용한 표시 장치는 넓은 범위의 색상을 표현할 수 있다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 발광 소자 패키지의 일부분을 나타내는 단면도이다.
도 2는 본 발명의 기술적 사상의 다른 실시예에 따른 발광 소자 패키지의 일부분을 나타내는 단면도이다.
도 3은 본 발명의 기술적 사상의 다른 실시예에 따른 발광 소자 패키지의 일부분을 나타내는 단면도이다.
도 4는 본 발명의 기술적 사상의 다른 실시예에 따른 발광 소자 패키지의 일부분을 나타내는 단면도이다.
도 5는 본 발명의 기술적 사상의 다른 실시예에 따른 발광 소자 패키지의 일부분을 나타내는 단면도이다.
도 6은 본 발명의 기술적 사상의 다른 실시예에 따른 발광 소자 패키지의 일부분을 나타내는 단면도이다.
도 7은 본 발명의 기술적 사상의 다른 실시예에 따른 발광 소자 패키지의 일부분을 나타내는 단면도이다.
도 8은 본 발명의 기술적 사상의 다른 실시예에 따른 발광 소자 패키지의 일부분을 나타내는 단면도이다.
도 9는 본 발명의 기술적 사상의 다른 실시예에 따른 발광 소자 패키지의 일부분을 나타내는 단면도이다.
도 10은 본 발명의 기술적 사상의 다른 실시예에 따른 발광 소자 패키지를 나타내는 단면도이다.
도 11은 본 발명의 기술적 사상의 다른 실시예에 따른 발광 소자 패키지를 나타내는 단면도이다.
도 12는 본 발명의 기술적 사상의 다른 실시예에 따른 발광 소자 패키지를 나타내는 단면도이다.
도 13a 내지 도 13k는 본 발명의 기술적 사상의 일 실시예에 따라, 도 12에 도시된 발광 소자 패키지의 제조 공정을 나타낸다.
도 14는 본 발명의 기술적 사상의 다양한 실시예들에 따른 발광 소자 패키지를 이용한 3색 발광 장치의 개략적인 블록도이다.
도 15는 양자점의 단면 구조를 나타내는 개략도이다.
도 16은 본 발명의 기술적 사상의 다양한 실시예들에 따른 발광 소자 패키지를 이용한 표시 장치의 개략적인 블록도이다.
도 17은 도 16의 표시 장치의 픽셀의 개략적인 블록도이다.
도 18은 도 17에 도시된 서브 픽셀들의 예시적인 픽셀 회로를 도시한다.
이하, 첨부된 도면을 참조하여 본 발명의 구체적인 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.
명세서 전체에 걸쳐서, 막, 영역 또는 웨이퍼(기판) 등과 같은 하나의 구성요소가 다른 구성요소 "상에", "연결되어", 또는 "커플링되어" 위치한다고 언급할 때는, 상술한 하나의 구성요소가 직접적으로 다른 구성요소 "상에", "연결되어", 또는 "커플링되어" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에", "직접 연결되어", 또는 "직접 커플링되어" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다. 동일한 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제1, 제2등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제2부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
또한, "상의" 또는 "위의" 및 "하의" 또는 "아래의"와 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 예를 들어, 도면들에서 소자가 뒤집어 진다면(turned over), 다른 요소들의 상부의 면 상에 존재하는 것으로 묘사되는 요소들은 상술한 다른 요소들의 하부의 면 상에 방향을 가지게 된다. 그러므로, 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "하의" 및 "상의" 방향 모두를 포함할 수 있다. 구성 요소가 다른 방향으로 향한다면(다른 방향에 대하여 90도 회전), 본 명세서에 사용되는 상대적인 설명들은 이에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다. 이하 실시예들은 하나 또는 복수개를 조합하여 구성할 수도 있다.
이하에서 설명하는 발광 소자 패키지는 다양한 구성을 가질 수 있고 여기서는 필요한 구성만을 예시적으로 제시하며, 본 발명 내용이 이에 한정되는 것은 아님을 밝혀둔다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 발광 소자 패키지의 일부분을 나타내는 단면도이다.
도 1을 참조하면, 발광 소자 패키지(100)는 발광 구조물(140), 광파장 변환층(150), 및 광 필터층(160)을 포함한다.
발광 구조물(140)는 순차적으로 배치되는 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 포함한다.
제1 도전형 반도체층(110)은 n형 InxAlyGa1-x-yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체일 수 있으며, n형 불순물은 예컨대 Si일 수 있다. 예를 들면, 제1 도전형 반도체층(110)은 n형 GaN을 포함할 수 있다.
일 실시예에 따르면, 제1 도전형 반도체층(110)는 제1 도전형 반도체 콘택층(111)와 전류 확산층(112)을 포함할 수 있다.
제1 도전형 반도체 콘택층(111)의 불순물 농도는 2×1018 ㎝-3 내지 9×1019 ㎝-3 범위일 수 있다. 제1 도전형 반도체 콘택층(111)의 두께는 1㎛ 내지 5㎛일 수 있다.
전류 확산층(112)은 서로 다른 조성을 갖거나, 서로 다른 불순물 함량을 갖는 복수의 InxAlyGa(1-x-y)N (0≤x, y≤1, 0≤x+y≤1)층이 반복해서 적층되는 구조일 수 있다. 예를 들면, 전류 확산층(112)은 1nm 내지 500nm의 두께를 가지며, 예컨대 n형 GaN층과 같은, AlxInyGazN (0≤x,y,z≤1, x=y=z=0 제외)의 조성을 갖는 서로 다른 둘 이상의 층들이 반복적으로 적층된 n형 초격자층일 수 있다. 전류 확산층(112)의 불순물 농도는 2×1018 ㎝-3 내지 9×1019 ㎝- 3 일 수 있다. 필요에 따라, 전류 확산층(112)은 절연 물질층이 추가적으로 도입될 수 있다.
제2 도전형 반도체층(130)은 p형 InxAlyGa1-x-yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체층일 수 있으며, p형 불순물은 예컨대 Mg일 수 있다.
제2 도전형 반도체층(130)은 단층 구조로 구현될 수도 있으나, 도 1에 도시된 바와 같이, 서로 다른 조성을 갖는 다층 구조를 가질 수도 있다. 제2 도전형 반도체층(130)은 전자 차단층(EBL)(131), 저농도 p형 GaN층(132), 및 콘택층으로 기능하는 고농도 p형 GaN층(133)을 포함할 수 있다.
예를 들면, 전자 차단층(131)은 5nm 내지 100nm의 두께를 가지며, 서로 다른 조성의 InxAlyGa(1-x-y)N 층들이 적층된 구조이거나, AlyGa(1-y)N으로 구성된 단일층일 수 있다. 전자 차단층(131)의 에너지 밴드갭(Eg)는 활성층(120)으로부터 멀어질수록 감소할 수 있다. 예를 들면, 전자 차단층(131)의 Al 조성은 활성층(120)으로부터 멀어질수록 감소할 수 있다.
활성층(120)은 양자 우물층과 양자 장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조일 수 있다. 예를 들면, 양자 우물층과 양자 장벽층은 서로 다른 조성을 갖는 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 포함할 수 있다. 일 예에 따르면, 양자 우물층은 InxGa1-xN (0<x≤1)을 포함하고, 양자 장벽층은 GaN 또는 AlGaN을 포함할 수 있다. 양자 우물층과 양자 장벽층의 두께는 각각 1nm ~ 50nm 범위 내일 수 있다. 활성층(120)은 다중 양자 우물 구조를 갖는 것으로 한정되지 않고, 단일 양자 우물 구조일 수도 있다.
발광 소자 패키지(100)는 제1 도전형 반도체층(110)에 전기적으로 연결되는 제1 전극, 및 제2 도전형 반도체층(130)에 전기적으로 연결되는 제2 전극을 포함할 수 있다. 제1 및 제2 전극이 연결되는 발광 구조물(140)은 발광 소자 또는 반도체 발광 소자로 지칭될 수 있다. 제1 및 제2 전극들은 발광 소자의 구조에 따라 다양한 위치에 배치되고 다양한 형상을 가질 수 있다.
발광 구조물(140)은 제1 피크 파장을 갖는 제1 광을 방출한다. 제1 피크 파장은 제1 색상의 가시광선의 파장 대역 내에 포함되거나, 자외선 파장 대역 내에 포함될 수 있다. 일 예에 따르면, 제1 색상은 예컨대 청색일 수 있다. 다른 예에 따르면, 제1 색상은 예컨대 적색, 녹색, 또는 황색일 수 있다.
광파장 변환층(150)은 발광 구조물(140) 상에 배치된다. 광파장 변환층(150)은 발광 구조물(140)과 광 필터층(160) 사이에 배치될 수 있다.
광파장 변환층(150)은 발광 구조물(140)로부터 방출되는 제1 피크 파장을 갖는 제1 광을 흡수하고 제2 피크 파장을 갖는 제2 광을 방출한다. 제2 피크 파장은 제1 피크 파장과 상이하며, 제1 색상과 상이한 제2 색상의 가시광선의 파장 대역 내에 포함될 수 있다. 제2 색상은 적색, 녹색 또는 황색 중 하나일 수 있다. 다른 예에 따라서, 발광 구조물(140)에서 방출되는 제1 광의 색상이 적색, 녹색, 또는 황색 중 하나인 경우, 광파장 변환층(150)이 방출하는 광의 색상인 제2 색상은 청색일 수도 있다.
광파장 변환층(150)은 발광 구조물(140)로부터 방출되는 제1 광의 파장을 변환하기 위하여 파장 변환 물질로서, 형광체 및/또는 양자점과 같은 다양한 물질이 사용될 수 있다.
광파장 변환층(150)에 사용되는 형광체는 다음과 같은 조성식 및 컬러(color)를 가질 수 있다.
산화물계: 황색 및 녹색 Y3Al5O12:Ce, Tb3Al5O12:Ce, Lu3Al5O12:Ce
실리케이트계: 황색 및 녹색 (Ba,Sr)2SiO4:Eu, 황색 및 등색 (Ba,Sr)3SiO5:Ce
질화물계: 녹색 β-SiAlON:Eu, 황색 La3Si6N11:Ce, 등색 α-SiAlON:Eu, 적색 CaAlSiN3:Eu, Sr2Si5N8:Eu, SrSiAl4N7:Eu, SrLiAl3N4:Eu, Ln4-x(EuzM1-z)xSi12-yAlyO3+x+yN18-x-y (0.5≤x≤3, 0<z<0.3, 0<y≤4)
여기서, Ln은 IIIa 족 원소 및 희토류 원소로 이루어지는 군에서 선택되는 적어도 한 종의 원소이고, M은 Ca, Ba, Sr 및 Mg로 이루어지는 군에서 선택되는 적어도 한 종의 원소일 수 있다.
플루오라이트(fluoride)계: KSF계 적색 K2SiF6:Mn4 +, K2TiF6:Mn4 +, NaYF4:Mn4 +, NaGdF4:Mn4 +, K3SiF7:Mn4+
형광체 조성은 기본적으로 화학양론(stoichiometry)에 부합하여야 하며, 각 원소들은 주기율표상 각 족들 내의 다른 원소로 치환이 가능하다. 예를 들면, Sr은 알카리토류(II)족의 Ba, Ca, Mg 등으로 치환할 수 있으며, Y는 란탄계열의 Tb, Lu, Sc, Gd 등으로 치환할 수 있다. 또한, 활성제인 Eu 등은 원하는 에너지 준위에 따라 Ce, Tb, Pr, Er, Yb 등으로 치환할 수 있으며, 활성제가 단독으로 사용되거나, 특성 변형을 위해 부활성제 등이 추가로 적용될 수 있다.
특히, 플루오라이트계 적색 형광체는 고온/고습에서의 신뢰성 향상을 위하여 각각 Mn을 함유하지 않는 불화물로 코팅되거나 형광체 표면 또는 Mn을 함유하지 않는 불화물 코팅 표면에 유기물 코팅을 더 포함할 수 있다. 이러한 플루오라이트계 적색 형광체의 경우 다른 형광체들과 달리 40nm 이하의 좁은 반치폭(full width at half maximum)을 구현할 수 있기 때문에, UHD TV와 같은 고해상도 TV에 활용될 수 있다.
아래 표 1은 발광 구조물(140)이 방출하는 광의 피크 파장이 청색 가시광선 파장 대역(440 ~ 460nm) 또는 자외선 파장 대역(380 ~ 440nm)인 경우에, 파장 변환 물질로 사용될 수 있는 응용 분야별 형광체들이다.
Figure 112015083069848-pat00001
광파장 변환층(150)의 파장 변환 물질로서, 형광체를 대체하거나 형광체와 혼합하여 양자점(Quantum Dot, QD)이 사용될 수 있다.
도 15는 양자점의 단면 구조를 나타내는 개략도이다.
도 15를 참조하면, 양자점(QD)는 III-V 또는 II-VI 화합물 반도체를 이용하여 코어(Core)-쉘(Shell)구조를 가질 수 있다. 예를 들면, 양자점은 CdSe, InP 등과 같은 코어(core)와 ZnS, ZnSe과 같은 쉘(shell)을 가질 수 있다. 코어의 직경은 예컨대, 1 ~ 30nm, 또는 3 ~ 10nm일 수 있다. 쉘의 두께는 예컨대, 0.1 ~ 20nm, 또는 0.5 ~ 2nm일 수 있다. 또한, 양자점은 코어 및 쉘의 안정화를 위해 리간드(ligand)를 포함할 수 있다.
양자점은 크기에 따라 다양한 컬러를 구현할 수 있으며, 특히, 형광체를 대체하는 경우에는, 적색광 또는 녹색광을 방출하는 파장 변환 물질로서 사용될 수 있다. 파장 변환 물질로서 양자점을 이용하는 경우, 예컨대, 약 35nm의 좁은 반치폭이 달성될 수 있다.
다시 도 1을 참조하면, 광 필터층(160)은 광파장 변환층(150) 상에 배치된다. 광 필터층(160)은 발광 구조물(140)로부터 방출되는 제1 피크 파장의 제1 광을 반사하고, 광파장 변환층(150)으로부터 방출되는 제2 피크 파장의 제2 광을 투과시킨다. 도 1의 A부분은 광 필터층(160)의 확대된 단면을 도시한다.
광 필터층(160)은 서로 다른 굴절률을 갖는 복수의 유전체막들(예컨대, 161, 162)이 교대로 적층된 다층 반사 구조물일 수 있다. 예를 들면, 광 필터층은 제1 굴절률(n1)과 제1 두께(d1)을 갖는 제1 유전체막(161)과 제2 굴절률(n2)과 제2 두께(d2)를 갖는 제2 유전체막(162)이 교대로 반복적으로 적층된 다층 반사 구조물일 수 있다. 일 예에 따르면, 광 필터층(160)은 발광 구조물(140)로부터 방출되는 제1 피크 파장의 제1 광을 반사하는 분산 브래그 반사기(DBR: Distributed Bragg Reflector)일 수 있다.
다층 반사 구조물은 서로 다른 굴절률을 갖는 복수의 유전체막들(예컨대, 161, 162)이 2회 내지 100회 반복하여 적층될 수 있다. 예를 들면, 다층 반사 구조물로 이루어진 광 필터층(160)을 형성하기 위하여, 제1 및 제2 유전체막들(161, 162)이 교대로 3회 내지 70회, 또는 4회 내지 50회 반복하여 적층될 수 있다.
다층 반사 구조물 내의 제1 및 제2 유전체막들(161, 162)은 각각 SiO2, SiN, SiOxNy, TiO2, Nb2O5, Si3N4, Al2O3, TiN, AlN, ZrO2, TiAlN, TiSiN 등의 산화물 또는 질화물, 및 이들의 조합을 포함할 수 있다. 예를 들면, 제1 유전체막(161)은 실리콘 산화물(SiO2)로 이루어지고, 제2 유전체막(162)은 티타늄 산화물(TiO2) 또는 니오븀 산화물(Nb2O5)로 이루어질 수 있다.
제1 및 제2 유전체막들(161, 162)의 굴절률은 약 1.4 내지 약 3.0 사이의 범위 내에서 결정될 수 있다. 광파장 변환층(150)과 접하는 유전체막은 제1 및 제2 유전체막들(161, 162) 중에서 광파장 변환층(150)의 굴절률과 적은 차이가 나는 굴절률을 갖는 유전체막으로 선택될 수 있다. 또한, 광 필터층(160)의 최상부에 위치하는 유전체막은 제1 및 제2 유전체막들(161, 162) 중에서 낮은 굴절률을 갖는 유전체막으로 선택될 수 있다.
발광 구조물(140)의 활성층(120)에서 생성되는 제1 광의 제1 피크 파장을 λ1이라고 하고, 제1 및 제2 유전체막들(161, 162)의 굴절률을 각각 n1 및 n2라고 할 경우, 제1 및 제2 유전체막들(161, 162)의 두께는 각각 λ1/4n1, 및 λ2/4n2일 수 있다. 즉, 제1 유전체막(161)의 제1 굴절률(n1)과 제1 두께(d1)의 곱(즉, n1d1)은 제1 피크 파장(λ1)의 1/4, 즉, (λ1)/4과 동일할 수 있다. 제2 유전체막(162)의 제2 굴절률(n2)과 제2 두께(d2)의 곱(즉, n2d2)도 역시 제1 피크 파장(λ1)의 1/4, 즉, (λ1)/4과 동일할 수 있다. 제1 및 제2 유전체막들(161, 162)의 두께(d1, d2)는 대략 약 300Å 내지 900Å 사이에서 선택될 수 있다. 광 필터층(160)의 다층 반사 구조물은 활성층(120)에서 생성된 제1 광의 피크 파장(λ1)에 대해서 예컨대, 95% 이상의 높은 반사율을 갖도록 제1 유전체막(161)의 제1 굴절률(n1)과 제1 두께(d1), 및 제2 유전체막(162)의 제2 굴절률(n2)과 제2 두께(d2)가 선택되고, 제1 및 제2 유전체막들(161, 162)이 반복하여 적층되는 횟수가 선택될 수 있다.
광 필터층(160)은 발광 구조물(140)로부터 방출되는 제1 피크 파장을 갖는 제1 광만을 선택적으로 반사하고, 다른 파장의 광들을 통과시킬 수 있다. 예컨대, 광 필터층(160)은 광파장 변환층(150)으로부터 방출되는 제2 피크 파장의 제2 광을 통과시킬 수 있다. 따라서, 광 필터층(160)은 제1 피크 파장의 광만을 반사하는 대역 소거 광 필터로 기능할 수 있다. 다른 예에 따르면, 광 필터층(160)은 제2 피크 파장의 제2 광을 통과시키는 대역 통과 광 필터로 기능할 수 있다. 또 다른 예에 따르면, 제1 피크 파장이 제2 피크 파장보다 짧을 경우, 광 필터층(160)은 제1 피크 파장의 광을 차단하고 제2 피크 파장의 광을 통과시키는 저대역 통과 광 필터로 기능할 수 있다.
도 1에 도시되지는 않았지만, 제1 도전형 반도체층(110)의 아래에 활성층(120)에서 생성되는 제1 광을 반사하는 반사층이 배치될 수 있다.
도 2는 본 발명의 기술적 사상의 다른 실시예에 따른 발광 소자 패키지의 일부분을 나타내는 단면도이다.
도 2를 참조하면, 발광 소자 패키지(100a)는 발광 구조물(140), 광파장 변환층(150), 광 필터층(160), 및 투명 기판(170a)을 포함한다. 발광 구조물(140)는 순차적으로 배치되는 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 포함한다. 발광 구조물(140), 광파장 변환층(150), 및 광 필터층(160)는 도 1에 도시된 발광 소자 패키지(100)의 발광 구조물(140), 광파장 변환층(150), 및 광 필터층(160)에 각각 대응되며, 이들에 대하여 반복하여 설명하지 않는다.
투명 기판(170a)은 광파장 변환층(150)에서 생성되고 광 필터층(160)을 통과한 제2 피크 파장을 갖는 제2 광이 투과할 수 있도록 투명하다. 투명 기판(170a)은 유리, 실리콘, 또는 폴리머를 포함할 수 있다.
투명 기판(170a)은 광 필터층(160)의 제1 및 제2 유전체막(161, 162)의 굴절률보다 낮은 굴절률을 가질 수 있다. 광 필터층(160)의 최상부에 위치하는 유전체막은 제1 및 제2 유전체막들(161, 162) 중에서 투명 기판(170a)의 굴절률과 적은 차이가 나는 굴절률을 갖는 유전체막으로 선택될 수 있다.
광 필터층(160)은 투명 기판(170a) 상에서 형성될 수 있다. 투명 기판(170a)은 광 필터층(160)을 지지할 수 있다. 투명 기판(170a) 상에 형성된 광 필터층(160)은 광파장 변환층(150) 상에 고정될 수 있다. 광파장 변환층(150)이 완전히 경화되기 전에, 광 필터층(160)이 형성된 투명 기판(170a)을 뒤집어서 광 필터층(160) 상에 압착한 후, 광파장 변환층(150)을 경화시킴으로써, 광 필터층(160)은 광파장 변환층(150) 상에 접합될 수 있다. 광 필터층(160)은 접착제를 이용하여 광파장 변환층(150)에 부착될 수 있다.
도 3은 본 발명의 기술적 사상의 다른 실시예에 따른 발광 소자 패키지의 일부분을 나타내는 단면도이다.
도 3을 참조하면, 발광 소자 패키지(100b)는 발광 구조물(140), 광파장 변환층(150), 투명층(170b) 및 광 필터층(160)을 포함한다. 발광 구조물(140)는 순차적으로 배치되는 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 포함한다. 발광 구조물(140), 광파장 변환층(150), 및 광 필터층(160)는 도 1에 도시된 발광 소자 패키지(100)의 발광 구조물(140), 광파장 변환층(150), 및 광 필터층(160)에 각각 대응되며, 이들에 대하여 반복하여 설명하지 않는다.
투명층(170b)은 광파장 변환층(150)에서 생성된 제2 피크 파장을 갖는 제2 광이 광 필터층(160)을 향하여 진행할 수 있도록 투명하다. 투명층(170b)은 유리, 실리콘, 또는 폴리머를 포함할 수 있다. 투명층(170b)은 도 2에 도시된 투명 기판(170a)과 위치만 상이하고 실질적으로 동일할 수 있다.
투명 기판(170a)의 물질은 광파장 변환층(150)의 굴절율과 제1 또는 제2 유전체막(161, 162)의 굴절률 사이의 굴절율을 갖는 물질로 선택될 수 있다. 투명 기판(170a)과 접하는 유전체막은 제1 및 제2 유전체막들(161, 162) 중에서 투명 기판(170a)의 굴절률과 적은 차이가 나는 굴절률을 갖는 유전체막으로 선택될 수 있다.
광 필터층(160)은 투명 기판과 같은 투명층(170b) 상에서 형성될 수 있다. 광 필터층(160)이 상부에 형성된 투명층(170b)은 광파장 변환층(150) 상에 고정될 수 있다. 광파장 변환층(150)이 완전히 경화되기 전에, 광 필터층(160)이 형성된 투명층(170b)을 광 필터층(160) 상에 압착한 후, 광파장 변환층(150)을 경화시킴으로써, 투명층(170b)은 광파장 변환층(150) 상에 접합될 수 있다. 광 필터층(160)이 형성된 투명층(170b)은 접착제를 이용하여 광파장 변환층(150)에 부착될 수 있다.
도 4는 본 발명의 기술적 사상의 다른 실시예에 따른 발광 소자 패키지의 일부분을 나타내는 단면도이다.
도 4를 참조하면, 발광 소자 패키지(100c)는 발광 구조물(140), 광파장 변환층(150), 및 광 필터층(160)을 포함한다. 발광 구조물(140)는 순차적으로 배치되는 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 포함한다. 발광 소자 패키지(100c)는 발광 구조물(140)의 상면에 요철(P)이 형성된다는 점을 제외하고는 도 1에 도시된 발광 소자 패키지(100)와 실질적으로 동일하다. 도 1을 참조로서 앞에서 설명된 발광 구조물(140), 광파장 변환층(150), 및 광 필터층(160)에 대해서는 반복하여 설명하지 않는다. 다만, 도 4에서는 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)의 적층 순서가 도 1의 적층 순서와 상이하다. 구체적으로, 제1 도전형 반도체층(110)은 활성층(120) 상에 배치되고, 활성층(120)은 제2 도전형 반도체층(130) 상에 배치된다.
도 4에 도시된 바와 같이, 발광 구조물(140)의 상면, 즉, 제1 도전형 반도체층(110)의 상면에는 요철(P)이 형성될 수 있다. 요철(P)은 발광 소자 패키지(100c)의 광추출효율을 증가시킬 수 있다.
요철이 형성된 기판 상에 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 순차적으로 형성하고, 상기 기판을 뒤집은 후, 상기 기판을 제거함으로써, 요철(P)이 제1 도전형 반도체층(110)의 상면에 형성될 수 있다. 요철(P)은 제2 도전형 반도체층(130)의 단결정 품질을 향상시킬 수 있다.
도 5는 본 발명의 기술적 사상의 다른 실시예에 따른 발광 소자 패키지의 일부분을 나타내는 단면도이다.
도 5를 참조하면, 발광 소자 패키지(100d)는 발광 구조물(140), 광파장 변환층(150), 반사층(180) 및 광 필터층(160)을 포함한다. 발광 구조물(140)는 순차적으로 배치되는 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 포함한다.
발광 소자 패키지(100c)는 반사층(180)을 더 포함한다는 점을 제외하고는 도 1에 도시된 발광 소자 패키지(100)와 실질적으로 동일하다. 도 1을 참조로서 앞에서 설명된 발광 구조물(140), 광파장 변환층(150), 및 광 필터층(160)에 대해서는 반복하여 설명하지 않는다.
반사층(180)은 광파장 변환층(150)의 측면에 배치되어, 광파장 변환층(150)에서 완전히 흡수되지 못한 제1 광이 측 방향으로 방출되는 것을 방지한다. 반사층(180)은 발광 구조물(140)에서 생성된 제1 광이 광파장 변환층(150)을 통해 측 방향으로 방출되는 광을 광파장 변환층(150)의 안쪽으로 반사한다. 반사층(180)은 예컨대, TiO2, Al2O3와 같은 반사성 물질을 포함할 수 있다. 다른 예에 따르면, 반사층(180)은 광 필터층(160)과 같이 서로 다른 굴절률을 갖는 복수의 유전체막들이 교대로 적층된 다층 반사 구조물을 포함할 수 있다. 또 다른 예에 따르면, 반사층(180)은 광투과성 물질 내에 광 반사성 필러를 분산시켜 형성되는 광반사 구조물을 포함할 수 있다.
도 5에 도시되지는 않았지만, 반사층(180)은 발광 구조물(140)의 측면을 덮도록 아래 방향으로 연장될 수 있다. 발광 구조물(140)의 측면까지 연장되는 반사층(180)은 활성층(120)으로부터 방출되는 제1 광이 외부로 방출되는 것을 방지한다. 다른 예에 따르면, 발광 구조물(140)의 측면, 예컨대, 활성층(120)의 측면에 추가의 반사층이 배치될 수 있다. 반사층(180)이 발광 구조물(140) 및 광파장 변환층(150)의 측면에 배치됨으로써, 발광 구조물(140)에서 생성되는 제1 광은 발광 소자 패키지(100d)의 외부로 방출될 수 없으며, 오직 광파장 변환층(150)에 의해 생성된 제2 피크 파장을 갖는 제2 광만이 외부로 방출될 수 있다. 따라서, 발광 소자 패키지(100d)는 순도 높은 제2 색상의 광만을 방출할 수 있다.
도 6은 본 발명의 기술적 사상의 다른 실시예에 따른 발광 소자 패키지의 일부분을 나타내는 단면도이다.
도 6을 참조하면, 발광 소자 패키지(200)는 발광 구조물(240), 광파장 변환층(250), 및 광 필터층(260)을 포함한다. 발광 구조물(240)은 순차적으로 배치되는 제1 도전형 반도체층(210), 활성층(220) 및 제2 도전형 반도체층(230)을 포함한다. 발광 구조물(240), 광파장 변환층(250), 및 광 필터층(260)는 도 1에 도시된 발광 소자 패키지(100)의 발광 구조물(140), 광파장 변환층(150), 및 광 필터층(160)에 각각 대응되며, 이들에 대하여 반복하여 설명하지 않는다. 다만, 발광 구조물(240)의 적층 순서는 도 4의 발광 구조물(140)의 적층 순서와 동일하다. 즉, 제1 도전형 반도체층(210)은 활성층(220) 상에 배치되고, 활성층(220)은 제2 도전형 반도체층(230) 상에 배치된다. 또한, 발광 소자 패키지(200)의 광추출효율 및 발광 구조물(240)의 단결정 품질을 개선하기 위하여, 도 4의 발광 소자 패키지(100c)와 유사하게, 제1 도전형 반도체 층(210)의 상면은 요철을 갖는다.
발광 소자 패키지(200)는 광 필터층(260) 상의 투명 기판(270) 및 광파장 변환층(250)의 측면을 덮는 반사층(280)을 더 포함한다. 반사층(280)은 도 6에 도시된 바와 같이 제1 도전형 반도체층(210)의 적어도 일부의 측면을 덮을 수 있다. 투명 기판(270) 및 반사층(280)은 도 2에 도시된 발광 소자 패키지(100b)의 투명 기판(170a) 및 도 5에 도시된 발광 소자 패키지(100d)의 반사층(180)에 각각 대응되며, 이들에 대하여 반복하여 설명하지 않는다. 다른 예에 따르면, 발광 소자 패키지(200)는 투명 기판(270) 대신에 광파장 변환층(250)과 광 필터층(260) 사이에 투명층을 포함할 수 있다.
발광 소자 패키지(200)는 제1 및 제2 전극들(201, 202)을 더 포함한다. 제1 및 제2 전극들(201, 202)은 각각 제1 및 제2 도전형 반도체층(210, 230)에 전기적으로 연결된다.
제1 전극(201)은 제2 도전형 반도체층(230) 및 활성층(220)을 관통하여 제1 도전형 반도체층(210)과 접속된 도전성 비아(201a) 및 도전성 비아(201a)에 연결된 제1 전극 패드(201b)를 포함할 수 있다. 도전성 비아(201a)는 절연층(205)에 의하여 둘러싸여 활성층(210) 및 제2 도전형 반도체층(230)으로부터 전기적으로 절연될 수 있다. 도전성 비아(201a)는 발광 구조물(240)을 식각하여 형성된 콘택 홀 내에 배치될 수 있다. 도전성 비아(201a)와 제1 도전형 반도체층(210) 간의 접촉 저항을 낮추기 위해, 도전성 비아(201a)의 개수, 형상, 피치 또는 제1 도전형 반도체층(210)과의 접촉 면적 등이 적절히 설계될 수 있다. 또한, 도전성 비아(201a)가 발광 구조물(210) 내에 행과 열을 이루도록 배열됨으로써, 제1 및 제2 전극들(201, 202) 간의 전류 흐름이 개선될 수 있다. 제2 전극(202)은 제2 도전형 반도체층(230) 상의 오믹 콘택층(202a) 및 제2 전극 패드(202b)를 포함할 수 있다.
도전성 비아(201a) 및 오믹 콘택층(202b)은 각각 제1 및 제2 도전형 반도체층(210, 230)과 오믹 특성을 갖는 도전성 물질의 단층 또는 다층 구조를 포함할 수 있다. 예를 들면, 도전성 비아(201a) 및 오믹 콘택층(202b)은 Ag, Al, Ni, Cr, 또는 투명 도전성 산화물(TCO) 등과 같은 도전성 물질들 중 적어도 하나를 증착하거나 스퍼터링함으로써 형성될 수 있다.
제1 및 제2 전극 패드(201b, 202b)는 각각 도전성 비아(201a) 및 오믹 콘택층(202b)에 각각 전기적으로 접속되어 발광 구조물(240)의 외부 단자로 기능할 수 있다. 예를 들어, 제1 및 제2 전극 패드들(201b, 202b)은 Au, Ag, Al, Ti, W, Cu, Sn, Ni, Pt, Cr, NiSn, TiW, AuSn 또는 이들의 공융 금속을 포함할 수 있다. 제1 및 제2 전극들(201, 202)은 서로 동일한 방향으로 배치될 수 있으며, 예컨대 리드 프레임 상에 소위, 플립칩 형태로 실장될 수 있다.
제1 및 제2 전극들(201,402)는 절연층(205)에 의하여 서로 전기적으로 분리될 수 있다. 절연층(205)은 전기적으로 절연 특성을 갖는 물질이면 어느 것이나 사용할 수 있으며, 전기 절연성을 갖는 물체라면 어느 것이나 채용 가능하지만, 광흡수율이 낮은 물질을 사용할 수 있다. 예를 들면, 절연층(205)은 SiO2, SiOxNy, SixNy 등과 같은 실리콘 산화물, 또는 실리콘 질화물을 포함할 수 있다. 다른 예에 따르면, 절연층(205)은 광투과성 물질 내에 광 반사성 필러를 분산시켜 형성된 광반사 구조를 가질 수 있다. 또 다른 예에 따르면, 절연층(205)은 서로 다른 굴절률을 갖는 복수의 절연막들이 교대로 적층된 다층 반사 구조를 가질 수 있다. 예를 들면, 절연층(205)은 제1 굴절률을 갖는 제1 절연막과 제2 굴절률을 갖는 제2 절연막이 교대로 적층된 분산 브래그 반사기(DBR: Distributed Bragg Reflector)일 수 있다.
상기 다층 반사 구조는 굴절률이 서로 다른 복수의 절연막들을 복수회 반복하여 적층함으로써 형성될 수 있다. 예를 들면, 굴절률이 서로 다른 복수의 절연막들은 2회 내지 100회, 3회 내지 70회, 또는 4회 내지 50회 반복하여 적층될 수 있다. 상기 다층 반사 구조의 절연막들은 각각 SiO2, SiN, SiOxNy, TiO2, Si3N4, Al2O3, TiN, AlN, ZrO2, TiAlN, TiSiN 등의 산화물 또는 질화물 및 그 조합일 수 있다. 예를 들어, 활성층(220)에서 생성되는 제1 광의 피크 파장이 λ1이고 제1 및 제2 절연막의 굴절률을 각각 n1, n1라고 하면, 제1 절연막과 제2 절연막은 각각 λ1/4n1과 λ1/4n2의 두께를 갖도록 형성될 수 있다. 예컨대, 절연층(205) 내의 절연막들은 각각 약 300Å 내지 약 900Å의 두께를 가질 수 있다. 활성층(220)에서 생성된 제1 광의 피크 파장(λ1)에 대해서 예컨대 95% 이상의 높은 반사율을 갖도록, 절연층(205) 내의 절연막들 각각의 굴절률과 두께가 선택될 수 있다.
활성층(220)에서 생성된 제1 광은 반사 특성을 갖는 절연층(205), 반사층(280) 및 광 필터층(260)에 의해 내부로 반사되어, 광파장 변환층(260)에 입사됨으로써 광파장 변환층(250)의 광파장 변환 효율이 증가될 수 있다. 활성층(220)에서 생성된 제1 피크 파장을 갖는 제1 광은 광파장 변환층(250)에 의해 제2 피크 파장을 갖는 제2 광으로 변환되고, 제2 광은 광 필터층(260)을 통해 외부로 방출된다. 따라서, 발광 소자 패키지(200)는 순도 높은 색상의 광을 방출할 수 있다.
도 7은 본 발명의 기술적 사상의 다른 실시예에 따른 발광 소자 패키지의 일부분을 나타내는 단면도이다.
도 7을 참조하면, 발광 소자 패키지(300)는 발광 구조물(340), 광파장 변환층(350), 및 광 필터층(360)을 포함한다. 발광 구조물(340)은 도전성 기판(303) 상에 순차적으로 배치되는 제2 도전형 반도체층(330), 활성층(320) 및 제1 도전형 반도체층(310)을 포함한다. 발광 구조물(340), 광파장 변환층(350), 및 광 필터층(360)는 도 1에 도시된 발광 소자 패키지(100)의 발광 구조물(140), 광파장 변환층(150), 및 광 필터층(160)에 각각 대응되며, 이들에 대하여 반복하여 설명하지 않는다. 다만, 발광 구조물(340)의 적층 순서는 도 4의 발광 구조물(140)의 적층 순서와 동일하다. 즉, 제1 도전형 반도체층(310)은 활성층(320) 상에 배치되고, 활성층(320)은 제2 도전형 반도체층(330) 상에 배치된다. 다른 예에 따르면, 제1 도전형 반도체 층(310)의 상면은 요철을 가질 수 있다.
발광 소자 패키지(300)는 광 필터층(360) 상의 투명 기판(370), 및 광파장 변환층(350)과 발광 구조물(340)의 측면을 덮는 반사층(380)을 더 포함한다. 투명 기판(370) 및 반사층(380)은 도 2에 도시된 발광 소자 패키지(100b)의 투명 기판(170a) 및 도 5에 도시된 발광 소자 패키지(100d)의 반사층(180)에 각각 대응되며, 이들에 대하여 반복하여 설명하지 않는다. 다른 예에 따르면, 발광 소자 패키지(200)는 투명 기판(270) 대신에 광파장 변환층(250)과 광 필터층(260) 사이에 투명층을 포함할 수 있다.
발광 소자 패키지(300)는 고출력, 전류 분산의 효율, 및 방열 효율을 높이기 위해 도 7에 도시된 바와 같은 구조를 가질 수 있다.
제1 전극(301)은 제1 도전형 반도체층(310)에 전기적으로 연결되고, 제2 도전형 반도체층(330) 및 활성층(320)으로부터 전기적으로 절연된다. 제1 전극(301)은 하나 이상의 콘택 홀(CH)을 통해 제1 도전형 반도체층(310)에 전기적으로 연결된다. 포함할 수 있다. 콘택 홀(CH)은 제2 전극(302), 제2 도전형 반도체층(330) 및 활성층(320)을 관통하여 제1 도전형 반도체층(310)의 내부 영역까지 연장될 수 있다. 콘택 홀(CH)은 식각 공정, 예를 들어, ICP-RIE 등을 이용하여 형성될 수 있다.
제1 전극(301) 상에는 제1 전극(301)을 제2 전극(302), 제2 도전형 반도체층(330) 및 활성층(320)으로부터 전기적으로 절연시키기 위한 절연층(305)이 배치된다. 절연층(305)은 제1 전극(301)과 제2 전극(302)의 사이뿐만 아니라 콘택 홀(CH)의 내부 측벽 상에도 배치된다. 절연층(305)은 SiO2, SiOxNy, SixNy과 같은 절연 물질을 포함할 수 있다.
콘택 홀(CH)에 의해 제1 도전형 반도체층(310)의 콘택 영역(C)이 노출되며, 제1 전극(301)의 일부 영역은 콘택 홀(CH)을 통해 제1 도전형 반도체층(310)의 콘택 영역(C)과 접촉할 수 있다.
콘택 홀(CH)은 제1 전극(301)과 제1 도전형 반도체층(310) 간에 접촉 저항이 낮아지도록, 콘택 홀(CH)의 개수, 형상, 피치, 제1 도전형 반도체층(310)의 노출 면적 등이 적절히 설계될 수 있다. 콘택 홀(CH)은 행과 열을 따라 다양한 형태로 배열됨으로써 전류 흐름이 개선될 수 있다. 콘택 영역(C)의 면적은 발광 구조물(340)의 평면 면적의 예컨대 0.1% 내지 20%의 범위가 되도록 콘택 홀(CH)의 개수 및 크기가 조절될 수 있다. 예를 들면, 콘택 영역(C)의 면적은 발광 구조물(340)의 평면 면적의 예컨대, 0.5% 내지 15%, 또는 1% 내지 10%일 수 있다. 콘택 영역(C)의 면적이 발광 구조물(340)의 평면 면적의 0.1%보다 작으면, 전류 분산이 균일하지 않아 발광 특성이 떨어진다. 콘택 영역(C)의 면적이 발광 구조물(340)의 평면 면적의 20% 이상이면, 상대적으로 발광 구조물(340)의 발광 면적이 감소함으로써, 발광 특성 및 휘도가 감소할 수 있다.
제1 도전형 반도체층(310)의 콘택 영역(C)의 반경은 예를 들어, 1㎛ 내지 50㎛의 범위일 수 있으며, 콘택 홀(CH)의 개수는 발광 구조물(340)의 전체 평면 면적에 따라 예컨대 1개 내지 48000개 사이일 수 있다. 콘택 홀(CH)의 개수는 예컨대, 2개 내지 45000개, 또는 5개 내지 40000개, 또는 10개 내지 35000개일 수 있다. 콘택 홀들(CH) 간의 거리는 예컨대 10㎛ 내지 1000㎛ 범위 내, 50㎛ 내지 700㎛ 범위 내, 100㎛ 내지 500㎛ 범위 내, 또는 150㎛ 내지 400㎛ 범위 내일 수 있다. 콘택 홀들(CH)은 행과 열을 가지는 매트릭스 형태로 배열될 수 있다.
콘택 홀들(CH) 간의 거리가 10㎛보다 작으면 콘택 홀들(CH)의 개수가 증가하면서 상대적으로 발광 구조물(340)의 발광 면적이 감소하여, 발광 효율이 떨어질 수 있다. 콘택 홀들(CH) 간의 거리가 1000㎛보다 커지면 전류 확산이 어려워 발광 효율이 떨어질 수 있다. 콘택 홀들(CH)의 깊이는 제2 전극(302), 제2 도전형 반도체층(330) 및 활성층(320)의 두께에 따라 달라지며, 예컨대, 0.1㎛ 내지 5.0㎛의 범위 내일 수 있다.
제2 전극(302)은 제2 도전형 반도체층(330)의 아래에서 제2 도전형 반도체층(330)에 전기적으로 연결된다. 제2 전극(302)은 발광 구조물(340)의 바깥으로 연장되어 노출된 패드 형성 영역(E)을 갖는다. 패드 형성 영역(E) 상에는 외부 단자를 제2 전극(302)에 연결하기 위한 전극 패드(304)가 배치될 수 있다. 1개의 전극 형성 영역(E)이 도시되어 있지만, 필요에 따라 전극 형성 영역(E)은 복수로 배치될 수 있다. 전극 형성 영역(E)은 발광 면적을 최대화하기 위해서 발광 구조물(340)의 일측 모서리에 배치될 수 있다.
전극 패드(304) 주위에는 에칭 스토퍼(306)가 배치될 수 있다. 에칭 스토퍼(306)는 절연 물질을 포함하며, 발광 구조물(340)의 형성 후, 제2 전극(302)의 형성 전에, 전극 형성 영역(E)에 형성될 수 있다. 에칭 스토퍼(306)는 전극 형성 영역(E)를 위한 에칭 공정시에 에칭 스토퍼로 기능할 수 있다.
제1 전극(301)은 제1 도전형 반도체층(310)과 오믹 콘택을 이루면서도 높은 반사율을 갖는 물질이 사용될 수 있다. 제1 전극(301)은 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg, 또는 Au 등의 물질을 포함할 수 있다.
도 8은 본 발명의 기술적 사상의 다른 실시예에 따른 발광 소자 패키지의 일부분을 나타내는 단면도이다.
도 8을 참조하면, 발광 소자 패키지(400)는 기판(406)과, 기판(406) 상에 순차적으로 배치된 제1 도전형 반도체층(410), 활성층(420) 및 제2 도전형 반도체층(430)을 포함한다. 기판(406)과 제1 도전형 반도체층(410) 사이에 버퍼층(407)이 배치될 수 있다.
기판(406)은 사파이어와 같은 절연성 기판일 수 있다. 하지만, 이에 한정되지 않으며, 기판(406)은 절연성 외에도 도전성 또는 반도체 기판일 수 있다. 예를 들면, 기판(406)은 사파이어 외에도 SiC, Si, MgAl2O4, MgO, LiAlO2, LiGaO2, 또는 GaN의 물질을 포함할 수 있다.
버퍼층(407)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1)일수 있다. 예를 들면, 버퍼층(407)은 GaN, AlN, AlGaN, 또는 InGaN의 물질을 포함할 수 있다. 버퍼층(407)은 복수의 층을 조합하여 형성되는 다층 구조를 갖거나, 조성이 점진적으로 변하는 층을 포함할 수도 있다.
제1 도전형 반도체층(410), 활성층(420) 및 제2 도전형 반도체층(430)은 도 1을 참조로 앞에서 설명된 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)에 각각 대응할 수 있으며, 이들에 대하여 반복하여 설명하지 않는다. 도 1의 실시예에서는, 활성층(120)이 제1 도전형 반도체층(110)의 전면 상에 적층되지만, 도 8에 도시된 실시예에에서는, 활성층(420)이 제1 도전형 반도체층(410)의 일부 영역 상에 배치된다는 점에서 차이가 있다.
발광 소자 패키지(400)는 제1 도전형 반도체층(410)의 다른 일부 영역 상에 배치된 제1 전극(401), 및 제2 도전형 반도체층(430) 상에 순차적으로 배치된 오믹콘택층(402b)과 제2 전극(402a)을 포함할 수 있다.
제1 전극(401)은 Ag, Ni, Al, Cr, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있으나 이에 한정되지 않는다. 제1 전극(401)은 단일층 또는 2층 이상의 구조를 가질 수 있다. 제1 전극(401) 상에 패드 전극층이 더 포함될 수 있다. 패드 전극층은 Au, Ni, Sn 등의 물질 중 적어도 하나를 포함하는 금속층일 수 있다.
활성층(420)에서 생성된 광이 상측으로 방출될 수 있도록, 오믹 콘택층(402b)은 투명하면서 도전성을 가질 수 있다. 오믹 콘택층(402b)은 Ag, Au, Al등과 같은 금속층, 또는 투명 전도성 산화물층 또는 질화물층일 수 있다. 예컨대, 오믹콘택층(402b)은 ITO(Indium Tin Oxide), ZITO(Zinc-doped Indium Tin Oxide), ZIO(Zinc Indium Oxide), GIO(Gallium Indium Oxide), ZTO(Zinc TinOxide), FTO(Fluorine-doped Tin Oxide), AZO(Aluminium-doped Zinc Oxide), GZO(Gallium-doped Zinc Oxide), In4Sn3O12 및 Zn(1-x)MgxO(Zinc Magnesium Oxide, 0≤x≤1)로부터 선택된 적어도 하나의 물질을 포함할 수 있다.
제2 전극(402a)은 Al, Au, Cr, Ni, Ti, Sn 중 적어도 하나를 포함할 수 있다. 제2 전극(402a)은 본딩 와이어(W)를 통해 외부 장치(예컨대, 리드 프레임, 실장 기판)와 전기적으로 연결될 수 있다.
발광 소자 패키지(400)는 오믹 콘택층(402b) 및 제2 전극(402a) 상의 광파장 변환층(450), 및 광파장 변환층(450) 상의 광 필터층(460)을 더 포함한다.
광파장 변환층(450)은 오믹 콘택층(402b) 및 제2 전극(402a) 상에 배치되어, 활성층(420)으로부터 방출되는 제1 피크 파장을 갖는 제1 광을 흡수하고 제2 피크 파장을 갖는 제2 광을 방출한다. 제1 광은 오믹 콘택층(402b) 및 제2 전극(402a)을 투과하여 광파장 변환층(450)에 입사한다. 제2 전극(402a)에 접합된 본딩 와이어(W)는 광파장 변환층(450)을 관통하여 지나가도록 배치된다. 즉, 본딩 와이어(W)의 일부는 광파장 변환층(450) 내를 관통한다. 광파장 변환층(450)은 도 1을 참조로 앞에서 설명된 광파장 변환층(150)에 대응하며, 이에 대한 자세한 설명은 생략한다.
광 필터층(460)은 활성층(420)으로부터 방출되는 제1 피크 파장의 제1 광을 반사하고, 광파장 변환층(450)으로부터 방출되는 제2 피크 파장의 제2 광을 투과시킨다. 광 필터층(460)은 도 1을 참조로 앞에서 설명된 광 필터층(160)에 대응하며, 이에 대한 자세한 설명은 생략한다.
발광 소자 패키지(400)는 광 필터층(460) 상의 투명 기판(470), 및 적어도 활성층(420)의 측면을 덮는 반사층(480)을 더 포함할 수 있다. 투명 기판(470)은 광 필터층(460)을 형성하기 위한 지지 기판으로 기능한다. 반사층(480)은 적어도 활성층(420)에서 생성된 광이 측면으로 누설되는 것을 방지하고 제2 피크 파장을 갖는 제2 광을 발광 효율을 개선하기 위하여 제공된다. 도 8에 도시된 바와 같이, 반사층(480)은 제1 도전형 반도체층(410), 활성층(420) 및 제2 도전형 반도체층(430)의 측면을 함께 덮을 수도 있으며, 기판(406) 및 버퍼층(407)의 측면까지 연장될 수도 있다. 투명 기판(470) 및 반사층(480)은 각각 도 2에 도시된 발광 소자 패키지(100b)의 투명 기판(170a) 및 도 5에 도시된 발광 소자 패키지(100d)의 반사층(180)에 각각 대응되며, 이들에 대한 자세한 설명은 생략한다.
도 9는 본 발명의 기술적 사상의 다른 실시예에 따른 발광 소자 패키지의 일부분을 나타내는 단면도이다.
도 9를 참조하면, 발광 소자 패키지(500)는 기판(501)과, 기판(201) 상에 순차적으로 배치된 제1 도전형 반도체층(504), 활성층(505) 및 제2 도전형 반도체층(506)을 포함한다. 기판(501)과 제1 도전형 반도체층(504) 사이에 버퍼층(502)이 배치될 수 있다. 제1 도전형 반도체층(504), 활성층(505) 및 제2 도전형 반도체층(506)은 도 1을 참조로 앞에서 설명된 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)에 각각 대응할 수 있으며, 이들에 대하여 반복하여 설명하지 않는다.
기판(501)은 사파이어와 같은 절연성 기판일 수 있다. 하지만, 이에 한정되지 않으며, 상기 기판(501)은 절연성 외에도 도전성 또는 반도체 기판일 수 있다. 예를 들면, 기판(501)은 사파이어 외에도 SiC, Si, MgAl2O4, MgO, LiAlO2, LiGaO2, 또는 GaN의 물질을 포함할 수 있다.
버퍼층(502)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1)의 물질을 포함할 수 있다. 예를 들면, 버퍼층(502)는 GaN, AlN, AlGaN, 또는 InGaN의 물질을 포함할 수 있다. 버퍼층(502)의 두께는 0.1nm ~ 500nm일 수 있다. 버퍼층(502)은 ZrB2, HfB2, ZrN, HfN, TiN 등의 물질을 포함할 수 있다. 특정 예에 따르면, 버퍼층(502)은 복수의 층을 포함하거나, 조성이 점진적으로 변하는 층을 포함할 수 있다.
제1 및 제2 도전형 반도체층들(504, 206)은 단층 구조로 이루어질 수 있지만, 이와 달리, 필요에 따라 서로 다른 조성이나 두께 등을 갖는 다층 구조를 가질 수 있다. 예를 들면, 제1 및 제2 도전형 반도체층(504, 206) 중 적어도 하나의 층은 전자 및/또는 정공의 주입 효율을 개선할 수 있는 캐리어 주입층을 포함할 수 있으며, 다양한 형태의 초격자 구조를 포함할 수도 있다.
발광 소자 패키지(500)는 제1 도전형 반도체층(504)의 상부에 V-피트 생성층(520)을 더 포함할 수 있다. V-피트 생성층(520)은 제1 도전형 반도체층(504)에 인접할 수 있다. V-피트 생성층(520)은, 예를 들면, 약 1 x 108 cm-2 내지 약 5 x 109 cm-2의 V-피트 밀도를 가질 수 있다. 일부 실시예에 따르면, V-피트 생성층(520)은 약 200 nm 내지 약 800 nm의 두께를 가질 수 있다. V-피트(521)의 입구의 폭(D)은 약 200 nm 내지 약 800 nm일 수 있다. V-피트 생성층(520)에 생성된 V-피트(521)는 대략 10도 내지 90도 정도의 꼭지각(θ), 예를 들어 20도 내지 80도를 가질 수 있다.
본 실시예에서 생성된 V- 피트(521)은 기판면과 평행한 성장면((0001면))과 기판면에 대해 경사진 성장면((1-101)면, (11-22)면 또는 다른 경사 결정면)이 함께 존재할 수 있다. V- 피트(521)는 발광 구조물을 관통하는 관통 전위의 주위에 형성되어, 관통 전위로 전류가 집중되는 현상을 방지할 수 있다.
일 실시예에서, V-피트 생성층(520)은 GaN, 또는 불순물이 도핑된 GaN 층일 수 있다.
V-피트 생성층(520)에서 V-피트(521)가 생성되는 위치는 성장 온도에 의하여 조절될 수 있다. 즉, 성장 온도가 상대적으로 낮으면 더 낮은 위치에서 V-피트(521)의 생성이 시작될 수 있다. 반대로, 성장 온도가 상대적으로 높으면 더 높은 위치에서 V-피트(521)의 생성이 시작될 수 있다.
동일 높이의 V-피트 생성층(520)을 가정한다면, V-피트(521)의 생성이 더 낮은 위치에서 시작하는 경우 V-피트(521)의 상부 폭이 더 커질 수 있다.
발광 소자 패키지(500)는 V-피트(520)의 상부에 막질 개선층(530)을 더 포함할 수 있다. 막질 개선층(530)은 MxGa1-xN의 조성을 가질 수 있다. 여기서, M은 Al 또는 In일 수 있으며, 0.01≤x≤0.3을 만족할 수 있다. 일부 실시예에서는, 0.02≤x≤0.08의 범위를 만족할 수 있다. 만일 상기 x의 값이 너무 작으면 막질 개선의 효과가 미흡할 수 있다. 반대로 상기 x의 값이 너무 크면 발광 특성이 저하될 수 있다. 막질 개선층(530) 내에서 상기 x의 값은 일정할 수 있다. 선택적으로 막질 개선층(530)은 GaN 층과 MxGa1-xN층(여기서, M은 Al 또는 In이고, 0.01≤x≤0.3)이 교대로 적층된 다층 구조를 가질 수 있다. 선택적으로, 막질 개선층(530)은 GaN와 MxGa1-xN(여기서, M은 Al 또는 In이고, 0.01≤x≤0.3)의 초격자층일 수 있다. 막질 개선층(530)의 두께는 약 20 nm 내지 약 100 nm일 수 있다.
막질 개선층(530)은 V-피트 생성층(520) 상부 표면을 따라 전면에 형성될 수 있다. 또한, 막질 개선층(530)은 V-피트 생성층(520) 상부 표면의 수직 방향으로 대략 일정한 두께를 가질 수 있다.
막질 개선층(530)은 V-피트 생성층(520)의 V-피트(521)의 내부를 소정의 두께로 덮음으로써 V-피트(521)를 적어도 부분적으로 채울 수 있다. 막질 개선층(530)의 V-피트(531)는 V-피트 생성층(520)의 V-피트(521) 내로 리세스될 수 있다. 막질 개선층(530)의 V-피트 생성층(520) 상부 표면에 수직인 방향으로의 두께는 V-피트 생성층(520)의 두께의 약 5% 내지 약 20%일 수 있다.
막질 개선층(530)에 형성되는 V-피트(531)는 V-피트 생성층(520)의 V-피트(521)와 대략 동일 또는 유사한 치수(dimension)를 가질 수 있다.
막질 개선층(530)의 상부 표면(533)은 V-피트 생성층(520)의 상부 표면(523)과 대비하여 개선된 표면 조도(roughness)를 가질 수 있다. 예를 들면, 막질 개선층(530)의 상부 표면(533)의 표면 조도는 V-피트 생성층(520)의 상부 표면(123)의 표면 조도의 60% 이하일 수 있다. 이러한 표면 조도는 원자력 현미경(atomic force microscope, AFM)으로 측정될 수 있다. 표면 조도는 V-피트(521, 231)를 제외한 상부 표면에 대하여 측정된 것을 기준으로 한다. 표면 조도는 계면의 균일도(평탄도)를 측정하여 판단할 수도 있다. 예를 들면, V-피트 생성층(520)과 그에 인접한 계면의 균일도보다 막질 개선층(530)과 그에 인접한 계면의 균일도가 우수할 수 있다.
이와 같이 막질 개선층(530)의 상부 표면(533)의 표면 조도가 개선됨으로써 그 위에 배치되는 활성층(505) 내의 배리어층과 양자 우물층의 표면 조도가 함께 개선될 수 있다. 그 결과 전자와 홀 사이의 비발광 재결합이 감소될 수 있어 발광 특성이 현저히 향상될 수 있다.
발광 소자 패키지(500)는 상기 제1도전형 반도체층(504)의 상부에 상기 활성층(505)과 인접하여 배치되는 초격자층(540)을 더 포함할 수 있다. 초격자층(540)은 서로 다른 조성을 갖거나, 서로 다른 불순물 함량을 갖는 복수의 InxAlyGa(1-x-y)N층(여기서, 0≤x<1, 0≤y<1, 0≤x+y<1)이 반복해서 적층되는 구조 또는 절연 물질 층이 부분적으로 형성될 수 있다. 초격자층(540)은 전류의 확산을 촉진하여 넓은 면적에서 균일한 발광이 일어나도록 할 수 있다.
초격자층(540)에도 막질 개선층(530)에 형성된 V-피트(531)에 대응되는 V-피트(541)가 형성될 수 있다.
초격자층(540)은 막질 개선층(530)의 V-피트(531)의 내부를 소정 두께로 덮음으로써 V-피트(531)를 적어도 부분적으로 채울 수 있다. 초격자층(540)의 V-피트(541)는 상기 막질 개선층(530)의 V-피트(531) 내로 리세스될 수 있다.
상기 제2 도전형 반도체층(506)은 활성층(505)과 인접한 부분에 전자 차단층을 더 포함할 수 있다. 전자 차단층(EBL)은 복수의 서로 다른 조성의 InxAlyGa(1-x-y)N를 적층한 구조 또는 AlyGa(1-y)N로 구성된 1층 이상의 층을 가질 수 있다. 전자 차단증은 활성층(505)보다 밴드갭이 커서 제2 도전형 반도체층(506)으로 전자가 넘어가는 것을 방지할 수 있다.
V-피트 생성층(520)에서 형성된 V-피트(521)는 각 층의 두께 방향, 즉, 제2 도전형 반도체층(506)에 가까울수록 V 형상의 계곡이 완만해지며, 초격자층(540) 또는 제2 도전형 반도체층(506)에 의해 평탄해 수 있다.
발광 소자 패키지(500)는 제1 도전형 반도체층(504)의 일부 영역 상에 배치된 제1 전극(519a)과, 제2 도전형 반도체층(506) 상에 순차적으로 배치된 오믹콘택층(518)과 제2 전극(519b)을 포함할 수 있다.
제1 전극(519a)은 이에 한정되지 않지만, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있으며, 단일층 또는 2층 이상의 구조를 가질 수 있다. 제1 전극(519a)층 상에 패드 전극층을 더 포함할 수 있다. 패드 전극층은 Au, Ni, Sn 중 적어도 하나를 포함하는 층일 수 있다.
활성층(505)에서 생성된 광이 상측으로 방출될 수 있도록, 오믹 콘택층(518)은 투명하면서 도전성을 가질 수 있다. 오믹 콘택층(518)은 Ag, Au, Al등과 같은 금속층, 또는 투명 전도성 산화물층 또는 질화물층일 수 있다. 예컨대, 오믹콘택층(518)은 ITO(Indium Tin Oxide), ZITO(Zinc-doped Indium Tin Oxide), ZIO(Zinc Indium Oxide), GIO(Gallium Indium Oxide), ZTO(Zinc TinOxide), FTO(Fluorine-doped Tin Oxide), AZO(Aluminium-doped Zinc Oxide), GZO(Gallium-doped Zinc Oxide), In4Sn3O12 및 Zn(1-x)MgxO(Zinc Magnesium Oxide, 0≤x≤1)로부터 선택된 적어도 하나의 물질을 포함할 수 있다.
제2 전극(519b)은 Al, Au, Cr, Ni, Ti, Sn 중 적어도 하나를 포함할 수 있다. 제2 전극(519b)은 본딩 와이어(W)를 통해 외부 장치(예컨대, 리드 프레임, 실장 기판)와 전기적으로 연결될 수 있다.
발광 소자 패키지(500)는 오믹 콘택층(518) 및 제2 전극(519b) 상의 광파장 변환층(550), 및 광파장 변환층(550) 상의 광 필터층(560)을 더 포함한다.
광파장 변환층(550)은 오믹 콘택층(518) 및 제2 전극(519b) 상에 배치되어, 활성층(505)으로부터 방출되는 제1 피크 파장을 갖는 제1 광을 흡수하고 제2 피크 파장을 갖는 제2 광을 방출한다. 제1 광은 오믹 콘택층(518) 및 제2 전극(519b)을 투과하여 광파장 변환층(550)에 입사한다. 제2 전극(419b)에 접합된 본딩 와이어(W)는 광파장 변환층(550)을 관통하여 지나가도록 배치된다. 즉, 본딩 와이어(W)의 일부는 광파장 변환층(550) 내를 관통한다. 광파장 변환층(550)은 도 1을 참조로 앞에서 설명된 광파장 변환층(150)에 대응하며, 이에 대한 자세한 설명은 생략한다.
광 필터층(560)은 활성층(505)으로부터 방출되는 제1 피크 파장의 제1 광을 반사하고, 광파장 변환층(550)으로부터 방출되는 제2 피크 파장의 제2 광을 투과시킨다. 광 필터층(560)은 도 1을 참조로 앞에서 설명된 광 필터층(160)에 대응하며, 이에 대한 자세한 설명은 생략한다.
발광 소자 패키지(500)는 광 필터층(560) 상의 투명 기판(570), 및 적어도 활성층(505)의 측면을 덮는 반사층(580)을 더 포함할 수 있다. 투명 기판(570)은 광 필터층(560)을 형성하기 위한 지지 기판으로 기능한다. 반사층(580)은 적어도 활성층(505)에서 생성된 광이 측면으로 누설되는 것을 방지하고 제2 피크 파장을 갖는 제2 광을 발광 효율을 개선하기 위하여 제공된다. 도 9에 도시된 바와 같이, 반사층(580)은 제1 도전형 반도체층(504), V-피트 생성층(520), 막질 개선층(530), 초격자층(540), 활성층(505) 및 제2 도전형 반도체층(506)의 측면을 함께 덮을 수도 있으며, 기판(501) 및 버퍼층(502)의 측면까지 연장될 수도 있다. 투명 기판(570) 및 반사층(580)은 각각 도 2에 도시된 발광 소자 패키지(100b)의 투명 기판(170a) 및 도 5에 도시된 발광 소자 패키지(100d)의 반사층(180)에 각각 대응되며, 이들에 대한 자세한 설명은 생략한다.
도 10은 본 발명의 기술적 사상의 다른 실시예에 따른 발광 소자 패키지를 나타내는 단면도이다.
도 10을 참조하면, 발광 소자 패키지(600)는 예시적으로 도 8에 일부분이 도시된 발광 소자 패키지(400)를 포함한다. 반도체 소자 패키지(400)에 대한 자세한 설명은 도 8를 참조로 앞에서 이루어졌으므로 생략한다.
발광 소자 패키지(600)는 실장 기판(610) 및 봉지체(603)를 더 포함할 수 있다. 반도체 소자 패키지(400)는 실장 기판(610)에 실장되어 와이어(W)를 통하여 실장 기판(610)과 전기적으로 연결될 수 있다.
실장 기판(610)은 기판 본체(611), 상부 전극(613) 및 하부 전극(614)과 상부 전극(613)과 하부 전극(614)을 연결하는 관통 전극(612)을 포함할 수 있다. 실장 기판(610)의 본체는 수지 또는 세라믹 또는 금속일 수 있으며, 상부 또는 하부 전극(613, 614)은 Au, Cu, Ag, Al와 같은 금속층일 수 있다. 예를 들어, 상기 실장 기판(613)은 PCB, MCPCB, MPCB, FPCB 등의 기판으로 제공될 수 있으며, 실장 기판(610)의 구조는 다양한 형태로 응용될 수 있다.
봉지체(603)는 상면이 볼록한 돔 형상의 렌즈 구조로 형성될 수 있지만, 실시 형태에 따라, 표면을 볼록 또는 오목한 형상의 렌즈 구조로 형성함으로써 봉지체(603) 상면을 통해 방출되는 빛의 지향각을 조절하는 것이 가능하다.
도 11은 본 발명의 기술적 사상의 다른 실시예에 따른 발광 소자 패키지를 나타내는 단면도이다.
도 11을 참조하면, 발광 소자 패키지(700)는 예시적으로 도 8에 일부분이 도시된 발광 소자 패키지(400)에서 광파장 변환층, 광 필터층 및 투명 기판이 제거된 발광 소자(400')를 포함한다. 발광 소자(400')에 대한 설명은 도 8에 도시된 발광 소자 패키지(400)에 대한 설명으로 대신한다. 발광 소자(400')는 제1 피크 파장을 갖는 제1 광을 방출할 수 있다. 제1 피크 파장은 청색 가시광선 파장 대역 또는 자외선 파장 대역 내의 파장일 수 있다. 예컨대, 발광 소자(400')는 청색 발광 소자일 수 있다.
발광 소자 패키지(700)는 패키지 본체(702) 및 한 쌍의 리드 프레임(703a, 703b)을 더 포함할 수 있다.
발광 소자(400')는 리드 프레임(703a, 703b) 상에 실장되고, 전극들 각각은 와이어들(W)을 통해 리드 프레임들(703a, 703b)에 전기적으로 연결될 수 있다. 다른 실시예에 따르면, 발광 소자(400')는 리드 프레임(703a, 703b)이 아닌 다른 영역, 예를 들어, 패키지 본체(702) 상에 실장될 수 있다.
패키지 본체(702)는 빛의 반사 효율이 향상되도록 컵 형상의 홈부를 가질 수 있다. 패키지 본체(702)는 고반사성 분말을 함유한 수지일 수 있다. 패키지 본체(702)에 포함된 고반사성 분말은 발광 소자(400')로부터 방출된 제1 광이 패키지 본체(702)로 흡수되거나 발광 소자 패키지(700)의 측면으로 유출되는 것을 방지하여 광 휘도를 높일 수 있다. 상기 고반사성 분말은 고반사성을 가진 금속 분말, 예를 들어 Al 또는 Ag 등의 분말을 포함할 수 있다. 고반사성 금속 분말은 패키지 본체(702)가 절연물로서 유지되는 범위에서 적절히 함유될 수 있다. 또한, 상기 고반사성 분말은 세라믹 분말, 예를 들어 TiO2, Al2O3, Nb2O5, Al2O3 및 ZnO로 구성된 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.
패키지 본체(702)는 경화성 수지 또는 반경화성 수지일 수 있다. 경화성 수지는 경화 전에 유동성을 가지면서, 열 또는 자외선과 같은 에너지가 인가되면 경화될 수 있는 수지일 수 있다. 반경화(semi-curing)는 완전 경화되지 않은 상태이지만 취급성 또는 가공성을 갖는 정도로 경화가 진행된 상태를 의미할 수 있다. 반경화된 수지체는 적절한 온도에서 압착시킴으로써 발광 소자(400')의 표면과 접합된 형태로 제공될 수 있다.
일부 실시예들에서, 패키지 본체(702)는 동일한 물질로 이루어지고, 일체(one body)일 수 있다. 즉, 패키지 본체(702)는 동일한 물질을 몰딩하여 형성될 수 있다.
패키지 본체(702)는 전기적 절연성을 가질 수 있다. 예를 들면, 패키지 본체(702)는 실리콘 수지(Silicone resin), 에폭시 수지(epoxy resin) 또는 그 혼합 수지일 수 있다.
발광 소자 패키지(700)는 패키지 본체(702)에 의해 한정되는 공간에서 패키지 본체(702)의 내측벽과 접하고, 발광 소자(400')의 상면과 접하는 파장 변환층(750)을 포함한다.
파장 변환층(750)은 발광 소자(400')와 와이어(W) 등을 봉지한다. 광파장 변환층(750)은 발광 소자(400')로부터 방출되는 제1 피크 파장을 갖는 제1 광을 흡수하고 제2 피크 파장을 갖는 제2 광을 방출한다. 제2 피크 파장은 제1 피크 파장과 상이하며, 제1 색상과 상이한 제2 색상의 가시광선의 파장 대역 내에 포함될 수 있다. 제2 색상은 적색, 녹색 또는 황색 중 하나일 수 있다.
광파장 변환층(750)은 발광 소자(400')로부터 방출되는 제1 광의 파장을 변환하기 위하여 파장 변환 물질로서, 형광체 및/또는 양자점과 같은 다양한 물질이 사용될 수 있다.
광파장 변환층(750)에 사용되는 형광체는 다음과 같은 조성식 및 컬러(color)를 가질 수 있다.
산화물계: 황색 및 녹색 Y3Al5O12:Ce, Tb3Al5O12:Ce, Lu3Al5O12:Ce
실리케이트계: 황색 및 녹색 (Ba,Sr)2SiO4:Eu, 황색 및 등색 (Ba,Sr)3SiO5:Ce
질화물계: 녹색 β-SiAlON:Eu, 황색 La3Si6N11:Ce, 등색 α-SiAlON:Eu, 적색 CaAlSiN3:Eu, Sr2Si5N8:Eu, SrSiAl4N7:Eu, SrLiAl3N4:Eu, Ln4-x(EuzM1-z)xSi12-yAlyO3+x+yN18-x-y (0.5≤x≤3, 0<z<0.3, 0<y≤4)
여기서, Ln은 IIIa 족 원소 및 희토류 원소로 이루어지는 군에서 선택되는 적어도 한 종의 원소이고, M은 Ca, Ba, Sr 및 Mg로 이루어지는 군에서 선택되는 적어도 한 종의 원소일 수 있다.
플루오라이트(fluoride)계: KSF계 적색 K2SiF6:Mn4 +, K2TiF6:Mn4 +, NaYF4:Mn4 +, NaGdF4:Mn4 +, K3SiF7:Mn4 +
형광체 조성은 기본적으로 화학양론(stoichiometry)에 부합하여야 하며, 각 원소들은 주기율표상 각 족들 내의 다른 원소로 치환이 가능하다. 예를 들면, Sr은 알카리토류(II)족의 Ba, Ca, Mg 등으로 치환할 수 있으며, Y는 란탄계열의 Tb, Lu, Sc, Gd 등으로 치환할 수 있다. 또한, 활성제인 Eu 등은 원하는 에너지 준위에 따라 Ce, Tb, Pr, Er, Yb 등으로 치환할 수 있으며, 활성제가 단독으로 사용되거나, 특성 변형을 위해 부활성제 등이 추가로 적용될 수 있다.
광파장 변환층(750)의 파장 변환 물질로서, 형광체를 대체하거나 형광체와 혼합하여 양자점(Quantum Dot, QD)이 사용될 수 있다.
발광 소자 패키지(700)는 파장 변환층(750) 상의 광 필터층(760)을 더 포함한다. 광 필터층(760)은 패키지 본체(720)의 상면을 덮도록 연장될 수 있다.
광 필터층(760)은 발광 소자(400')로부터 방출되는 제1 피크 파장의 제1 광을 반사하고, 광파장 변환층(750)으로부터 방출되는 제2 피크 파장의 제2 광을 투과시킨다.
광 필터층(760)은 서로 다른 굴절률을 갖는 복수의 유전체막들이 교대로 적층된 다층 반사 구조물일 수 있다. 예를 들면, 광 필터층은 제1 굴절률(n1)과 제1 두께(d1)을 갖는 제1 유전체막과 제2 굴절률(n2)과 제2 두께(d2)를 갖는 제2 유전체막이 교대로 반복적으로 적층된 다층 반사 구조물일 수 있다. 일 예에 따르면, 광 필터층(160)은 발광 소자(400')로부터 방출되는 제1 피크 파장의 제1 광을 반사하는 분산 브래그 반사기(DBR: Distributed Bragg Reflector)일 수 있다.
다층 반사 구조물은 서로 다른 굴절률을 갖는 복수의 유전체막들이 복수 회 반복하여 적층될 수 있다. 다층 반사 구조물 내의 제1 및 제2 유전체막들은 각각 SiO2, SiN, SiOxNy, TiO2, Nb2O5, Si3N4, Al2O3, TiN, AlN, ZrO2, TiAlN, TiSiN 등의 산화물 또는 질화물, 및 이들의 조합을 포함할 수 있다. 예를 들면, 제1 유전체막은 실리콘 산화물(SiO2)로 이루어지고, 제2 유전체막은 티타늄 산화물(TiO2) 또는 니오븀 산화물(Nb2O5)로 이루어질 수 있다.
제1 및 제2 유전체막들의 굴절률은 약 1.4 내지 약 3.0 사이의 범위 내에서 결정될 수 있다. 발광 소자(400')로부터 방출되는 제1 광의 제1 피크 파장을 λ1이라고 할 경우, 제1 및 제2 유전체막들의 두께는 각각 λ1/4n1, 및 λ2/4n2일 수 있다.
도 12는 본 발명의 기술적 사상의 다른 실시예에 따른 발광 소자 패키지를 나타내는 단면도이다.
도 12를 참조하면, 발광 소자 패키지(900)는 발광 구조물(S), 광파장 변환층(950), 및 광 필터층(960)을 포함한다. 발광 구조물(S)은 순차적으로 배치되는 제1 도전형 반도체층(904), 활성층(905) 및 제2 도전형 반도체층(906)을 포함한다. 발광 구조물(S), 광파장 변환층(950), 및 광 필터층(960)는 도 1에 도시된 발광 소자 패키지(100)의 발광 구조물(140), 광파장 변환층(150), 및 광 필터층(160)에 각각 대응되며, 이들에 대하여 반복하여 설명하지 않는다. 다만, 발광 구조물(S)의 적층 순서는 도 4의 발광 구조물(140)의 적층 순서와 동일하다. 즉, 제1 도전형 반도체층(904)은 활성층(905) 상에 배치되고, 활성층(905)은 제2 도전형 반도체층(906) 상에 배치된다. 또한, 발광 소자 패키지(900)의 광추출효율 및 발광 구조물(S)의 단결정 품질을 개선하기 위하여 제1 도전형 반도체 층(904)의 상면은 요철을 갖는다.
발광 소자 패키지(900)는 광 필터층(960) 상의 투명 기판(970) 및 광파장 변환층(950)의 측면을 덮는 반사층(980)을 더 포함한다. 반사층(980)은 측면 인캡슐레이션(927)의 측면을 덮을 수도 있다. 제조 공정에 따라, 반사층(980)은 광 필터층(960) 및 투명 기판(970)의 측면을 덮을 수도 있다. 투명 기판(970) 및 반사층(980)은 도 2에 도시된 발광 소자 패키지(100b)의 투명 기판(170a) 및 도 5에 도시된 발광 소자 패키지(100d)의 반사층(180)에 각각 대응되며, 이들에 대하여 반복하여 설명하지 않는다. 다른 예에 따르면, 발광 소자 패키지(900)는 투명 기판(970) 대신에 광파장 변환층(950)과 광 필터층(960) 사이에 투명층을 포함할 수 있다.
발광 소자 패키지(900)는 제1 도전형 반도체층(904)에 전기적으로 연결되는 제1 전극, 및 제2 도전형 반도체층(906)에 전기적으로 연결되는 제2 전극을 포함한다.
제2 전극은 제2 도전형 반도체층(906)의 하부에서 제2 도전형 반도체층(906)에 직접 전기적으로 연결되는 오믹 콘택부(909a), 및 오믹 콘택부(909a)에 연결되는 전극부(909b)를 포함하는 제2 전극부(909)를 포함한다. 제2 전극은 제2 전극부(909)에 연결되는 제2 패드(919), 및 제2 패드(919)에 연결되고 외부 단자로 기능하는 제2 금속 포스트(929)를 포함한다.
제1 전극은 제2 전극부(909), 제2 도전형 반도체층(906), 및 활성층(905)을 관통하는 콘택 홀을 통해 제1 도전형 반도체층(904)에 전기적으로 연결된다. 제1 전극은 제1 도전형 반도체층(904)에 집적 전기적으로 연결되는 제1 전극부(908), 제1 전극부(908)에 전기적으로 연결되는 제1 패드(918), 및 제1 패드(918)에 연결되고 외부 단자로 기능하는 제1 금속 포스트(928)을 포함한다.
발광 소자 패키지(900)는 제1 도전형 반도체층(904)에 연결되는 제1 전극과 제2 도전형 반도체층(906)에 연결되는 제2 전극 간의 전기적 절연을 제공하는 절연층(907)을 더 포함한다. 절연층(907)은 활성층(905)에서 생성된 제1 광을 반사하기 위한 반사 구조물을 포함할 수 있다.
발광 소자 패키지(900)는 발광 구조물(140), 및 제1 및 제2 전극들을 지지하고 외부로부터 보호하고 제1 및 제2 금속 포스트들(928, 929) 간의 전기적 절연을 제공하는 측면 인캡슐레이션(927)을 더 포함한다.
활성층(905)에서 생성된 제1 광은 반사 특성을 갖는 절연층(907), 반사층(980) 및 광 필터층(960)에 의해 내부로 반사되어, 광파장 변환층(960)에 입사됨으로써 광파장 변환층(950)의 광파장 변환 효율이 증가될 수 있다. 활성층(905)에서 생성된 제1 피크 파장을 갖는 제1 광은 광파장 변환층(950)에 의해 제2 피크 파장을 갖는 제2 광으로 변환되고, 제2 광은 광 필터층(960)을 통해 외부로 방출된다. 따라서, 발광 소자 패키지(900)는 순도 높은 색상의 광을 방출할 수 있다.
도 13a 내지 도 13k는 본 발명의 기술적 사상의 일 실시예에 따라, 도 12에 도시된 발광 소자 패키지의 제조 공정을 나타낸다.
도 13a를 참조하면, 기판(901) 상에 발광 구조물(S)을 웨이퍼 레벨로 형성하는 공정이 수행된다. 발광 구조물(S)은 전술한 제1 도전형 반도체층(904), 활성층(905) 및 제2 도전형 반도체층(906)이 순차적으로 형성될 수 있다. 기판(901)은 사파이어와 같은 절연성 기판일 수 있다. 하지만, 이에 한정되지 않으며, 기판(901)은 사파이어 외에도 SiC, Si, MgAl2O4, MgO, LiAlO2, LiGaO2, 또는 GaN의 물질을 포함할 수 있다.
도 13b를 참조하면, 발광 구조물(S)에 제1 도전형 반도체층(904)의 일부(E1)가 노출되도록 메사 에칭을 실행한 후 제1 절연층(907a)을 증착할 수 있다. 본 에칭 공정에 의해 메사는 개별 발광소자 패키지당 1개 또는 복수개 형성될 수 있다.
도 13c를 참조하면, 제1 절연층(907a) 중 일부를 에칭한 후 도전성 오믹 물질을 증착하여 제1 및 제2 전극부(908, 909)를 형성한다. 제1 절연층(907a), 제1 및 제2 전극부(908, 909) 상에 제2 절연층(907b)을 형성한 후, 에칭을 통해 제1 및 제2 전극부(908, 909) 중 일부를 노출시킬 수 있다. 제1 및 제2 전극부(908, 909)는 Ag Al, Ni, Cr, Cu, Au, Pd, Pt, Sn, W, Rh, Ir, Ru, Mg, Zn 및 이들을 포함하는 합금물질 중 적어도 하나를 포함하는 반사성 전극일 수 있다. 제2 전극부(909)는 오믹 콘택부(909a) 및 전극부(909b)를 포함할 수 있다.
도 13d를 참조하면, 제1 및 제2 전극부(908, 909) 상부에 제1 및 제2 패드(918, 919)를 형성할 수 있다. 제1 및 제2 패드(918, 919)는 각각 제1 및 제2 전극부(908, 909)와 전기적으로 연결될 수 있다.
도 13e를 참조하면, 개별 칩 단위로 분리하는 아이솔레이션 공정이 진행될 수 있다. 아이솔레이션 공정은 블레이드로 이루어질 수 있으나 이에 한정되는 것은 아니고, 기판(901)은 절단하지 않고 발광 구조물(S)를 절단할 수 있는 방식이면 된다. 상기 공정을 통하여 발광 구조물(S)는 개별 칩으로 분리되어 기판(901)에 지지되게 된다. 분리 공정에 의해 얻어지는 발광 구조물(S)의 형상은 상부가 하부보다 짧은 사다리꼴 모양이 될 수 있으며, 이에 의해 발광 구조물(S)의 측면에는 경사면이 형성될 수 있다.
이어, 발광 구조물(S)의 경사면, 상기 제1, 제2 패드(918, 919), 제2 절연층(907b) 상에 제3 절연층(907c)이 형성될 수 있으며, 이후 제1 및 제2 패드(918, 919)의 일부가 노출될 수 있다. 제3 절연층(907c)은 이전 공정에서 형성되어 잔류한 제1 및 제2 절연층(907a, 907b)과 함께 페시베이션을 제공할 수 있다.
도 13f를 참조하면, 제1 및 제2 패드(918, 919) 상부에 제1 및 제2 금속 포스트(928, 929)가 형성될 수 있다. 제1 및 제2 금속 포스트(928, 929)는 Cu로 형성될 수 있으나, 이에 한정되는 것은 아니며 전도성 물질로 형성될 수 있다.
도 13g를 참조하면, 제1 및 제2 금속 포스트(928, 929)의 사이, 및 인접하는 발광 구조물들(S)의 제1 및 제2 금속 포스트들(928, 929) 사이를 메우기 위해 측면 인캡슐레이션(927)을 형성하는 공정이 진행될 수 있다.
측면 인캡슐레이션(927)을 형성할 때, 측면 인캡슐레이션(927)의 물질은 높은 강성을 위하여 높은 영률을 가지고, 발광 구조물(S)에서 발생하는 열을 방출하기 위하여 높은 열 전도도를 가질 수 있다. 또한, 측면 인캡슐레이션(927)에는 하방으로의 빛을 반사시키기 위한 광반사 물질이 포함될 수 있다. 광반사 물질로는 TiO2, Al2O3 가 사용될 수 있으나, 이에 한정되는 것은 아니다.
측면 인캡슐레이션(927)을 형성하는 공정은 제1 및 제2 금속 포스트(928, 929)의 상부까지 덮도록 인캡슐레이션 재료로 도포하는 공정과, 그라인딩 등과 같은 평탄화 공정을 이용하여 제1 및 제2 금속 포스트(928, 929)의 단부를 노출시키는 공정을 포함할 수 있다.
도 13h를 참조하면, 기판(901)을 제거하는 공정을 진행할 수 있다. 본 공정은, 우선 상기 제1 및 제2 금속 포스트(928, 929)가 있는 면에 임시로 지지 기판(931)을 본딩하는 단계를 진행할 수 있다. 자외선 경화성 물질과 같은 본딩 재료(932)가 이용될 수 있다. 이후, 기판(901)을 그라인딩 또는 레이저 리프트 오프와 같은 공정으로 제거할 수 있다. 필요에 따라, 광방출 효율을 증대시키기 위하여 제2 도전형 반도체층(906)의 일부에 텍스쳐링 공정을 추가할 수 있다. 제2 도전형 반도체층(906)의 상면에 요철(P)이 형성될 수 있다.
도 13i를 참조하면, 발광 구조물(S) 상부에 광파장 변환층(937)을 형성하는 공정이 수행될 수 있다. 광파장 변환층(937)은 전술한 바와 같이 형광체 및 양자점과 같은 다양한 광변환 물질이 사용될 수 있다.
도 13j를 참조하면, 최종적으로 개별 패키지별로 절단하는 공정이 수행될 수 있다. 본 절단 공정은 예를 들어, 지지 기판(931)을 제거한 후 점착성 테이프(941)를 부착한 후에 블레이드 절단 방식을 통하여 개별 패키지로 분리하는 방식으로 수행될 수 있다.
도 13k를 참조하면, 투명 기판(970) 상에 광 필터층(960)을 형성할 수 있다. 광 필터층(960)은 발광 구조물(S)에서 방출되는 제1 피크 파장의 제1 광을 반사하고 광파장 변환층(937)에서 방출되는 제2 피크 파장의 제2 광을 통과시킨다.
도 12를 참조하면, 광파장 변환층(937)의 측면에 반사층(980)을 형성할 수 있다. 반사층(980)은 광파장 변환층(937)의 측면만을 덮을 수 있다. 반사층(980)은 측면 인캡슐레이션(927)의 측면을 덮을 수도 있다.
광 필터층(960)이 형성된 투명 기판(970)을 뒤집어 광파장 변환층(937) 상에 접합시킨다. 광파장 변환층(937)이 접착성을 갖도록 반경화시킨 후, 광파장 변환층(937) 상에 광 필터층(960)이 접하도록 투명 기판(970)을 가압하고, 광파장 변환층(937)을 경화시킴으로써, 광파장 변환층(937) 상에 광 필터층(960)이 형성된 투명 기판(970)을 접합시킬 수 있다. 다른 예에 따르면, 접착제 또는 접착 필름을 이용하여 광파장 변환층(937) 상에 광 필터층(960)이 형성된 투명 기판(970)을 접착시킬 수 있다. 다른 예에 따르면, 광 필터층(960)이 형성된 투명 기판(970)을 뒤집지 않고, 그대로 광파장 변환층(937) 상에 접합시킨다. 즉, 광파장 변환층(937) 상에 투명 기판(970)이 접할 수 있다.
광 필터층(960)이 형성된 투명 기판(970)이 개별 패키징와 동일한 크기로 절단된 후, 광파장 변환층(937) 상에 접합되는 예를 도시하였지만, 다른 예에 따르면, 도 13i에 도시된 구조물 상에 광 필터층(960)이 형성된 투명 기판(970)이 전면적으로 접합될 수도 있다. 그 후, 개별 패키지별로 절단하는 공정이 수행될 수 있다. 그 후, 절단된 개별 패키지의 측면에 반사층(980)이 형성될 수 있다.
위와 같은 공정을 통하여 얻어진 칩 스케일 패키지(Chip Scale Package)는 실질적으로 반도체 발광소자(즉 LED 칩)과 동일한 패키지 사이즈를 달성할 수 있기 때문에 단일 면적당 높은 광량을 얻을 수 있다. 또한, 웨이퍼 레벨로 모든 공정이 이루어지기 때문에 대량 생산에 적합하며, LED 칩과 함께, 형광체와 같은 파장 변환 물질을 일체형으로 제조할 수 있다는 장점도 갖고 있다.
도 14는 본 발명의 기술적 사상의 다양한 실시예들에 따른 발광 소자 패키지를 이용한 3색 발광 장치의 개략적인 블록도이다.
도 14를 참조하면, 3색 발광 장치(1000)은 제1 내지 제3 발광 소자 패키지(LED1-LED3)를 포함한다.
제1 및 제2 발광 소자 패키지들(LED1, LED2)은 도 1 내지 도 12에 도시된 발광 소자 패키지들 중 어느 하나를 포함할 수 있다. 제3 발광 소자 패키지(LED3)은 광파장 변환층 및 광 필터층을 포함하지 않는 종래의 발광 소자 패키지일 수 있다. 예컨대, 제3 발광 소자 패키지(LED3)는 도 1 내지 도 12에 도시된 발광 소자 패키지들 중 어느 하나에서 광파장 변환층 및 광 필터층을 포함하지 않는 변형된 발광 소자 패키지를 포함할 수 있다.
제1 내지 제3 발광 소자 패키지(LED1-LED3)는 모두 실질적으로 동일한 발광 구조물을 포함할 수 있다. 예를 들면, 제1 내지 제3 발광 소자 패키지(LED1-LED3) 각각의 발광 구조물의 구조 및 물질 조성은 실질적으로 동일할 수 있다. 예컨대, 제1 내지 제3 발광 소자 패키지(LED1-LED3) 각각의 발광 구조물은 예컨대 청색 가시광선 파장 대역 내에 제1 피크 파장을 갖는 제1 광을 방출할 수 있다. 제1 발광 소자 패키지(LED1) 내의 발광 구조물은 제1 발광 구조물로 지칭하고, 제2 발광 소자 패키지(LED2) 내의 발광 구조물은 제2 발광 구조물로 지칭하고, 제3 발광 소자 패키지(LED3) 내의 발광 구조물은 제3 발광 구조물로 지칭한다.
제1 발광 소자 패키지(LED1)는 제3 발광 소자 패키지(LED3)에 비해 제1 광파장 변환층 및 제1 광 필터층을 더 포함할 수 있다.
제1 광파장 변환층은 제1 발광 구조물 상에 배치되고, 제1 발광 구조물로부터 방출되는 제1 피크 파장을 갖는 제1 광을 흡수하고 상기 제1 피크 파장과 상이한 제2 피크 파장을 갖는 제2 광을 방출한다. 제2 피크 파장은 예컨대, 녹색 가시광선 파장 대역 내에 포함될 수 있다.
제1 광 필터층은 제1 광파장 변환층 상에 배치되고 제1 발광 구조물로부터 방출되는 제1 피크 파장을 갖는 제1 광을 반사할 수 있다. 제1 광 필터층은 제1 광파장 변환층으로부터 방출되는 제2 피크 파장의 제2 광을 통과시킬 수 있다.
제2 발광 소자 패키지(LED2)는 제3 발광 소자 패키지(LED3)에 비해 제2 광파장 변환층 및 제2 광 필터층을 더 포함할 수 있다.
제2 광파장 변환층은 제2 발광 구조물 상에 배치되고, 제2 발광 구조물로부터 방출되는 제1 피크 파장을 갖는 제1 광을 흡수하고 상기 제1 피크 파장 및 상기 제2 피크 파장과 상이한 제3 피크 파장을 갖는 제3 광을 방출한다. 제3 피크 파장은 적색 가시광선 파장 대역 내에 포함될 수 있다.
제2 광 필터층은 제2 광파장 변환층 상에 배치되고 제2 발광 구조물로부터 방출되는 제1 피크 파장을 갖는 제1 광을 반사할 수 있다. 제2 광 필터층은 제2 광파장 변환층으로부터 방출되는 제3 피크 파장의 제3 광을 통과시킬 수 있다.
예를 들면, 제1 발광 소자 패키지(LED1)는 녹색 광을 출력하고, 제2 발광 소자 패키지(LED2)는 적색 광을 출력하고, 제3 발광 소자 패키지(LED3)는 청색 광을 출력할 수 있다.
제1 및 제2 광 필터층들 각각은 제1 굴절률을 갖는 제1 유전체막과 제2 굴절률을 갖는 제2 유전체막이 교대로 적층된 구조물을 포함할 수 있다. 제1 광 필터층 내의 제1 유전체막 및 제2 유전체막은 각각 제2 광 필터층 내의 제1 유전체막 및 제2 유전체막과 서로 동일한 유전율 및 두께를 가질 수 있다. 다른 예에 따르면, 제1 광 필터층은 제2 피크 파장을 갖는 제2 광을 통과시키고, 제2 광 필터층은 제3 피크 파장을 갖는 제3 광을 통과시키기 위해, 제1 광 필터층 내의 제1 유전체막 및 제2 유전체막은 각각 제2 광 필터층 내의 제1 유전체막 및 제2 유전체막과 서로 상이한 유전율 및/또는 두께를 가질 수 있다.
제3 발광 구조물의 평면 면적은 제1 및 제2 발광 구조물의 평면 면적보다 좁을 수 있다. 제1 및 제2 발광 구조물 상에는 각각 제1 및 제2 광파장 변환층 및 제1 및 제2 광 필터층이 배치된다. 따라서, 파장 변환이나 광 필터링 없이 바로 방출되는 제3 발광 소자 패키지(LED3)에 비해, 제1 및 제2 발광 소자 패키지(LED1, LED2)는 파장 변환 및 광 필터링에 의해 발광 효율이 저하될 수 있다. 이를 보완하기 위해, 제1 및 제2 발광 소자 패키지(LED1, LED2)는 제3 발광 소자 패키지(LED3)에 비해 넓은 평면 면적을 가질 수 있다.
본 발명의 기술적 사상에 따르면, 3색 발광 장치(1000) 내의 제1 내지 제3 발광 소자 패키지(LED1-LED3)는 모두 동일한 발광 구조물을 포함한다. 따라서, 제1 내지 제3 발광 소자 패키지(LED1-LED3) 내의 구동 전원은 모두 동일하며, 3색 발광 장치(1000)의 구동 전원으로서 1종류의 전원만 제공되더라도 3색 발광 장치(1000)를 구동할 수 있다.
만약 제1 내지 제3 발광 소자 패키지(LED1-LED3) 내의 발광 구조물이 모두 상이한 색상의 광을 방출하기 위해 상이한 종류일 경우, 이들의 구동 전원은 모두 상이할 수 있으며, 이들을 포함하는 3색 발광 장치를 구동하기 위해서는 3종류의 전원을 공급하거나, 1가지 종류의 전원을 공급하고 이를 전압 분배등을 통해 추가적인 제2 및 제3 전원을 생성해야 하므로, 전원 효율이 떨어지고 회로의 복잡도가 증가하는 문제가 발생할 수 있다. 그러나, 본 발명의 기술적 사상에 따르면, 다른 색상의 광을 방출하는 제1 내지 제3 발광 소자 패키지(LED1-LED3)가 모두 동일한 발광 구조물을 포함함으로써, 1가지 전원을 이용하여 구동할 수 있을 뿐만 아니라, 전원 회로를 간단하게 구성할 수 있으며, 전원 효율이 낮아지는 문제도 발생하지 않는다. 게다가, 제1 및 제2 발광 소자 패키지들(LED1, LED2)의 발광 효율이 낮아지는 문제를 해결하기 위하여, 이들의 평면 면적을 넓게함으로써 색치우침을 방지할 수 있다.
또한, 본 발명의 기술적 사상에 따르면, 제1 및 제2 발광 소자 패키지들(LED1, LED2)이 방출하는 광에는 제1 색상의 광이 포함되지 않는다. 따라서, 제1 및 제2 발광 소자 패키지들(LED1, LED2)은 순도 높은 제2 및 제3 색상의 광을 방출할 수 있다. 따라서, 3색 발광 장치(1000)는 넓은 범위의 색상들을 모두 표현할 수 있다.
도 16은 본 발명의 기술적 사상의 다양한 실시예들에 따른 발광 소자 패키지를 이용한 표시 장치의 개략적인 블록도이다. 도 17은 도 16의 표시 장치의 픽셀의 개략적인 블록도이다.
도 16 및 도 17을 참조하면, 표시 장치(1100)는 복수의 픽셀들(P)을 포함한다. 픽셀들(P)은 행과 열을 따라 정렬될 수 있다. 픽셀들(P)은 도 14의 3색 발광 장치(1000)를 이용하여 구현되거나, 이와 유사한 구조를 가질 수 있다.
픽셀(P)은 적어도 2개의 서브 픽셀들(SP)을 포함할 수 있다. 예컨대, 서브 픽셀들(SP)이 베이어 패턴으로 정렬된 경우, 제1 픽셀(P)은 적색 및 녹색 서브 픽셀들(SP)을 포함하고, 제2 픽셀(P)은 청색 및 녹색 서브 픽셀들(SP)을 포함하고, 제1 픽셀(P)과 제2 픽셀(P)이 서로 반복적으로 배열될 수 있다. 픽셀(P)은 적색, 녹색 및 청색의 서브 픽셀들(SP)을 포함할 수 있다. 픽셀(P)은 적색, 녹색, 청색 및 백색의 서브 픽셀들(SP)을 포함할 수 있다.
도 17에 도시된 픽셀은 제1 내지 제3 서브 픽셀들(SP1, SP2, SP3)을 포함하는 것으로 도시되지만 본 발명은 이에 한정되지 않는다. 제1 서브 픽셀(SP1)은 제1 발광 소자를 포함하고, 제2 서브 픽셀(SP2)은 제2 발광 소자를 포함하고, 제3 서브 픽셀(SP3)은 제3 발광 소자를 포함한다.
상기 제1 발광 소자는 제1 발광 구조물, 제1 광파장 변환층 및 제1 광 필터층을 포함한다. 제1 발광 구조물은 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하고 제1 피크 파장을 갖는 제1 광을 방출한다. 제1 광파장 변환층은 상기 제1 발광 구조물 상에 배치되고, 상기 제1 발광 구조물로부터 방출되는 상기 제1 광을 흡수하고 상기 제1 피크 파장과 상이한 제2 피크 파장을 갖는 제2 광을 방출한다. 제1 광 필터층은 상기 제1 광파장 변환층 상에 배치되고, 상기 제1 발광 구조물로부터 방출되는 상기 제1 광을 반사하고 상기 제1 광파장 변환층으로부터 방출되는 상기 제2 광을 투과한다.
상기 제2 발광 소자는 제2 발광 구조물, 제2 광파장 변환층 및 제2 광 필터층을 포함한다. 제2 발광 구조물은 제1 발광 구조물과 실질적으로 동일한 구조 및 물질 조성을 가지며, 상기 제1 도전형 반도체층, 상기 활성층 및 상기 제2 도전형 반도체층을 포함하고 제1 피크 파장을 갖는 제1 광을 방출한다. 제2 광파장 변환층은 상기 제2 발광 구조물 상에 배치되고, 상기 제2 발광 구조물로부터 방출되는 상기 제1 광을 흡수하고 상기 제1 및 제2 피크 파장들과 상이한 제3 피크 파장을 갖는 제3 광을 방출한다. 제2 광 필터층은 상기 제2 광파장 변환층 상에 배치되고, 상기 제2 발광 구조물로부터 방출되는 상기 제1 광을 반사하고 상기 제2 광파장 변환층으로부터 방출되는 상기 제3 광을 투과한다.
상기 제3 발광 소자는 상기 제1 도전형 반도체층, 상기 활성층 및 상기 제2 도전형 반도체층을 포함하고 상기 제1 피크 파장을 갖는 상기 제1 광을 방출하는 제3 발광 구조물을 포함한다.
제1 내지 제3 서브 픽셀들(SP1, SP2, SP3) 내의 제1 내지 제3 발광 구조물들은 모두 실질적으로 동일한 구조 및 물질 조성을 가질 수 있다. 예컨대, 제1 내지 제3 발광 구조물들은 동일한 구동 전원을 이용하여 구동되며, 동일한 색상의 제1 광을 방출할 수 있다. 제1 광의 색상은 청색일 수 있다. 즉, 제1 피크 파장은 청색 가시광선 파장 대역 내의 파장일 수 있다. 예컨대, 제2 피크 파장은 제2 색상, 예컨대, 녹색의 가시광선 파장 대역 내의 파장일 수 있다. 예컨대, 제3 피크 파장은 제3 색상, 예컨대, 적색의 가시광선 파장 대역 내의 파장일 수 있다.
예를 들면, 도 17에 도시된 바와 같이, 제1 서브 픽셀(SP1)의 제1 발광 소자는 녹색 광을 방출하고, 제2 서브 픽셀(SP2)의 제2 발광 소자는 적색 광을 방출하고, 제3 서브 픽셀(SP3)의 제3 발광 소자는 청색광을 방출할 수 있다.
제3 서브 픽셀(SP3)은 제1 내지 제2 서브 픽셀들(SP1, SP2)과 비교할 때, 광파장 변환층 및 광 필터층을 포함하지 않는다. 따라서, 제3 서브 픽셀(SP3)은 제1 내지 제2 서브 픽셀들(SP1, SP2)에 비해 발광 효율이 높으며, 제1 내지 제3 서브 픽셀(SP1, SP2, SP3)이 모두 동일한 최대 휘도를 갖기 위해, 제1 내지 제2 서브 픽셀들(SP1, SP2) 각각의 평면 면적은 제3 서브 픽셀(SP3)의 평면 면적보다 넓을 수 있다.
그러나, 제1 내지 제3 서브 픽셀들(SP1, SP2, SP3)은 모두 동일한 구조 및 물질 조성을 갖는 발광 구조물을 포함하므로, 동일한 구동 전원으로 구동될 수 있다. 따라서, 제1 내지 제3 서브 픽셀들(SP1, SP2, SP3)은 모두 동일한 구동 회로 구성을 가질 수 있다. 예시적인 서브 픽셀(P)의 구동 회로는 도 18에 도시된다. 제1 내지 제3 서브 픽셀들(SP1, SP2, SP3)은 집합적으로 서브 픽셀(SP)로 표시된다.
도 18은 도 17에 도시된 서브 픽셀들의 예시적인 픽셀 회로를 도시한다.
도 18을 참조하면, 서브 픽셀(SP)은 스위칭 트랜지스터(TRs), 구동 트랜지스터(TRd) 및 저장 커패시터(Cst)를 포함할 수 있다. 구동 트랜지스터(TRd)는 제1 구동 전원(VDD)와 제2 구동 전원(VSS) 사이에서 구동 전류를 생성하여 발광 소자(LED)에 출력한다. 발광 소자(LED)는 제1 내지 제3 발광 구조물 중 한 종류를 포함한다. 전술한 바와 같이, 제1 내지 제3 발광 구조물은 모두 동일한 구동 전원에 의해 구동되므로, 서브 픽셀(SP)의 종류에 따라 픽셀 회로가 달라지거나 구동 전원의 전압 레벨이 달라지지 않는다.
스위칭 트랜지스터(TRs)는 주사 신호가 전달되는 게이트 라인(GL) 및 데이터 신호가 전달되는 데이터 라인(DL)에 연결된다. 스위칭 트랜지스터(TRs)는 주사 신호에 응답하여 데이터 신호를 저장 커패시터(Cst)에 저장한다. 저장 커패시터(Cst)는 스위칭 트랜지스터(TRs)로부터 전달된 데이터 신호를 일시적으로 저장하여, 구동 트랜지스터(TRd)의 게이트-소스 전압을 한 프레임 동안 일정하게 유지한다. 구동 트랜지스터(TRd)는 스위칭 트랜지스터(TRs)로부터 전달된 데이터 신호에 의해 제1 구동 전원(VDD)에서 발광 소자(LED)를 통해 제2 구동 전원(VSS)로 흐르는 전류의 크기를 조절한다. 그에 따라 발광 소자(LED)는 데이터 신호에 대응하는 휘도로 발광하게 된다.
도 18에 도시된 바와 같이, 서브 픽셀들(SP)이 표시하는 색상과 무관하여 동일한 구동 전원에 의해 구동될 수 있기 때문에, 픽셀 회로 및 전원 회로가 간단해질 수 있다. 또한, 각 서브 픽셀들(SP)은 순도 높은 색상의 광을 방출할 수 있기 때문에, 본 발명의 기술적 사상에 따른 표시 장치(1100)는 넓은 범위의 색상을 표시할 수 있다.
지금까지의 설명은 본 발명의 기술적 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시예들은 본 발명의 기술적 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
110: 제1 도전형 반도체층
120: 활성층
130: 제2 도전형 반도체층
140: 발광 구조물
150: 광파장 변환층
160: 광 필터층

Claims (20)

  1. 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상의 활성층 및 상기 활성층 상의 제2 도전형 반도체층을 포함하고 제1 피크 파장을 갖는 제1 광을 방출하는 발광 구조물;
    상기 발광 구조물의 측면 및 하면을 커버하는 절연층;
    상기 발광 구조물 상에 배치되고, 상기 발광 구조물로부터 방출되는 상기 제1 광을 흡수하고 상기 제1 피크 파장과 상이한 제2 피크 파장을 갖는 제2 광을 방출하는 광파장 변환층;
    상기 광파장 변환층 상에 배치되고, 상기 발광 구조물로부터 방출되는 상기 제1 광을 반사하고 상기 광파장 변환층으로부터 방출되는 상기 제2 광을 투과하는 광 필터층;
    상기 제1 도전형 반도체층의 하부에 배치되고, 상기 절연층을 관통하는 도전성 비아를 통해 상기 제1 도전형 반도체층에 전기적으로 연결되는 제1 전극; 및
    상기 제2 도전형 반도체층의 하부에 배치되고, 상기 절연층을 관통하여 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극;
    상기 제1 전극과 전기적으로 연결된 제1 금속 포스트;
    상기 제2 전극과 전기적으로 연결된 제2 금속 포스트; 및
    상기 활성층으로부터 수평 방향으로 방출되는 광을 반사하는 반사층을 포함하되,
    상기 광 필터층의 외측면과 상기 반사층의 외측면은 공면을 이루는 것을 특징으로 하는 발광 소자 패키지.
  2. 제1 항에 있어서,
    상기 광파장 변환층은 상기 발광 구조물과 상기 광 필터층 사이에 배치되는 발광 소자 패키지.
  3. 제1 항에 있어서,
    상기 제1 피크 파장은 청색 가시광선 파장 영역 또는 자외선 파장 영역 내이고,
    상기 제2 피크 파장은 적색, 녹색, 또는 황색 가시광선 파장 영역 내인 발광 소자 패키지.
  4. 제1 항에 있어서,
    상기 광 필터층 상에 또는 상기 광파장 변환층과 상기 광 필터층 사이에 배치되는 투명 기판을 더 포함하는 발광 소자 패키지.
  5. 제1 항에 있어서,
    상기 광 필터층은 제1 굴절률과 제1 두께를 갖는 제1 유전체막과 제2 굴절률과 제2 두께를 갖는 제2 유전체막이 교대로 적층된 구조물을 포함하는 발광 소자 패키지.
  6. 제5 항에 있어서,
    상기 제1 및 제2 굴절률들, 및 상기 제1 및 제2 두께들은 상기 제1 굴절률과 상기 제1 두께의 곱과 상기 제2 굴절률과 상기 제2 두께의 곱이 각각 상기 제1 피크 파장의 1/4와 동일하도록 설계되는 발광 소자 패키지.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하고 제1 피크 파장을 갖는 제1 광을 방출하는 제1 내지 제3 발광 구조물들;
    상기 제1 발광 구조물 상에 배치되고, 상기 제1 발광 구조물로부터 방출되는 상기 제1 광을 흡수하고 상기 제1 피크 파장과 상이한 제2 피크 파장을 갖는 제2 광을 방출하는 제1 광파장 변환층;
    상기 제2 발광 구조물 상에 배치되고, 상기 제2 발광 구조물로부터 방출되는 상기 제1 광을 흡수하고 상기 제1 및 제2 피크 파장들과 상이한 제3 피크 파장을 갖는 제2 광을 방출하는 제2 광파장 변환층;
    각각 상기 제1 및 제2 광파장 변환층 상에 배치되고, 상기 제1 및 제2 발광 구조물로부터 방출되는 상기 제1 광을 반사하는 제1 및 제2 광 필터층들;
    상기 제1 발광 구조물의 측면 및 하면을 커버하는 절연층;
    상기 제1 발광 구조물의 상기 제1 도전형 반도체층의 하부에 배치되고, 상기 절연층을 관통하는 도전성 비아를 통해 상기 제1 발광 구조물의 상기 제1 도전형 반도체층에 전기적으로 연결되는 제1 전극; 및
    상기 제1 발광 구조물의 상기 제2 도전형 반도체층의 하부에 배치되고, 상기 절연층을 관통하여 상기 제1 발광 구조물의 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극;
    상기 제1 전극과 전기적으로 연결된 제1 금속 포스트;
    상기 제2 전극과 전기적으로 연결된 제2 금속 포스트; 및
    상기 제1 발광 구조물의 상기 활성층으로부터 수평 방향으로 방출되는 광을 반사하는 반사층을 포함하되,
    상기 제1 광 필터층의 외측면과 상기 반사층의 외측면은 공면을 이루는 것을 특징으로 하는 3색 발광 장치.
  13. 제12 항에 있어서,
    상기 제1 피크 파장은 청색 가시광선 파장 영역 내이고, 상기 제2 피크 파장은 적색 가시광선 파장 영역 내이고, 상기 제3 피크 파장은 녹색 또는 황색 가시광선 파장 영역 내인 3색 발광 장치.
  14. 제12 항에 있어서,
    상기 제1 및 제2 광 필터층들 각각은 제1 굴절률을 갖는 제1 유전체막과 제2 굴절률을 갖는 제2 유전체막이 교대로 적층된 구조물을 포함하는 3색 발광 장치.
  15. 제12 항에 있어서,
    상기 제1 내지 제3 발광 구조물들 중에서 상기 제3 발광 구조물의 평면 면적이 가장 좁은 3색 발광 장치.
  16. 적어도 제1 발광 소자를 포함하는 제1 서브 픽셀, 및 제2 발광 소자를 포함하는 제2 서브 픽셀을 각각 포함하는 복수의 픽셀들을 포함하고,
    상기 제1 발광 소자는,
    제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하고 제1 피크 파장을 갖는 제1 광을 방출하는 제1 발광 구조물;
    상기 제1 발광 구조물 상에 배치되고, 상기 제1 발광 구조물로부터 방출되는 상기 제1 광을 흡수하고 상기 제1 피크 파장과 상이한 제2 피크 파장을 갖는 제2 광을 방출하는 제1 광파장 변환층; 및
    상기 제1 광파장 변환층 상에 배치되고, 상기 제1 발광 구조물로부터 방출되는 상기 제1 광을 반사하고 상기 제1 광파장 변환층으로부터 방출되는 상기 제2 광을 투과하는 제1 광 필터층;
    상기 제1 발광 구조물의 측면 및 하면을 커버하는 절연층;
    상기 제1 발광 구조물의 상기 제1 도전형 반도체층의 하부에 배치되고, 상기 절연층을 관통하는 도전성 비아를 통해 상기 제1 발광 구조물의 상기 제1 도전형 반도체층에 전기적으로 연결되는 제1 전극; 및
    상기 제1 발광 구조물의 상기 제2 도전형 반도체층의 하부에 배치되고, 상기 절연층을 관통하여 상기 제1 발광 구조물의 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극;
    상기 제1 전극과 전기적으로 연결된 제1 금속 포스트;
    상기 제2 전극과 전기적으로 연결된 제2 금속 포스트; 및
    상기 제1 발광 구조물의 상기 활성층으로부터 수평 방향으로 방출되는 광을 반사하는 반사층을 포함하되,
    상기 제1 광 필터층의 외측면과 상기 반사층의 외측면은 공면을 이루는 것을 특징으로 하는 표시 장치.
  17. 제16 항에 있어서,
    상기 제2 발광 소자는,
    상기 제1 도전형 반도체층, 상기 활성층 및 상기 제2 도전형 반도체층을 포함하고 상기 제1 피크 파장을 갖는 상기 제1 광을 방출하는 제2 발광 구조물;
    상기 제2 발광 구조물 상에 배치되고, 상기 제2 발광 구조물로부터 방출되는 상기 제1 광을 흡수하고 상기 제1 및 제2 피크 파장과 상이한 제3 피크 파장을 갖는 제3 광을 방출하는 제2 광파장 변환층; 및
    상기 제2 광파장 변환층 상에 배치되고, 상기 제2 발광 구조물로부터 방출되는 상기 제1 광을 반사하고 상기 제2 광파장 변환층으로부터 방출되는 상기 제3 광을 투과하는 제2 광 필터층을 포함하는 표시 장치.
  18. 제17 항에 있어서,
    상기 픽셀들 각각은 상기 제1 도전형 반도체층, 상기 활성층 및 상기 제2 도전형 반도체층을 포함하고 상기 제1 피크 파장을 갖는 상기 제1 광을 방출하는 제3 발광 구조물을 포함하는 제3 발광 소자를 포함하는 제3 서브 픽셀을 더 포함하는 표시 장치.
  19. 제18 항에 있어서,
    상기 제1 발광 소자는 적색 광을 방출하고, 상기 제2 발광 소자는 녹색 광을 방출하고, 상기 제3 발광 소자는 청색광을 방출하는 표시 장치.
  20. 제18 항에 있어서,
    상기 제1 내지 제3 서브 픽셀들 중에서 상기 제3 서브 픽셀의 평면 면적이 가장 좁은 표시 장치.
KR1020150120547A 2015-08-26 2015-08-26 발광 소자 패키지, 및 이를 포함하는 장치 KR102415331B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020150120547A KR102415331B1 (ko) 2015-08-26 2015-08-26 발광 소자 패키지, 및 이를 포함하는 장치
US15/201,384 US9799809B2 (en) 2015-08-26 2016-07-01 Light-emitting diode (LED), LED package and apparatus including the same
CN201810935119.6A CN109119408B (zh) 2015-08-26 2016-08-25 发光二极管、发光二极管封装件和包括其的设备
CN201610729750.1A CN106486587B (zh) 2015-08-26 2016-08-25 发光二极管、发光二极管封装件和包括其的设备
US15/705,069 US10243123B2 (en) 2015-08-26 2017-09-14 Light-emitting diode (LED), LED package and apparatus including the same
US16/361,823 US10734559B2 (en) 2015-08-26 2019-03-22 Light-emitting diode (LED), LED package and apparatus including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150120547A KR102415331B1 (ko) 2015-08-26 2015-08-26 발광 소자 패키지, 및 이를 포함하는 장치

Publications (2)

Publication Number Publication Date
KR20170024923A KR20170024923A (ko) 2017-03-08
KR102415331B1 true KR102415331B1 (ko) 2022-06-30

Family

ID=58096006

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150120547A KR102415331B1 (ko) 2015-08-26 2015-08-26 발광 소자 패키지, 및 이를 포함하는 장치

Country Status (3)

Country Link
US (3) US9799809B2 (ko)
KR (1) KR102415331B1 (ko)
CN (2) CN106486587B (ko)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11792898B2 (en) 2012-07-01 2023-10-17 Ideal Industries Lighting Llc Enhanced fixtures for area lighting
KR102346798B1 (ko) * 2015-02-13 2022-01-05 삼성전자주식회사 반도체 발광장치
US11094661B2 (en) * 2015-11-16 2021-08-17 Kabushiki Kaisha Toyota Chuo Kenkyusho Bonded structure and method of manufacturing the same
KR102471670B1 (ko) * 2016-02-11 2022-11-29 서울바이오시스 주식회사 고출력 발광 다이오드 및 그것을 갖는 발광 모듈
KR102527387B1 (ko) * 2016-02-24 2023-04-28 삼성전자주식회사 발광 소자 패키지 및 그 제조 방법
DE102016103463A1 (de) * 2016-02-26 2017-08-31 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
US10529696B2 (en) 2016-04-12 2020-01-07 Cree, Inc. High density pixelated LED and devices and methods thereof
US11223032B2 (en) * 2016-11-29 2022-01-11 Universal Display Corporation Thin film barrier structure
EP3567642B1 (en) * 2017-01-04 2023-12-13 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device and light emitting device package comprising same
KR102060471B1 (ko) * 2017-02-01 2019-12-30 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법
FR3062459B1 (fr) * 2017-02-01 2021-03-19 Schneider Electric Ind Sas Dispositif a fonction de signalisation lumineuse
FR3066045A1 (fr) * 2017-05-02 2018-11-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Diode electroluminescente comprenant des couches de conversion en longueur d'onde
CN107170901B (zh) * 2017-05-12 2019-09-06 京东方科技集团股份有限公司 一种子像素结构、像素结构、显示面板及显示装置
JP6966691B2 (ja) * 2017-05-31 2021-11-17 日亜化学工業株式会社 発光装置及び発光装置の製造方法
US10651357B2 (en) * 2017-08-03 2020-05-12 Cree, Inc. High density pixelated-led chips and chip array devices
US10734363B2 (en) 2017-08-03 2020-08-04 Cree, Inc. High density pixelated-LED chips and chip array devices
KR102416572B1 (ko) * 2017-08-23 2022-07-04 삼성디스플레이 주식회사 표시 장치
DE102017122325A1 (de) * 2017-09-26 2019-03-28 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Herstellung von strahlungsemittierenden Halbleiterbauelementen
KR102384731B1 (ko) 2017-10-17 2022-04-08 삼성전자주식회사 Led 장치 및 그 제조 방법
KR102542468B1 (ko) * 2017-10-31 2023-06-14 삼성전자주식회사 출력 커플러를 포함하는 광방출 소자 및 이를 적용한 광학 장치
US20190148290A1 (en) * 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Two-Dimensional Via Pillar Structures
US11527519B2 (en) 2017-11-27 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US10892297B2 (en) 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting diode (LED) stack for a display
US10892296B2 (en) 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting device having commonly connected LED sub-units
US20190164945A1 (en) * 2017-11-27 2019-05-30 Seoul Viosys Co., Ltd. Light emitting diode for display and display apparatus having the same
US11282981B2 (en) 2017-11-27 2022-03-22 Seoul Viosys Co., Ltd. Passivation covered light emitting unit stack
US10748881B2 (en) 2017-12-05 2020-08-18 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US10886327B2 (en) 2017-12-14 2021-01-05 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11552057B2 (en) 2017-12-20 2023-01-10 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US11522006B2 (en) 2017-12-21 2022-12-06 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11552061B2 (en) 2017-12-22 2023-01-10 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US11114499B2 (en) 2018-01-02 2021-09-07 Seoul Viosys Co., Ltd. Display device having light emitting stacked structure
US10784240B2 (en) 2018-01-03 2020-09-22 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
JP7248441B2 (ja) * 2018-03-02 2023-03-29 シャープ株式会社 画像表示素子
US10868213B2 (en) 2018-06-26 2020-12-15 Lumileds Llc LED utilizing internal color conversion with light extraction enhancements
WO2020005827A1 (en) * 2018-06-26 2020-01-02 Lumileds Llc Led utilizing internal color conversion with light extraction enhancements
KR102600928B1 (ko) 2018-07-05 2023-11-14 삼성디스플레이 주식회사 발광 표시 장치 및 그의 제조 방법
CN112086548A (zh) 2018-07-16 2020-12-15 厦门三安光电有限公司 微发光装置及其显示器
US11552228B2 (en) * 2018-08-17 2023-01-10 Osram Opto Semiconductors Gmbh Optoelectronic component and method for producing an optoelectronic component
CN109545916B (zh) * 2018-11-30 2020-12-22 深圳市洲明科技股份有限公司 一种紫外led外延片结构及其制备方法
US10903265B2 (en) 2018-12-21 2021-01-26 Cree, Inc. Pixelated-LED chips and chip array devices, and fabrication methods
DE102019102489A1 (de) * 2019-01-31 2020-08-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer halbleiterchip, optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen halbleiterchips
FR3093237B1 (fr) * 2019-02-22 2021-02-19 Commissariat Energie Atomique Diode electroluminescente, pixel comportant une pluralite de diodes electroluminescentes et procedes de fabrication associes
KR20200111323A (ko) 2019-03-18 2020-09-29 삼성전자주식회사 반도체 발광소자 및 그 제조 방법
CN114583033A (zh) * 2019-04-08 2022-06-03 厦门三安光电有限公司 一种发光二极管
KR20210004242A (ko) * 2019-07-03 2021-01-13 삼성전자주식회사 Led 소자 및 그의 제조 방법
TW202114268A (zh) * 2019-09-20 2021-04-01 進化光學有限公司 背接觸式全彩ｌｅｄ顯示面板及其製造方法
US11232755B2 (en) * 2019-10-23 2022-01-25 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and manufacturing method therefor, and display device
US11817526B2 (en) 2019-10-29 2023-11-14 Creeled, Inc. Texturing for high density pixelated-LED chips and chip array devices
DE102020103070A1 (de) * 2020-02-06 2021-08-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung optoelektronischer bauelemente und optoelektronisches bauelement
CN111933762B (zh) * 2020-07-23 2022-10-14 厦门士兰明镓化合物半导体有限公司 外延结构及其制造方法
GB2598753B (en) * 2020-09-10 2023-06-14 Plessey Semiconductors Ltd Selective optical filter for RGB LED
WO2022061506A1 (zh) * 2020-09-22 2022-03-31 苏州晶湛半导体有限公司 全彩led外延结构
CN114335291B (zh) * 2020-09-30 2024-02-02 Tcl科技集团股份有限公司 一种发光元件及其制备方法、光源板
TWI719931B (zh) * 2020-10-22 2021-02-21 光鋐科技股份有限公司 微型發光二極體
US11437548B2 (en) 2020-10-23 2022-09-06 Creeled, Inc. Pixelated-LED chips with inter-pixel underfill materials, and fabrication methods
CN115074110A (zh) * 2021-03-10 2022-09-20 隆达电子股份有限公司 波长转换物质、发光元件与显示装置
CN112802948A (zh) * 2021-03-30 2021-05-14 北京芯海视界三维科技有限公司 显示器件及显示器件的制作方法
DE102021123818A1 (de) * 2021-09-15 2023-03-16 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierendes halbleiterbauteil, verfahren zur auswahl eines dielektrischen schichtenstapels und verfahren zur auswahl eines konversionsmaterials
US20230178694A1 (en) * 2021-12-03 2023-06-08 Lg Electronics Inc. Layered light emitting element and display device using the same
TWI826130B (zh) * 2022-11-18 2023-12-11 友達光電股份有限公司 顯示面板
CN116072800B (zh) * 2023-03-06 2023-06-23 镭昱光电科技(苏州)有限公司 Micro-LED显示芯片及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020079506A1 (en) * 1997-09-01 2002-06-27 Kabushiki Kaisha Toshiba Semiconductor light emitting device including a fluorescent material
US20020180351A1 (en) 2001-04-30 2002-12-05 Mcnulty Thomas Francis UV reflectors and UV-based light sources having reduced UV radiation leakage incorporating the same
JP2003158296A (ja) 2001-11-22 2003-05-30 Sharp Corp 窒化物半導体発光デバイスチップとその製造方法
US20070064407A1 (en) 2005-09-19 2007-03-22 Industrial Technology Research Institute Polarized light emitting device
US20130062592A1 (en) 2011-09-12 2013-03-14 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (led) dice having wavelength conversion layers and methods of fabrication
WO2015024801A1 (de) * 2013-08-21 2015-02-26 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen halbleiterchips

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69739368D1 (de) 1996-08-27 2009-05-28 Seiko Epson Corp Trennverfahren und Verfahren zur Übertragung eines Dünnfilmbauelements
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
EP1420463A4 (en) 2001-08-22 2008-11-26 Sony Corp NITRID SEMICONDUCTOR ELEMENT AND METHOD FOR THE PRODUCTION THEREOF
JP3784701B2 (ja) * 2001-11-20 2006-06-14 株式会社日立製作所 光回路部材および光トランシーバ
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
US6744077B2 (en) 2002-09-27 2004-06-01 Lumileds Lighting U.S., Llc Selective filtering of wavelength-converted semiconductor light emitting devices
CN100352069C (zh) 2002-11-25 2007-11-28 松下电器产业株式会社 Led照明光源
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
US7554126B2 (en) * 2004-09-27 2009-06-30 Panasonic Corporation Semiconductor light-emitting element, manufacturing method and mounting method of the same and light-emitting device
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
US7350933B2 (en) * 2005-05-23 2008-04-01 Avago Technologies Ecbu Ip Pte Ltd Phosphor converted light source
KR101126579B1 (ko) * 2005-05-31 2012-03-23 엘지디스플레이 주식회사 디스플레이 장치 배면조명용 반도체 엘이디 패키지
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
EP2016630B1 (en) 2006-05-02 2016-10-12 Koninklijke Philips N.V. Color-stable phosphor converted led
CN101461285A (zh) * 2006-06-05 2009-06-17 Hoya株式会社 量子点发光型无机电致发光元件
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
US8704254B2 (en) 2006-12-22 2014-04-22 Philips Lumileds Lighting Company, Llc Light emitting device including a filter
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
US8368114B2 (en) * 2007-05-18 2013-02-05 Chiuchung Yang Flip chip LED die and array thereof
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
US20090108269A1 (en) * 2007-10-26 2009-04-30 Led Lighting Fixtures, Inc. Illumination device having one or more lumiphors, and methods of fabricating same
US9634191B2 (en) * 2007-11-14 2017-04-25 Cree, Inc. Wire bond free wafer level LED
US8916890B2 (en) 2008-03-19 2014-12-23 Cree, Inc. Light emitting diodes with light filters
GB2462411B (en) 2008-07-30 2013-05-22 Photonstar Led Ltd Tunable colour led module
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
US7888691B2 (en) 2008-08-29 2011-02-15 Koninklijke Philips Electronics N.V. Light source including a wavelength-converted semiconductor light emitting device and a filter
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
US9711688B2 (en) 2008-12-02 2017-07-18 Koninklijke Philips N.V. Controlling LED emission pattern using optically active materials
JP5558483B2 (ja) 2008-12-02 2014-07-23 コーニンクレッカ フィリップス エヌ ヴェ Ｌｅｄ組立体
JP4799606B2 (ja) * 2008-12-08 2011-10-26 株式会社東芝 光半導体装置及び光半導体装置の製造方法
US8169135B2 (en) 2008-12-17 2012-05-01 Lednovation, Inc. Semiconductor lighting device with wavelength conversion on back-transferred light path
TW201041190A (en) * 2009-05-01 2010-11-16 Univ Nat Taiwan Science Tech Polarized white light emitting diode (LED)
US20110012141A1 (en) 2009-07-15 2011-01-20 Le Toquin Ronan P Single-color wavelength-converted light emitting devices
TW201123548A (en) 2009-12-25 2011-07-01 Ind Tech Res Inst A multi-layer stacked LED package
KR101490233B1 (ko) 2010-04-15 2015-02-06 피에스아이 주식회사 장파장 투과필터를 포함하는 형광체 전환 단색 ｌｅｄ
US8459814B2 (en) 2010-05-12 2013-06-11 National Taiwan University Of Science And Technology White-light emitting devices with stabilized dominant wavelength
EP2610930B1 (en) 2010-08-23 2019-12-25 Samsung Display Co., Ltd. Multichip white led device
KR101775659B1 (ko) 2010-12-30 2017-09-06 서울반도체 주식회사 파장변환층을 갖는 발광 소자
EP2482350A1 (en) 2011-02-01 2012-08-01 Koninklijke Philips Electronics N.V. LED assembly comprising a light scattering layer
KR20120092000A (ko) * 2011-02-09 2012-08-20 서울반도체 주식회사 파장변환층을 갖는 발광 소자
US9412905B2 (en) * 2011-04-01 2016-08-09 Najing Technology Corporation Limited White light emitting device
US10879428B2 (en) 2012-05-17 2020-12-29 Micron Technology, Inc. Solid-state transducer devices with selective wavelength reflectors and associated systems and methods
KR101998750B1 (ko) 2012-07-16 2019-10-01 에스케이하이닉스 주식회사 반도체 장치
JP6163754B2 (ja) 2012-12-28 2017-07-19 日亜化学工業株式会社 発光装置に用いるバンドパスフィルタおよびこれを用いた発光装置
US9425359B2 (en) * 2013-02-04 2016-08-23 Industrial Technology Research Institute Light emitting diode
KR102135352B1 (ko) * 2013-08-20 2020-07-17 엘지전자 주식회사 표시장치
EP3114899B1 (en) * 2014-03-05 2021-04-28 LG Electronics Inc. Method of fabricating a display device using semiconductor light emitting device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020079506A1 (en) * 1997-09-01 2002-06-27 Kabushiki Kaisha Toshiba Semiconductor light emitting device including a fluorescent material
US20020180351A1 (en) 2001-04-30 2002-12-05 Mcnulty Thomas Francis UV reflectors and UV-based light sources having reduced UV radiation leakage incorporating the same
JP2003158296A (ja) 2001-11-22 2003-05-30 Sharp Corp 窒化物半導体発光デバイスチップとその製造方法
US20070064407A1 (en) 2005-09-19 2007-03-22 Industrial Technology Research Institute Polarized light emitting device
US20130062592A1 (en) 2011-09-12 2013-03-14 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (led) dice having wavelength conversion layers and methods of fabrication
WO2015024801A1 (de) * 2013-08-21 2015-02-26 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen halbleiterchips

Also Published As

Publication number Publication date
KR20170024923A (ko) 2017-03-08
CN109119408B (zh) 2022-10-04
US20180013042A1 (en) 2018-01-11
US20170062680A1 (en) 2017-03-02
CN109119408A (zh) 2019-01-01
US9799809B2 (en) 2017-10-24
CN106486587A (zh) 2017-03-08
US10734559B2 (en) 2020-08-04
US10243123B2 (en) 2019-03-26
US20190221730A1 (en) 2019-07-18
CN106486587B (zh) 2018-11-16

Similar Documents

Publication Publication Date Title
KR102415331B1 (ko) 발광 소자 패키지, 및 이를 포함하는 장치
KR102469529B1 (ko) 반도체 발광장치
KR102380825B1 (ko) 반도체 발광다이오드 칩 및 이를 구비한 발광장치
JP5634003B2 (ja) 発光装置
US10573786B2 (en) Semiconductor light emitting device
EP2581953B1 (en) Light emitting device
JP5189176B2 (ja) 発光素子
CN108369977A (zh) 低光学损失倒装芯片固态照明设备
KR20170064775A (ko) 발광 소자 및 이를 포함하는 표시 장치
KR102607596B1 (ko) 반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지
KR20150021235A (ko) 표시장치
KR102145207B1 (ko) 발광장치, 백라이트 유닛 및 디스플레이 장치
US20160240518A1 (en) Light emitting device
CN103098239B (zh) 高效发光二极管
JP2013098571A (ja) 半導体発光素子及びその製造方法
KR102464320B1 (ko) 발광 소자 패키지
KR101746002B1 (ko) 발광소자
JP5983068B2 (ja) 半導体発光素子及び発光装置
KR102409961B1 (ko) 광학소자 및 이를 포함하는 발광소자 패키지
CN108140697A (zh) 发光器件
KR20170020074A (ko) 발광소자 패키지
KR102362004B1 (ko) 반도체 소자 패키지
US20240105757A1 (en) Pixel device and display apparatus having the same
KR102598476B1 (ko) 발광소자 패키지
KR102464317B1 (ko) 발광 소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant