CN111933762B - 外延结构及其制造方法 - Google Patents

外延结构及其制造方法 Download PDF

Info

Publication number
CN111933762B
CN111933762B CN202010717160.3A CN202010717160A CN111933762B CN 111933762 B CN111933762 B CN 111933762B CN 202010717160 A CN202010717160 A CN 202010717160A CN 111933762 B CN111933762 B CN 111933762B
Authority
CN
China
Prior art keywords
layer
type
thickness
supply layer
range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010717160.3A
Other languages
English (en)
Other versions
CN111933762A (zh
Inventor
范伟宏
邬元杰
李东昇
蒋敏
张成军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Silan Advanced Compound Semiconductor Co Ltd
Original Assignee
Xiamen Silan Advanced Compound Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Silan Advanced Compound Semiconductor Co Ltd filed Critical Xiamen Silan Advanced Compound Semiconductor Co Ltd
Priority to CN202010717160.3A priority Critical patent/CN111933762B/zh
Publication of CN111933762A publication Critical patent/CN111933762A/zh
Application granted granted Critical
Publication of CN111933762B publication Critical patent/CN111933762B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

本申请公开了一种外延结构及其制造方法，衬底；电子供应层，位于衬底上；多量子阱层，位于电子供应层上；多个V型凹陷，自多量子阱层的表面延伸至多量子阱层中；以及空穴供应层，填充多个V型凹陷，并在多量子阱层上方提供平整表面，其中，至少一个V型凹陷的开口尺寸大于等于空穴供应层的厚度的四分之三。该外延结构通过超薄的空穴供应层填充大开口尺寸的V型凹陷，并在多量子阱层上方提供平整表面，从而在保证高空穴注入效率的前提下降低空穴供应层对光的吸收，从而提高了发光元件的发光效率。

Description

外延结构及其制造方法
技术领域
本公开涉及外延结构制造领域，更具体地，涉及一种外延结构及其制造方法。
背景技术
化合物半导体发光元件因具有节能环保、发光效率高、颜色波长易调控、体积小、使用寿命长等优点，已成为市场主流的照明光源，广泛应用于家庭照明、户外路灯照明、舞台灯照明、交通信号灯、电视背光、手机电脑背光、室内显示屏、车灯等各种照明和显示领域，其中，氮化物半导体发光元件具有较高的发光效率，因此在照明领域得到了越来越广泛的应用。
本申请希望进一步改进半导体发光元件的结构与形成工艺，从而提高发光元件的发光效率。
发明内容
本发明提供了一种外延结构及其制造方法，通过超薄的空穴供应层填充大开口尺寸的V型凹陷，并在多量子阱层上方提供平整表面，从而在保证高空穴注入效率的前提下降低空穴供应层对光的吸收，从而提高了发光元件的发光效率。
根据本发明的一方面，提供了一种外延结构，包括：衬底；电子供应层，位于所述衬底上；多量子阱层，位于所述电子供应层上；多个V型凹陷，自所述多量子阱层的表面延伸至所述多量子阱层中；以及空穴供应层，位于所述多量子阱层上方并填充所述多个V型凹陷，其中，至少一个所述V型凹陷的开口尺寸大于等于所述空穴供应层的厚度的四分之三。
优选地，所述空穴供应层包括：第一P型层，位于所述多量子阱层上方。
优选地，所述空穴供应层还包括：第二P型层，位于所述第一P型层上，所述第二P型层中掺杂P型杂质，所述P型杂质扩散至所述第一P型层中，其中，所述第二P型层的厚度小于所述第一P型层的厚度。
优选地，所述P型杂质包括Mg，在所述第二P型层中，Mg的掺杂浓度范围包括1E19至5E20cm-3，在所述第一P型层中，Mg的掺杂浓度范围包括1E19至5E19cm-3。
优选地，所述第一P型层与所述第二P型层为GaN层。
优选地，所述第一P型层的厚度大于所述第二P型层的厚度。
优选地，所述第一P型层的厚度范围包括50至150埃米，所述第二P型层的厚度范围包括50至150埃米。
优选地，所述V型凹陷的开口尺寸包括150至300埃米，所述空穴供应层的厚度小于等于200埃米。
优选地，所述空穴供应层的表面粗糙度小于等于1nm。
优选地，还包括非掺杂GaN层，位于所述衬底与所述电子供应层之间。
优选地，所述多个V型凹陷的相连比例小于20％。
优选地，所述电子供应层包括N型GaN层，厚度范围包括1至3μm。
优选地，所述电子供应层的掺杂杂质包括Si，其中，Si的掺杂浓度范围包括1E19至8E19cm-3。
优选地，所述多量子阱层包括InGaN/GaN层或InGaN/AlGaN层或(InaGa1-aN/AlbGa1- bN)k的周期结构，周期k的取值范围包括3至15，其中，InaGa1-aN层作为阱层，所述InaGa1-aN层的厚度范围包括20至50埃米，在所述InaGa1-aN层中，In组份a的取值范围包括10％至30％；AlbGa1-bN层作为垒层，所述AlbGa1-bN层的厚度范围包括40至200埃米，所述AlbGa1-bN层掺杂Si，掺杂浓度范围包括5E16至8E17cm-3，在所述AlbGa1-bN层中，Al组份b的取值范围包括0至30％。
优选地，还包括电子阻挡层，位于所述多量子阱层与所述空穴供应层之间，部分所述电子阻挡层位于所述多个V型凹陷中。
优选地，所述电子阻挡层的材料包括AlGaN、AlInGaN、AlGaN与GaN的超晶格结构、AlInGaN与GaN的超晶格结构、AlGaN与AlN的超晶格结构以及AlInGaN与AlN的超晶格结构中的一种或任意组合。
优选地，所述空穴供应层在所述多量子阱层上方提供平整表面。
优选地，控制目标原子的迁移率以控制所述V型凹陷被填充的效率，所述目标原子在气体环境中生长形成所述空穴供应层，所述目标原子包括镓原子。
根据本发明的另一方面，提供了一种制造外延结构的方法，包括：在衬底上形成电子供应层；在所述电子供应层上形成多量子阱层，多个V型凹陷自所述多量子阱层的表面延伸至所述多量子阱层中；以及在所述多量子阱层上方形成空穴供应层以填充所述多个V型凹陷，其中，至少一个所述V型凹陷的开口尺寸大于等于所述空穴供应层的厚度的四分之三。
优选地，形成所述空穴供应层的步骤包括：控制目标原子的迁移率以控制所述V型凹陷被填充的效率，所述目标原子在气体环境中生长形成所述空穴供应层。
优选地，控制所述目标原子的迁移率的步骤包括：控制环境温度、环境压强、所述目标原子的供应时间、所述气体环境的气体混合比例、所述气体环境的气体中断时间以及所述空穴供应层的生长速率中的至少一个。
优选地，所述目标原子包括镓原子，其中，通过TMGa或TEGa提供所述目标原子。
优选地，所述环境温度的范围包括900至1000℃；所述环境压强的范围包括150至500Torr。
优选地，所述目标原子的供应时间为10至120秒。
优选地，所述气体环境的气体包括N2、H2以及NH3，其中，H2混合比例的范围包括0.5至0.8，N2混合比例的范围包括0.3至0。
优选地，NH3中断时间为5至120秒。
优选地，所述空穴供应层的生长速率小于等于0.5um/h。
优选地，形成所述空穴供应层的步骤包括：在所述多量子阱层上方形成第一P型层。
优选地，形成所述空穴供应层的步骤还包括：在所述第一P型层上形成第二P型层，所述第二P型层中掺杂P型杂质，所述P型杂质扩散至所述第一P型层中，其中，所述第二P型层的厚度小于所述第一P型层的厚度。
优选地，所述P型杂质包括Mg，在所述第二P型层中，Mg的掺杂浓度范围包括1E19至5E20cm-3，在所述第一P型层中，Mg的掺杂浓度范围包括1E19至5E19cm-3。
优选地，所述第一P型层的厚度范围包括50至150埃米，所述第二P型层的厚度范围包括50至150埃米。
优选地，所述V型凹陷的开口尺包括150至300埃米，所述空穴供应层的厚度小于等于200埃米。
优选地，所述空穴供应层的表面粗糙度小于等于1nm。
优选地，还包括在所述衬底与所述电子供应层之间形成非掺杂GaN层，形成所述非掺杂GaN层的步骤包括：通过控制环境压强以及气体环境的气体混合比例，控制位错的均匀性，其中，所述气体环境的气体包括N2、H2以及NH3。
优选地，所述多个V型凹陷的相连比例小于20％，所述多个V型凹陷的密度范围包括5E6～5E9 cm-2。
优选地，所述电子供应层包括N型GaN层，厚度范围包括1至3μm。
优选地，所述电子供应层的掺杂杂质包括Si，其中，Si的掺杂浓度范围包括1E19至8E19cm-3。
优选地，所述多量子阱层包括InGaN/GaN层或InGaN/AlGaN层或(InaGa1-aN/AlbGa1- bN)k的周期结构，周期k的取值范围包括3至15，其中，InaGa1-aN层作为阱层，所述InaGa1-aN层的厚度范围包括20至50埃米，在所述InaGa1-aN层中，In组份a的取值范围包括10％至30％；AlbGa1-bN层作为垒层，所述AlbGa1-bN层的厚度范围包括40至200埃米，所述AlbGa1-bN层掺杂Si，掺杂浓度范围包括5E16至8E17cm-3，在所述AlbGa1-bN层中，Al组份b的取值范围包括0至30％。
优选地，还包括在所述多量子阱层与所述空穴供应层之间形成电子阻挡层，部分所述电子阻挡层位于所述多个V型凹陷中。
优选地，所述电子阻挡层的材料包括AlGaN、AlInGaN、AlGaN与GaN的超晶格结构、AlInGaN与GaN的超晶格结构、AlGaN与AlN的超晶格结构以及AlInGaN与AlN的超晶格结构中的一种或任意组合。
优选地，所述空穴供应层在所述多量子阱层上方提供平整表面。
根据本发明的外延结构及其制造方法，通过将至少一个V型凹陷的开口尺寸设置为大于等于空穴供应层的厚度的四分之三，保证了高空穴注入效率，并通过超薄的空穴供应层填充大开口尺寸的V型凹陷，并在多量子阱层上方提供平整表面，降低了空穴供应层对光的吸收，从而提高了发光元件的发光效率。
进一步的，通过控制目标原子的迁移率以控制V型凹陷被填充的效率，该目标原子在气体环境中生长形成空穴供应层，当目标原子迁移率提高时，V型凹陷被填充的效率随之升高，从而实现了超薄的空穴供应层填充大开口尺寸的V型凹陷的目的。
进一步的，由于V型凹陷相连会抑制V型凹陷开口尺寸的增大，在形成非掺杂GaN层的过程中，通过控制环境压强以及气体环境的气体混合比例，控制位错的均匀性，减少了位错的相连概率，从而减少了V型凹陷相连的比例，提高了大开口尺寸的V型凹陷比例。
进一步的，超薄空穴供应层包括未掺杂Mg的第一P型层与掺杂了Mg的第二P型层，且第一P型层的厚度大于第二P型层的厚度，从而通过非掺杂Mg的第一P型层使掺杂Mg的第二P型层可以更有效的进行横向扩展，与此同时，将第一P型层与第二P型层的厚度之和设置为小于200埃米，以减少Mg相关的吸收，提高发光效率。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单介绍，显而易见地，下面的描述中的附图仅涉及本公开的一些实施例，而非对本公开的限制。
图1示出了本发明实施例的外延结构的结构示意图。
图2至图6示出了本发明实施例制造外延结构的方法在各个阶段的截面图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的外延结构。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在……上面”或“在……上面并与之邻接”的表述方式。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
本发明可以各种形式呈现，以下将描述其中一些示例。
图1示出了本发明实施例的外延结构的结构示意图。
如图1所示，本发明实施例的外延结构包括：衬底100、非掺杂GaN层101、电子供应层102、多量子阱层103、多个V型凹陷(V-pits)、电子阻挡层105以及空穴供应层106。在一些其他实施例中，非掺杂GaN层101可以被替换为低Al组分的AlGaN层。
在本实施例中，衬底100包括蓝宝石衬底、硅衬底、SiC衬底、湿法图形化的蓝宝石衬底(Wet-etching Pattern Sapphire Substrate；WPSS)以及干法图形化的蓝宝石衬底(Dry-etching Pattern Sapphire Substrate；DPSS)中的一种。
非掺杂GaN层101位于衬底100上，电子供应层102位于非掺杂GaN层101上。电子供应层102包括N型GaN层，厚度范围包括1至3μm，掺杂杂质包括Si，其中，Si的掺杂浓度范围包括1E19至8E19cm-3。
多量子阱层103位于电子供应层102上，多量子阱层103包括(InaGa1-aN/AlbGa1-bN)k的周期结构，周期k的取值范围包括3至15，其中，InaGa1-aN层作为阱层，InaGa1-aN层的厚度范围包括20至50埃米，在InaGa1-aN层中，In组份a的取值范围包括10％至30％；AlbGa1-bN层作为垒层，AlbGa1-bN层的厚度范围包括40至200埃米，AlbGa1-bN层掺杂Si，掺杂浓度范围包括5E16至8E17cm-3，在AlbGa1-bN层中，Al组份b的取值范围包括0至30％。
多个V型凹陷自多量子阱层103的表面延伸至多量子阱层103中，包括独立的V型凹陷104a与相连的V型凹陷104b。其中，V型凹陷104a的开口尺寸d1大于V型凹陷104b的开口尺寸d2，在本实施例中，开口尺寸定义为多量子阱层103生长完后表面的开口尺寸，其中，开口尺寸d1大于等于150至300埃米。需要说明的是多个V型凹陷并不会被多量子阱层103填充，而是通过多量子阱层103上方的电子阻挡层105与空穴供应层106填充的。
电子阻挡层105位于多量子阱层103上，部分电子阻挡层103位于多个V型凹陷中。其中，电子阻挡层105的材料包括AlGaN、AlInGaN、AlGaN与GaN的超晶格结构、AlInGaN与GaN的超晶格结构、AlGaN与AlN的超晶格结构以及AlInGaN与AlN的超晶格结构中的一种或任意组合。
空穴供应层106位于电子阻挡层105上，用于填充多个V型凹陷，并在多量子阱层103上方提供平整表面，其中，至少一个所述V型凹陷的开口尺寸大于等于空穴供应层106的厚度的四分之三。空穴供应层106的表面粗糙度小于等于1nm。空穴供应层106可以为多层，材料可以为InGaN、AlGaN、GaN或AlInGaN等二元、三元、四元混晶。空穴供应层的掺杂类型为P型，用于供应空穴。
在本实施例中，空穴供应层106包括第一P型层106a与第二P型层106b，第一P型层106a与第二P型层106b为GaN层，第一P型层106a位于电子阻挡层105上，第二P型层106b位于第一P型层106a上，其中，第二P型层106b中掺杂P型杂质，P型杂质扩散至第一P型层106a中，从而通过非掺杂Mg的第一P型层106a，使掺杂Mg的第二P型层106b可以更有效的进行横向扩展。第一P型层的厚度大于第二P型层的厚度。虽然掺Mg的第二p型层可以提供空穴，但Mg掺杂会形成非辐射复合中心吸收多量子阱发出的光，将第一P型层与第二P型层的厚度之和设置为小于200埃米，以减少Mg相关的吸收，提高发光效率。
在一些具体实施例中，P型杂质包括Mg，在第二P型层106b中，Mg的掺杂浓度范围包括1E19至5E20cm-3，在第一P型层106a中，二次离子质谱(Secondary Ion MassSpectroscopy；SIMS)测试Mg的掺杂浓度范围包括1E19至5E19cm-3。第一P型层106a的厚度范围包括50至150埃米，第二P型层106b的厚度范围包括50至150埃米。
在一些其他实施例中，P型杂质还可以为Zn或Li等掺杂元素，但效果较差，在工业生产中一般使用Mg作为p型掺杂元素。
图2至图6示出了本发明实施例外延结构的制造方法在各个阶段的截面图。
本发明实施例的方法开始于衬底100，在衬底100上形成非掺杂GaN层101，如图2所示。
在该步骤中，例如采用三维(3D)生长与二维(2D)生长的两步生长工艺在衬底100上生长非掺杂GaN层101，其中，在形成非掺杂GaN层101时，通过控制环境压强以及气体环境的气体混合比例，控制位错的均匀性，其中，气体环境的气体包括N2、H2以及NH3。通过控制压强与N2:H2:NH3的混合比例，从而控制位错的均匀性，减少位错的相连或靠近的概率。
在本实施例中，衬底100包括蓝宝石衬底、硅衬底、SiC衬底、湿法图形化的蓝宝石衬底(WPSS)以及干法图形化的蓝宝石衬底(DPSS)中的一种。
进一步的，在非掺杂GaN层101上形成电子供应层102，如图3所示。
在该步骤中，例如采用物理气相沉积(Physical Vapor Deposition,PVD)或化学气相沉积(Chemical Vapor Deposition,CVD)在非掺杂GaN层101上生长电子供应层102。其中，电子供应层102包括N型GaN层，厚度范围包括1至3μm，掺杂杂质包括Si，其中，Si的掺杂浓度范围包括1E19至8E19cm-3。
进一步的，在电子供应层102上形成多量子阱层103，如图4所示。
在该步骤中，例如采用CVD或PVD工艺在电子供应层102上生长多量子阱层103。其中，多量子阱层103包括(InaGa1-aN/AlbGa1-bN)k的周期结构，周期k的取值范围包括3至15，其中，InaGa1-aN层作为阱层，InaGa1-aN层的厚度范围包括20至50埃米，在InaGa1-aN层中，In组份a的取值范围包括10％至30％；AlbGa1-bN层作为垒层，AlbGa1-bN层的厚度范围包括40至200埃米，AlbGa1-bN层掺杂Si，掺杂浓度范围包括5E16至8E17cm-3，在AlbGa1-bN层中，Al组份b的取值范围包括0至30％。在一些其他实施例中，多量子阱层103还可以包括：InGaN/GaN、InGaN/AlGaN或InGaN/InGaN或InGaN/AlInGaN等结构。
在该步骤中，多个V型凹陷自多量子阱层103的表面延伸至多量子阱层103中，包括独立的V型凹陷104a与相连的V型凹陷104b。其中，V型凹陷104a的开口尺寸d1大于V型凹陷104b的开口尺寸d2，在本实施例中，开口尺寸定义为多量子阱层103生长完后表面的开口尺寸，其中，开口尺寸d1大于等于150至300埃米。由于控制了位错的均匀性，减少位错的相连或靠近的概率，从而使得V型凹陷104b相连比例小于20％。
将多个V型凹陷设置为两种不同深度可以通过调整V型凹陷开启层的生长条件而获得，若V型凹陷的密度太多，则有更高比例的V型凹陷相连，两个或多个相邻V型凹陷合并形成大的V型凹陷，则在空穴供应层的厚度为超薄的情况下，纵使使用提升横向生长的方法亦无法使V型凹陷合并，无法获得平整的表面。因此，V型凹陷的相连密度才需要要求在20％以下。
进一步的，在多量子阱层103上形成电子阻挡层105，如图5所示。
在该步骤中，例如采用CVD或PVD工艺在多量子阱层103上生长电子阻挡层105，部分电子阻挡层103沉积在多个V型凹陷中。其中，电子阻挡层105的材料包括AlGaN、AlInGaN、AlGaN与GaN的超晶格结构、AlInGaN与GaN的超晶格结构、AlGaN与AlN的超晶格结构以及AlInGaN与AlN的超晶格结构中的一种或任意组合。
进一步的，在电子阻挡层105上形成空穴供应层106，如图6所示。
在该步骤中，通过控制目标原子(包括镓原子)的迁移率以控制V型凹陷被填充的效率，目标原子在气体环境中生长形成所述空穴供应层106，控制目标原子的迁移率的步骤包括：控制环境温度、环境压强、目标原子的供应时间、气体环境的气体混合比例、气体环境的气体中断时间以及空穴供应层的生长速率中的至少一个。
具体的，通过高原子迁移率生长方法形成空穴供应层106，空穴供应层106位于电子阻挡层105上，用于填充多个V型凹陷，并在多量子阱层103上方提供平整表面。空穴供应层106的表面粗糙度小于等于1nm，至少一个V型凹陷的开口尺寸大于等于空穴供应层106的厚度的四分之三，空穴供应层的厚度h小于等于200埃米。
空穴供应层106可以为多层，材料可以为InGN、AlGaN、GaN或AlInGaN等二元、三元、四元混晶。空穴供应层的掺杂类型为P型，用于供应空穴。
本实施例的空穴供应层106包括第一P型层106a与第二P型层106b，第一P型层106a与第二P型层106b为GaN层，第一P型层106a位于电子阻挡层105上，第二P型层106b位于第一P型层106a上，其中，第二P型层中掺杂P型杂质，P型杂质扩散至第一P型层中，第二P型层的厚度小于第一P型层的厚度。
在一些具体实施例中，P型杂质包括Mg，在第二P型层106b中，Mg的掺杂浓度范围包括1E19至5E20cm-3，在第一P型层106a中，二次离子质谱(SIMS)测试Mg的掺杂浓度范围包括1E19至5E19cm-3。第一P型层106a的厚度范围包括50至150埃米，第二P型层106b的厚度范围包括50至150埃米。
在本实施例中，高原子迁移率生长方法包括以下方法及其任意组合：
(1)、预通Ga源(三甲基镓(TMGa)或三乙基镓(TEGa))，时间为10至120秒，温度为900至1000℃，压强为150至500Torr，控制预通Ga源的时间，实现空穴注入层106的预沉积表面金属极性，提升空穴注入层106填充大开口尺寸V型凹陷的效率；
(2)、N2:H2:NH3混合比例控制法，H2混合比例控制在0.5至0.8，N2混合比例控制在0.3至0，通过控制N2:H2:NH3混合比例控制Ga原子的迁移率，提升空穴注入层106填充大开口尺寸V型凹陷的效率；
(3)、持续通Ga源(TMGa或TEGa)，NH3中断法，中断时间为5至120秒，提升Ga原子的迁移率，提升空穴注入层106填充V型凹陷的效率；
(4)、低速的生长速率法：通过将生长速率调低至0.5um/h以下，实现低速生长条件下的高Ga原子迁移率；
(5)、低C杂质浓度法：通过采用TEGa替代TMGa作为MO源(高纯金属有机化合物)，减少金属有机源带来的C杂质，提升Ga原子的迁移率。其中，Mo源包括有机金属源，如TMGa、TMAl、TEGa、TMIn等。
通过以上(1)至(5)任意高原子迁移率方法或任意组合方法，提升Ga原子的迁移率，实现空穴注入层106完全填充大开口尺寸V型凹陷。
由于在现有技术中，V型凹陷的尺寸一般大于150A，而空穴供应层的厚度如果小于150A，同时空穴供应层侧向生长速率低于垂直生长速率，这会导致由于空穴供应层的厚度不足而无法将V型凹陷填平，因此现有技术中的V型凹陷不能被超薄的空穴供应层填充。
本发明实施例的外延结构具有大尺寸V型凹陷并搭配超薄空穴供应层的生长方法，既采用高原子迁移率生长方法，实现在相对低温条件(900～1000℃)和相对高压条件(150～500Torr)下，形成的超薄空穴供应层可以完全将大尺寸V型凹陷完全填充并实现平整的外延表面。
一般情况下，为了将大尺寸V型凹陷完全填充，通常采用高温条件(大于1000℃)生长超薄空穴供应层层或采用超厚(大于200埃米，一般大于500埃米空穴供应层或超低压强(50～150Torr)的方法来生长；但是，采用高温条件(大于1000℃)生长超薄空穴供应层，会使多量子阱在高温条件下退火，破坏多量子阱的质量，引起发光效率下降；而采用超厚(大于200埃米，一般大于500埃米)空穴供应层，则会增加空穴供应层中Mg的相关非辐射复合的光吸收，引起发光效率下降；而采用超低压强(50～150Torr)的方法生长空穴供应层，则会降低Mg的掺杂及离化效率，降低空穴注入效率。
为了提升半导体发光元件的发光效率，本发明采用高原子迁移率生长方法实现大尺寸V型凹陷搭配超薄空穴供应层，在相对低温条件(900～1000℃)和相对高压条件(150～500Torr)下，实现平整的超薄空穴供应层的生长。
根据本发明的外延结构及其制造方法，通过将至少一个V型凹陷的开口尺寸设置为大于等于空穴供应层的厚度的四分之三，保证了高空穴注入效率，并通过超薄的空穴供应层填充大开口尺寸的V型凹陷，并在多量子阱层上方提供平整表面，降低了空穴供应层对光的吸收，从而提高了发光元件的发光效率。
进一步的，通过控制目标原子的迁移率以控制V型凹陷被填充的效率，该目标原子在气体环境中生长形成空穴供应层，当目标原子迁移率提高时，V型凹陷被填充的效率随之升高，从而实现了超薄的空穴供应层填充大开口尺寸的V型凹陷的目的。
进一步的，由于V型凹陷相连会抑制V型凹陷开口尺寸的增大，在形成非掺杂GaN层的过程中，通过控制环境压强以及气体环境的气体混合比例，控制位错的均匀性，减少了位错的相连概率，从而减少了V型凹陷相连的比例，提高了大开口尺寸的V型凹陷比例。
在以上的描述中，对于各层的构图、蚀刻等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本发明的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本发明的范围之内。

Claims (30)

1.一种外延结构，其特征在于，包括：
衬底；
电子供应层，位于所述衬底上；
多量子阱层，位于所述电子供应层上；
多个V型凹陷，自所述多量子阱层的表面延伸至所述多量子阱层中；以及
空穴供应层，位于所述多量子阱层上方并填充所述多个V型凹陷；
其中，至少一个所述V型凹陷的开口尺寸大于等于所述空穴供应层的厚度的四分之三，并且所述空穴供应层在所述多量子阱层上方提供平整表面；
所述V型凹陷的开口尺寸包括150至300埃米，所述空穴供应层的厚度小于等于200埃米，所述空穴供应层的表面粗糙度小于等于1nm，所述多个V型凹陷的相连比例小于20％；
所述空穴供应层包括第一P型层与第二P型层，所述第一P型层位于所述多量子阱层上方，所述第二P型层位于所述第一P型层上，所述第一P型层的厚度范围包括50至150埃米，所述第二P型层的厚度范围包括50至150埃米。
2.根据权利要求1所述的外延结构，其特征在于，所述第二P型层中掺杂P型杂质，所述P型杂质扩散至所述第一P型层中。
3.根据权利要求2所述的外延结构，其特征在于，所述P型杂质包括Mg，
在所述第二P型层中，Mg的掺杂浓度范围包括1E19至5E20cm-3，
在所述第一P型层中，Mg的掺杂浓度范围包括1E19至5E19cm-3。
4.根据权利要求1所述的外延结构，其特征在于，所述第一P型层与所述第二P型层为GaN层。
5.根据权利要求1所述的外延结构，其特征在于，所述第一P型层的厚度大于所述第二P型层的厚度。
6.根据权利要求1-5任一所述的外延结构，其特征在于，还包括非掺杂GaN层，位于所述衬底与所述电子供应层之间。
7.根据权利要求1所述的外延结构，其特征在于，所述电子供应层包括N型GaN层，厚度范围包括1至3μm。
8.根据权利要求7所述的外延结构，其特征在于，所述电子供应层的掺杂杂质包括Si，
其中，Si的掺杂浓度范围包括1E19至8E19cm-3。
9.根据权利要求1所述的外延结构，其特征在于，所述多量子阱层包括InGaN/GaN层或InGaN/AlGaN层或(InaGa1-aN/AlbGa1-bN)k的周期结构，周期k的取值范围包括3至15，
其中，InaGa1-aN层作为阱层，所述InaGa1-aN层的厚度范围包括20至50埃米，在所述InaGa1-aN层中，In组份a的取值范围包括10％至30％；
AlbGa1-bN层作为垒层，所述AlbGa1-bN层的厚度范围包括40至200埃米，所述AlbGa1-bN层掺杂Si，掺杂浓度范围包括5E16至8E17cm-3，在所述AlbGa1-bN层中，Al组份b的取值范围包括0至30％。
10.根据权利要求1所述的外延结构，其特征在于，还包括电子阻挡层，位于所述多量子阱层与所述空穴供应层之间，部分所述电子阻挡层位于所述多个V型凹陷中。
11.根据权利要求10所述的外延结构，其特征在于，所述电子阻挡层的材料包括AlGaN、AlInGaN、AlGaN与GaN的超晶格结构、AlInGaN与GaN的超晶格结构、AlGaN与AlN的超晶格结构以及AlInGaN与AlN的超晶格结构中的一种或任意组合。
12.根据权利要求1-5任一项所述的外延结构，其特征在于，控制目标原子的迁移率以控制所述V型凹陷被填充的效率，所述目标原子在气体环境中生长形成所述空穴供应层，所述目标原子包括镓原子。
13.一种外延结构的制造方法，其特征在于，包括：
在衬底上形成电子供应层；
在所述电子供应层上形成多量子阱层，多个V型凹陷自所述多量子阱层的表面延伸至所述多量子阱层中；以及
在所述多量子阱层上方形成空穴供应层以填充所述多个V型凹陷；
其中，至少一个所述V型凹陷的开口尺寸大于等于所述空穴供应层的厚度的四分之三，并且所述空穴供应层在所述多量子阱层上方提供平整表面；
所述V型凹陷的开口尺寸包括150至300埃米，所述空穴供应层的厚度小于等于200埃米，所述空穴供应层的表面粗糙度小于等于1nm，所述多个V型凹陷的相连比例小于20％；
形成所述空穴供应层的步骤包括：在所述多量子阱层上方形成第一P型层；以及在所述第一P型层上形成第二P型层，所述第一P型层的厚度范围包括50至150埃米，所述第二P型层的厚度范围包括50至150埃米。
14.根据权利要求13所述的制造方法，其特征在于，形成所述空穴供应层的步骤包括：
控制目标原子的迁移率以控制所述V型凹陷被填充的效率，所述目标原子在气体环境中生长形成所述空穴供应层。
15.根据权利要求14所述的制造方法，其特征在于，控制所述目标原子的迁移率的步骤包括：
控制环境温度、环境压强、所述目标原子的供应时间、所述气体环境的气体混合比例、所述气体环境的气体中断时间以及所述空穴供应层的生长速率中的至少一个。
16.根据权利要求14所述的制造方法，其特征在于，所述目标原子包括镓原子，
其中，通过TMGa或TEGa提供所述目标原子。
17.根据权利要求15所述的制造方法，其特征在于，所述环境温度的范围包括900至1000℃；
所述环境压强的范围包括150至500Torr。
18.根据权利要求15所述的制造方法，其特征在于，所述目标原子的供应时间为10至120秒。
19.根据权利要求15所述的制造方法，其特征在于，所述气体环境的气体包括N2、H2以及NH3，其中，H2混合比例的范围包括0.5至0.8，N2混合比例的范围包括0.3至0。
20.根据权利要求19所述的制造方法，其特征在于，NH3中断时间为5至120秒。
21.根据权利要求15所述的制造方法，其特征在于，所述空穴供应层的生长速率小于等于0.5um/h。
22.根据权利要求13所述的制造方法，其特征在于，所述第二P型层中掺杂P型杂质，所述P型杂质扩散至所述第一P型层中，
其中，所述第二P型层的厚度小于所述第一P型层的厚度。
23.根据权利要求22所述的制造方法，其特征在于，所述P型杂质包括Mg，
在所述第二P型层中，Mg的掺杂浓度范围包括1E19至5E20cm-3，
在所述第一P型层中，Mg的掺杂浓度范围包括1E19至5E19cm-3。
24.根据权利要求13所述的制造方法，其特征在于，还包括在所述衬底与所述电子供应层之间形成非掺杂GaN层，形成所述非掺杂GaN层的步骤包括：通过控制环境压强以及气体环境的气体混合比例，控制位错的均匀性，
其中，所述气体环境的气体包括N2、H2以及NH3。
25.根据权利要求24所述的制造方法，其特征在于，所述多个V型凹陷的密度范围包括5E6～5E9cm-2。
26.根据权利要求13所述的制造方法，其特征在于，所述电子供应层包括N型GaN层，厚度范围包括1至3μm。
27.根据权利要求26所述的制造方法，其特征在于，所述电子供应层的掺杂杂质包括Si，
其中，Si的掺杂浓度范围包括1E19至8E19cm-3。
28.根据权利要求24所述的制造方法，其特征在于，所述多量子阱层包括InGaN/GaN层或InGaN/AlGaN层或(InaGa1-aN/AlbGa1-bN)k的周期结构，周期k的取值范围包括3至15，
其中，InaGa1-aN层作为阱层，所述InaGa1-aN层的厚度范围包括20至50埃米，在所述InaGa1-aN层中，In组份a的取值范围包括10％至30％；
AlbGa1-bN层作为垒层，所述AlbGa1-bN层的厚度范围包括40至200埃米，所述AlbGa1-bN层掺杂Si，掺杂浓度范围包括5E16至8E17cm-3，在所述AlbGa1-bN层中，Al组份b的取值范围包括0至30％。
29.根据权利要求13所述的制造方法，其特征在于，还包括在所述多量子阱层与所述空穴供应层之间形成电子阻挡层，部分所述电子阻挡层位于所述多个V型凹陷中。
30.根据权利要求29所述的制造方法，其特征在于，所述电子阻挡层的材料包括AlGaN、AlInGaN、AlGaN与GaN的超晶格结构、AlInGaN与GaN的超晶格结构、AlGaN与AlN的超晶格结构以及AlInGaN与AlN的超晶格结构中的一种或任意组合。
CN202010717160.3A 2020-07-23 2020-07-23 外延结构及其制造方法 Active CN111933762B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010717160.3A CN111933762B (zh) 2020-07-23 2020-07-23 外延结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010717160.3A CN111933762B (zh) 2020-07-23 2020-07-23 外延结构及其制造方法

Publications (2)

Publication Number Publication Date
CN111933762A CN111933762A (zh) 2020-11-13
CN111933762B true CN111933762B (zh) 2022-10-14

Family

ID=73314566

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010717160.3A Active CN111933762B (zh) 2020-07-23 2020-07-23 外延结构及其制造方法

Country Status (1)

Country Link
CN (1) CN111933762B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116053378B (zh) * 2023-04-03 2023-06-02 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN117476834B (zh) * 2023-12-28 2024-03-22 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN209046008U (zh) * 2018-10-22 2019-06-28 武汉云岭光电有限公司 一种外延结构

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6005346B2 (ja) * 2011-08-12 2016-10-12 シャープ株式会社 窒化物半導体発光素子およびその製造方法
DE102014115599A1 (de) * 2013-10-28 2015-04-30 Seoul Viosys Co., Ltd. Halbleitervorrichtung und Verfahren zu deren Herstellung
CN103824909B (zh) * 2014-03-12 2016-09-14 合肥彩虹蓝光科技有限公司 一种提高GaN基LED发光亮度的外延方法
US20170317235A1 (en) * 2014-11-06 2017-11-02 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting element
CN104465898B (zh) * 2014-11-18 2017-02-01 华灿光电(苏州）有限公司 一种发光二极管外延片的生长方法及发光二极管外延片
CN104393124B (zh) * 2014-11-25 2017-04-05 天津三安光电有限公司 一种发光二极管外延片结构的制备方法
KR102415331B1 (ko) * 2015-08-26 2022-06-30 삼성전자주식회사 발광 소자 패키지, 및 이를 포함하는 장치
CN105226149B (zh) * 2015-11-02 2018-12-25 厦门市三安光电科技有限公司 一种led外延结构及制作方法
CN106601885A (zh) * 2016-12-16 2017-04-26 厦门乾照光电股份有限公司 一种发光二极管的外延结构及其生长方法
KR101928479B1 (ko) * 2016-12-30 2019-02-26 한국광기술원 3족 질화물 반도체 발광소자
CN108520913B (zh) * 2018-04-25 2019-10-01 黎明职业大学 一种具有强极化空穴注入层的氮化物半导体发光二极管
CN108807613A (zh) * 2018-06-27 2018-11-13 聚灿光电科技股份有限公司 Led外延结构及其制备方法
CN109192834B (zh) * 2018-08-27 2020-04-21 厦门市三安光电科技有限公司 一种氮化物半导体发光二极管
CN109326698A (zh) * 2018-09-27 2019-02-12 华灿光电（浙江）有限公司 一种发光二极管外延片的制造方法
CN109980056B (zh) * 2019-02-28 2020-10-09 华灿光电(苏州）有限公司 氮化镓基发光二极管外延片及其制造方法
CN111223764B (zh) * 2020-03-18 2023-06-30 湘能华磊光电股份有限公司 一种提高辐射复合效率的led外延生长方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN209046008U (zh) * 2018-10-22 2019-06-28 武汉云岭光电有限公司 一种外延结构

Also Published As

Publication number Publication date
CN111933762A (zh) 2020-11-13

Similar Documents

Publication Publication Date Title
CN109119515B (zh) 一种发光二极管外延片及其制造方法
CN115472718B (zh) 发光二极管外延片及其制备方法、发光二极管
CN111933762B (zh) 外延结构及其制造方法
CN107086256B (zh) 一种发光二极管外延片的制造方法
CN109524517A (zh) 一种发光二极管外延片及其制造方法
CN113097359A (zh) 半导体发光元件
CN113690350A (zh) 微型发光二极管外延片及其制造方法
CN115881865A (zh) 发光二极管外延片及其制备方法、发光二极管
CN109671817B (zh) 一种发光二极管外延片及其制备方法
CN114497304A (zh) 一种半导体元件
CN112951963B (zh) 发光二极管外延片及其制备方法
CN111933763B (zh) 外延结构及其制造方法
CN109473514A (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN116344684B (zh) 一种发光二极管制备方法及二极管
CN108281519A (zh) 一种发光二极管外延片及其制造方法
CN109473511B (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN108550676B (zh) 一种发光二极管外延片及其制造方法
CN116435424A (zh) 一种辐射复合效率高的发光二极管外延片及其制备方法
CN114220891B (zh) 半导体器件的外延片及其制作方法和应用
CN111933761B (zh) 外延结构及其制造方法
CN115483324A (zh) 半导体发光元件及其制备方法
CN106449917B (zh) 发光二极管及其形成方法
CN115377260A (zh) 一种led外延片、制备方法及电子设备
CN112366260B (zh) 发光二极管外延片及其制造方法
CN104716237A (zh) 一种GaN基LED外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Fan Weihong

Inventor after: Wu Yuanjie

Inventor after: Li Dongsheng

Inventor after: Jiang Min

Inventor after: Zhang Chengjun

Inventor before: Fan Weihong

Inventor before: Xue Tuo

Inventor before: Wu Yuanjie

Inventor before: Li Dongsheng

Inventor before: Jiang Min

Inventor before: Zhang Chengjun

GR01 Patent grant
GR01 Patent grant