CN114220891B - 半导体器件的外延片及其制作方法和应用 - Google Patents

半导体器件的外延片及其制作方法和应用 Download PDF

Info

Publication number
CN114220891B
CN114220891B CN202111572166.7A CN202111572166A CN114220891B CN 114220891 B CN114220891 B CN 114220891B CN 202111572166 A CN202111572166 A CN 202111572166A CN 114220891 B CN114220891 B CN 114220891B
Authority
CN
China
Prior art keywords
layer
alinn
growth
epitaxial wafer
atmosphere
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111572166.7A
Other languages
English (en)
Other versions
CN114220891A (zh
Inventor
闫其昂
王国斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Third Generation Semiconductor Research Institute Co Ltd
Original Assignee
Jiangsu Third Generation Semiconductor Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Third Generation Semiconductor Research Institute Co Ltd filed Critical Jiangsu Third Generation Semiconductor Research Institute Co Ltd
Priority to CN202111572166.7A priority Critical patent/CN114220891B/zh
Publication of CN114220891A publication Critical patent/CN114220891A/zh
Application granted granted Critical
Publication of CN114220891B publication Critical patent/CN114220891B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种半导体器件的外延片及其制作方法和应用。所述半导体器件的外延片包括依次形成的缓冲层、非掺杂半导体层、第一掺杂型半导体层、调控层、发光层和第二掺杂型半导体层;所述调控层包括形成在所述第一掺杂型半导体层上的第一AlInN层以及形成在所述第一AlInN层上的第二AlInN层,所述第二AlInN层的生长温度高于第一AlInN层的生长温度,且所述第二AlInN层与发光层晶格匹配,其中,所述第一掺杂型半导体层和第二掺杂型半导体层的导电类型不同。本发明实施例提供的一种半导体器件的外延片中的AlInN调控层具有高势垒,可以缓冲电子迁移速率和阻挡电子回流,从而降低droop效应,使半导体器件可以在大电流条件下下保持工作性能稳定。

Description

半导体器件的外延片及其制作方法和应用
技术领域
本发明涉及一种外延片,特别涉及一种半导体器件的外延片及其制作方法和应用,属于半导体技术领域。
背景技术
GaN基发光二极管LED是一种半导体发光器件,具有寿命长、能耗低、体积小、可靠性高等优点,在大屏幕彩色显示、交通信号灯和照明领域发挥了越来越重要的作用。
目前GaN基LED一般是在蓝宝石衬底上生长外延层,该外延层包括依次形成的低温GaN缓冲层、高温非掺杂GaN层、n型掺杂层、InGaN/GaN多量子阱层发光层、电子阻挡层、P型层。然而,目前芯片出光效率低仍没有得到很好地解决,获得更高能量效率的GaN LED仍是普遍关注的问题,其中LED发光层辐射复合发光一部分射向衬底的光被衬底及缓冲层吸收,降低了LED出光效率;此外,由于电子的迁移率较空穴快,且自由电子的浓度较空穴的浓度高,容易导致MQW发光层中的电子和空穴分布不均匀,空穴集中在距p型层较近的MQW发光层中,往n型层方向逐渐衰减不利于电子和空穴的复合,另一方面由于电子浓度高、迁移快,导致电子容易溢出至p型层中,与离化的空穴在p型层发生非辐射复合,进而降低空穴的注入效率,引起效率骤降,尤其在大电流工作的条件下以上问题将会变得更为严重。
发明内容
本发明的主要目的在于提供一种半导体器件的外延片及其制作方法和应用,以克服现有技术中的不足。
为实现前述发明目的,本发明采用的技术方案包括:
本发明实施例提供了一种半导体器件的外延片,包括依次形成的缓冲层、非掺杂半导体层、第一掺杂型半导体层、调控层、发光层和第二掺杂型半导体层;
所述调控层包括形成在所述第一掺杂型半导体层上的第一AlInN层以及形成在所述第一AlInN层上的第二AlInN层,所述第二AlInN层的生长温度高于第一AlInN层的生长温度,所述第二AlInN层的In含量低于第一AlInN层的In含量,且所述第二AlInN层与发光层晶格匹配,其中,所述第一掺杂型半导体层和第二掺杂型半导体层的导电类型不同。
本发明实施例还提供了所述的半导体器件的外延片的制作方法,包括在衬底上依次生长缓冲层、非掺杂半导体层、第一掺杂型半导体层、发光层和第二掺杂型半导体层的步骤,以及,还包括:
在所述第一掺杂型半导体层上依次生长第一AlInN层和第二AlInN层,且使第二AlInN层的生长温度高于第一AlInN层的生长温度,所述第二AlInN层的In含量低于第一AlInN层的In含量,从而形成调控层;且所述第二AlInN层与发光层晶格匹配。
本发明实施例提供了一种半导体发光器件,包括所述的半导体器件的外延片。
与现有技术相比,本发明的优点包括:
1)本发明实施例提供的一种半导体器件的外延片,通过在n型掺杂半导体层和发光层之间插入AlInN调控层,并通过腐蚀AInN调控层表面作为腐蚀粗化层,提高量子阱发光层射向衬底的光反射,提高出光效率;
2)本发明实施例提供的一种半导体器件的外延片中的AlInN调控层具有高势垒,可以缓冲电子迁移速率和阻挡电子回流,从而降低droop效应,使半导体器件可以在大电流条件下下保持工作性能稳定;
3)本发明实施例提供的一种半导体器件的外延片的制作方法,使AlInN调控层与发光层的晶格匹配,降低了发光层的生长应力,提高了发光层生长质量,同时还降低了非辐射复合,提高了内量子效率。
附图说明
附图说明来提供对本发明的进一步理解,与本发明的实施例一起用于解释本发明,此外,附图数据是描述概要,不是按比例绘制,不构成对本发明的限制;
图1是本发明一典型实施案例中提供的第一AlInN层表面湿法腐蚀形成的坑状结构的示意图;
图2本发明一典型实施案例中提供的一种半导体器件的外延片的结构示意图;
附图标记说明:11-第一AlInN层、12-坑状结构、21-蓝宝石衬底、22-GaN缓冲层、23-非掺杂GaN层、24-n-GaN层、25-AlInN调控层、25a-第一AlInN层、25b-第二AlInN层、26-InGaN/GaN量子阱发光层、27-p-AlGaN电子阻挡层、28-p型GaN层。
具体实施方式
鉴于现有技术中的不足,本案发明人经长期研究和大量实践,得以提出本发明的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
本发明实施例提供了一种半导体器件的外延片,包括依次形成的缓冲层、非掺杂半导体层、第一掺杂型半导体层、调控层、发光层和第二掺杂型半导体层;
所述调控层包括形成在所述第一掺杂型半导体层上的第一AlInN层以及形成在所述第一AlInN层上的第二AlInN层,所述第二AlInN层的生长温度高于第一AlInN层的生长温度,所述第二AlInN层的In含量低于第一AlInN层的In含量,且所述第二AlInN层与发光层晶格匹配,其中,所述第一掺杂型半导体层和第二掺杂型半导体层的导电类型不同。
在一些具体实施方式中,所述第一AlInN层表面的部分位错区域被去除形成坑状结构。
在一些具体实施方式中,所述坑状结构内还形成有反射结构,所述反射结构包括形成在所述坑状结构表面的AlN纳米颗粒,所述AlN纳米颗粒的粒径为2~10nm。
在一些具体实施方式中,所述第一AlInN层的In含量为20~50%,所述第二AlInN层的In含量为10~20%,所述第一AlInN层的厚度为20~100nm,所述第二AlInN层的厚度为100~300nm。
在一些具体实施方式中,所述坑状结构被所述第二AlInN层填充。
在一些具体实施方式中,所述调控层还包括插入层,所述插入层形成在第一AlInN层上,所述第二AlInN层形成在插入层上,所述坑状结构被所述插入层填充,其中,所述插入层的材质包括InGaN、AlGaN、InN和AlN中的任意一种,所述插入层的厚度为10~20nm。
在一些具体实施方式中,所述的半导体器件的外延片还包括电子阻挡层,所述电子阻挡层分布在所述发光层和第二掺杂型半导体层之间。
在一些具体实施方式中,所述非掺杂半导体层的生长温度大于所述缓冲层的生长温度。
本发明实施例还提供了所述的半导体器件的外延片的制作方法,包括在衬底上依次生长缓冲层、非掺杂半导体层、第一掺杂型半导体层、发光层和第二掺杂型半导体层的步骤,以及,还包括:
在所述第一掺杂型半导体层上依次生长第一AlInN层和第二AlInN层,且使第二AlInN层的生长温度高于第一AlInN层的生长温度,所述第二AlInN层的In含量低于第一AlInN层的In含量,从而形成调控层;且所述第二AlInN层与发光层晶格匹配。
在一些具体实施方式中,所述的制作方法还包括:对所述第一AlInN层表面进行刻蚀,使所述第一AlInN层表面的部分位错区域被除去而形成坑状结构,以及,在所述坑状结构内外延生长形成AlN纳米颗粒。在一些具体实施方式中,所述的制作方法具体包括:直接在所述第一AlInN层上生长形成第二AlInN层,或者,先在所述第一AlInN层上生长形成插入层,再在所述插入层上生长形成第二AlInN层。
在一些具体实施方式中,所述第一AlInN层的生长温度为600~700℃,第二AlInN层的生长温度为700~900℃。
本发明实施例提供了一种半导体发光器件,包括所述的半导体器件的外延片。
请参阅图1和图2,在一些较为具体典型的实施方案中,一种半导体器件的外延片的制作方法,包括如下步骤:
1)提供衬底21,所述衬底为蓝宝石、碳化硅、硅、氧化锌或氧化镓等;
2)在衬底21上生长形成缓冲层22,所述缓冲层22可以采用本领域技术人员已知的外延生长方式生长获得,具体的生长条件等可以采用本领域技术人员已知的,在此不作具体的限定,所述缓冲层为氮化物缓冲层,例如,所述氮化物缓冲层可以是GaN、AlN缓冲层等;
3)在所述缓冲层22上生长形成非掺杂半导体层23,非掺杂半导体层23的生长温度高于缓冲层22的生长温度;所述非掺杂半导体层23可以采用本领域技术人员已知的外延生长方式生长获得,具体的生长条件等可以采用本领域技术人员已知的,在此不作具体的限定,所述非掺杂半导体层可以是非掺杂氮化物层,例如,非掺杂GaN层;
4)在所述非掺杂半导体层23上生长形成第一掺杂型半导体层24,所述第一掺杂型半导体层24可以采用本领域技术人员已知的外延生长方式生长获得,具体的生长条件等可以采用本领域技术人员已知的,在此不作具体的限定,所述第一掺杂型半导体层可以是n型氮化物层,例如,n-GaN层,所述n-GaN层的掺杂浓度为1×1018cm-3~5×1019cm-3,厚度为2~8μm;
5)在所述第一掺杂型半导体层24上生长形成调控层25,具体包括:
在所述第一掺杂型半导体层24上生长第一AlInN层(亦可称之为前调控层)25a,所述第一AlInN层25a的生长温度为600~700℃,厚度为20~100nm,所述第一AlInN层25a中In含量为20%-50%;
对所述第一AlInN层25a的表面进行刻蚀,使所述第一AlInN层25a表面的部分位错区域被除去而形成坑状结构;刻蚀后的第一AlInN层25a的结构如图1所示,第一AlInN层25a的表面形成有密集的坑状结构(或者称之为腐蚀坑状结构)12;所述刻蚀可以是干法刻蚀或湿法腐蚀,所述湿法腐蚀所采用的腐蚀溶液优选氨型蛰合剂二氨基乙烷(DAE)溶液,湿法腐蚀的操作过程可以是本领域技术人员已知的;
在所述第一AlInN层25a上生长形成第二AlInN层(亦可称之为后调控层)25b,从而形成所述调控层25;所述第二AlInN层25b的生长温度为700~900℃,厚度为100~300nm,In含量为10%-20%;
当然,还可以先在第一AlInN层25a上生长形成插入层(图中未示出,亦可称之为中调控层),再在插入层上生长形成第二AlInN层25b,从而形成所述调控层;所述插入层的材质可以是InGaN、AlGaN、InN和AlN中的任意一种,所述插入层的厚度为10-20nm;
当然,还可以先在第一AlInN层25a表面的坑状结构12内形成AlN纳米颗粒,再在所述第一AlInN层上生长形成插入层或第二AlInN层,所述AlN纳米颗粒可以形成自所述坑状结构的表面,其中,所述AlN纳米颗粒的粒径为2~10nm;所述AlN纳米颗粒可以通过蒸镀、旋涂或外延生长等工艺形成,具体的生长工艺条件参数等可以根据具体情况进行调整;
6)在调控层25上生长形成发光层26,所述发光层26与所述第二AlInN层25b晶格匹配;所述发光层26可以采用本领域技术人员已知的外延生长方式生长获得,具体的生长条件等可以采用本领域技术人员已知的,在此不作具体的限定,所述发光层26可以是1~20对周期重复交替生长的InGaN/GaN多量子阱发光层,所述InGaN/GaN多量子阱发光层中InGaN量子阱层的厚度为2~8nm,GaN量子垒的厚度为6~25nm;
7)在发光层26上生长形成电子阻挡层27;所述电子阻挡层27可以采用本领域技术人员已知的外延生长方式生长获得,具体的生长条件等可以采用本领域技术人员已知的,在此不作具体的限定,所述电子阻挡层27可以是p-AlGaN电子阻挡层,所述p-AlGaN电子阻挡层的厚度为15~150nm,掺杂浓度为1×1018cm-3~5×1020cm-3
8)在所述电子阻挡层27上生长形成第二掺杂型半导体层28;所述第二掺杂型半导体层28可以采用本领域技术人员已知的外延生长方式生长获得,具体的生长条件等可以采用本领域技术人员已知的,在此不作具体的限定;所述第二掺杂型半导体层28可以是p型氮化物层,例如,p-GaN层,所述p-GaN层的掺杂浓度为1×1018cm-3~5×1020cm-3,厚度为20-200nm。
如下将结合具体实施例对该技术方案、其实施过程及原理等作进一步的解释说明,除非特比说明的之外,本发明实施例中的外延片层可以采用本领域技术人员已知的生长方式生长形成,在此不对其具体的生长参数和条件等作具体的限定。
本发明实施例采用MOCVD设备进行半导体器件的外延片的生长,生长中以氨气(NH3)作为N源;以三甲基镓(TMGa)或三乙基镓(TEGa)作为Ga源;以三甲基铟(TMIn)作为In源;以三甲基铝(TMAl)作为Al源;以硅烷(SiH4)作为n型掺杂源;以二茂镁(Cp2Mg)作为p型掺杂源;以氢气(H2)或氮气(N2)作为载气。
实施例1
一种发光二极管的外延片的制作方法,包括如下步骤:
1)在衬底21上生长一层厚度为25nm的低温GaN缓冲层22,生长所需的Ga源为TMGa,生长气氛为H2气氛,生长温度为580℃,生长压力为650mbar;
2)在低温GaN缓冲层22上生长一层厚度为2000nm的非掺杂高温GaN层23,生长所需的Ga源为TMGa,生长气氛为H2气氛,生长温度为1100℃,生长压力为300mbar;
3)在非掺杂高温GaN层23上生长一层厚度为2000nm的n-GaN层24,生长所需的Ga源为TMGa,生长气氛为H2气氛,生长温度为1125℃,生长压力为150mbar,n型掺杂的Si掺杂浓度为2×1018cm-3
4)在n-GaN层24上生长AlInN调控层25;
4.1)将生长温度降低至650℃,在n-GaN层24上外延生长厚度为80nm的第一AlInN层25a,其中,所述第一AlInN层25a的In含量为35%,生长压力60mbar;
4.2)关闭NH3源,将生长压力调节至150mbar,在H2气氛下,将第一AlInN层25a的表面存在位错的部分区域腐蚀除去形成坑状结构12,切换N2氛围,通入TMAl,持续15~60s后关闭TMAl,通入NH3,持续5~15s,以在坑状结构12内形成多个粒径为2~10nm的AlN纳米颗粒;
4.3)将生长温度升至750℃,在第一AlInN层25a上外延生长形成厚度为200nm的第二AlInN层25b,其中,所述第二AlInN层的In含量为17%;
5)在所述n-GaN层24上生长10对InGaN/GaN量子阱发光层26,InGaN量子阱的厚度为3nm,生长温度760nm,GaN量子垒的厚度为8nm左右,生长温度860℃,生长所需的Ga源为TEGa,In源为TMIn,生长气氛切换为N2气氛,生长压力为400mbar;
6)在量子阱发光层26上生长厚度为25nm的p-AlGaN电子阻挡层27,生长所需的Ga源为TEGa,Al源为TMAl,生长气氛为N2气氛,生长温度为950℃,生长压力为150mbar;
7)在电子阻挡层26上生长一层厚度为100nm的p-GaN层28,生长所需的Ga源为TMGa,生长气氛切换为H2气氛,生长温度为1060℃,生长压力为500mbar,p型掺杂的Mg掺杂浓度为5×1019cm-3
实施例2
一种发光二极管的外延片的制作方法,包括如下步骤:
1)在衬底21上生长一层厚度为25nm的低温GaN缓冲层22,生长所需的Ga源为TMGa,生长气氛为H2气氛,生长温度为580℃,生长压力为650mbar;
2)在低温GaN缓冲层22上生长一层厚度为2000nm的非掺杂高温GaN层23,生长所需的Ga源为TMGa,生长气氛为H2气氛,生长温度为1100℃,生长压力为300mbar;
3)在非掺杂高温GaN层23上生长一层厚度为2000nm的n-GaN层24,生长所需的Ga源为TMGa,生长气氛为H2气氛,生长温度为1125℃,生长压力为150mbar,n型掺杂的Si掺杂浓度为2×1018cm-3
4)在n-GaN层24上生长AlInN调控层25;
4.1)将生长温度降低至700℃,在n-GaN层24上外延生长厚度为100nm的第一AlInN层25a,其中,所述第一AlInN层25a的In含量为20%,生长压力50mbar;
4.2)关闭NH3源,将生长压力调节至150mbar,在H2气氛下,将第一AlInN层25a的表面存在位错的部分区域腐蚀除去形成坑状结构12,切换N2氛围,通入TMAl,持续15~60s后关闭TMAl,通入NH3,持续5~15s,以在坑状结构12内形成多个粒径为2~10nm的AlN纳米颗粒;
4.3)将生长温度升至900℃,在第一AlInN层25a上外延生长形成厚度为300nm的第二AlInN层25b,其中,所述第二AlInN层的In含量为10%;
5)在所述n-GaN层24上生长10对InGaN/GaN量子阱发光层26,InGaN量子阱的厚度为3nm,生长温度760nm,GaN量子垒的厚度为8nm左右,生长温度860℃,生长所需的Ga源为TEGa,In源为TMIn,生长气氛切换为N2气氛,生长压力为400mbar;
6)在量子阱发光层26上生长厚度为25nm的p-AlGaN电子阻挡层27,生长所需的Ga源为TEGa,Al源为TMAl,生长气氛为N2气氛,生长温度为950℃,生长压力为150mbar;
7)在电子阻挡层26上生长一层厚度为100nm的p-GaN层28,生长所需的Ga源为TMGa,生长气氛切换为H2气氛,生长温度为1060℃,生长压力为500mbar,p型掺杂的Mg掺杂浓度为5×1019cm-3
实施例3
一种发光二极管的外延片的制作方法,包括如下步骤:
1)在衬底21上生长一层厚度为25nm的低温GaN缓冲层22,生长所需的Ga源为TMGa,生长气氛为H2气氛,生长温度为580℃,生长压力为650mbar;
2)在低温GaN缓冲层22上生长一层厚度为2000nm的非掺杂高温GaN层23,生长所需的Ga源为TMGa,生长气氛为H2气氛,生长温度为1100℃,生长压力为300mbar;
3)在非掺杂高温GaN层23上生长一层厚度为2000nm的n-GaN层24,生长所需的Ga源为TMGa,生长气氛为H2气氛,生长温度为1125℃,生长压力为150mbar,n型掺杂的Si掺杂浓度为2×1018cm-3
4)在n-GaN层24上生长AlInN调控层25;
4.1)将生长温度降低至600℃,在n-GaN层24上外延生长厚度为20nm的第一AlInN层25a,其中,所述第一AlInN层25a的In含量为50%,生长压力100mbar;
4.2)关闭NH3源,将生长压力调节至150mbar,在H2气氛下,将第一AlInN层25a的表面存在位错的部分区域腐蚀除去形成坑状结构12,切换N2氛围,通入TMAl,持续15~60s后关闭TMAl,通入NH3,持续5~15s,以在坑状结构12内形成多个粒径为2~10nm的AlN纳米颗粒;
4.3)将生长温度升至700℃,在第一AlInN层25a上外延生长形成厚度为100nm的第二AlInN层25b,其中,所述第二AlInN层的In含量为20%;
5)在所述n-GaN层24上生长10对InGaN/GaN量子阱发光层26,InGaN量子阱的厚度为3nm,生长温度760nm,GaN量子垒的厚度为8nm左右,生长温度860℃,生长所需的Ga源为TEGa,In源为TMIn,生长气氛切换为N2气氛,生长压力为400mbar;
6)在量子阱发光层26上生长厚度为25nm的p-AlGaN电子阻挡层27,生长所需的Ga源为TEGa,Al源为TMAl,生长气氛为N2气氛,生长温度为950℃,生长压力为150mbar;
7)在电子阻挡层26上生长一层厚度为100nm的p-GaN层28,生长所需的Ga源为TMGa,生长气氛切换为H2气氛,生长温度为1060℃,生长压力为500mbar,p型掺杂的Mg掺杂浓度为5×1019cm-3
实施例4
一种发光二极管的外延片的制作方法,包括如下步骤:
1)在衬底21上生长一层厚度为25nm的低温GaN缓冲层22,生长所需的Ga源为TMGa,生长气氛为H2气氛,生长温度为580℃,生长压力为650mbar;
2)在低温GaN缓冲层22上生长一层厚度为2000nm的非掺杂高温GaN层23,生长所需的Ga源为TMGa,生长气氛为H2气氛,生长温度为1100℃,生长压力为300mbar;
3)在非掺杂高温GaN层23上生长一层厚度为2000nm的n-GaN层24,生长所需的Ga源为TMGa,生长气氛为H2气氛,生长温度为1125℃,生长压力为150mbar,n型掺杂的Si掺杂浓度为2×1018cm-3
4)在n-GaN层24上生长AlInN调控层25;
4.1)将生长温度降低至650℃,在n-GaN层24上外延生长厚度为80nm的第一AlInN层25a,其中,所述第一AlInN层25a的In含量为35%,生长压力60mbar;
4.2)关闭NH3源,将生长压力调节至150mbar,在H2气氛下,将第一AlInN层25a的表面存在位错的部分区域腐蚀除去形成坑状结构12,之后切换至N2氛围,通入TMAl,持续15~60s后关闭TMAl,并通入NH3,持续5~15s,以在坑状结构12内形成粒径为2~10nm的AlN纳米颗粒;
4.3)将生长温度升至750℃,生长压力调节至150mbar,在具有AlN纳米颗粒的第一AlInN层25a上生长厚度为15nm的InN插入层;
4.4)将生长温度升至750℃,在第一InN插入层上外延生长形成厚度为200nm的第二AlInN层25b,其中,所述第二AlInN层的In含量为17%;
5)在所述n-GaN层24上生长10对InGaN/GaN量子阱发光层26,InGaN量子阱的厚度为3nm,生长温度760nm,GaN量子垒的厚度为8nm左右,生长温度860℃,生长所需的Ga源为TEGa,In源为TMIn,生长气氛切换为N2气氛,生长压力为400mbar;
6)在量子阱发光层26上生长厚度为25nm的p-AlGaN电子阻挡层27,生长所需的Ga源为TEGa,Al源为TMAl,生长气氛为N2气氛,生长温度为950℃,生长压力为150mbar;
7)在电子阻挡层26上生长一层厚度为100nm的p-GaN层28,生长所需的Ga源为TMGa,生长气氛切换为H2气氛,生长温度为1060℃,生长压力为500mbar,p型掺杂的Mg掺杂浓度为5×1019cm-3
实施例5
一种发光二极管的外延片的制作方法,包括如下步骤:
1)在衬底21上生长一层厚度为25nm的低温GaN缓冲层22,生长所需的Ga源为TMGa,生长气氛为H2气氛,生长温度为580℃,生长压力为650mbar;
2)在低温GaN缓冲层22上生长一层厚度为2000nm的非掺杂高温GaN层23,生长所需的Ga源为TMGa,生长气氛为H2气氛,生长温度为1100℃,生长压力为300mbar;
3)在非掺杂高温GaN层23上生长一层厚度为2000nm的n-GaN层24,生长所需的Ga源为TMGa,生长气氛为H2气氛,生长温度为1125℃,生长压力为150mbar,n型掺杂的Si掺杂浓度为2×1018cm-3
4)在n-GaN层24上生长AlInN调控层25;
4.1)将生长温度降低至650℃,在n-GaN层24上外延生长厚度为80nm的第一AlInN层25a,其中,所述第一AlInN层25a的In含量为35%,生长压力60mbar;
4.2)将生长温度升至750℃,在第一AlInN层25a上外延生长形成厚度为200nm的第二AlInN层25b,其中,所述第二AlInN层的In含量为17%;
5)在所述n-GaN层24上生长10对InGaN/GaN量子阱发光层26,InGaN量子阱的厚度为3nm,生长温度760nm,GaN量子垒的厚度为8nm左右,生长温度860℃,生长所需的Ga源为TEGa,In源为TMIn,生长气氛切换为N2气氛,生长压力为400mbar;
6)在量子阱发光层26上生长厚度为25nm的p-AlGaN电子阻挡层27,生长所需的Ga源为TEGa,Al源为TMAl,生长气氛为N2气氛,生长温度为950℃,生长压力为150mbar;
7)在电子阻挡层26上生长一层厚度为100nm的p-GaN层28,生长所需的Ga源为TMGa,生长气氛切换为H2气氛,生长温度为1060℃,生长压力为500mbar,p型掺杂的Mg掺杂浓度为5×1019cm-3
实施例6
一种发光二极管的外延片的制作方法,包括如下步骤:
1)在衬底21上生长一层厚度为25nm的低温GaN缓冲层22,生长所需的Ga源为TMGa,生长气氛为H2气氛,生长温度为580℃,生长压力为650mbar;
2)在低温GaN缓冲层22上生长一层厚度为2000nm的非掺杂高温GaN层23,生长所需的Ga源为TMGa,生长气氛为H2气氛,生长温度为1100℃,生长压力为300mbar;
3)在非掺杂高温GaN层23上生长一层厚度为2000nm的n-GaN层24,生长所需的Ga源为TMGa,生长气氛为H2气氛,生长温度为1125℃,生长压力为150mbar,n型掺杂的Si掺杂浓度为2×1018cm-3
4)将生长温度降至880℃,生长压力调节至200torr,以在n-GaN层24上生长厚度为280nm的GaN插入层;
5)在所述GaN插入层上生长10对InGaN/GaN量子阱发光层26,InGaN量子阱的厚度为3nm,生长温度760nm,GaN量子垒的厚度为8nm左右,生长温度860℃,生长所需的Ga源为TEGa,In源为TMIn,生长气氛切换为N2气氛,生长压力为400mbar;
6)在量子阱发光层26上生长厚度为25nm的p-AlGaN电子阻挡层27,生长所需的Ga源为TEGa,Al源为TMAl,生长气氛为N2气氛,生长温度为950℃,生长压力为150mbar;
7)在电子阻挡层26上生长一层厚度为100nm的p-GaN层28,生长所需的Ga源为TMGa,生长气氛切换为H2气氛,生长温度为1060℃,生长压力为500mbar,p型掺杂的Mg掺杂浓度为5×1019cm-3
实施例7
一种发光二极管的外延片的制作方法,包括如下步骤:
1)在衬底21上生长一层厚度为25nm的低温GaN缓冲层22,生长所需的Ga源为TMGa,生长气氛为H2气氛,生长温度为580℃,生长压力为650mbar;
2)在低温GaN缓冲层22上生长一层厚度为2000nm的非掺杂高温GaN层23,生长所需的Ga源为TMGa,生长气氛为H2气氛,生长温度为1100℃,生长压力为300mbar;
3)在非掺杂高温GaN层23上生长一层厚度为2000nm的n-GaN层24,生长所需的Ga源为TMGa,生长气氛为H2气氛,生长温度为1125℃,生长压力为150mbar,n型掺杂的Si掺杂浓度为2×1018cm-3
4)在n-GaN层24上生长GaN插入层:
4.1)将生长温度降低至880℃,在n-GaN层24上外延生长厚度为80nm的第一GaN层,生长压力200mbar;
4.2)将生长温度降至650℃,生长压力调节至150mbar,以在第一GaN层上生长厚度为15nm的InN插入层;
4.3)将生长温度升至880℃,以在InN插入层上外延生长形成厚度为200nm的第二GaN层;
5)在所述第二GaN层上生长10对InGaN/GaN量子阱发光层26,InGaN量子阱的厚度为3nm,生长温度760nm,GaN量子垒的厚度为8nm左右,生长温度860℃,生长所需的Ga源为TEGa,In源为TMIn,生长气氛切换为N2气氛,生长压力为400mbar;
6)在量子阱发光层26上生长厚度为25nm的p-AlGaN电子阻挡层27,生长所需的Ga源为TEGa,Al源为TMAl,生长气氛为N2气氛,生长温度为950℃,生长压力为150mbar;
7)在电子阻挡层26上生长一层厚度为100nm的p-GaN层28,生长所需的Ga源为TMGa,生长气氛切换为H2气氛,生长温度为1060℃,生长压力为500mbar,p型掺杂的Mg掺杂浓度为5×1019cm-3
对实施例1-实施例7中制作形成的发光二极管的外延片的发光强度和发光波长均匀性进行测试,测试结果如表1所示:
表1为实施例1-7制作形成的发光二极管的外延片的测试结果
表1中所获的测试数据均采用本领域技术人员已知的测试方法和设备获得的,由表1可以看出,本发明实施例1-4提供的一种发光二极管的外延片采用第一AlInN层和第二AlInN层形成调控层,并且,第一AlInN层表面的部分位错区域被去除形成坑状结构,基由此获得的外延片具有更高的发光强度,同时具有更低的波长std,在大电流测试条件下LED芯片具有更优良的droop性能。
相较于实施例1,实施例5中形成第一AlInN层后不进行刻蚀,并直接在第一AlInN层生长第二AlInN层,最终导致AlInN调控层的生长质量较差,AlInN外延层漏电通道严重,严重影响发光层生长质量;实施例6和实施例7采用相同厚度的GaN插入层代替AlInN调控层时,所获得的发光二极管的外延片光致发光强度、波长均匀性以及droop性能均低于实施例1-4中的发光二极管的外延片。
需要说明的是,实施例1-4中示出了发光二极管的外延片的制作方法,但本发明提供的半导体器件的外延片的制作方法当然也可适用于其他半导体器件的制备,即不局限于在LED领域的应用,尽管已经结合示例实施方式示出并描述了本发明,但不能以此来局限本发明实施之范围,但凡依本发明申请专利及专利说明书内容所做之简单等效变化与修饰,皆属本发明专利范畴。
本发明实施例提供的一种半导体器件的外延片,所述第二AlInN层中In含量低于第一AlInN层的In含量,所述第二AlInN层的生长温度高于第一AlInN层的生长温度,所述第一AlInN层的生长温度相对较低,在较低的生长温度和较高的In组分条件下,使得AlInN外延层晶体质量更利于进行表面刻蚀,从而更有利于腐蚀坑均匀分布;而第二AlInN层具有相对高的生长温度和相对低的In组分,可以获得较高生长质量的AlInN外延层,阻断缺陷向发光层延伸,同时可以更好匹配发光层晶格匹配,降低发光层应力,提高发光层生长质量。
本发明实施例提供的一种半导体器件的外延片,通过在n型掺杂半导体层和发光层之间插入AlInN调控层,一方面通过腐蚀AlInN调控层表面作为腐蚀粗化层,改变InGaN/GaN多量子阱发光层辐射复合发光射向低温GaN缓冲层及衬底的光向,减少衬底和低温缓冲层对光的吸收,提高出光量;另一方面,本发明还通过控制制作工艺,使AlInN调控层与发光层的晶格匹配,降低了发光层的生长应力,提高了发光层生长质量,同时还降低了非辐射复合,提高了内量子效率;另外,AlInN调控层具有高势垒,可以缓冲电子迁移速率和阻挡电子回流,从而降低droop效应,使半导体器件可以在大电流条件下下保持工作性能稳定。
本发明实施例提供的一种半导体器件的外延片,还在AlInN调控层的中间引入了插入层,从而可以根据外延工艺调整应力,降低发光层的应力,降低极化效应,进而提高了内量子效率,并改善了外延片的发光波长一致性。
本发明实施例提供的一种半导体器件的外延片的制作方法,通过控制插入层的组分和厚度,利用插入层的引入所导致的晶格差异可以缓解衬底和外延层之间的应力,降低发光层的生长应力,提高发光层的生长质量,降低非辐射复合,提高内量子效率,同时,AlInN层具有高势垒,可以缓冲电子迁移速率和阻挡电子回流,降低droop效应。
应当理解,上述实施例仅为说明本发明的技术构思及特点,其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施,并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰,都应涵盖在本发明的保护范围之内。

Claims (9)

1.一种半导体器件的外延片,其特征在于包括依次形成的缓冲层、非掺杂半导体层、第一掺杂型半导体层、调控层、发光层和第二掺杂型半导体层;
所述调控层包括形成在所述第一掺杂型半导体层上的第一AlInN层以及形成在所述第一AlInN层上的第二AlInN层,所述第一AlInN层表面的部分位错区域被去除形成坑状结构,所述第二AlInN层的生长温度高于第一AlInN层的生长温度,所述第二AlInN层的In含量低于第一AlInN层的In含量,且所述第二AlInN层与发光层晶格匹配,其中,所述第一掺杂型半导体层和第二掺杂型半导体层的导电类型不同。
2.根据权利要求1所述的半导体器件的外延片,其特征在于:所述坑状结构内还形成有反射结构,所述反射结构包括形成在所述坑状结构表面的AlN纳米颗粒,所述AlN纳米颗粒的粒径为2~10nm。
3.根据权利要求1所述的半导体器件的外延片,其特征在于:所述第一AlInN层的In含量为20~50%,所述第二AlInN层的In含量为10~20%,所述第一AlInN层的厚度为20~100nm,所述第二AlInN层的厚度为100~300nm。
4.根据权利要求1或2所述的半导体器件的外延片,其特征在于:所述坑状结构被所述第二AlInN层填充。
5.根据权利要求1或2所述的半导体器件的外延片,其特征在于:所述调控层还包括插入层,所述插入层形成在第一AlInN层上,所述第二AlInN层形成在插入层上,所述坑状结构被所述插入层填充,其中,所述插入层的材质包括InGaN、AlGaN、InN和AlN中的任意一种,所述插入层的厚度为10~20nm。
6.如权利要求1-5中任一项所述的半导体器件的外延片的制作方法,包括在衬底上依次生长缓冲层、非掺杂半导体层、第一掺杂型半导体层、发光层和第二掺杂型半导体层的步骤,其特征在于还包括:
在所述第一掺杂型半导体层上依次生长第一AlInN层和第二AlInN层,以及,对所述第一AlInN层表面进行刻蚀,使所述第一AlInN层表面的部分位错区域被除去而形成坑状结构,且使第二AlInN层的生长温度高于第一AlInN层的生长温度,所述第二AlInN层的In含量低于第一AlInN层的In含量,从而形成调控层;且所述第二AlInN层与发光层晶格匹配。
7.根据权利要求6所述的制作方法,其特征在于还包括:在所述坑状结构内外延生长形成AlN纳米颗粒。
8.根据权利要求6或7所述的制作方法,其特征在于还包括:直接在所述第一AlInN层上生长形成第二AlInN层,或者,先在所述第一AlInN层上生长形成插入层,再在所述插入层上生长形成第二AlInN层,所述第一AlInN层的生长温度为600~700℃,所述第二AlInN层的生长温度为700~900℃。
9.一种半导体发光器件,其特征在于包括权利要求1-5中任一项所述的半导体器件的外延片。
CN202111572166.7A 2021-12-21 2021-12-21 半导体器件的外延片及其制作方法和应用 Active CN114220891B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111572166.7A CN114220891B (zh) 2021-12-21 2021-12-21 半导体器件的外延片及其制作方法和应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111572166.7A CN114220891B (zh) 2021-12-21 2021-12-21 半导体器件的外延片及其制作方法和应用

Publications (2)

Publication Number Publication Date
CN114220891A CN114220891A (zh) 2022-03-22
CN114220891B true CN114220891B (zh) 2024-02-23

Family

ID=80704840

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111572166.7A Active CN114220891B (zh) 2021-12-21 2021-12-21 半导体器件的外延片及其制作方法和应用

Country Status (1)

Country Link
CN (1) CN114220891B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114464709B (zh) * 2022-04-13 2023-03-03 江西兆驰半导体有限公司 一种led外延片、外延生长方法及led芯片

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101044633A (zh) * 2004-10-19 2007-09-26 Lg伊诺特有限公司 氮化物半导体发光器件及其制造方法
CN102122692A (zh) * 2009-12-02 2011-07-13 Lg伊诺特有限公司 发光器件及其制造方法、发光器件封装以及照明系统
KR20120127760A (ko) * 2011-05-13 2012-11-26 엘지이노텍 주식회사 발광 소자
CN105932123A (zh) * 2016-05-18 2016-09-07 扬州中科半导体照明有限公司 具有低温AlInN插入垒层的氮化物发光二极管外延片及其生产工艺
CN108574026A (zh) * 2018-04-17 2018-09-25 湘能华磊光电股份有限公司 一种led外延电子阻挡层生长方法
CN109346576A (zh) * 2018-09-28 2019-02-15 华灿光电(浙江)有限公司 一种发光二极管外延片及其制备方法
CN110752279A (zh) * 2019-12-02 2020-02-04 广东省半导体产业技术研究院 一种具有超薄铝铟氮插入层的紫外发光二极管及其制备方法
CN112635626A (zh) * 2021-01-04 2021-04-09 厦门乾照光电股份有限公司 一种半导体外延结构及其制作方法、led芯片

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8053794B2 (en) * 2004-08-26 2011-11-08 Lg Innotek Co., Ltd Nitride semiconductor light emitting device and fabrication method thereof
WO2008029915A1 (fr) * 2006-09-08 2008-03-13 The Furukawa Electric Co., Ltd. Dispositif d'émission de lumière à semiconducteur et son procédé de fabrication
GB2454655A (en) * 2007-11-09 2009-05-20 Sharp Kk Nitride structures with AlInN current confinement layers

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101044633A (zh) * 2004-10-19 2007-09-26 Lg伊诺特有限公司 氮化物半导体发光器件及其制造方法
CN102122692A (zh) * 2009-12-02 2011-07-13 Lg伊诺特有限公司 发光器件及其制造方法、发光器件封装以及照明系统
KR20120127760A (ko) * 2011-05-13 2012-11-26 엘지이노텍 주식회사 발광 소자
CN105932123A (zh) * 2016-05-18 2016-09-07 扬州中科半导体照明有限公司 具有低温AlInN插入垒层的氮化物发光二极管外延片及其生产工艺
CN108574026A (zh) * 2018-04-17 2018-09-25 湘能华磊光电股份有限公司 一种led外延电子阻挡层生长方法
CN109346576A (zh) * 2018-09-28 2019-02-15 华灿光电(浙江)有限公司 一种发光二极管外延片及其制备方法
CN110752279A (zh) * 2019-12-02 2020-02-04 广东省半导体产业技术研究院 一种具有超薄铝铟氮插入层的紫外发光二极管及其制备方法
CN112635626A (zh) * 2021-01-04 2021-04-09 厦门乾照光电股份有限公司 一种半导体外延结构及其制作方法、led芯片

Also Published As

Publication number Publication date
CN114220891A (zh) 2022-03-22

Similar Documents

Publication Publication Date Title
CN109119515B (zh) 一种发光二极管外延片及其制造方法
CN110718612B (zh) 发光二极管外延片及其制造方法
KR100931509B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
CN102412351B (zh) 提高ESD的复合n-GaN层结构的制备方法
CN104409586A (zh) GaN基Ⅲ-Ⅴ族化合物半导体LED外延片及生长方法
CN102931303A (zh) 外延结构及其生长方法
CN116130569B (zh) 一种高效发光二极管及制备方法
CN111063772A (zh) 高光效紫外led外延结构
CN110635001A (zh) 一种硅衬底GaN基外延结构的制备方法及外延结构
CN114883460A (zh) 发光二极管外延片及其制备方法
CN116454186A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116525734A (zh) 发光二极管外延片及其制备方法、发光二极管
CN114220891B (zh) 半导体器件的外延片及其制作方法和应用
CN114497304A (zh) 一种半导体元件
CN114038954A (zh) 发光二极管的外延结构及其制造方法
CN114141918B (zh) 适用于大电流条件工作的发光二极管外延结构及制备方法
CN114141917B (zh) 一种低应力GaN基发光二极管外延片及其制备方法
CN114520279A (zh) Led外延片、制备方法及半导体器件
CN115411161A (zh) 一种用于可见光通信的led外延薄膜及其制备方法
KR100925164B1 (ko) p형 질화물 반도체층 형성 방법 및 그것을 갖는 발광 소자
CN111129243B (zh) GaN基紫外LED外延结构
CN112436082A (zh) 提高发光区中载流子分布均匀性的led外延结构及其生长方法
CN114122206B (zh) 发光二极管制作方法
CN111326624A (zh) 一种能够改善发光质量和发光效率的半导体发光元件
CN110729383B (zh) 一种基于AlN/PSS复合衬底的高亮度发光二极管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant