CN102412351B - 提高ESD的复合n-GaN层结构的制备方法 - Google Patents
提高ESD的复合n-GaN层结构的制备方法 Download PDFInfo
- Publication number
- CN102412351B CN102412351B CN201110330664.0A CN201110330664A CN102412351B CN 102412351 B CN102412351 B CN 102412351B CN 201110330664 A CN201110330664 A CN 201110330664A CN 102412351 B CN102412351 B CN 102412351B
- Authority
- CN
- China
- Prior art keywords
- layer
- growth
- gan
- temperature
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Led Devices (AREA)
Abstract
本发明公开一种提高ESD的复合n-GaN层结构的制备方法，该材料依次由蓝宝石衬底层，低温生长的GaN缓冲层，高温生长的不掺杂的u-GaN层，高温生长的n-GaN层，InxGa1-xN/GaN多量子阱层，p-AlyGa1-yN电子阻挡层，p-GaN层和p-GaN接触层组成。在高温生长的n-GaN中间插入一层n-AlzGa1-zN层，形成复合结构，重掺杂的n+-GaN能有效的降低Vf，n-AlzGa1-zN的插入能有效的减少量子阱区的线性位错和V型位错，提高晶体质量，提高发光二极管的抗静电能力，低掺杂的n-GaN作为电流分散层，能有效的提高器件的寿命。
Description
技术领域
本发明涉及一种能够应用于半导体发光二极管，特别是氮化镓基蓝绿光发光二极管中外延材料的生长方法。
背景技术
半导体发光二极管具有体积小、耗电量低、使用寿命长、环保和坚固耐用等优点，在显示屏，背景光源等领域被广泛应用。大功率LED已经被制作成固态照明灯具推向市场，为取代传统照明光源做了很好的尝试。GaN常常被采用金属有机物气相外延法生长，然而由于氮化镓（GaN）外延衬底的缺乏，蓝宝石，硅，碳化硅等常被用作GaN的外延生长衬底材料，这些材料与GaN的晶格失配大并且热膨胀系数差异也较大，因此在外延生长过程中，往往引入了大量的晶格缺陷，如常见的线性位错，V型位错等。通过透射电子显微镜（TEM）发现这些位错往往会沿着晶格通过多量子阱区延伸到外延片的表面，形成穿透位错。实验证明大量的V型位错的存在和器件反向漏电流大有直接的关系，同时器件的静电放电（ESD）忍受能力也会受到影响。
目前用来减少外延片中位错的方法很多，主要有在蓝宝石衬底上形成微结构如纳米空洞等，在不掺杂氮化镓（u-GaN）或者n型掺杂氮化镓（n-GaN）加入铝镓氮/氮化镓（AlGaN/GaN）超晶格结构来减少位错密度。在u-GaN中插入AlGaN/GaN结构能显著的减少外延层中的位错，然而在高亮度的LED器件中，常常需要较高的掺杂以提高载流子浓度，这就需要增加n-GaN的厚度，随着n-GaN厚度的增加必然会引起晶格缺陷密度的增加，会对邻近的多量子阱（MQW）层造成影响。在n-GaN中插入AlGaN和未掺杂的GaN超晶格结构则会增加器件的正向电压（Vf）。
发明内容
本发明的目的在于提供一种提高ESD的复合n-GaN层结构的制备方法，该方法在n-GaN中插入了一层n型掺杂的铝镓氮（n-AlzGa1-zN），整个n型层形成n+-GaN/n-AlzGa1-zN/n+-GaN/n--GaN复合结构，重掺杂的n+-GaN能有效的降低Vf，n-AlzGa1-zN的插入能有有效的减少量子阱区的线性位错和V型位错，提高晶体质量，提高发光二极管的抗静电能力，低掺杂的n--GaN作为电流分散层，能有效的提高器件的寿命。
本发明的技术方案为：一种提高ESD的复合n-GaN层结构的制备方法，该发光二极管外延片的结构从下向上依次为，衬底层，氮化镓低温缓冲层，未掺杂的高温氮化镓层，复合n型层，多量子阱结构MQW，p型铝镓氮电子阻挡层，p型氮化镓层，p型氮化镓接触层，复合的n型层中在重掺杂的n+-GaN层和重掺杂n+-GaN层中间插入一层n-AlzGa1-zN层；复合n型层的结构顺序从下往上依次为：重掺杂的n+-GaN层401，n-AlzGa1-zN插入层102，重掺杂n+-GaN层402，低掺杂n--GaN层403。复合n型层中的重掺杂层401掺杂浓度介于1015-1019cm-3之间，厚度介于0.4-1μm之间；重掺杂层掺杂浓度介于1017-1019cm-3之间，厚度介于0.8-2μm之间，轻掺杂的n-GaN层的掺杂浓度介于1015-1017cm-3之间，厚度介于0.1-0.5μm之间。复合n型层中n-AlzGa1-zN插入层中，0＜z＜1，厚度介于0.05-0.2μm之间，Si掺杂浓度介于1015-1017cm-3之间。
提高ESD的复合n-GaN层结构的制备方法，其步骤：⑴.首先将衬底材料在氢气气氛里进行退火1-10分钟，清洁衬底表面，温度控制在1050℃与1180℃之间，然后进行氮化处理。⑵.将温度下降到450℃与600℃之间,生长15至35nm厚的低温GaN成核层，此生长过程时，生长压力在400Torr至600Torr之间，Ⅴ/Ⅲ摩尔比在500至3000之间。⑶.低温缓冲层生长结束后，对低温缓冲层在原位进行退火处理，退火温度在1000-1200℃之间，时间在5分钟至10分钟之间。⑷.退火之后，将温度调节到1000℃至1200℃之间，生长厚度为0.8μm至2μm之间的u-GaN层，此生长过程时，生长压力在300Torr至760Torr之间，Ⅴ/Ⅲ摩尔比在300至3000之间。⑸.u-GaN生长结束后，生长一层重掺杂的n+-GaN层，厚度在0.4μm（0.8）至1μm之间，生长温度在1000℃（1075）至1200℃之间，生长压力在50Torr至（500）760Torr之间，Ⅴ/Ⅲ摩尔比在300至3000之间，Si掺杂浓度在1017cm-3-1019cm-3之间。⑹.n+-GaN层生长结束厚后，生长一层厚度介于10nm至200nm的n-AlzGa1-zN0＜z＜1）层，生长温度在800℃（1000）至1100℃之间，生长压力在50Torr至（100）200Torr之间。⑺.n-AlzGa1-zN层生长结束后，重复生长步骤5再生长一层厚度在0.8μm（1.5）至2μm的重掺杂n+-GaN层。⑻.n+-GaN层生长结束后，生长一层低掺杂的n--GaN层，厚度在0.1μm（0.2）至0.5μm之间，生长温度在1000℃（1075）至1200℃之间，生长压力在50Torr至（200）760Torr之间，Ⅴ/Ⅲ摩尔比在300至3000之间，Si掺杂浓度在1015cm-3-1017cm-3之间。⑼.n--GaN层生长结束后，开始生长多量子阱结构MQW，MQW层由6至15个周期的InxGa1-xN/GaN（0＜x＜0.5）多量子阱组成。阱的厚度在2nm至3nm之间，生长温度在720℃至820℃之间，生长压力在100Torr至500Torr之间，Ⅴ/Ⅲ摩尔比在300至5000之间；垒的厚度在10至25nm之间，生长温度在820℃至920℃之间，生长压力在100Torr至500Torr之间，Ⅴ/Ⅲ摩尔比在300至5000之间。⑽.6至15个周期的InxGa1-xN/GaN（0＜x＜0.5）MQW层生长结束后，将温度升至800℃至1080℃之间，生长压力50Torr至200Torr之间，Ⅴ/Ⅲ摩尔比1000至20000之间，生长厚度10nm至200nm之间的p-AlyGa1-yN（0.1＜y＜0.5）电子阻挡层。该层禁带宽度大于最后一个barrier的禁带宽度，可控制在4eV与5.5eV之间。⑾.p-AlyGa1-yN（0.1＜y＜0.5）电子阻挡层生长结束后，生长一层厚度在0.1μm至0.8μm之间的p型氮化镓层，其生长温度在850℃至1080℃之间，生长气压在100Torr-300Torr之间。⑿.p型氮化镓层结束后，生长一层厚度在0.05-0.3μm的P型接触层，其生长温度在850℃至1050℃之间，生长压力100Torr至300Torr之间，Ⅴ/Ⅲ摩尔比介于1000至20000之间。外延生长结束后，将反应腔的温度降至650至850℃之间，纯氮气氛围中退火处理5至15分钟，然后降至室温，结束外延生长。然后对生长的外延片进行清洗、沉积、光刻和刻蚀等半导体加工工艺制成单颗小尺寸芯片。
本发明的优点在于：在通常的外延结构中常在u-GaN或者n-GaN中插入AlGaN/GaN超晶格结构来减少位错密度。在u-GaN中插入AlGaN/GaN结构不能有效的控制n-GaN中形成的位错，而在n-GaN中插入AlGaN/GaN超晶格结构又会引起器件的Vf升高。本发明在重掺杂的n+-GaN中插入一层厚度介于10-100nm之间的n-AlGaN结构，在靠近MQW层的n-GaN中插入单层n-AlGaN能够有效的减少MQW区的位错密度，提高器件的ESD。
附图说明
图1为常见的在u-GaN层中插入AlGaN/GaN超晶格结构的LED结构示意图；
图2是常见的在n-GaN层中插入AlGaN/GaN超晶格结构的LED结构示意图；
图3是本发明在n-GaN层中插入n-AlGaN得到的复合n型层结构的LED结构示意图。
具体实施方式
以下结合附图和具体的实施例对本发明：一种提高ESD的复合n-GaN层结构的制备方法做进一步的说明。
实施例1
（1）首先将衬底材料1在氢气气氛里进行退火1-10分钟，清洁衬底表面，温度控制在1050℃与1180℃之间，然后进行氮化处理；
（2）将温度下降到450℃与600℃之间，生长15至35nm厚的低温GaN成核层2，此生长过程中，生长压力在400Torr至600Torr之间，Ⅴ/Ⅲ摩尔比在500至3000之间。
（3）低温缓冲层2生长结束后，对低温缓冲层2在原位进行退火处理，退火温度在1000-1200℃之间，时间在5分钟至10分钟之间；
（4）退火之后，将温度调节到1000℃至1200℃之间，生长厚度为0.8μm至2μm之间的高温不掺杂的GaN层3，此生长过程时，生长压力在300Torr至760Torr之间，Ⅴ/Ⅲ摩尔比在300至3000之间。
（5）u-GaN3生长结束后，生长一层重掺杂的n型氮化镓层401，厚度在0.4μm至1μm之间，生长温度在1000℃至1200℃之间，生长压力在50Torr至760Torr之间，Ⅴ/Ⅲ摩尔比在300至3000之间，Si掺杂浓度在1015cm-3-1019cm-3之间。
（6）n+-GaN层401生长结束厚后，生长一层10nm的n-AlzGa1-zN（0＜z＜1）层102，生长温度为800℃，生长压力在80Torr。
（7）n-AlzGa1-zN层5生长结束后，重复生长步骤5再生长一层厚度在0.8μm至2μm的重掺杂n+-GaN层402。
（8）n+-GaN层402生长结束后，生长一层低掺杂的n型氮化镓层403，厚度在0.1μm至0.5μm之间，生长温度在1000℃至1200℃之间，生长压力在50Torr至760Torr之间，Ⅴ/Ⅲ摩尔比在300至3000之间，Si掺杂浓度在1015cm-3-1017cm-3之间。
（9）n--GaN层403生长结束后，开始生长多量子阱结构MQW5，MQW层5由6至15个周期的InaGa1-aN(0＜a＜1)/GaN多量子阱组成。阱的厚度在2nm至3nm之间，生长温度在720至820℃之间，生长压力在100Torr至500Torr之间，Ⅴ/Ⅲ摩尔比在300至5000之间；垒的厚度在10至25nm之间，生长温度在820至920℃之间，生长压力在100Torr至500Torr之间，Ⅴ/Ⅲ摩尔比在300至5000之间。
（10）6至15个周期的InaGa1-aN(0＜a＜1)/GaNMQW层5生长结束后，将温度升至800℃至1080℃之间，生长压力50Torr至200Torr之间，Ⅴ/Ⅲ摩尔比1000至20000之间，生长厚度10nm至200nm之间的P型p-AlyGa1-yN（0.1＜y＜0.5）电子阻挡层6。该层禁带宽度大于最后一个barrier的禁带宽度，可控制在4eV与5.5eV之间。
（11）P型p-AlyGa1-yN（0.1＜y＜0.5）电子阻挡层6生长结束后，生长一层厚度在0.1μm至0.8μm之间的p型氮化镓层7，其生长温度在850℃至1080℃之间，生长气压在100Torr-300Torr之间。
（12）p型氮化镓层7结束后，生长一层厚度在0.05-0.3μm的P型接触层8，其生长温度在850℃至1050℃之间，生长压力100Torr至300Torr之间，Ⅴ/Ⅲ摩尔比介于1000至20000之间。
外延生长结束后，将反应腔的温度降至650℃至850℃之间，纯氮气氛围中退火处理5至15分钟，然后降至室温，结束外延生长。
然后对生长的外延片进行清洗、沉积、光刻和刻蚀等半导体加工工艺制成单颗尺寸大小为10×16mil的LED芯片。经LED芯片测试，测试电流20mA，单颗小芯片光输出功率为24.5mW，工作电压3.05V，可抗静电：人体模式5000V。而采用u-GaN中间插入AlGaN/GaN超晶格结构的外延生长方式，相同芯片制程的单颗小芯片的工作电压为3.4V，只可抗静电1000V。采用n-GaN中间插入AlGaN/GaN超晶格结构的外延生长方式，相同芯片制程的单颗小芯片的工作电压为3.2V，只可抗静电1500V。
实施例2
（1）首先将衬底材料1在氢气气氛里进行退火1-10分钟，清洁衬底表面，温度控制在1050℃与1180℃之间，然后进行氮化处理；
（2）将温度下降到450℃与600℃之间，生长15至35nm厚的低温GaN成核层2，此生长过程中，生长压力在400Torr至600Torr之间，Ⅴ/Ⅲ摩尔比在500至3000之间。低温缓冲层2生长结束后，对低温缓冲层2在原位进行退火处理，退火温度在1000-1200℃之间，时间在5分钟至10分钟之间；
（3）退火之后，将温度调节到1000℃至1200℃之间，生长厚度为0.8μm至2μm之间的高温不掺杂的GaN层3，此生长过程时，生长压力在300Torr至760Torr之间，Ⅴ/Ⅲ摩尔比在300至3000之间。
（4）u-GaN3生长结束后，生长一层重掺杂的n型氮化镓层401，厚度在0.4μm至1μm之间，生长温度在1000℃至1200℃之间，生长压力在50Torr至760Torr之间，Ⅴ/Ⅲ摩尔比在300至3000之间，Si掺杂浓度在1015cm-3-1019cm-3之间。
（5）n+-GaN层401生长结束厚后，生长一层厚度为100nm的n-AlzGa1-zN（0＜z＜1）层102，生长温度为950℃，生长压力为100Torr。
（6）n-AlzGa1-zN层5生长结束后，重复生长步骤5再生长一层厚度在0.8μm至2μm的重掺杂n+-GaN层402。
（7）n+-GaN层402生长结束后，生长一层低掺杂的n型氮化镓层403，厚度在0.1μm至0.5μm之间，生长温度在1000℃至1200℃之间，生长压力在50Torr至760Torr之间，Ⅴ/Ⅲ摩尔比在300至3000之间，Si掺杂浓度在1015cm-3-1017cm-3之间。
（8）n--GaN层403生长结束后，开始生长多量子阱结构MQW5，MQW层5由6至15个周期的InaGa1-aN(0＜a＜1)/GaN多量子阱组成。阱的厚度在2nm至3nm之间，生长温度在720至820℃之间，生长压力在100Torr至500Torr之间，Ⅴ/Ⅲ摩尔比在300至5000之间；垒的厚度在10至25nm之间，生长温度在820至920℃之间，生长压力在100Torr至500Torr之间，Ⅴ/Ⅲ摩尔比在300至5000之间。
（9）6至15个周期的InaGa1-aN(0＜a＜1)/GaNMQW层5生长结束后，将温度升至800℃至1080℃之间，生长压力50Torr至200Torr之间，Ⅴ/Ⅲ摩尔比1000至20000之间，生长厚度10nm至200nm之间的P型p-AlyGa1-yN（0.1＜y＜0.5）电子阻挡层6。该层禁带宽度大于最后一个barrier的禁带宽度，可控制在4eV与5.5eV之间。
（10）P型p-AlyGa1-yN（0.1＜y＜0.5）电子阻挡层6生长结束后，生长一层厚度在0.1μm至0.8μm之间的p型氮化镓层7，其生长温度在850℃至1080℃之间，生长气压在100Torr-300Torr之间。
（11）p型氮化镓层7结束后，生长一层厚度在0.05-0.3μm的P型接触层8，其生长温度在850℃至1050℃之间，生长压力100Torr至300Torr之间，Ⅴ/Ⅲ摩尔比介于1000至20000之间。
外延生长结束后，将反应腔的温度降至650℃至850℃之间，纯氮气氛围中退火处理5至15分钟，然后降至室温，结束外延生长。
然后对生长的外延片进行清洗、沉积、光刻和刻蚀等半导体加工工艺制成单颗尺寸大小为10×16mil的LED芯片。经LED芯片测试，测试电流20mA，单颗小芯片光输出功率为24.5mW，工作电压3.05V，可抗静电：人体模式5000V。而采用u-GaN中间插入AlGaN/GaN超晶格结构的外延生长方式，相同芯片制程的单颗小芯片的工作电压为3.4V，只可抗静电1000V。采用n-GaN中间插入AlGaN/GaN超晶格结构的外延生长方式，相同芯片制程的单颗小芯片的工作电压为3.2V，只可抗静电1500V。
实施例2
（1）首先将衬底材料1在氢气气氛里进行退火1-10分钟，清洁衬底表面，温度控制在1050℃与1180℃之间，然后进行氮化处理；
（2）将温度下降到450℃与600℃之间，生长15至35nm厚的低温GaN成核层2，此生长过程中，生长压力在400Torr至600Torr之间，Ⅴ/Ⅲ摩尔比在500至3000之间。
（3）低温缓冲层2生长结束后，对低温缓冲层2在原位进行退火处理，退火温度在1000-1200℃之间，时间在5分钟至10分钟之间；
（4）退火之后，将温度调节到1000℃至1200℃之间，生长厚度为0.8μm至2μm之间的高温不掺杂的GaN层3，此生长过程时，生长压力在300Torr至760Torr之间，Ⅴ/Ⅲ摩尔比在300至3000之间。
（5）u-GaN3生长结束后，生长一层重掺杂的n型氮化镓层401，厚度在0.4μm至1μm之间，生长温度在1000℃至1200℃之间，生长压力在50Torr至760Torr之间，Ⅴ/Ⅲ摩尔比在300至3000之间，Si掺杂浓度在1015cm-3-1019cm-3之间。
（6）n+-GaN层401生长结束厚后，生长一层厚度为200nm的n-AlzGa1-zN（0＜z＜1）层102，生长温度为1100℃，生长压力为200Torr。
（7）n-AlzGa1-zN层5生长结束后，重复生长步骤5再生长一层厚度在0.8μm至2μm的重掺杂n+-GaN层402。
（8）n+-GaN层402生长结束后，生长一层低掺杂的n型氮化镓层403，厚度在0.1μm至0.5μm之间，生长温度在1000℃至1200℃之间，生长压力在50Torr至760Torr之间，Ⅴ/Ⅲ摩尔比在300至3000之间，Si掺杂浓度在1015cm-3-1017cm-3之间。
（9）n--GaN层403生长结束后，开始生长多量子阱结构MQW5，MQW层5由6至15个周期的InaGa1-aN(0＜a＜1)/GaN多量子阱组成。阱的厚度在2nm至3nm之间，生长温度在720至820℃之间，生长压力在100Torr至500Torr之间，Ⅴ/Ⅲ摩尔比在300至5000之间；垒的厚度在10至25nm之间，生长温度在820至920℃之间，生长压力在100Torr至500Torr之间，Ⅴ/Ⅲ摩尔比在300至5000之间。
（10）6至15个周期的InaGa1-aN(0＜a＜1)/GaNMQW层5生长结束后，将温度升至800℃至1080℃之间，生长压力50Torr至200Torr之间，Ⅴ/Ⅲ摩尔比1000至20000之间，生长厚度10nm至200nm之间的P型p-AlyGa1-yN（0.1＜y＜0.5）电子阻挡层6。该层禁带宽度大于最后一个barrier的禁带宽度，可控制在4eV与5.5eV之间。
（11）P型p-AlyGa1-yN（0.1＜y＜0.5）电子阻挡层6生长结束后，生长一层厚度在0.1μm至0.8μm之间的p型氮化镓层7，其生长温度在850℃至1080℃之间，生长气压在100Torr-300Torr之间。
（12）p型氮化镓层7结束后，生长一层厚度在0.05-0.3μm的P型接触层8，其生长温度在850℃至1050℃之间，生长压力100Torr至300Torr之间，Ⅴ/Ⅲ摩尔比介于1000至20000之间。
外延生长结束后，将反应腔的温度降至650℃至850℃之间，纯氮气氛围中退火处理5至15分钟，然后降至室温，结束外延生长。
然后对生长的外延片进行清洗、沉积、光刻和刻蚀等半导体加工工艺制成单颗尺寸大小为10×16mil的LED芯片。经LED芯片测试，测试电流20mA，单颗小芯片光输出功率为24.5mW，工作电压3.05V，可抗静电：人体模式5000V。而采用u-GaN中间插入AlGaN/GaN超晶格结构的外延生长方式，相同芯片制程的单颗小芯片的工作电压为3.4V，只可抗静电1000V。采用n-GaN中间插入AlGaN/GaN超晶格结构的外延生长方式，相同芯片制程的单颗小芯片的工作电压为3.2V，只可抗静电1500V。
Claims (5)
1.一种提高ESD的复合n-GaN层结构的发光二极管外延片制备方法，该发光二极管外延片的结构从下向上依次为，衬底层，氮化镓低温缓冲层，未掺杂的高温氮化镓层，复合n型层，多量子阱结构MQW，p型铝镓氮电子阻挡层，p型氮化镓层，p型氮化镓接触层，其特征在于：复合的n型层中在重掺杂的n+-GaN层和重掺杂n+-GaN层中间插入一层n-AlzGa1-zN层；复合n型层的结构顺序从下往上依次为：重掺杂的n+-GaN层(401)，n-AlzGa1-zN插入层(102)，重掺杂n+-GaN层(402)，低掺杂n--GaN层(403)。
2.根据权利要求1所述的提高ESD的复合n-GaN层结构的发光二极管外延片制备方法，其特征在于：复合n型层中的重掺杂(401)层掺杂浓度介于1015-1019cm-3之间，厚度介于0.4-1μm之间；重掺杂层(402)掺杂浓度介于1017-1019cm-3之间，厚度介于0.8-2μm之间，轻掺杂的n-GaN层(403)的掺杂浓度介于1015-1017cm-3之间，厚度介于0.1-0.5μm之间。
3.根据权利要求1所述的提高ESD的复合n-GaN层结构的发光二极管外延片制备方法，其特征在于：复合n型层中n-AlzGa1-zN插入层中，0＜z＜1，厚度介于0.05-0.2μm之间。
4.根据权利要求1所述的提高ESD的复合n-GaN层结构的发光二极管外延片制备方法，其特征在于：复合n型层中n-AlzGa1-zN插入层中的Si掺杂浓度介于1015-1017cm-3之间。
5.根据权利要求1所述的提高ESD的复合n-GaN层结构的发光二极管外延片制备方法，其步骤：
⑴.首先将衬底材料在氢气气氛里进行退火1-10分钟，清洁衬底表面，温度控制在1050℃与1180℃之间，然后进行氮化处理；
⑵.将温度下降到450℃与600℃之间,生长15至35nm厚的低温GaN成核层，此生长过程时，生长压力在400Torr至600Torr之间，Ⅴ/Ⅲ摩尔比在500至3000之间；
⑶.低温缓冲层生长结束后，对低温缓冲层(2)在原位进行退火处理，退火温度在1000-1200℃之间，时间在5分钟至10分钟之间；
⑷.退火之后，将温度调节到1000℃至1200℃之间，生长厚度为0.8μm至2μm之间的u-GaN层，此生长过程时，生长压力在300Torr至760Torr之间，Ⅴ/Ⅲ摩尔比在300至3000之间；
⑸.u-GaN(3)生长结束后，生长一层重掺杂的n+-GaN层(401)，厚度在0.4μm至1μm之间，生长温度在1000℃至1200℃之间，生长压力在50Torr至760Torr之间，Ⅴ/Ⅲ摩尔比在300至3000之间，Si掺杂浓度在1017cm-3-1019cm-3之间；
⑹.n+-GaN层(401)生长结束厚后，生长一层厚度介于10nm至200nm的n-AlzGa1-zN层，其中0＜z＜1，生长温度在800℃至1100℃之间，生长压力在50Torr至200Torr之间；
⑺.n-AlzGa1-zN层(102)生长结束后，重复生长步骤5再生长一层厚度在0.8μm至2μm的重掺杂n+-GaN层；
⑻.n+-GaN层(402)生长结束后，生长一层低掺杂的n--GaN层，厚度在0.1μm至0.5μm之间，生长温度在1000℃至1200℃之间，生长压力在50Torr至760Torr之间，Ⅴ/Ⅲ摩尔比在300至3000之间，Si掺杂浓度在1015cm-3-1017cm-3之间；
⑼.n--GaN层(403)生长结束后，开始生长多量子阱结构MQW(5)，MQW层(5)由6至15个周期的InxGa1-xN/GaN多量子阱组成，其中0＜x＜0.5；阱的厚度在2nm至3nm之间，生长温度在720℃至820℃之间，生长压力在100Torr至500Torr之间，Ⅴ/Ⅲ摩尔比在300至5000之间；垒的厚度在10至25nm之间，生长温度在820℃至920℃之间，生长压力在100Torr至500Torr之间，Ⅴ/Ⅲ摩尔比在300至5000之间；
⑽.6至15个周期的InxGa1-xN/GaN层，其中0＜x＜0.5，MQW生长结束后，将温度升至800℃至1080℃之间，生长压力50Torr至200Torr之间，Ⅴ/Ⅲ摩尔比1000至20000之间，生长厚度10nm至200nm之间的p-AlyGa1-yN电子阻挡层，其中0.1＜y＜0.5；该层禁带宽度大于最后一个垒的禁带宽度，可控制在4eV与5.5eV之间；
⑾.p-AlyGa1-yN，其中0.1＜y＜0.5电子阻挡层生长结束后，生长一层厚度在0.1μm至0.8μm之间的p型氮化镓层，其生长温度在850℃至1080℃之间，生长气压在100Torr-300Torr之间；
⑿.p型氮化镓层结束后，生长一层厚度在0.05-0.3μm的P型接触层，其生长温度在850℃至1050℃之间，生长压力100Torr至300Torr之间，Ⅴ/Ⅲ摩尔比介于100，0至20000之间；
外延生长结束后，将反应腔的温度降至650至850℃之间，纯氮气氛围中退火处理5至15分钟，然后降至室温，结束外延生长，
然后对生长的外延片进行清洗、沉积、光刻和刻蚀一系列半导体加工工艺制成单颗小尺寸芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110330664.0A CN102412351B (zh) | 2011-10-27 | 2011-10-27 | 提高ESD的复合n-GaN层结构的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110330664.0A CN102412351B (zh) | 2011-10-27 | 2011-10-27 | 提高ESD的复合n-GaN层结构的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102412351A CN102412351A (zh) | 2012-04-11 |
| CN102412351B true CN102412351B (zh) | 2016-06-22 |
Family
ID=45914314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110330664.0A Active CN102412351B (zh) | 2011-10-27 | 2011-10-27 | 提高ESD的复合n-GaN层结构的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102412351B (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201511327A (zh) | 2013-09-06 | 2015-03-16 | Ind Tech Res Inst | 發光二極體 |
| CN103824912A (zh) * | 2014-03-12 | 2014-05-28 | 合肥彩虹蓝光科技有限公司 | 一种改善GaN基LED反向漏电的外延生长方法 |
| CN105304776A (zh) * | 2014-07-09 | 2016-02-03 | 南通同方半导体有限公司 | 一种N-GaN层蓝光LED外延结构 |
| CN104576852A (zh) * | 2015-01-26 | 2015-04-29 | 合肥彩虹蓝光科技有限公司 | 一种GaN基LED外延结构的发光量子阱应力调控方法 |
| CN106299067A (zh) * | 2015-05-18 | 2017-01-04 | 南通同方半导体有限公司 | 一种高抗静电能力的led外延结构 |
| CN105470358B (zh) * | 2016-01-29 | 2019-01-18 | 安徽三安光电有限公司 | 一种发光二极管元件及其制备方法 |
| CN106206881B (zh) * | 2016-08-31 | 2019-02-12 | 中联西北工程设计研究院有限公司 | 一种垂直结构led蓝光外延的制备方法 |
| CN106129197B (zh) * | 2016-08-31 | 2019-04-09 | 中联西北工程设计研究院有限公司 | 一种垂直结构led紫光外延结构及其制备方法 |
| CN106784211B (zh) * | 2016-12-07 | 2019-03-08 | 华灿光电（浙江）有限公司 | 一种GaN基发光二极管的外延片及其制造方法 |
| JP6669095B2 (ja) * | 2017-02-06 | 2020-03-18 | 日亜化学工業株式会社 | 窒化物半導体発光素子の製造方法 |
| CN109860361A (zh) * | 2018-12-28 | 2019-06-07 | 映瑞光电科技(上海)有限公司 | 一种led外延结构及其制备方法、led芯片 |
| CN111261755B (zh) * | 2020-03-19 | 2021-06-01 | 湘能华磊光电股份有限公司 | 一种led外延生长方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101026217A (zh) * | 2006-02-20 | 2007-08-29 | 夏普株式会社 | 氮化物半导体发光装置及其制造方法 |
| CN101212000A (zh) * | 2006-12-29 | 2008-07-02 | 上海蓝光科技有限公司 | 发光二极管器件结构及其制作方法 |
| CN101404315A (zh) * | 2007-10-02 | 2009-04-08 | 艾比维利股份有限公司 | Ⅲ族氮化物半导体发光器件 |
| CN101752480A (zh) * | 2008-12-16 | 2010-06-23 | 大连路美芯片科技有限公司 | 一种氮化镓基led外延片及其生长方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7058105B2 (en) * | 2002-10-17 | 2006-06-06 | Samsung Electro-Mechanics Co., Ltd. | Semiconductor optoelectronic device |
| JP2007281257A (ja) * | 2006-04-07 | 2007-10-25 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物半導体発光素子 |
-
2011
- 2011-10-27 CN CN201110330664.0A patent/CN102412351B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101026217A (zh) * | 2006-02-20 | 2007-08-29 | 夏普株式会社 | 氮化物半导体发光装置及其制造方法 |
| CN101212000A (zh) * | 2006-12-29 | 2008-07-02 | 上海蓝光科技有限公司 | 发光二极管器件结构及其制作方法 |
| CN101404315A (zh) * | 2007-10-02 | 2009-04-08 | 艾比维利股份有限公司 | Ⅲ族氮化物半导体发光器件 |
| CN101752480A (zh) * | 2008-12-16 | 2010-06-23 | 大连路美芯片科技有限公司 | 一种氮化镓基led外延片及其生长方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102412351A (zh) | 2012-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102412351B (zh) | 提高ESD的复合n-GaN层结构的制备方法 | |
| US9985177B2 (en) | Ultraviolet light emitting devices and methods of fabrication | |
| US6989287B2 (en) | Method for producing nitride semiconductor, semiconductor wafer and semiconductor device | |
| WO2013005789A1 (ja) | 窒化物半導体発光素子の製造方法、ウェハ、窒化物半導体発光素子 | |
| US8445938B2 (en) | Nitride semi-conductive light emitting device | |
| WO2008021403A2 (en) | Method for deposition of magnesium doped (al, in, ga, b)n layers | |
| CN102931303A (zh) | 外延结构及其生长方法 | |
| CN103824908B (zh) | 一种提高GaN基LED静电耐受能力的外延生长方法 | |
| US10665753B2 (en) | Vertical-type ultraviolet light-emitting diode | |
| CN102709424A (zh) | 一种提高发光二极管发光效率的方法 | |
| CN103337573A (zh) | 半导体发光二极管的外延片及其制造方法 | |
| EP2360746A1 (en) | Method for manufacturing gallium oxide substrate, light emitting device, and method for manufacturing the light emitting device | |
| CN103824912A (zh) | 一种改善GaN基LED反向漏电的外延生长方法 | |
| CN115881865B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN103258927A (zh) | 一种提高GaN基LED抗静电能力的外延结构及其生长方法 | |
| CN102623597B (zh) | 一种提高载流子复合效率的多量子阱中的垒的结构 | |
| CN108231964B (zh) | 一种提高发光二极管内量子效率的方法 | |
| CN103337571A (zh) | 改善GaN基外延片内波长集中度的外延结构及生长方法 | |
| Zhou et al. | III-Nitride LEDs: From UV to Green | |
| CN109686823B (zh) | 一种氮化镓基发光二极管外延片及其制作方法 | |
| CN104966767B (zh) | 一种GaN基发光二极管外延片的生长方法 | |
| CN114220891B (zh) | 半导体器件的外延片及其制作方法和应用 | |
| JP2008115463A (ja) | Ｉｉｉ族窒化物半導体の積層構造及びその製造方法と半導体発光素子とランプ | |
| JP2012054427A (ja) | 化合物半導体の製造方法 | |
| JP2015115343A (ja) | 窒化物半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160801 Address after: Su Zhen Xu Feng Cun 322000 Zhejiang city of Yiwu province (Zhejiang four Tatsu tool limited company) Patentee after: HC semitek (Zhejiang) Co., Ltd. Address before: 430223 Binhu Road, East Lake New Technology Development Zone, Hubei, China, No. 8, No. Patentee before: HC SemiTek Corporation |