CN105470358B - 一种发光二极管元件及其制备方法 - Google Patents
一种发光二极管元件及其制备方法 Download PDFInfo
- Publication number
- CN105470358B CN105470358B CN201610061132.4A CN201610061132A CN105470358B CN 105470358 B CN105470358 B CN 105470358B CN 201610061132 A CN201610061132 A CN 201610061132A CN 105470358 B CN105470358 B CN 105470358B
- Authority
- CN
- China
- Prior art keywords
- layer
- emitting diode
- light
- type semiconductor
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提出了一种发光二极管元件，包括衬底、N型半导体层、发光层和P型半导体层，其中，所述发光层的一侧或者两侧具有一避免发光二极管元件内部形成微型n‑p‑n结或p‑n‑p结的阻隔层，所述阻隔层为掺杂类型与相邻的半导体层相同的掺杂层，所述阻隔层由低掺杂层和高掺杂层依次交替堆叠而成，所述高掺杂层的掺杂浓度大于所述低掺杂层的掺杂浓度，所述低掺杂层浓度为1×1017~5×1017cm‑3；所述阻隔层用于防止发光二极管元件在工作中出现电压回转现象造成的开/关延迟效应。
Description
技术领域
本发明属于半导体制造技术领域，特别涉及一种发光二极管元件及其制备方法。
背景技术
发光二极管（LED）具有效率高、寿命长、体积小、功耗低等优点，可以用于室内外照明、屏幕显示、背光源等，在该产业的发展中，GaN 材料是 V-III 族化合物半导体的典型代表，那么如何提高 GaN 基发光二极管的光电性能成为半导体照明产业的关键技术。
传统的GaN基外延结构，通常在N型层与发光层之间或P型层与发光层之间增加非掺杂层或掺杂浓度低于1×1017cm-3的掺杂层，用以均匀电流密度，改善电流分布状况。然而，此非掺杂层或掺杂浓度低于1×1017cm-3的掺杂层造成外延结构中出现非期望的n-p-n或p-n-p结，具有该现象的发光二极管元件在使用过程中，特别是在低电流条件下使用时出现电压回转现象。而后将具有此现象的发光二极管与正常发光二极管串联应用于照明领域时，在电流逐渐加大供电时，具有此现象的发光二极管较正常发光二极管出现延迟亮灯的状况，而在电流逐渐减小断电时，则出现延迟灭灯的状况，从而造成同一模块或矩阵的半导体元件出现非预期的延迟开启或熄灭效果。
发明内容
针对上述问题，本发明提出了一种发光二极管元件及其制备方法，通过在发光层两侧或其中一侧插入一阻隔层，所述阻隔层的掺杂类型与相邻的N型半导体层或P型半导体层掺杂类型相同，以此避免发光二极管元件内部形成微型n-p-n结或p-n-p结，防止发光二极管元件在工作中出现电压回转现象造成的开/关延迟效应。
本发明提供的技术方案为：一种发光二极管元件包括衬底、N型半导体层、发光层和P型半导体层，其中，所述发光层的一侧或者两侧具有一避免发光二极管元件内部形成微型n-p-n结或p-n-p结的阻隔层，所述阻隔层掺杂类型与相邻的N型半导体层或P型半导体层相同；即，当所述阻隔层与所述N型半导体层相邻时，所述掺杂杂质为Si、Sn、S、Se、Te中的其中一种；当所述阻隔层与所述P型半导体层相邻时，所述掺杂杂质为Be、Mg、Zn、Cd、C中的其中一种。所述阻隔层由浓度为1×1017~5×1017cm-3的低掺杂层和浓度大于5×1017cm-3的高掺杂层依次交替堆叠而成；所述阻隔层用于防止发光二极管元件在工作中出现电压回转现象造成的开/关延迟效应。
优选的，所述低掺杂层的杂质浓度低于相邻的所述N型半导体层或P型半导体层。
优选的，所述低掺杂层与高掺杂层厚度比例为2:1~100:1。
优选的，所述高掺杂层的掺杂浓度为5×1018~5×1020cm-3。
优选的，所述低掺杂层的厚度为20~500nm。
本发明结构中，利用浓度为1×1017~5×1017cm-3的低掺杂层与浓度为5×1018~5×1020cm-3的高掺杂层交替堆叠形成阻隔层替代常规结构中非掺杂或浓度低于1×1017cm-3的低掺杂插入层，避免此现象的产生。因为当阻隔层中故意掺杂有高于发光二极管元件生长时的背景杂质浓度，且与相邻半导体层掺杂类型相同，避免在发光二极管元件内部形成微型n-p-n结或p-n-p结。且本发明中阻隔层为低掺杂层与高掺杂层交替堆叠，相较于现有技术中非掺杂层/掺杂层堆叠或Delta掺杂层/连续掺杂层堆叠，本发明的阻隔层内部及该阻隔层与相邻半导体层之间均不会形成微型n-p-n结；且同时提高均匀电流密度的作用。因此，本发明结构在不影响电流分布效果的前提下，避免发光二极管元件结构中出现的n-p-n结，避免发光二极管元件在工作中出现电压回转现象，提升发光二极管的性能一致性。
同时，本发明提出一种发光二极管元件的制备方法，所述方法包括：
提供一衬底；
在所述衬底上沉积N型半导体层；
在所述N型半导体层上沉积发光层和P型半导体层；
其中，所述发光层的一侧或者两侧具有一避免发光二极管元件内部形成微型n-p-n结或p-n-p结的阻隔层，所述阻隔层掺杂类型与相邻的N型半导体层或P型半导体层相同，所述阻隔层由浓度为1×1017~5×1017cm-3的低掺杂层和浓度大于5×1017cm-3的高掺杂层依次交替堆叠而成；所述阻隔层用于防止发光二极管元件在工作中出现电压回转现象造成的开/关延迟效应。
优选的，所述低掺杂层的杂质浓度低于相邻的所述N型半导体层或P型半导体层。
优选的，所述高掺杂层的掺杂浓度为5×1018~5×1020 cm-3。
优选的，所述阻隔层的沉积温度为700~1100℃。
优选的，所述阻隔层的沉积压力为20~200torr。
优选的，所述低掺杂层的厚度为20nm~500nm。
优选的，所述低掺杂层与高掺杂层厚度比例为 2:1~100:1。
本发明至少具有以下有益效果：本发明在发光层两侧或其中一侧插入一阻隔层，所述阻隔层由低浓度掺杂层、高浓度掺杂层依次堆叠组成，其可以很好地避免发光二极管元件内部出现的微型n-p-n结或p-n-p结，避免发光二极管元件在工作中出现电压回转现象，以及在应用过程中因电流逐渐加大供电导致的延迟亮灯的状况，或在电流逐渐减小关电时出现的延迟灭灯状况，从而降低同一模块或矩阵的半导体元件出现非预期的延迟开启或熄灭状况的发生，提升各发光二极管的性能一致性。同时试验结果证明，本发明中阻隔层的低浓度范围为1×1017~5×1017cm-3时，对于电流密度的均匀效果与非掺杂层相比亦无明显差异，且也使发光二极管元件的电压有所降低。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。此外，附图数据是描述概要，不是按比例绘制。
图1为本发明实施例1之发光二极管结构示意图。
图2为本发明实施例2之发光二极管结构示意图。
图3为本发明实施例3之发光二极管结构示意图。
图中：10. 衬底；20. N型半导体层；30. 发光层；40. P型半导体层；50、50’. 阻隔层；51、51’. 低掺杂层；52、52’. 高掺杂层。
具体实施方式
下面结合附图和实施例对本发明的具体实施方式进行详细说明。
实施例1
参看附图1，本发明提供一种发光二极管元件，该元件包括衬底10、N型半导体层20、发光层30和P型半导体层40，其中，所述发光层30与N型层20之间具有一避免发光二极管元件内部形成微型n-p-n结的阻隔层50，所述阻隔层50掺杂类型与相邻的N型半导体层相同，为Si、Sn、S、Se、Te的其中一种；所述阻隔层50由掺杂浓度为1×1017~5×1017cm-3的低掺杂层51和浓度大于5×1017cm-3的高掺杂层52依次交替堆叠而成，高掺杂层的浓度优选5×1018~5×1020cm-3，堆叠次数为1~500，。且为了不影响阻隔层50对电流密度的均匀效果，本发明中低掺杂层51的掺杂浓度低于相邻的N型半导体层或P型半导体层，此实施例中，低掺杂层51掺杂浓度低于N型半导体层20掺杂浓度。低掺杂层51的厚度为20~500nm，低掺杂层51与高掺杂层52的厚度比例为2:1~100:1。所述阻隔层防止发光二极管元件在工作中出现电压回转现象造成的开/关延迟效应。
本发明同时提供一种发光二极管元件的制备方法，具体包括：提供一衬底10，衬底10为蓝宝石、碳化硅、硅、氮化镓等材料，本实施例优选蓝宝石；在衬底10上沉积N型半导体层20，N型半导体层20为单层结构或掺杂浓度不同的多层结构；随后调节反应腔室温度低于N型半导体层20的沉积温度，即温度为700~1100℃，压力20~200torr，继续沉积阻隔层50，所述阻隔层50由掺杂浓度为1×1017~5×1017cm-3的低掺杂层51和浓度大于5×1017cm-3的高掺杂层52依次交替堆叠而成，高掺杂层52的浓度优选5×1018~5×1020cm-3，依次堆叠1~500次，其中低掺杂51层厚度为20~500nm，低掺杂层51与高掺杂层52厚度比例为2:1~100:1。本实施例中，低掺杂层51与高掺杂层52的掺杂类型与N型半导体层20相同，为Si、Sn、S、Se、Te中的其中一种；再于阻隔层50上继续沉积发光层30和P型半导体层40，形成发光二极管元件结构。
在常规发光二极管结构中，为了实现较高的电流分布均匀性，较常采用非掺杂或浓度低于1×1017cm-3的低掺杂氮化镓层或铝镓氮层作为插入层，改善电流分布状况，而当该插入层位于N型半导体层与发光层之间，需要采用较低生长温度，较高生长速率生长，此时MO源裂解会不充分，C杂质容易进入生长层，而C杂质在氮化镓层中起施主作用，致使该插入层呈现弱p型，从而在发光二极管元件内部出现非预期的n-p-n结，特别是当该层为单层时，其易与相邻的N型半导体层之间形成微型n-p-n结，而当该层为非掺杂层/掺杂层堆叠或Delta掺杂层/连续掺杂层堆叠时，所述Delta掺杂层内部亦会形成微型n-p-n结。即使反应腔室中C杂质彻底排除，但因该层较常采用低压环境生长，此时由于MOCVD反应室及管路中存在较强的Mg记忆效应，低压条件下Mg从反应室的附着物中脱附出来，进入该非掺杂或低掺杂层，则同样会因Mg的掺入呈现弱p型，亦出现前述非预期的微型n-p-n结，此非预期的微型n-p-n结在通电条件下具有微型电容充放电的过程，导致在LED点阵屏幕应用中因电流逐渐加大供电导致的延迟亮灯的状况，或在电流逐渐减小关电时出现的延迟灭灯状况，严重影响发光二极管元件的使用。
而为了满足实际生产的需求，该层又无法采用高温，低速或高压条件生长。故为了优化发光二极管元件的性能一致性，本发明利用浓度为1×1017~5×1017cm-3的n型低掺杂层与浓度为5×1018~5×1020cm-3的n型高掺杂层交替堆叠形成阻隔层50替代常规结构中非掺杂或浓度低于1×1017cm-3的低掺杂插入层，避免此现象的产生。因为当阻隔层中故意掺杂有高于发光二极管元件生长时的背景杂质浓度，且与非预期杂质类型相反的杂质时，即可中和非预期杂质。且本发明中阻隔层为低掺杂层51与高掺杂层52交替堆叠，相较于现有技术中非掺杂层/掺杂层堆叠或Delta掺杂层/连续掺杂层堆叠，本发明的阻隔层50内部及该阻隔层50与相邻N型半导体层20之间均不会形成微型n-p-n结；且同时亦不影响均匀电流密度的作用，而相对较厚的低掺杂层51其掺杂浓度亦低于相邻N型半导体层20浓度，进一步减小所述阻隔层50对均匀电流密度效果的影响。因此，本发明结构在不影响电流分布效果的前提下，避免发光二极管元件结构中出现的n-p-n结，避免发光二极管元件在工作中出现电压回转现象，提升发光二极管的性能一致性。
实施例2
参看附图2，本实施例与实施例1的区别在于，当上述插入层位于发光层30与P型半导体层40之间时，为了避免该层对发光层30的破坏，故该层采用较低生长温度，即700~1000℃左右，且因为该层位于发光层30之上，其生长的晶体质量差，此时较易存在N空位等晶体缺陷，此缺陷使得该插入层呈现弱n型，从而出现非预期p-n-p结，此现象亦导致实施例1所述的不利后果，故本实施例中使用P型掺杂浓度为1×1017~5×1017cm-3的低掺杂层51’与浓度为5×1018~5×1020 cm-3的高掺杂层52’交替堆叠形成阻隔层50’替代常规插入层，避免发光二极管元件结构中出现的p-n-p结，因为当阻隔层中故意掺杂有高于发光二极管元件生长时的背景杂质浓度，且与非预期杂质类型相反的杂质时，即可中和非预期杂质。且本发明中阻隔层为低掺杂层51’与高掺杂层52’交替堆叠，相较于现有技术中非掺杂层/掺杂层堆叠或Delta掺杂层/连续掺杂层堆叠，本发明的阻隔层50’内部及该阻隔层50’与相邻P型半导体层40之间均不会形成微型p-n-p结；且同时亦不影响均匀电流密度的作用，而相对较厚的低掺杂层51’其掺杂浓度亦低于相邻P型半导体层40浓度，进一步减小对所述阻隔层50’均匀电流密度效果的影响。低掺杂层51’与高掺杂层52’的掺杂杂质均为Be、Mg、Zn、Cd、C中的其中一种。
实施例3
参看附图3，本实施例与实施例1、2的区别在于，所述阻隔层50和50’分别位于发光层30的两侧（即N型半导体层与发光层之间的阻隔层50、P型半导体层与发光层之间的阻隔层50’）。其中，阻隔层50的掺杂杂质为Si、Sn、S、Se、Te中的其中一种，而阻隔层50’的掺杂杂质为Be、Mg、Zn、Cd、C中的其中一种。低掺杂层51、51’和高掺杂层52、52’的依次交替堆叠次数为1~500，根据实际生产需求，灵活选择堆叠次数，获得优良性能的发光二极管元件。
利用浓度为1×1017~5×1017cm-3的低掺杂层51、51’与浓度为5×1018~5×1020cm-3的高掺杂层52、52’交替堆叠形成阻隔层50、50’替代常规结构中非掺杂或浓度低于1×1017cm-3的插入层，避免此现象的产生。因为当阻隔层50、50’中故意掺杂有高于发光二极管元件生长时的背景杂质浓度，且与相邻半导体层掺杂类型相同，避免在发光二极管元件内部形成微型n-p-n结或p-n-p结。且本发明中阻隔层为低掺杂层与高掺杂层交替堆叠，相较于现有技术中非掺杂层/掺杂层堆叠或Delta掺杂层/连续掺杂层堆叠，本发明的阻隔层内部及该阻隔层与相邻半导体层之间均不会形成微型n-p-n结；且同时提高均匀电流密度的作用，提升发光二极管的性能一致性。
应当理解的是，上述具体实施方案为本发明的优选实施例，本发明的范围不限于该实施例，凡依本发明所做的任何变更，皆属本发明的保护范围之内。
Claims (10)
1.一种发光二极管元件，包括衬底、N型半导体层、发光层和P型半导体层，其特征在于：所述发光层的一侧或者两侧具有一避免发光二极管元件内部形成微型n-p-n结或p-n-p结的阻隔层，所述阻隔层的掺杂类型与相邻N型半导体层或P型半导体层相同；所述阻隔层由浓度为1×1017~5×1017cm-3的低掺杂层和浓度大于5×1017cm-3的高掺杂层依次交替堆叠而成；所述阻隔层用于防止发光二极管元件在工作中出现电压回转现象造成的开/关延迟效应。
2.根据权利要求1所述的一种发光二极管元件，其特征在于：所述低掺杂层的杂质浓度低于相邻的所述N型半导体层或P型半导体层。
3.根据权利要求1所述的一种发光二极管元件，其特征在于：所述低掺杂层与高掺杂层厚度比例为 2:1~100:1。
4.根据权利要求1所述的一种发光二极管元件，其特征在于：所述高掺杂层的杂质浓度为5×1018~5×1020 cm-3。
5.根据权利要求1所述的一种发光二极管元件，其特征在于：所述低掺杂层的厚度为20~500nm。
6.一种发光二极管元件的制备方法，其特征在于：所述方法包括，
提供一衬底；
在所述衬底上沉积N型半导体层；
在所述N型半导体层上沉积发光层和P型半导体层；
其中，于所述发光层的一侧或者两侧沉积一避免发光二极管元件内部形成微型n-p-n结或p-n-p结的阻隔层，所述阻隔层的掺杂类型与相邻的N型半导体层或P型半导体层相同，所述阻隔层由浓度为1×1017~5×1017cm-3的低掺杂层和浓度大于5×1017cm-3的高掺杂层依次交替堆叠而成；所述阻隔层用于防止发光二极管元件在工作中出现电压回转现象造成的开/关延迟效应。
7.根据权利要求6所述的一种发光二极管元件的制备方法，其特征在于：所述低掺杂层的杂质浓度低于相邻的所述N型半导体层或P型半导体层。
8.根据权利要求6所述的一种发光二极管的制备方法，其特征在于：所述高掺杂层的掺杂浓度为5×1018~5×1020cm-3。
9.根据权利要求6所述的一种发光二极管元件的制备方法，其特征在于：所述阻隔层的沉积温度为700~1100℃。
10.根据权利要求6所述的一种发光二极管元件的制备方法，其特征在于：所述阻隔层的沉积压力为20~200torr。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610061132.4A CN105470358B (zh) | 2016-01-29 | 2016-01-29 | 一种发光二极管元件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610061132.4A CN105470358B (zh) | 2016-01-29 | 2016-01-29 | 一种发光二极管元件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105470358A CN105470358A (zh) | 2016-04-06 |
| CN105470358B true CN105470358B (zh) | 2019-01-18 |
Family
ID=55607877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610061132.4A Active CN105470358B (zh) | 2016-01-29 | 2016-01-29 | 一种发光二极管元件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105470358B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108987543B (zh) * | 2017-06-01 | 2019-12-17 | 英属开曼群岛商镎创科技股份有限公司 | 发光元件 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100611352B1 (ko) * | 1998-03-12 | 2006-09-27 | 니치아 카가쿠 고교 가부시키가이샤 | 질화물 반도체 소자 |
| JP2001119102A (ja) * | 1999-10-15 | 2001-04-27 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体レーザダイオード |
| CN102412351B (zh) * | 2011-10-27 | 2016-06-22 | 华灿光电股份有限公司 | 提高ESD的复合n-GaN层结构的制备方法 |
| CN103943746B (zh) * | 2014-03-24 | 2016-10-05 | 华灿光电(苏州）有限公司 | 一种GaN基发光二极管外延片及其制作方法 |
-
2016
- 2016-01-29 CN CN201610061132.4A patent/CN105470358B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN105470358A (zh) | 2016-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106784210B (zh) | 一种发光二极管的外延片及其制作方法 | |
| CN108091736B (zh) | 一种发光二极管外延片及其制造方法 | |
| CN104919604B (zh) | 氮化物半导体发光元件 | |
| CN108461592B (zh) | 一种发光二极管外延片及其制造方法 | |
| CN108198921B (zh) | 一种氮化镓基发光二极管外延片及其制造方法 | |
| CN102859723A (zh) | 氮化物半导体发光元件及氮化物半导体发光元件的制造方法 | |
| CN115188863B (zh) | 发光二极管外延片及其制备方法 | |
| CN104659170B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN106711299B (zh) | 一种发光二极管的外延片及其制作方法 | |
| CN109920889A (zh) | 氮化镓基发光二极管外延片及其制造方法 | |
| CN103413877A (zh) | 外延结构量子阱应力释放层的生长方法及其外延结构 | |
| CN102364706A (zh) | 一种发光二极管的外延生产方法 | |
| CN104465898B (zh) | 一种发光二极管外延片的生长方法及发光二极管外延片 | |
| CN104167475A (zh) | 一种发光二极管外延片及其制作方法 | |
| CN115842077B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN108336198A (zh) | 一种发光二极管外延片及其制造方法 | |
| CN109192831A (zh) | 一种氮化镓基发光二极管外延片及其制备方法 | |
| CN109786521A (zh) | 一种发光二极管的外延片及制备方法 | |
| CN108447953A (zh) | 一种氮化物发光二极管组件 | |
| US8932943B2 (en) | Nitride semiconductor light emitting device and method of manufacturing the same | |
| CN116014041B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN105470358B (zh) | 一种发光二极管元件及其制备方法 | |
| CN108598226A (zh) | 一种发光二极管外延片及其制备方法 | |
| CN110085713B (zh) | 一种带有插入层的多量子阱发光二极管及其制备方法 | |
| CN109786519A (zh) | 一种发光二极管的外延片及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |