CN103943746B - 一种GaN基发光二极管外延片及其制作方法 - Google Patents
一种GaN基发光二极管外延片及其制作方法 Download PDFInfo
- Publication number
- CN103943746B CN103943746B CN201410111404.8A CN201410111404A CN103943746B CN 103943746 B CN103943746 B CN 103943746B CN 201410111404 A CN201410111404 A CN 201410111404A CN 103943746 B CN103943746 B CN 103943746B
- Authority
- CN
- China
- Prior art keywords
- layer
- shell
- quantum well
- doping content
- interposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种GaN基发光二极管外延片及其制作方法,属于半导体技术领域。外延片包括:衬底、缓冲层、未掺杂的GaN层、n型层、电流扩展层、应力释放层、掺杂有Si的插入层、多量子阱层、电子阻挡层和p型层,插入层每一周期包括AlxGa1‑xN层和AlyGa1‑yN层,AlxGa1‑xN层Si的掺杂浓度为C1,AlyGa1‑yN层Si的掺杂浓度为C2,插入层各层中最靠近多量子阱层的AlyGa1‑yN层Si的掺杂浓度最高,最靠近多量子阱层的AlyGa1‑yN层Si的掺杂浓度不低于量子垒层Si的掺杂浓度,且不高于电流扩展层Si的掺杂浓度,同一周期中,C1<C2。本发明通过上述方案提高了外延片抗静电能力。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种GaN基发光二极管外延片及其制作方法。
背景技术
GaN(氮化镓)是第三代宽禁带半导体材料的典型代表,其优异的高热导率、耐高温、耐酸碱、高硬度等特性,使其被广泛地被用于蓝、绿、紫外发光二极管。GaN基发光二极管的核心组件是芯片,芯片包括外延片和设于外延片上的电极。
GaN基发光二极管外延片一般包括衬底、以及在衬底上依次向上生长的缓冲层、未掺杂的GaN层、n型层、应力释放层、多量子阱层、电子阻挡层和p型层,其中多量子阱层包括若干个量子垒层和若干个与量子垒层交替生长的量子阱层。由于n型层的电子迁移率比较高,容易引起电子溢流,为了降低电子溢流现象,现有技术中一般是在n型层和应力释放层之间设置n型电流扩展层。
在实现本发明的过程中,发明人发现现有技术至少存在以下问题:
现有技术中,通过增设n型电流扩展层以降低电子溢流现象,电子溢流现象虽然有所改善,但是n型电流扩展层对电子的扩散能力有限,使得由该外延片制成的发光器件的抗静电能力差,工作电压高。
发明内容
为了解决现有技术的问题,本发明实施例提供了一种GaN基发光二极管外延片及其制作方法。所述技术方案如下:
一方面,提供了一种GaN基发光二极管外延片,所述外延片包括:衬底、以及在所述衬底上向上生长的缓冲层、未掺杂的GaN层、n型层、掺杂有Si的电流扩展层、应力释放层、掺杂有Si的插入层、多量子阱层、电子阻挡层和p型层,所述多量子阱层包括若干个掺杂有Si的量子垒层和若干个与所述量子垒层交替生长的量子阱层,所述插入层的生长温度不高于所述量子垒层的生长温度,所述插入层为周期结构,每一周期包括AlxGa1-xN层和AlyGa1-yN层,所述AlxGa1-xN层的Si的掺杂浓度为C1,所述AlyGa1-yN层的Si的掺杂浓度为C2,所述插入层各层中最靠近所述多量子阱层的AlyGa1-yN层中Si的掺杂浓度最高,所述最靠近所述多量子阱层的AlyGa1-yN层中Si的掺杂浓度不低于所述量子垒层中Si的掺杂浓度,且不高于所述电流扩展层中Si的掺杂浓度,其中,0≤x<1,0≤y<1,0≤C1,0<C2,在同一周期中,C1<C2。
优选地,所述插入层各周期结构中的AlxGa1-xN层的Al的组分含量从下至上递增。
优选地,在同一周期中,x=y=0,或者是0<y<x<1。
优选地,所述插入层各周期结构中的AlyGa1-yN层的Si的掺杂浓度从下至上各层保持不变或者从下至上逐层递增。
进一步地,在同一周期中,所述AlxGa1-xN层的厚度不大于所述AlyGa1-yN层的厚度。
优选地,所述插入层的各AlxGa1-xN层的Al的组分含量不高于电子阻挡层中Al的组分含量。
具体地,所述插入层的生长温度700-950℃。
另一方面,提供了一种GaN基发光二极管外延片的制作方法,所述装置包括:
提供一衬底;
在所述衬底上依次生长缓冲层、未掺杂的GaN层、n型层、掺杂有Si的电流扩展层、应力释放层;
采用不高于量子垒层的生长温度在所述应力释放层上生长掺杂有Si的插入层,在所述插入层上生长多量子阱层,所述多量子阱层包括若干个掺杂有Si的所述量子垒层和若干个与所述量子垒层交替生长的量子阱层,所述插入层为周期结构,每一周期包括AlxGa1-xN层和AlyGa1-yN层,所述AlxGa1-xN层的Si的掺杂浓度为C1,所述AlyGa1-yN层的Si的掺杂浓度为C2,所述插入层各层中最靠近所述多量子阱层的AlyGa1-yN层中Si的掺杂浓度最高,所述最靠近所述多量子阱层的AlyGa1-yN层中Si的掺杂浓度不低于所述量子垒层中Si的掺杂浓度,且不高于所述电流扩展层中Si的掺杂浓度,其中,0≤x<1,0≤y<1,0≤C1,0<C2,在同一周期中,C1<C2;
在所述多量子阱层上依次生长电子阻挡层和p型层。
优选地,生长每个周期的所述AlxGa1-xN层时,各周期结构中的AlxGa1-xN层的Al的组分含量从下至上递增。
优选地,在生长每一个周期的AlxGa1-xN层和AlyGa1-yN层时,x=y=0,或者是0<y<x<1。
本发明实施例提供的技术方案带来的有益效果是:
通过设置掺杂有Si的插入层,插入层的每一个周期包括AlxGa1-xN层和AlyGa1-yN层,同一周期中,AlxGa1-xN层的掺杂Si的浓度低于AlyGa1-yN层的掺杂Si的浓度,AlxGa1-xN层对电子的阻力大于AlyGa1-yN层,电子在经过AlxGa1-xN层时由于AlxGa1-xN层的阻力而在AlxGa1-xN层中扩散开来,降低了电子在某一点大量聚集的现象,从而提高了外延片的抗静电能力,AlyGa1-yN层掺杂的Si比较多,电子在扩散后能够轻易通过AlyGa1-yN层,降低了外延片的工作电压;同时,使最靠近所述多量子阱层的所述AlyGa1-yN层中Si的掺杂浓度最高,能够使电子更加高效地进入多量子阱层,提高了外延片的内量子效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的一种GaN基发光二极管外延片的结构示意图;
图2是本发明实施例二提供的一种GaN基发光二极管外延片的制作方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
实施例一
本发明实施例提供了一种GaN基发光二极管外延片,该外延片包括:衬底11、以及在衬底11上向上生长的缓冲层12、未掺杂的GaN层13、n型层14、掺杂有Si的电流扩展层15、应力释放层16、掺杂有Si的插入层17、多量子阱层18、电子阻挡层19和p型层20。其中,多量子阱层18包括若干个掺杂有Si的量子垒层181和若干个与量子垒层181交替生长的量子阱层182,插入层17的生长温度不高于量子垒层181的生长温度,插入层17为周期结构,每一周期包括AlxGa1-xN层171和AlyGa1-yN层172,AlxGa1-xN层171的Si的掺杂浓度为C1,AlyGa1-yN层172的Si的掺杂浓度为C2,插入层17各层中最靠近多量子阱层18的AlyGa1-yN层172中Si的掺杂浓度最高,最靠近多量子阱层18的AlyGa1-yN层172中Si的掺杂浓度不低于量子垒层182中Si的掺杂浓度,且不高于电流扩展层15中Si的掺杂浓度,其中,0≤x<1,0≤y<1,0≤C1,0<C2,在同一周期中,C1<C2。
需要说明的是,在本实施例中,向上的方向是指从衬底11到p型层20的方向,从下至上也是指从衬底11到p型层20的方向。
具体地,在本实施例中,衬底可以为蓝宝石衬底,缓冲层12、未掺杂的GaN层13、n型层14、电流扩展层15、应力释放层16、电子阻挡层19以及p型层20可以为单层结构,也可以为多层结构。
在本实施例中,缓冲层12可以采用550℃的低温生长,未掺杂的GaN层13、n型层14、电流扩展层15可以采用1000~1200℃的高温生长,应力释放层16可以采用850℃的低温生长。
优选地,在插入层17各周期结构中的AlxGa1-xN层171的Al的组分含量从下至上递增。Al的含量越高,这一层的势垒越高,对电子的阻挡作用越大,通过使AlxGa1-xN层171的Al的组分含量从下至上递增,对电子的阻力依次增强,降低了电子的速度,可以防止电子溢流,并且阻力的逐渐增强,电子的横向扩展逐渐增加,进一步外延片的抗静电能力。
优选地,在同一周期中,x=y=0,或者是0<y<x<1。x=y=0时,AlxGa1-xN层171和AlyGa1-yN层172的Al的组分含量都为0。由于Al的含量越高,该层的势垒越大,则对电子的阻挡作用越强,当0<y<x<1,则在每一周期中,AlyGa1-yN层172的Al的组分含量小于AlxGa1-xN层171的Al的组分含量,AlxGa1-xN层171对电子的阻挡作用大于AlyGa1-yN层172对电子的阻挡作用。在Si的掺杂浓度变化和Al的组分含量变化的共同作用下,同一周期的AlxGa1-xN层171和AlyGa1-yN层172对电子的阻挡能力相差较大,从而加大了电子的横向扩展,降低了电子的密度,进一步提高了外延片的抗静电能力。
优选地,在本实施例中,插入层17各周期结构中的AlyGa1-yN层172的Si的掺杂浓度从下至上各层保持不变或者从下至上逐层递增。Si的浓度的递增,在电子经过AlxGa1-xN层171的扩展后,能够轻易通过AlyGa1-yN层172,有效降低了工作电压。
进一步地,在同一周期中,AlxGa1-xN层171的厚度不大于AlyGa1-yN层172的厚度。AlxGa1-xN层171层的阻力大于AlyGa1-yN层172层的阻力,AlyGa1-yN层172提供了一个比AlxGa1-xN层171大的轻易通过区域,进一步降低了工作电压。
具体地,AlxGa1-xN层171的厚度可以为20~400nm,AlyGa1-yN层172的厚度可以为20~400nm。
优选地,插入层17的各AlxGa1-xN层171的Al的组分含量不高于电子阻挡层19中Al的组分含量。通过控制AlxGa1-xN层171Al的组分含量,保证了进入多量子阱层18的电子的数量,如果Al的组分含量过高,可能使得电子停留在插入层17而不能进入多量子阱层18。
具体地,插入层17的生长温度可以为700~950℃。
具体地,在本实施例中,插入层17的周期数为n,n≥1且n为整数。
下面通过与现有芯片对比,说明本发明实施例的外延片A的效果。
在具体的芯片工艺中,本发明实施例提供的外延片A可以包括:
蓝宝石衬底、550℃生长的GaN缓冲层、1100℃生长的未掺杂的GaN层、1100℃生长的Si的掺杂浓度为5×1018cm-3的n型GaN层、1100℃生长的Si的掺杂浓度为2×1017cm-3的n型GaN电流扩展层、850℃生长的未掺杂的周期数为7的GaN/InGaN应力释放层、插入层17、多量子阱层18、Mg的掺杂浓度为5×1017cm-3的P-Al0.16Ga0.84N电子阻挡层、以及Mg的掺杂浓度为5×1019cm-3的P型GaN层。其中,插入层17的周期数为1,生长温度为850℃,插入层17由20nm厚的未掺杂Si的GaN和40nm厚的Si的掺杂浓度为1×1017cm-3的GaN组成,多量子阱层18的周期数为9,每个周期由3nm的In0.18Ga0.82N量子阱和9个10.5nm的GaN量子垒组成。
本发明实施例提供的外延片B的结构与外延片A的结构基本相同,不同之处仅在于外延片B的插入层17包括10个3nm厚的Al0.03Ga0.97N层和10个6nm厚的GaN层,10个Al0.03Ga0.97N层的Si的掺杂浓度均为0,10个GaN层的Si的掺杂浓度从下至上递增,且最下面的GaN层的Si的掺杂浓度为1×1017cm-3,最上面(即最靠近多量子阱层18)的GaN层的Si的掺杂浓度为1.5×1017cm-3。
现有技术提供的外延片C的结构与外延片A的结构基本相同,不同之处在于,外延片C不包括插入层17。
在外延片C、外延片A和外延片B,采用相同的条件进行清洗、沉积、光刻等半导体加工工艺,制成单颗芯片尺寸为7×7mil的发光二极管芯片时,经发光二极管芯片测试(测试电流为10mA,工作电压为2.85V),在相同芯片制成条件下,现有的外延片C制成的芯片工作电压为3V,外延片A制成的芯片的工作电压相对于外延片C制成的芯片的工作电压下降0.15V,发光效率提高5%,抗静电能力由6KV六成到6KV八成;外延片B制成的芯片的工作电压相对于外延片C制成的芯片的工作电压下降0.18V,发光效率提高8%,抗静电能力由6KV六成到6KV九成以上。
其中,6KV六成是指在6000伏特的电压下,芯片抗静电能力即不被击穿的百分比为60%,6KV八成是指在6000伏特的电压下,芯片抗静电能力即不被击穿的百分比为80%,6KV九成是指在6000伏特的电压下,芯片抗静电能力即不被击穿的百分比为90%。
本发明实施例提供的技术方案带来的有益效果是:通过设置掺杂有Si的插入层,插入层的每一个周期包括AlxGa1-xN层和AlyGa1-yN层,同一周期中,AlxGa1-xN层的掺杂Si的浓度低于AlyGa1-yN层的掺杂Si的浓度,AlxGa1-xN层对电子的阻力大于AlyGa1-yN层,电子在经过AlxGa1-xN层时由于AlxGa1-xN层的阻力而在AlxGa1-xN层中扩散开来,降低了电子在某一点大量聚集的现象,从而提高了外延片的抗静电能力,AlyGa1-yN层掺杂的Si比较多,电子在扩散后能够轻易通过AlyGa1-yN层,降低了外延片的工作电压;
同时,使最靠近所述多量子阱层的所述AlyGa1-yN层中Si的掺杂浓度最高,能够使电子更加高效地进入多量子阱层,提高了外延片的内量子效率;
通过使AlxGa1-xN层的Al的组分含量从下至上递增,对电子的阻力依次增强,降低了电子的速度,可以防止电子溢流,并且阻力的逐渐增强,电子的横向扩展逐渐增加,进一步外延片的抗静电能力;
通过使每一周期中,AlyGa1-yN层的Al的组分含量小于AlxGa1-xN层的Al的组分含量,加大了电子的横向扩展,降低了电子的密度,进一步提高了外延片的抗静电能力;
通过使AlyGa1-yN层大于AlxGa1-xN层的厚度,AlxGa1-xN层171层的阻力大于AlyGa1-yN层172层的阻力,AlyGa1-yN层172提供了一个比AlxGa1-xN层171大的轻易通过区域,进一步降低了工作电压。
实施例二
本发明实施例提供了一种发光二极管外延片的制作方法,可以用来制作实施例一种提供的外延片,参见图2,该方法包括:
步骤201:提供一衬底。
具体地,衬底可以为蓝宝石衬底。
步骤202:在衬底上依次生长缓冲层、未掺杂的GaN层、n型层、掺杂有Si的电流扩展层、应力释放层。
在本实施例中,可以采用550℃的低温生长缓冲层,可以采用1000~1200℃的高温分别生长未掺杂的GaN层、n型层、电流扩展层,可以采用850℃的低温生长应力释放层。其中,缓冲层、未掺杂的GaN层、n型层、电流扩展层、应力释放层可以为单层也可以为多层。
步骤203:采用不高于量子垒层的生长温度在应力释放层上生长掺杂有Si的插入层。
插入层为周期结构,每一周期包括AlxGa1-xN层和AlyGa1-yN层,AlxGa1-xN层的Si的掺杂浓度为C1,AlyGa1-yN层的Si的掺杂浓度为C2,插入层各层中最靠近多量子阱层的AlyGa1-yN层中Si的掺杂浓度最高,最靠近多量子阱层的AlyGa1-yN层中Si的掺杂浓度不低于量子垒层中Si的掺杂浓度,且不高于电流扩展层中Si的掺杂浓度,其中,0≤x<1,0≤y<1,0≤C1,0<C2,在同一周期中,C1<C2。
具体地,插入层的生长温度可以为700~950℃。
具体地,在本实施例中,插入层17的周期数为n,n≥1,n为整数。
优选地,生长每个周期的AlxGa1-xN层时,各周期结构中的AlxGa1-xN层的Al的组分含量从下至上递增。Al的含量越高,这一层的势垒越高,对电子的阻挡作用越大,通过使AlxGa1-xN层的Al的组分含量从下至上递增,对电子的阻力依次增强,降低了电子的速度,可以防止电子溢流,并且阻力的逐渐增强,电子的横向扩展逐渐增加,进一步外延片的抗静电能力。
进一步地,在生长每一个周期的AlxGa1-xN层和AlyGa1-yN层时,x=y=0,或者是0<y<x<1。x=y=0时,则AlxGa1-xN层和AlyGa1-yN层的Al的组分含量都为0。由于Al的含量越高,该层的势垒越大,则对电子的阻挡作用越强,当0<y<x<1,则在每一周期中,AlyGa1-yN层的Al的组分含量小于AlxGa1-xN层的Al的组分含量,则在同一周期中,AlxGa1-xN层对电子的阻挡作用大于AlyGa1-yN层对电子的阻挡作用。在Si的掺杂浓度变化和Al的组分含量变化的共同作用下,同一周期的AlxGa1-xN层和AlyGa1-yN层对电子的阻挡能力相差较大,从而加大了电子的横向扩展,降低了电子的密度,进一步提高了外延片的抗静电能力,降低了外延片的工作电压。
优选地,优选地,在本实施例中,插入层各周期结构中的AlyGa1-yN层的Si的掺杂浓度从下至上各层保持不变或者从下至上逐层递增。Si的浓度的递增,在电子经过AlxGa1-xN层的扩展后,能够轻易通过AlyGa1-yN层,有效降低了工作电压。
进一步地,在同一周期中,AlxGa1-xN层的厚度不大于AlyGa1-yN层的厚度。AlxGa1-xN层171层的阻力大于AlyGa1-yN层172层的阻力,AlyGa1-yN层172提供了一个比AlxGa1-xN层171大的轻易通过区域,进一步降低了工作电压。
具体地,AlxGa1-xN层的厚度可以为20~400nm,AlyGa1-yN层的厚度可以为20~400nm。
优选地,插入层的各AlxGa1-xN层的Al的组分含量不高于电子阻挡层中Al的组分含量。通过控制AlxGa1-xN层Al的组分含量,保证了进入多量子阱层18的电子的数量,如果Al的组分含量过高,可能使得电子停留在插入层而不能进入多量子阱层。
步骤204:在插入层上生长多量子阱层。
具体地,多量子阱层包括若干个掺杂有Si的量子垒层和若干个与量子垒层交替生长的量子阱层。
步骤205:在多量子阱层上依次生长电子阻挡层和p型层。
具体地,电子阻挡层和p型层可以为单层也可以为多层。
本发明实施例提供的技术方案带来的有益效果是:通过生长掺杂有Si的插入层,插入层的每一个周期包括AlxGa1-xN层和AlyGa1-yN层,同一周期中,AlxGa1-xN层的掺杂Si的浓度低于AlyGa1-yN层的掺杂Si的浓度,AlxGa1-xN层对电子的阻力大于AlyGa1-yN层,电子在经过AlxGa1-xN层时由于AlxGa1-xN层的阻力而在AlxGa1-xN层中扩散开来,降低了电子在某一点大量聚集的现象,从而提高了外延片的抗静电能力,AlyGa1-yN层掺杂的Si比较多,电子在扩散后能够轻易通过AlyGa1-yN层,降低了外延片的工作电压;
同时,使最靠近所述多量子阱层的所述AlyGa1-yN层中Si的掺杂浓度最高,能够使电子更加高效地进入多量子阱层,提高了外延片的内量子效率;
通过使AlxGa1-xN层的Al的组分含量从下至上递增,对电子的阻力依次增强,降低了电子的速度,可以防止电子溢流,并且阻力的逐渐增强,电子的横向扩展逐渐增加,进一步外延片的抗静电能力;
通过使每一周期中,AlyGa1-yN层的Al的组分含量小于AlxGa1-xN层的Al的组分含量,加大了电子的横向扩展,降低了电子的密度,进一步提高了外延片的抗静电能力;
通过使AlyGa1-yN层大于AlxGa1-xN层的厚度,AlxGa1-xN层171层的阻力大于AlyGa1-yN层172层的阻力,AlyGa1-yN层172提供了一个比AlxGa1-xN层171大的轻易通过区域,进一步降低了工作电压。
上述本发明实施例序号仅仅为了描述,不代表实施例的优劣。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种GaN基发光二极管外延片,所述外延片包括:衬底、以及在所述衬底上向上生长的缓冲层、未掺杂的GaN层、n型层、掺杂有Si的电流扩展层、应力释放层、多量子阱层、电子阻挡层和p型层,所述多量子阱层包括若干个掺杂有Si的量子垒层和若干个与所述量子垒层交替生长的量子阱层,其特征在于,所述外延片还包括设于所述应力释放层与所述多量子阱层之间的掺杂有Si的插入层,所述插入层的生长温度不高于所述量子垒层的生长温度,所述插入层为周期结构,每一周期包括AlxGa1-xN层和AlyGa1-yN层,所述AlxGa1-xN层的Si的掺杂浓度为C1,所述AlyGa1-yN层的Si的掺杂浓度为C2,所述插入层各层中最靠近所述多量子阱层的AlyGa1-yN层中Si的掺杂浓度最高,所述最靠近所述多量子阱层的AlyGa1-yN层中Si的掺杂浓度不低于所述量子垒层中Si的掺杂浓度,且不高于所述电流扩展层中Si的掺杂浓度,其中,0≤x<1,0≤y<1,0≤C1,0<C2,在同一周期中,C1<C2。
2.根据权利要求1所述的外延片,其特征在于,所述插入层各周期结构中的AlxGa1-xN层的Al的组分含量从下至上递增。
3.根据权利要求2所述的外延片,其特征在于,在同一周期中,x=y=0,或者是0<y<x<1。
4.根据权利要求3所述的外延片,其特征在于,所述插入层各周期结构中的AlyGa1-yN层的Si的掺杂浓度从下至上各层保持不变或者从下至上逐层递增。
5.根据权利要求4所述的外延片,其特征在于,在同一周期中,所述AlxGa1-xN层的厚度不大于所述AlyGa1-yN层的厚度。
6.根据权利要求1至5任一项所述的外延片,其特征在于,所述插入层的各AlxGa1-xN层的Al的组分含量不高于电子阻挡层中Al的组分含量。
7.根据权利要求1至5任一项所述的外延片,其特征在于,所述插入层的生长温度为700-950℃。
8.一种GaN基发光二极管外延片的制作方法,所述方法包括:
提供一衬底;
在所述衬底上依次生长缓冲层、未掺杂的GaN层、n型层、掺杂有Si的电流扩展层、应力释放层;
其特征在于,
采用不高于量子垒层的生长温度在所述应力释放层上生长掺杂有Si的插入层,在所述插入层上生长多量子阱层,所述多量子阱层包括若干个掺杂有Si的所述量子垒层和若干个与所述量子垒层交替生长的量子阱层,所述插入层为周期结构,每一周期包括AlxGa1-xN层和AlyGa1-yN层,所述AlxGa1-xN层的Si的掺杂浓度为C1,所述AlyGa1-yN层的Si的掺杂浓度为C2,所述插入层各层中最靠近所述多量子阱层的AlyGa1-yN层中Si的掺杂浓度最高,所述最靠近所述多量子阱层的AlyGa1-yN层中Si的掺杂浓度不低于所述量子垒层中Si的掺杂浓度,且不高于所述电流扩展层中Si的掺杂浓度,其中,0≤x<1,0≤y<1,0≤C1,0<C2,在同一周期中,C1<C2;
在所述多量子阱层上依次生长电子阻挡层和p型层。
9.根据权利要求8所述的方法,其特征在于,生长每个周期的所述AlxGa1-xN层时,各周期结构中的AlxGa1-xN层的Al的组分含量从下至上递增。
10.根据权利要求9所述的方法,其特征在于,在生长每一个周期的AlxGa1-xN层和AlyGa1-yN层时,x=y=0,或者是0<y<x<1。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410111404.8A CN103943746B (zh) | 2014-03-24 | 2014-03-24 | 一种GaN基发光二极管外延片及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410111404.8A CN103943746B (zh) | 2014-03-24 | 2014-03-24 | 一种GaN基发光二极管外延片及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103943746A CN103943746A (zh) | 2014-07-23 |
CN103943746B true CN103943746B (zh) | 2016-10-05 |
Family
ID=51191332
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410111404.8A Active CN103943746B (zh) | 2014-03-24 | 2014-03-24 | 一种GaN基发光二极管外延片及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103943746B (zh) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105304776A (zh) * | 2014-07-09 | 2016-02-03 | 南通同方半导体有限公司 | 一种N-GaN层蓝光LED外延结构 |
CN104362233A (zh) * | 2014-10-29 | 2015-02-18 | 华灿光电(苏州)有限公司 | 一种GaN基发光二极管的外延片及其制备方法 |
CN104538521B (zh) * | 2014-12-29 | 2017-03-29 | 北京大学 | 一种高亮度近紫外led及其制备方法 |
CN104600165B (zh) * | 2015-02-06 | 2018-03-23 | 安徽三安光电有限公司 | 一种氮化物发光二极体结构 |
CN105470358B (zh) * | 2016-01-29 | 2019-01-18 | 安徽三安光电有限公司 | 一种发光二极管元件及其制备方法 |
CN105576144B (zh) * | 2016-02-26 | 2018-02-27 | 安徽三安光电有限公司 | 发光二极管及其制备方法 |
CN106025032A (zh) * | 2016-06-21 | 2016-10-12 | 华灿光电(苏州)有限公司 | 一种发光二极管的外延片及其生长方法 |
CN106571416B (zh) * | 2016-11-04 | 2019-09-10 | 华灿光电(浙江)有限公司 | 一种发光二极管外延片及其制造方法 |
CN108899398B (zh) * | 2018-05-28 | 2021-02-02 | 东莞理工学院 | 一种具有双梯度的量子阱结构的近紫外led制备方法 |
CN108987544B (zh) * | 2018-05-31 | 2020-04-14 | 华灿光电(浙江)有限公司 | 一种发光二极管外延片及其制造方法 |
CN109378366A (zh) * | 2018-08-16 | 2019-02-22 | 华灿光电(浙江)有限公司 | 一种发光二极管外延片及其制造方法 |
CN109192825B (zh) * | 2018-08-30 | 2020-01-17 | 华灿光电(浙江)有限公司 | 一种发光二极管外延片及其制造方法 |
CN109411575B (zh) * | 2018-08-31 | 2021-10-08 | 华灿光电(浙江)有限公司 | 一种发光二极管外延片及其制备方法 |
CN109192824B (zh) * | 2018-09-03 | 2020-09-08 | 淮安澳洋顺昌光电技术有限公司 | 一种提升氮化镓基发光二极管亮度的外延片及生长方法 |
CN113659047B (zh) * | 2021-07-22 | 2022-09-13 | 厦门三安光电有限公司 | 一种外延结构和发光二极管 |
CN114093990B (zh) * | 2022-01-18 | 2022-06-03 | 季华实验室 | 一种紫外led垂直芯片外延结构及其制备方法 |
CN114335278B (zh) * | 2022-03-16 | 2022-08-05 | 至芯半导体(杭州)有限公司 | 一种uvb芯片的外延结构及其应用 |
CN114613890B (zh) * | 2022-03-24 | 2023-10-20 | 淮安澳洋顺昌光电技术有限公司 | 一种具有n型电流拓展层的发光二极管外延结构 |
CN114464709B (zh) * | 2022-04-13 | 2023-03-03 | 江西兆驰半导体有限公司 | 一种led外延片、外延生长方法及led芯片 |
CN115472721B (zh) * | 2022-10-24 | 2023-09-15 | 淮安澳洋顺昌光电技术有限公司 | 发光二极管外延结构及发光二极管 |
CN115995516B (zh) * | 2023-03-21 | 2024-03-01 | 江西兆驰半导体有限公司 | 一种外延片、外延片制备方法及led芯片 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102760808A (zh) * | 2012-07-12 | 2012-10-31 | 华灿光电股份有限公司 | 一种发光二极管的外延片及其制造方法 |
CN103035791A (zh) * | 2012-12-14 | 2013-04-10 | 华灿光电股份有限公司 | 一种发光二极管的外延片及其制造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5699983B2 (ja) * | 2012-04-27 | 2015-04-15 | 住友電気工業株式会社 | 窒化ガリウム系半導体を作製する方法、iii族窒化物半導体デバイスを作製する方法、及びiii族窒化物半導体デバイス |
-
2014
- 2014-03-24 CN CN201410111404.8A patent/CN103943746B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102760808A (zh) * | 2012-07-12 | 2012-10-31 | 华灿光电股份有限公司 | 一种发光二极管的外延片及其制造方法 |
CN103035791A (zh) * | 2012-12-14 | 2013-04-10 | 华灿光电股份有限公司 | 一种发光二极管的外延片及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103943746A (zh) | 2014-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103943746B (zh) | 一种GaN基发光二极管外延片及其制作方法 | |
CN102157657B (zh) | 一种GaN基发光二极管以及制作方法 | |
CN104919604B (zh) | 氮化物半导体发光元件 | |
CN103681985B (zh) | 一种发光二极管的外延片及其制作方法 | |
CN105428482B (zh) | 一种led外延结构及制作方法 | |
JP6789570B2 (ja) | 活性領域がInNの層を含む発光ダイオード | |
JP2009049416A (ja) | 窒化物半導体発光素子 | |
CN105990479A (zh) | 一种氮化镓基发光二极管外延结构及其制备方法 | |
CN102097560A (zh) | 具有复合式双电流扩展层的氮化物发光二极管 | |
WO2017076117A1 (zh) | 一种 led 外延结构及制作方法 | |
CN103531680A (zh) | 一种led外延结构及其制备方法 | |
CN103730555B (zh) | 氮化物半导体发光器件 | |
CN104681676B (zh) | 一种发光二极管外延片 | |
CN105206726A (zh) | 一种led结构及其生长方法 | |
CN102903807B (zh) | 一种发光二极管的外延片以及发光二极管 | |
CN105633235A (zh) | 一种n型GaN结构的GaN基LED外延结构及生长方法 | |
CN104993028B (zh) | 一种发光二极管外延片 | |
CN109860361A (zh) | 一种led外延结构及其制备方法、led芯片 | |
CN103594579B (zh) | 一种氮化物发光二极管的外延结构 | |
CN105679900B (zh) | 一种氮化镓基发光二极管及其制作方法 | |
CN104009140B (zh) | 一种发光二极管外延片及其制作方法 | |
CN115911201A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
CN108447953A (zh) | 一种氮化物发光二极管组件 | |
CN105514239B (zh) | 一种发光二极管 | |
CN205092260U (zh) | GaN基LED外延结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |