CN105679900B - 一种氮化镓基发光二极管及其制作方法 - Google Patents

一种氮化镓基发光二极管及其制作方法 Download PDF

Info

Publication number
CN105679900B
CN105679900B CN201610037518.1A CN201610037518A CN105679900B CN 105679900 B CN105679900 B CN 105679900B CN 201610037518 A CN201610037518 A CN 201610037518A CN 105679900 B CN105679900 B CN 105679900B
Authority
CN
China
Prior art keywords
layer
hole
type
barrier layer
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610037518.1A
Other languages
English (en)
Other versions
CN105679900A (zh
Inventor
王群
郭炳磊
董彬忠
李鹏
王江波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Suzhou Co Ltd
Original Assignee
HC Semitek Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Suzhou Co Ltd filed Critical HC Semitek Suzhou Co Ltd
Priority to CN201610037518.1A priority Critical patent/CN105679900B/zh
Publication of CN105679900A publication Critical patent/CN105679900A/zh
Application granted granted Critical
Publication of CN105679900B publication Critical patent/CN105679900B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种氮化镓基发光二极管及其制作方法,属于半导体技术领域。所述氮化镓基发光二极管包括蓝宝石衬底、以及依次层叠在蓝宝石衬底上的缓冲层、未掺杂GaN层、N型层、有源层、P型层,P型层包括多个P型子层,各个P型子层均包括空穴低势垒层、空穴提供层、空穴高势垒层,空穴低势垒层和空穴高势垒层均包括AlGaN层和InGaN层,空穴提供层包括P型GaN层。本发明通过空穴低势垒层和空穴高势垒层均采用晶格失配较大的AlGaN层和InGaN层,AlGaN层和InGaN层的界面处由于较强的极化应力而产生可有效铺展电荷的空穴二维气,为空穴注入有源层提供一定的驱动力,提高空穴的注入效率,进而提高发光效率。

Description

一种氮化镓基发光二极管及其制作方法
技术领域
本发明涉及半导体技术领域,特别涉及一种氮化镓基发光二极管及其制作方法。
背景技术
发光二极管(Light Emitting Diode,简称LED)为是一种能发光的半导体电子元件。氮化镓基材料具有宽直接带隙、强化学键、耐高温、抗腐蚀等优良性能,是生产短波长高亮度发光器件、紫外光探测器和高温高频微电子器件的理想材料,广泛应用于全彩大屏幕显示,LCD背光源、信号灯、照明等领域。
现有的LED包括蓝宝石衬底、以及依次层叠在蓝宝石衬底上的缓冲层、未掺杂GaN层、N型层、有源层、P型层。其中,N型层中的电子和P型层中的空穴进入有源层复合发光。
在实现本发明的过程中,发明人发现现有技术至少存在以下问题:
电子的迁移率比空穴高得多,有源层中的空穴浓度远小于电子,发光二极管的发光效率还有待提高。
发明内容
为了解决现有技术有源层中的空穴浓度远小于电子、发光二极管的发光效率较低的问题,本发明实施例提供了一种氮化镓基发光二极管及其制作方法。所述技术方案如下:
一方面,本发明实施例提供了一种氮化镓基发光二极管,所述氮化镓基发光二极管包括蓝宝石衬底、以及依次层叠在所述蓝宝石衬底上的缓冲层、未掺杂GaN层、N型层、有源层、P型层,所述P型层包括多个P型子层,各个所述P型子层均包括依次层叠的空穴低势垒层、空穴提供层、空穴高势垒层,所述空穴低势垒层和所述空穴高势垒层均包括AlGaN层和InGaN层,所述空穴提供层包括P型GaN层。
可选地,所述空穴低势垒层中的AlGaN层比所述空穴高势垒层中的AlGaN层的Al含量少,所述空穴低势垒层中的InGaN层比所述空穴高势垒中的InGaN层的In含量多。
可选地,所述空穴低势垒层的厚度为2~12nm,所述空穴高势垒层的厚度为2~12nm。
可选地,所述空穴提供层的厚度为2~30nm。
可选地,所述P型子层的层数为3~10层。
另一方面,本发明实施例提供了一种氮化镓基发光二极管的制作方法,所述制作方法包括:
在蓝宝石衬底上生长缓冲层;
在所述缓冲层上生长未掺杂GaN层;
在所述未掺杂GaN层上生长N型层;
在所述N型层上生长有源层;
在所述有源层上生长P型层,所述P型层包括多个P型子层,各个所述P型子层均包括依次层叠的空穴低势垒层、空穴提供层、空穴高势垒层,所述空穴低势垒层和所述空穴高势垒层均包括AlGaN层和InGaN层,所述空穴提供层包括P型GaN层。
可选地,所述空穴低势垒层中的AlGaN层比所述空穴高势垒层中的AlGaN层的Al含量少,所述空穴低势垒层中的InGaN层比所述空穴高势垒中的InGaN层的In含量多。
可选地,所述空穴低势垒层的厚度为2~12nm,所述空穴高势垒层的厚度为2~12nm。
可选地,所述空穴提供层的厚度为2~30nm。
可选地,所述P型子层的层数为3~10层。
本发明实施例提供的技术方案带来的有益效果是:
通过P型层包括多个P型子层,各个P型子层均包括空穴低势垒层、空穴提供层、空穴高势垒层,空穴低势垒层和空穴高势垒层均包括AlGaN层和InGaN层,空穴提供层包括P型GaN层,空穴低势垒层和空穴高势垒层均采用晶格失配较大的AlGaN层和InGaN层,AlGaN层和InGaN层的界面处由于较强的极化应力而产生可有效铺展电荷的空穴二维气,为空穴注入有源层提供一定的驱动力,提高空穴的注入效率,进而提高发光效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的一种氮化镓基发光二极管的结构示意图;
图2是本发明实施例二提供的一种氮化镓基发光二极管的制作方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
实施例一
本发明实施例提供了一种氮化镓基发光二极管,参见图1,该氮化镓基发光二极管包括蓝宝石衬底1、以及依次层叠在蓝宝石衬底1上的缓冲层2、未掺杂GaN层3、N型层4、有源层5、P型层6,P型层6包括多个P型子层61,各个P型子层61均包括空穴低势垒层61a、空穴提供层61b、空穴高势垒层61c,空穴低势垒层61a和空穴高势垒层61c均包括AlGaN层和InGaN层,空穴提供层61b包括P型GaN层。
在本实施例中,蓝宝石衬底1采用(0001)晶向蓝宝石。缓冲层2、N型层4均为GaN层,有源层5包括交替层叠的InGaN层和GaN层。
可选地,缓冲层2的厚度可以为10~40nm。
优选地,缓冲层2的厚度可以为15~35nm。
可选地,未掺杂GaN层3的厚度可以为1~10μm。
优选地,未掺杂GaN层3的厚度可以为1~5μm。
可选地,N型层4的厚度可以为1~5μm。
可选地,N型层4的掺杂浓度可以为1018~1019cm-3
可选地,有源层5中的InGaN层的厚度可以为1~5nm,有源层5中的GaN层的厚度可以为7~25nm。
优选地,有源层5中的InGaN层的厚度可以为3nm,有源层5中的GaN层的厚度可以为9~20nm。
可选地,有源层5中的InGaN层和GaN层的层数之和可以为10~22。
可选地,空穴低势垒层61a中的AlGaN层可以比空穴高势垒层61c中的AlGaN层的Al含量少,空穴低势垒层61a中的InGaN层可以比空穴高势垒61c中的InGaN层的In含量多。AlGaN的能级随Al含量会增大,InGaN的能级随In含量的增加降低,空穴低势垒层61a和空穴高势垒层61c之间靠Al和In的差异产生良好的能级差,便于空穴的陷落和传输,提高空穴的注入效率,进而提高发光效率。
可选地,空穴低势垒层61a和空穴高势垒层61c中的Al摩尔含量可以0.0003~0.0020,空穴低势垒层61a和空穴高势垒层61c中的In摩尔含量可以0.0020~0.0045。
可选地,空穴低势垒层61a的厚度可以为2~12nm,空穴高势垒层61c的厚度可以为2~12nm。当空穴低势垒层61a、空穴高势垒层61c的厚度小于2nm时,无法起到作用;当空穴低势垒层61a、空穴高势垒层61c的厚度大于12nm时,会造成浪费。
优选地,空穴低势垒层61a的厚度可以为3~8nm,空穴高势垒层61c的厚度可以为3~8nm。
可选地,空穴提供层61b的厚度为2~30nm。当空穴提供层61b的厚度小于2nm时,无法起到作用;当空穴提供层61b的厚度大于30nm时,会造成浪费。
可选地,P型子层61的层数可以为3~10层。当P型子层61的层数小于3层时,无法起到作用;当P型子层61的层数大于10层时,会造成浪费。
在本实施例的一种实现方式中,该氮化镓基发光二极管还可以包括层叠在P型层6上的P型GaN层7。
具体地,P型GaN层7的厚度可以为100~800nm。
可选地,该氮化镓基发光二极管还可以包括层叠在P型层6和P型GaN层7之间的P型电子阻挡层8。
具体地,P型电子阻挡层8可以为AlyGa1-yN层,0.1<y<0.5。
可选地,P型电子阻挡层8的厚度可以为20~300nm。
优选地,P型电子阻挡层8的厚度可以为30~200nm。
可选地,该氮化镓基发光二极管还可以包括层叠在P型GaN层7上的P型接触层9。
具体地,P型接触层9的厚度可以为5~300nm。
本发明实施例通过P型层包括多个P型子层,各个P型子层均包括空穴低势垒层、空穴提供层、空穴高势垒层,空穴低势垒层和空穴高势垒层均包括AlGaN层和InGaN层,空穴提供层包括P型GaN层,空穴低势垒层和空穴高势垒层均采用晶格失配较大的AlGaN层和InGaN层,AlGaN层和InGaN层的界面处由于较强的极化应力而产生可有效铺展电荷的空穴二维气,为空穴注入有源层提供一定的驱动力,提高空穴的注入效率,进而提高发光效率。
实施例二
本发明实施例提供了一种氮化镓基发光二极管的制作方法,参见图2,该制作方法包括:
步骤200:控制温度为1000~1200℃,将蓝宝石衬底在氢气气氛中退火8分钟,并进行氮化处理。
可以理解地,步骤200可以清洁蓝宝石衬底表面。
在本实施例中,蓝宝石衬底1采用(0001)晶向蓝宝石。
步骤201:控制温度为400~600℃,压力为400~600Torr,在蓝宝石衬底上生长缓冲层。
在本实施例中,缓冲层为GaN层。
可选地,缓冲层的厚度可以为10~40nm。
优选地,缓冲层的厚度可以为15~35nm。
可选地,在步骤201之后,该制作方法还可以包括:
控制温度为1000~1200℃,压力为400~600Torr,时间为5~10分钟,对缓冲层进行原位退火处理。
步骤202:控制温度为1000~1100℃,压力为100~500Torr,在缓冲层上生长未掺杂GaN层。
可选地,未掺杂GaN层的厚度可以为1~10μm。
优选地,未掺杂GaN层的厚度可以为1~5μm。
步骤203:控制温度为1000~1200℃,压力为100~500Torr,在未掺杂GaN层上生长N型层。
在本实施例中,N型层为GaN层。
可选地,N型层的厚度可以为1~5μm。
可选地,N型层的掺杂浓度可以为1018~1019cm-3
步骤204:在N型层上生长有源层。
在本实施例中,有源层包括交替层叠的InGaN层和GaN层。
具体地,当生长InGaN层时,温度为720~829℃,压力为100~500Torr;当生长GaN层时,温度为850~959℃,压力为100~500Torr。
可选地,有源层中的InGaN层的厚度可以为1~5nm,有源层中的GaN层的厚度可以为7~25nm。
优选地,有源层中的InGaN层的厚度可以为3nm,有源层中的GaN层的厚度可以为9~20nm。
可选地,有源层中的InGaN层和GaN层的层数之和可以为10~22。
步骤205:保持温度不变或升高50~100℃,在有源层上生长P型层。
在本实施例中,P型层包括多个P型子层,各个P型子层均包括空穴低势垒层、空穴提供层、空穴高势垒层,空穴低势垒层和空穴高势垒层均包括AlGaN层和InGaN层,空穴提供层包括P型GaN层。
需要说明的是,P型层的温度与多量子阱层相比,保持不变或升高50~100℃,为低温生长,可以保护量子阱,防止In组分偏析和扩散。
具体地,生长P型GaN层时,气氛为纯H2或掺少量N2(<5L)的气氛环境,提高的Mg的掺入,防止缺陷的过多产生和传递,提高有源层中的空穴浓度。
可选地,空穴低势垒层中的AlGaN层可以比空穴高势垒层中的AlGaN层的Al含量少,空穴低势垒层中的InGaN层可以比空穴高势垒中的InGaN层的In含量多。
可选地,空穴低势垒层和空穴高势垒层中的Al摩尔含量可以0.0003~0.0020,空穴低势垒层和空穴高势垒层中的In摩尔含量可以0.0020~0.0045。
可选地,空穴低势垒层的厚度可以为2~12nm,空穴高势垒层的厚度可以为2~12nm。
优选地,空穴低势垒层的厚度可以为3~8nm,空穴高势垒层的厚度可以为3~8nm。
可选地,空穴提供层的厚度为2~30nm。
可选地,P型子层的层数可以为3~10层。
步骤206:控制温度为850~1080℃,压力为200~500Torr,在P型层上生长P型电子阻挡层。
在本实施例中,P型电子阻挡层可以为AlyGa1-yN层,0.1<y<0.5。
可选地,P型电子阻挡层的厚度可以为20~300nm。
优选地,P型电子阻挡层的厚度可以为30~200nm。
步骤207:控制温度为850~1080℃,压力为100~300Torr,在P型电子阻挡层上生长P型GaN层。
可选地,P型GaN层的厚度可以为100~800nm。
步骤208:控制温度为850~1050℃,压力为100~300Torr,在P型GaN层上生长P型接触层。
可选地,P型接触层的厚度可以为5~300nm。
步骤209:控制温度为650~850℃,时间为5~15分钟,在氮气气氛中进行退火处理。
外延片经过清洗、沉积、光刻和刻蚀等半导体工艺制作成单颗尺寸大小为9*7mil的LED芯片。经过LED芯片测试后发现,工作电流为20mA时,光效有明显提高。
本发明实施例通过P型层包括多个P型子层,各个P型子层均包括空穴低势垒层、空穴提供层、空穴高势垒层,空穴低势垒层和空穴高势垒层均包括AlGaN层和InGaN层,空穴提供层包括P型GaN层,空穴低势垒层和空穴高势垒层均采用晶格失配较大的AlGaN层和InGaN层,AlGaN层和InGaN层的界面处由于较强的极化应力而产生可有效铺展电荷的空穴二维气,为空穴注入有源层提供一定的驱动力,提高空穴的注入效率,进而提高发光效率。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种氮化镓基发光二极管,所述氮化镓基发光二极管包括蓝宝石衬底、以及依次层叠在所述蓝宝石衬底上的缓冲层、未掺杂GaN层、N型层、有源层、P型层,其特征在于,所述P型层包括多个P型子层,各个所述P型子层均包括依次层叠的空穴低势垒层、空穴提供层、空穴高势垒层,所述空穴低势垒层和所述空穴高势垒层均包括AlGaN层和InGaN层,所述空穴提供层包括P型GaN层。
2.根据权利要求1所述的氮化镓基发光二极管,其特征在于,所述空穴低势垒层中的AlGaN层比所述空穴高势垒层中的AlGaN层的Al含量少,所述空穴低势垒层中的InGaN层比所述空穴高势垒中的InGaN层的In含量多。
3.根据权利要求1所述的氮化镓基发光二极管,其特征在于,所述空穴低势垒层的厚度为2~12nm,所述空穴高势垒层的厚度为2~12nm。
4.根据权利要求1所述的氮化镓基发光二极管,其特征在于,所述空穴提供层的厚度为2~30nm。
5.根据权利要求1-4任一项所述的氮化镓基发光二极管,其特征在于,所述P型子层的层数为3~10层。
6.一种氮化镓基发光二极管的制作方法,其特征在于,所述制作方法包括:
在蓝宝石衬底上生长缓冲层;
在所述缓冲层上生长未掺杂GaN层;
在所述未掺杂GaN层上生长N型层;
在所述N型层上生长有源层;
在所述有源层上生长P型层,所述P型层包括多个P型子层,各个所述P型子层均包括依次层叠的空穴低势垒层、空穴提供层、空穴高势垒层,所述空穴低势垒层和所述空穴高势垒层均包括AlGaN层和InGaN层,所述空穴提供层包括P型GaN层。
7.根据权利要求6所述的制作方法,其特征在于,所述空穴低势垒层中的AlGaN层比所述空穴高势垒层中的AlGaN层的Al含量少,所述空穴低势垒层中的InGaN层比所述空穴高势垒中的InGaN层的In含量多。
8.根据权利要求6所述的制作方法,其特征在于,所述空穴低势垒层的厚度为2~12nm,所述空穴高势垒层的厚度为2~12nm。
9.根据权利要求6所述的制作方法,其特征在于,所述空穴提供层的厚度为2~30nm。
10.根据权利要求6-9任一项所述的制作方法,其特征在于,所述P型子层的层数为3~10层。
CN201610037518.1A 2016-01-20 2016-01-20 一种氮化镓基发光二极管及其制作方法 Active CN105679900B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610037518.1A CN105679900B (zh) 2016-01-20 2016-01-20 一种氮化镓基发光二极管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610037518.1A CN105679900B (zh) 2016-01-20 2016-01-20 一种氮化镓基发光二极管及其制作方法

Publications (2)

Publication Number Publication Date
CN105679900A CN105679900A (zh) 2016-06-15
CN105679900B true CN105679900B (zh) 2018-01-09

Family

ID=56301748

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610037518.1A Active CN105679900B (zh) 2016-01-20 2016-01-20 一种氮化镓基发光二极管及其制作方法

Country Status (1)

Country Link
CN (1) CN105679900B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107134514B (zh) * 2017-05-10 2019-09-10 华灿光电股份有限公司 一种发光二极管的外延片及其制造方法
CN108550676B (zh) * 2018-05-29 2020-07-07 华灿光电(浙江)有限公司 一种发光二极管外延片及其制造方法
CN109638118B (zh) * 2018-11-30 2021-05-18 中国科学院半导体研究所 提升氮化物材料p型掺杂效率的方法及氮化物薄膜
CN109768133B (zh) * 2019-01-18 2020-08-14 华灿光电(浙江)有限公司 氮化镓基发光二极管外延片及其制造方法
CN110311022B (zh) * 2019-05-31 2020-12-01 华灿光电(浙江)有限公司 GaN基发光二极管外延片及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104009136A (zh) * 2014-06-16 2014-08-27 湘能华磊光电股份有限公司 提高发光效率的led外延层生长方法及led外延层
US9219189B2 (en) * 2012-09-14 2015-12-22 Palo Alto Research Center Incorporated Graded electron blocking layer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108585A (ja) * 2004-10-08 2006-04-20 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体発光素子
US20080137701A1 (en) * 2006-12-12 2008-06-12 Joseph Michael Freund Gallium Nitride Based Semiconductor Device with Reduced Stress Electron Blocking Layer
EP1976031A3 (en) * 2007-03-29 2010-09-08 Seoul Opto Device Co., Ltd. Light emitting diode having well and/or barrier layers with superlattice structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9219189B2 (en) * 2012-09-14 2015-12-22 Palo Alto Research Center Incorporated Graded electron blocking layer
CN104009136A (zh) * 2014-06-16 2014-08-27 湘能华磊光电股份有限公司 提高发光效率的led外延层生长方法及led外延层

Also Published As

Publication number Publication date
CN105679900A (zh) 2016-06-15

Similar Documents

Publication Publication Date Title
CN104919604B (zh) 氮化物半导体发光元件
CN106410005B (zh) 一种氮化镓基led外延片及其生长方法
CN105679900B (zh) 一种氮化镓基发光二极管及其制作方法
CN104810442B (zh) 一种发光二极管外延片及其生长方法
CN108461592B (zh) 一种发光二极管外延片及其制造方法
CN103337573B (zh) 半导体发光二极管的外延片及其制造方法
CN106816501B (zh) 一种氮化镓基发光二极管的外延片及其制作方法
CN106876529B (zh) 一种氮化镓基发光二极管的外延片及其制备方法
CN109360876A (zh) 一种发光二极管的外延片及其制备方法
CN106098882A (zh) 一种发光二极管外延片及其制备方法
CN106057996A (zh) 一种发光二极管的外延片及其生长方法
CN106887494B (zh) 一种发光二极管的外延片及其制造方法
CN105552178B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN106159048A (zh) 一种发光二极管外延片及其生长方法
CN106972085A (zh) 一种发光二极管外延片及其制造方法
CN108831974A (zh) 一种发光二极管外延片及其制造方法
CN109860358A (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN109192831A (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN106876530B (zh) 一种氮化镓基发光二极管的外延片及其制作方法
CN108807620A (zh) 一种发光二极管外延片及其制备方法
CN106025016B (zh) 一种发光二极管外延片及其制备方法
CN109103312B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109244199A (zh) 一种发光二极管的外延片的制备方法及外延片
CN108075019B (zh) 一种发光二极管外延片及其制备方法
CN105870278B (zh) 一种氮化镓基发光二极管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant