CN115472721B - 发光二极管外延结构及发光二极管 - Google Patents

发光二极管外延结构及发光二极管 Download PDF

Info

Publication number
CN115472721B
CN115472721B CN202211302665.9A CN202211302665A CN115472721B CN 115472721 B CN115472721 B CN 115472721B CN 202211302665 A CN202211302665 A CN 202211302665A CN 115472721 B CN115472721 B CN 115472721B
Authority
CN
China
Prior art keywords
layer
extension
epitaxial structure
doping concentration
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211302665.9A
Other languages
English (en)
Other versions
CN115472721A (zh
Inventor
朱涛
宋长伟
芦玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huaian Aucksun Optoelectronics Technology Co Ltd
Original Assignee
Huaian Aucksun Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huaian Aucksun Optoelectronics Technology Co Ltd filed Critical Huaian Aucksun Optoelectronics Technology Co Ltd
Priority to CN202311394361.4A priority Critical patent/CN117317086A/zh
Priority to CN202211302665.9A priority patent/CN115472721B/zh
Publication of CN115472721A publication Critical patent/CN115472721A/zh
Application granted granted Critical
Publication of CN115472721B publication Critical patent/CN115472721B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

本发明涉及半导体器件技术领域,尤其是涉及一种发光二极管外延结构及发光二极管。发光二极管外延结构,包括:衬底,以及依次设置于所述衬底上的N型半导体层、中间层、多量子阱层和P型半导体层;其中,所述中间层中掺杂有n型杂质,所述n型杂质的掺杂浓度≤4×1018atoms/cm3。在本发明的具体实施方式中,所述n型杂质为Si,所述中间层为掺杂有Si的GaN层。

Description

发光二极管外延结构及发光二极管
技术领域
本发明涉及半导体器件技术领域,尤其是涉及一种发光二极管外延结构及发光二极管。
背景技术
发光二极管(Light Emitting Diode,简称为LED),通过电子与空穴复合释放能量发光,可高效地将电能转化为光能,是一种发光器件,在照明、显示器等领域应用广泛。外延片作为LED的核心部分,受到诸多的关注和研究。目前常用的外延片的结构包括:衬底、N型半导体层、应力释放层、多量子阱层和P型半导体层。
当作用于正装结构LED芯片时,由于PN电极在LED同一侧,容易出现拥挤现象;较差的扩展会导致芯片的正向电压较高,进而导致芯片发热量较大,寿命短,能耗高。因而,解决LED外延片正向电压高,扩展能力较差的问题具有重要意义。
有鉴于此,特提出本发明。
发明内容
本发明的一个目的在于提供发光二极管外延结构,以解决现有技术中存在的LED外延片正向电压高、扩展能力较差等技术问题。
本发明的另一目的在于提供发光二极管。
为了实现本发明的上述目的,特采用以下技术方案:
发光二极管外延结构,包括:
衬底,以及依次设置于所述衬底上的N型半导体层、中间层、多量子阱层和P型半导体层;
其中,所述中间层中掺杂有n型杂质,所述n型杂质的平均掺杂浓度≤4×1018atoms/cm3
本发明的发光二极管外延结构,通过在多量子阱层前设置优化的中间层,使电流分布更加均匀,能够缓解电流拥堵现象,提高发光效率。
在本发明的具体实施方式中,所述n型杂质为Si,所述中间层为掺杂有Si的GaN层。
在本发明的具体实施方式中,所述中间层包括:
第一扩展层,位于所述N型半导体层上方;
第二扩展层,位于所述第一扩展层上方;
第三扩展层,位于所述第二扩展层和所述多量子阱层之间;
所述n型杂质在所述第一扩展层、第二扩展层、第三扩展层中的平均掺杂浓度X、Y、Z满足:Y>Z>X。
在本发明的具体实施方式中,所述第一扩展层中,n型杂质的平均掺杂浓度<3×1018atoms/cm3;和/或,所述第一扩展层的厚度为100~300nm。
在本发明的而具体实施方式中,所述第二扩展层中,n型杂质的掺杂浓度最大值为2×1018~4×1018atoms/cm3;和/或,所述第二扩展层的厚度为50~200nm。
在本发明的具体实施方式中,所述第三扩展层中,n型杂质的平均掺杂浓度<3×1018atoms/cm3;和/或,所述第三扩展层的厚度为100~300nm。
在本发明的具体实施方式中,所述第一扩展层、所述第二扩展层、所述第三扩展层的厚度H1、H2、H3满足:H1≥H3>H2。
在本发明的具体实施方式中,所述第二扩展层包括至少一个插入层,所述插入层中的n型杂质的平均掺杂浓度小于所述第二扩展层中的n型杂质的平均掺杂浓度。
在本发明的具体实施方式中,定义从所述第一扩展层到所述第三扩展层的方向为第一方向;所述第二扩展层中沿所述第一方向上,所述n型杂质的掺杂浓度具有波动,n型杂质的浓度值的波动包括至少一个波谷;所述波谷对应于所述插入层中的n型杂质的浓度值。
在本发明的具体实施方式中,所述第二扩展层包括至少两个扩展子层、以及设置于相邻两个所述扩展子层中间的插入层;所述插入层中的n型杂质的平均掺杂浓度小于所述扩展子层的n型杂质的平均掺杂浓度。
在本发明的具体实施方式中,所述n型杂质的浓度值的波动包括至少一个波谷和至少两个波峰;所述波谷对应于所述插入层中的n型杂质的浓度值,所述波峰对应于所述扩展子层中的n型杂质的浓度值。
在本发明的具体实施方式中,所述波峰对应的浓度值为2×1018~4×1018atoms/cm3,所述波谷对应的浓度值为7×1017~1×1018atoms/cm3
在本发明的具体实施方式中,靠近所述第一扩展层的所述扩展子层的厚度大于或等于远离所述第一扩展层的所述扩展子层的厚度。
在本发明的具体实施方式中,所述插入层和所述扩展子层的厚度差≤10nm。
在本发明的具体实施方式中,所述第一扩展层中的n型杂质为均匀掺杂,所述第三扩展层中的n型杂质为均匀掺杂。
在本发明的具体实施方式中,所述第三扩展层中还掺杂有In。所述第三扩展层中的In的浓度小于所述多量子阱层中的In的浓度。
在本发明的具体实施方式中,所述多量子阱层包括至少一个势阱/势垒对子层;所述插入层的中心与最接近的所述势阱的中心的距离D1满足:100nm≤D1≤300nm。
在本发明的具体实施方式中,所述多量子阱层包括由下至上依次设置的第一多量子阱层、第二多量子阱层和第三多量子阱层;
所述第一多量子阱层包括至少一个第一含In势阱/势垒对子层;
所述第二多量子阱层包括至少一个第二含In势阱/势垒对子层;
所述第三多量子阱层包括至少一个第三含In势阱/势垒对子层;
其中,所述多量子阱层中的In含量满足:第三含In势阱中In含量>第二含In势阱中In含量>第一含In势阱中In含量。
在本发明的具体实施方式中,所述多量子阱层的厚度为100~150nm。
在本发明的具体实施方式中,所述势阱/势垒对子层的厚度为10~15nm;所述势阱/势垒对子层为InGaN/GaN。
在本发明的具体实施方式中,所述P型半导体层为掺杂有Mg的P型GaN层。其中,Mg的平均掺杂浓度为1×1019~1×1021atoms/cm3
在本发明的具体实施方式中,所述发光二极管外延结构还包括设置于所述衬底和所述N型半导体层之间的缓冲层。
在本发明的具体实施方式中,所述N型半导体层包括非掺杂GaN层和掺杂Si的N型GaN层;所述非掺杂GaN层的厚度为1.5~2.5μm;所述掺杂Si的N型GaN层的厚度为1.5~2.5μm。
在本发明的具体实施方式中,所述掺杂Si的N型GaN层中,Si的掺杂浓度为1×1019~1×1020atoms/cm3,如3×1019atoms/cm3
在本发明的具体实施方式中,所述发光二极管外延结构还包括设置于所述多量子阱层和所述P型半导体层之间的电子阻挡层。
在本发明的具体实施方式中,所述中间层中还掺杂有碳杂质。
在本发明的具体实施方式中,所述中间层中,碳杂质的最大掺杂浓度≤5×1017atoms/cm3。进一步的,所述中间层中,碳杂质的最大掺杂浓度为3×1016~3×1017atoms/cm3
在本发明的具体实施方式中,所述碳杂质在所述第一扩展层、第二扩展层、第三扩展层中的平均掺杂浓度M、N、R满足:N≥R>M。
在本发明的具体实施方式中,所述第一扩展层中碳杂质的掺杂浓度与所述N型半导体层中碳杂质的浓度差≤4×1016atoms/cm3;所述第一扩展层中碳杂质的掺杂浓度大于所述多量子阱层中碳杂质浓度。
在本发明的具体实施方式中,所述第二扩展层与所述第三扩展层中碳杂质的掺杂浓度最大值不高于所述N型半导体层中的最大碳杂质浓度的三倍。
在本发明的具体实施方式中,所述第二扩展层与所述第三扩展层中碳杂质的掺杂浓度最大值不高于所述多量子阱层中的最大碳杂质浓度的六倍。
本发明还提供了一种发光二极管,包括上述任意一种所述发光二极管外延结构。
与现有技术相比,本发明的有益效果为:
(1)本发明的发光二极管外延结构,通过在多量子阱层前设置优化的中间层,使电流分布更加均匀,能够缓解电流拥堵现象,提高发光效率;
(2)本发明通过对n型杂质的掺杂浓度进行调控,避免杂质掺杂浓度过高导致的晶体质量下降,同时避免杂质掺杂浓度过低,电阻增大,增加工作电压,导致的光效降低;本发明的中间层结构的设置,既降低了发光二极管的正向电压,又能有效扩展,提高光效,还能保证晶体质量;
(3)本发明通过调控中间层中碳杂质的含量,较低的碳掺杂浓度,减少了缺陷,生长质量相比明显提升,同时电子传输性能增强;较低的Si掺杂浓度和低掺杂的GaN薄层进一步减少了缺陷,同时强化了电流扩展的作用。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的发光二极管外延结构示意图;
图2为本发明实施例提供的中间层的结构示意图;
图3为本发明实施例提供的多量子阱层的结构示意图;
图4为本发明实施例提供的发光二极管外延结构SIMS检测结果图;
图5为本发明另一实施例提供的发光二极管外延结构SIMS检测结果图;
图6为本发明又一实施例提供的发光二极管外延结构SIMS检测结果图;
图7为本发明实施例提供的发光二极管结构示意图。
附图标记:
101-衬底; 102-缓冲层; 103-N型半导体层;
104-中间层; 105-多量子阱层; 106-电子阻挡层;
107-P型半导体层; 1041-第一扩展层; 1042-第二扩展层;
1043-第三扩展层; 1051-第一多量子阱层; 1052-第二多量子阱层;
1053-第三多量子阱层; 10421-插入层; 10422-扩展子层;
10511-第一含In势阱/势垒对子层;10521-第二含In势阱/势垒对子层;
10531-第三含In势阱/势垒对子层。
具体实施方式
下面将结合附图和具体实施方式对本发明的技术方案进行清楚、完整地描述,但是本领域技术人员将会理解,下列所描述的实施例是本发明一部分实施例,而不是全部的实施例,仅用于说明本发明,而不应视为限制本发明的范围。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。实施例中未注明具体条件者,按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者,均为可以通过市售购买获得的常规产品。
在本发明的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
现有LED外延片,作用于正装结构LED芯片时,由于PN电极在LED同一侧,容易出现拥挤现象;较差的扩展会导致芯片的正向电压较高,进而导致芯片发热量较大,寿命短,能耗高。本发明实施例中,通过在多量子阱层前设置优化的中间层,使电流分布更加均匀,能够缓解电流拥堵现象,提高发光效率。
本发明实施例提供了发光二极管外延结构及发光二极管,下面通过实施例进行描述。
实施例1
图1为本发明实施例所提供的发光二极管外延结构示意图。如图1所示,所述发光二极管外延结构包括:
衬底101,以及在衬底101上依次外延生长的缓冲层102、N型半导体层103、中间层104、多量子阱层105、电子阻挡层106以及P型半导体层107,其中,
所述中间层104中掺杂有n型杂质,所述n型杂质的平均掺杂浓度≤4×1018atoms/cm3
在本发明的实施例中,作为一可选实施例,所述n型杂质为Si,所述中间层104为掺杂有Si的GaN层。
在本发明的实施例中,作为一可选实施例,所述N型半导体层103为N型GaN层,所述P型半导体层107为P型GaN层。
在本发明的实施例中,作为一可选实施例,所述中间层104包括:
第一扩展层1041,位于所述N型半导体层103上方;
第二扩展层1042,位于所述第一扩展层1041上方;
第三扩展层1043,位于所述第二扩展层1042和所述多量子阱层105之间;
所述n型杂质在所述第一扩展层1041、第二扩展层1042、第三扩展层1043中的平均掺杂浓度X、Y、Z满足:Y>Z>X。
在本发明的实施例中,作为一可选实施例,所述第一扩展层1041中,n型杂质的平均掺杂浓度<3×1018atoms/cm3;和/或,所述第一扩展层1041的厚度为100~300nm。作为另一更优的可选实施例,所述第一扩展层1041中,n型杂质的平均掺杂浓度为5×1017~1×1018atoms/cm3;和/或,所述第一扩展层1041的厚度为180~220nm。
在本发明的实施例中,作为一可选实施例,所述第二扩展层1042中,n型杂质的掺杂浓度最大值为2×1018~4×1018atoms/cm3;和/或,所述第二扩展层1042的厚度为50~200nm。作为另一更优的可选实施例,所述第二扩展层中,n型杂质的掺杂浓度最大值为1.5×1018~3.5×1018atoms/cm3;和/或,所述第二扩展层的厚度为80~120nm。
在本发明的实施例中,作为一可选实施例,所述第三扩展层1043中,n型杂质的平均掺杂浓度<3×1018atoms/cm3;和/或,所述第三扩展层1043的厚度为100~300nm。作为另一更优的可选实施例,所述第三扩展层1043中,n型杂质的平均掺杂浓度为1.5×1018~2.5×1018atoms/cm3;和/或,所述第三扩展层1043的厚度为130~170nm。
在中间层通过对n型杂质的掺杂浓度进行调控,避免杂质掺杂浓度过高导致的晶体质量下降,同时避免杂质掺杂浓度过低,电阻增大,增加工作电压,导致的光效降低。
在本发明的实施例中,作为一可选实施例,所述第一扩展层1041、所述第二扩展层1042、所述第三扩展层1043的厚度H1、H2、H3满足:H1≥H3>H2。
在本发明的实施例中,作为一可选实施例,参考图2,所述第二扩展层1042包括至少一个插入层10421,所述插入层10421中的n型杂质的平均掺杂浓度小于所述第二扩展层1042中的n型杂质的平均掺杂浓度。
在本发明的实施例中,作为一可选实施例,定义从所述第一扩展层1041到所述第三扩展层1043的方向为第一方向A;所述第二扩展层1042中沿所述第一方向A上,所述n型杂质的掺杂浓度具有波动,n型杂质的浓度值的波动包括至少一个波谷;所述波谷对应于所述插入层10421的n型杂质的浓度值。
在本发明的实施例中,作为一可选实施例,所述第二扩展层1042包括至少两个扩展子层10422、以及设置于相邻两个所述扩展子层10422中间的插入层10421;所述插入层10421中的n型杂质的平均掺杂浓度小于所述扩展子层10422的n型杂质的平均掺杂浓度。
在本发明的实施例中,作为一可选实施例,所述n型杂质的浓度值的波动包括至少一个波谷和两个波峰;所述波谷对应于所述插入层10421的n型杂质的浓度值,所述波峰对应于所述扩展子层10422的n型杂质的浓度值。进一步的,所述n型杂质的浓度值的波动具有若干个波谷和若干个波峰。
在本发明的实施例中,作为一可选实施例,所述波峰对应的浓度值为2×1018~4×1018atoms/cm3,所述波谷对应的浓度值为7×1017~1×1018atoms/cm3
在本发明的实施例中,作为一可选实施例,靠近所述第一扩展层1041的所述扩展子层10422的厚度大于或等于远离所述第一扩展层1041的所述扩展子层10422的厚度。
在本发明的实施例中,作为一可选实施例,所述插入层10421和所述扩展子层10422的厚度差≤10nm。
在本发明的实施例中,作为一可选实施例,所述第一扩展层1041中的n型杂质为均匀掺杂,所述第三扩展层1043中的n型杂质为均匀掺杂。其中,均匀掺杂具体是指,该层中,各处n型杂质的掺杂浓度与平均掺杂浓度的差值的绝对值介于9×1016~3×1017atoms/cm3之间,如1×1017~2×1017atoms/cm3之间。
在本发明的实施例中,作为一可选实施例,所述第三扩展层1043中还掺杂有In。所述第三扩展层1043中的In的浓度小于所述多量子阱层105中的In的浓度。
在本发明的实施例中,作为一可选实施例,所述多量子阱层105包括至少一个势阱/势垒对子层;所述插入层10421的中心与最接近的所述势阱的中心的距离D1满足:100nm≤D1≤300nm。
其中,势阱/势垒对子层包括:势阱子层和势垒子层,所述多量子阱层105为所述势阱子层与所述势垒子层交替层叠的周期性结构。进一步的,所述周期的数量可以为2~15。
在本发明的实施例中,作为一可选实施例,参考图3,所述多量子阱层105包括由下至上依次设置的第一多量子阱层1051、第二多量子阱层1052和第三多量子阱层1053;
所述第一多量子阱层1051包括至少一个第一含In势阱/势垒对子层10511;
所述第二多量子阱层1052包括至少一个第二含In势阱/势垒对子层10521;
所述第三多量子阱层1053包括至少一个第三含In势阱/势垒对子层10531;
其中,所述多量子阱层105中的In含量满足:第三含In势阱中In含量>第二含In势阱中In含量>第一含In势阱中In含量。
图3中所示的是指若干层交替层叠设置的相应的含In势阱/势垒对子层,第一多量子阱层1051、第二多量子阱层1052和第三多量子阱层1053中相应的含In势阱/势垒对子层的层数可根据实际需求进行调整。
以第一含In势阱/势垒对子层10511为例进行说明,所述第一含In势阱/势垒对子层10511包括:第一含In势阱子层以及第一势垒子层;第二含In势阱/势垒对子层10521和第三含In势阱/势垒对子层10531同理。
在本发明的实施例中,作为一可选实施例,所述多量子阱层105的厚度为100~150nm。
在本发明的实施例中,作为一可选实施例,所述势阱/势垒对子层的厚度为10~15nm;所述势阱/势垒对子层为InGaN/GaN。进一步的,所述InGaN的厚度为1~3nm,所述GaN的厚度为9~12nm。
图4为本发明一可选实施例提供的发光二极管外延结构SIMS检测结果图。作为一可选的实施例,如图4所示,所述第二扩展层1042中沿所述第一方向A上,所述n型杂质的掺杂浓度具有波动,n型杂质的浓度值的波动包括一个波谷;所述波谷对应于所述插入层10421中的n型杂质的浓度值。
实施例2
本实施例与实施例1的区别主要在于中间层的结构不同,图5为本实施例提供的发光二极管外延结构SIMS检测结果图,如图5所示,所述第二扩展层1042中沿所述第一方向A上,所述n型杂质的掺杂浓度具有波动,n型杂质的浓度值的波动包括两个波谷和三个波峰;所述波谷对应于所述插入层10421中的n型杂质的浓度值,所述波峰对应于所述扩展子层10422中的n型杂质的浓度值。
在本发明的实施例中,作为一可选实施例,所述P型半导体层107为掺杂有Mg的P型GaN层。其中,Mg的平均掺杂浓度为1×1019~1×1021atoms/cm3
在本发明的实施例中,作为一可选实施例,所述缓冲层102为AlN缓冲层或者U-GaN缓冲层或AlGaN缓冲层中的一种或多种,所述缓冲层102的厚度为15~25nm。
在本发明的实施例中,作为一可选实施例,所述N型半导体层103包括非掺杂GaN层和掺杂Si的N型GaN层;所述非掺杂GaN层的厚度为1.5~2.5μm;所述掺杂Si的N型GaN层的厚度为1.5~2.5μm。
在本发明的实施例中,作为一可选实施例,所述掺杂Si的N型GaN层中,Si的掺杂浓度为1×1019~1×1020atoms/cm3,如3×1019atoms/cm3
在本发明的实施例中,作为一可选实施例,所述电子阻挡层106为P型AlGaN电子阻挡层。
在本发明的实施例中,作为一可选实施例,所述P型AlGaN电子阻挡层和所述掺杂有Mg的P型GaN层的总厚度为200nm。
实施例3
本实施例与实施例1的区别主要在于中间层除包含Si掺杂杂质外,还包含碳掺杂杂质。
在本发明的实施例中,作为一可选实施例,中间层104中掺杂有碳杂质,所述碳杂质的最大掺杂浓度≤5×1017atoms/cm3,优先为3×1016~3×1017atoms/cm3
在本发明的实施例中,作为一可选实施例,所述碳杂质在所述第一扩展层1041、第二扩展层1042、第三扩展层1043中的平均掺杂浓度M、N、R满足:N≥R>M。
在本发明的实施例中,作为一可选实施例,第一扩展层1041中碳杂质的掺杂浓度与N型半导体层103中碳杂质浓度基本相同,二者相差≤4×1016atoms/cm3;第一扩展层1041中碳杂质的掺杂浓度大于多量子阱层105中碳杂质浓度。
在本发明的实施例中,作为一可选实施例,第二扩展层1042与第三扩展层1043中碳杂质的掺杂浓度最大值不高于N型半导体层103中的最大碳杂质浓度的三倍。
在本发明的实施例中,作为一可选实施例,第二扩展层1042与第三扩展层1043中碳杂质的掺杂浓度最大值不高于多量子阱层105最大碳杂质浓度的六倍。
图6为本发明一可选实施例提供的发光二极管外延结构SIMS检测结果图。
通过控制中间层生长条件调制碳杂质的含量,形成较低的碳掺杂浓度,减少了缺陷,生长质量相比明显提升,进而电子传输性能增强;同时搭配较低的Si掺杂浓度和低掺杂的薄层进一步减少了缺陷,强化了电流扩展的作用,最终提高发二极管的出光效率。
本发明一实施例还提供了一种所述发光二极管外延结构的制备方法,包括如下步骤:
(1)在蓝宝石衬底101表面于550℃下生长厚度为20nm的AlGaN缓冲层102。
(2)在NH3氛围下进行退火处理,升温至1110℃,使低温AlGaN重结晶成岛状晶种。
(3)通入TMGa(三甲基镓),在800mbar压力下,生长一层1μm厚的三维层。
(4)温度升至1150℃,压力降低到600mbar,生长一层非掺杂GaN层,厚度为2μm。
(5)在与步骤(4)相同的条件下,生长2μm厚的掺杂Si的N型GaN层,其中,Si掺杂浓度为3×1019atoms/cm3
(6)生长中间层104,包括:
第一扩展层1041:降温至900℃,在300mbar压力下,生长GaN层;厚度为100~300nm;Si掺杂浓度低于3×1018atoms/cm3;优选的,厚度为200nm,Si掺杂浓度为7×1017atoms/cm3
第二扩展层1042:继续生长GaN层;厚度为50~200nm;Si掺杂浓度位于2×1018~4×1018atoms/cm3;优选的,厚度为100nm,Si掺杂浓度为3×1018atoms/cm3
在第二扩展层1042中间,生长一层厚度为20~100nm的非掺杂GaN层,即插入层10421;厚度为10~100nm;优选的,厚度为50nm;
第三扩展层1043:相同条件下(与第一扩展层1041条件相同),生长一层厚度为100~300nm的GaN层;Si掺杂浓度低于3×1018atoms/cm3;优选的,厚度为150nm,Si掺杂浓度为2×1018atoms/cm3
(7)生长多量子阱层105,其包括10对总厚度为120nm的InGaN(2nm)/GaN(10nm)发光层;其中,GaN势垒层的生长温度为870℃,InGaN势阱层的生长温度为790℃;InGaN势阱层和GaN势垒层使用的镓源均为TEGa(三乙基镓)。
(8)升温至1000℃,在200mbar压力条件下,生长P型AlGaN电子阻挡层106。
(9)关闭铝源,保持条件与步骤(8)相同,继续生长掺杂Mg的P型GaN层,即P型半导体层107。其中,掺杂Mg的P型GaN层中Mg的掺杂浓度为1×1020atoms/cm3
P型AlGaN电子阻挡层106和P型半导体层107的总厚度为200nm。
本发明还提供了一种发光二极管,如图7所示,包括上述任意一种所述发光二极管外延结构。
进一步的,所述发光二极管还包括发光二极管外延结构电流阻挡层、电流扩展层、N电极、P电极和绝缘层;
所述电流阻挡层设置于所述发光二极管外延结构的P型半导体层107上;所述电流扩展层以包覆所述电流阻挡层的方式层叠于所述P型半导体层107上;所述P电极设置于所述电流扩展层上并电连接于所述P型半导体层107;所述N电极设置于N台阶区,与所述N型半导体层103电连接;所述绝缘层覆盖所述P电极和所述N电极,并暴露部分所述P电极和所述N电极,形成开口部。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (24)

1.发光二极管外延结构,其特征在于,包括:
衬底,以及依次设置于所述衬底上的N型半导体层、中间层、多量子阱层和P型半导体层;
其中,所述中间层中掺杂有n型杂质,所述n型杂质的平均掺杂浓度≤4×1018atoms/cm3
所述中间层包括:
第一扩展层,位于所述N型半导体层上方;
第二扩展层,位于所述第一扩展层上方;
第三扩展层,位于所述第二扩展层和所述多量子阱层之间;
所述第二扩展层包括至少一个插入层,所述插入层中的n型杂质的平均掺杂浓度小于所述第二扩展层中的n型杂质的平均掺杂浓度。
2.根据权利要求1所述的发光二极管外延结构,其特征在于,所述n型杂质为Si,所述中间层为掺杂有Si的GaN层;
和/或,
所述n型杂质在所述第一扩展层、第二扩展层、第三扩展层中的平均掺杂浓度X、Y、Z满足:Y>Z>X。
3.根据权利要求2所述的发光二极管外延结构,其特征在于,所述第一扩展层中,n型杂质的平均掺杂浓度<3×1018atoms/cm3;和/或,所述第一扩展层的厚度为100~300nm;
和/或,
所述第二扩展层中,n型杂质的掺杂浓度最大值为2×1018~4×1018atoms/cm3;和/或,所述第二扩展层的厚度为50~200nm;
和/或,
所述第三扩展层中,n型杂质的平均掺杂浓度<3×1018atoms/cm3;和/或,所述第三扩展层的厚度为100~300nm;
和/或,
所述第一扩展层中的n型杂质为均匀掺杂,所述第三扩展层中的n型杂质为均匀掺杂;
和/或,
所述第一扩展层、所述第二扩展层、所述第三扩展层的厚度H1、H2、H3满足:H1≥H3>H2。
4.根据权利要求2所述的发光二极管外延结构,其特征在于,定义从所述第一扩展层到所述第三扩展层的方向为第一方向;所述第二扩展层中沿所述第一方向上,所述n型杂质的掺杂浓度具有波动,n型杂质的浓度值的波动包括至少一个波谷;所述波谷对应于所述插入层中的n型杂质的浓度值。
5.根据权利要求4所述的发光二极管外延结构,其特征在于,所述第二扩展层包括至少两个扩展子层、以及设置于相邻两个所述扩展子层中间的插入层;所述插入层中的n型杂质的平均掺杂浓度小于所述扩展子层的n型杂质的平均掺杂浓度。
6.根据权利要求5所述的发光二极管外延结构,其特征在于,所述n型杂质的浓度值的波动包括至少一个波谷和至少两个波峰;所述波谷对应于所述插入层中的n型杂质的浓度值,所述波峰对应于所述扩展子层中的n型杂质的浓度值。
7.根据权利要求6所述的发光二极管外延结构,其特征在于,所述波峰对应的浓度值为2×1018~4×1018atoms/cm3,所述波谷对应的浓度值为7×1017~1×1018atoms/cm3
8.根据权利要求5所述的发光二极管外延结构,其特征在于,靠近所述第一扩展层的所述扩展子层的厚度大于或等于远离所述第一扩展层的所述扩展子层的厚度;
和/或,
所述插入层和所述扩展子层的厚度差≤10nm。
9.根据权利要求4所述的发光二极管外延结构,其特征在于,所述第三扩展层中还掺杂有In。
10.根据权利要求9所述的发光二极管外延结构,其特征在于,所述第三扩展层中的In的浓度小于所述多量子阱层中的In的浓度。
11.根据权利要求9所述的发光二极管外延结构,其特征在于,所述多量子阱层包括至少一个势阱/势垒对子层;所述插入层的中心与最接近的所述势阱的中心的距离D1满足:100nm≤D1≤300nm。
12.根据权利要求11所述的发光二极管外延结构,其特征在于,所述势阱/势垒对子层的厚度为10~15nm。
13.根据权利要求1所述的发光二极管外延结构,其特征在于,所述多量子阱层包括由下至上依次设置的第一多量子阱层、第二多量子阱层和第三多量子阱层;
所述第一多量子阱层包括至少一个第一含In势阱/势垒对子层;
所述第二多量子阱层包括至少一个第二含In势阱/势垒对子层;
所述第三多量子阱层包括至少一个第三含In势阱/势垒对子层;
其中,所述多量子阱层中的In含量满足:第三含In势阱中In含量>第二含In势阱中In含量>第一含In势阱中In含量。
14.根据权利要求13所述的发光二极管外延结构,其特征在于,所述多量子阱层的厚度为100~150nm。
15.根据权利要求13所述的发光二极管外延结构,其特征在于,所述势阱/势垒对子层为InGaN/GaN。
16.根据权利要求1所述的发光二极管外延结构,其特征在于,所述P型半导体层为掺杂有Mg的P型GaN层。
17.根据权利要求16所述的发光二极管外延结构,其特征在于,所述Mg的平均掺杂浓度为1×1019~1×1021atoms/cm3
和/或,
所述发光二极管外延结构还包括设置于所述衬底和所述N型半导体层之间的缓冲层;
和/或,所述N型半导体层包括非掺杂GaN层和掺杂Si的N型GaN层。
18.根据权利要求17所述的发光二极管外延结构,其特征在于,所述非掺杂GaN层的厚度为1.5~2.5μm;所述掺杂Si的N型GaN层的厚度为1.5~2.5μm。
19.根据权利要求17所述的发光二极管外延结构,其特征在于,所述掺杂Si的N型GaN层中,Si的掺杂浓度为1×1019~1×1020atoms/cm3
和/或,所述发光二极管外延结构还包括设置于所述多量子阱层和所述P型半导体层之间的电子阻挡层。
20.根据权利要求2所述的发光二极管外延结构,其特征在于,所述中间层中掺杂有碳杂质。
21.根据权利要求20所述的发光二极管外延结构,其特征在于,所述中间层中,碳杂质的最大掺杂浓度≤5×1017atoms/cm3
22.根据权利要求20所述的发光二极管外延结构,其特征在于,所述中间层中,碳杂质的最大掺杂浓度为3×1016~3×1017atoms/cm3
23.根据权利要求20所述的发光二极管外延结构,其特征在于,所述碳杂质在所述第一扩展层、第二扩展层、第三扩展层中的平均掺杂浓度M、N、R满足:N≥R>M;
和/或,所述第一扩展层中碳杂质的掺杂浓度与所述N型半导体层中碳杂质浓度差值≤4×1016atoms/cm3;所述第一扩展层中碳杂质的掺杂浓度大于所述多量子阱层中碳杂质浓度;
和/或,所述第二扩展层与所述第三扩展层中碳杂质的掺杂浓度最大值不高于所述N型半导体层中的最大碳杂质浓度的三倍;
和/或,所述第二扩展层与所述第三扩展层中碳杂质的掺杂浓度最大值不高于所述多量子阱层中的最大碳杂质浓度的六倍。
24.发光二极管,其特征在于,包括权利要求1~23任一项所述的发光二极管外延结构。
CN202211302665.9A 2022-10-24 2022-10-24 发光二极管外延结构及发光二极管 Active CN115472721B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202311394361.4A CN117317086A (zh) 2022-10-24 2022-10-24 发光二极管
CN202211302665.9A CN115472721B (zh) 2022-10-24 2022-10-24 发光二极管外延结构及发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211302665.9A CN115472721B (zh) 2022-10-24 2022-10-24 发光二极管外延结构及发光二极管

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311394361.4A Division CN117317086A (zh) 2022-10-24 2022-10-24 发光二极管

Publications (2)

Publication Number Publication Date
CN115472721A CN115472721A (zh) 2022-12-13
CN115472721B true CN115472721B (zh) 2023-09-15

Family

ID=84338001

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202211302665.9A Active CN115472721B (zh) 2022-10-24 2022-10-24 发光二极管外延结构及发光二极管
CN202311394361.4A Pending CN117317086A (zh) 2022-10-24 2022-10-24 发光二极管

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202311394361.4A Pending CN117317086A (zh) 2022-10-24 2022-10-24 发光二极管

Country Status (1)

Country Link
CN (2) CN115472721B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103296165A (zh) * 2013-06-19 2013-09-11 中国科学院半导体研究所 一种可调控能带的led量子阱结构
CN103943746A (zh) * 2014-03-24 2014-07-23 华灿光电(苏州)有限公司 一种GaN基发光二极管外延片及其制作方法
CN104300064A (zh) * 2014-10-10 2015-01-21 华灿光电(苏州)有限公司 一种GaN基发光二极管的外延片及其制备方法
US9312434B1 (en) * 2014-12-12 2016-04-12 Tianjin Sanan Optoelectronics Co., Ltd. Light-emitting diode fabrication method
CN105489726A (zh) * 2015-11-24 2016-04-13 厦门市三安光电科技有限公司 发光二极管及其制作方法
CN105845792A (zh) * 2016-06-07 2016-08-10 合肥彩虹蓝光科技有限公司 一种高亮度青光led外延结构及生长工艺
CN105990479A (zh) * 2015-02-11 2016-10-05 晶能光电(常州)有限公司 一种氮化镓基发光二极管外延结构及其制备方法
CN114497301A (zh) * 2022-01-25 2022-05-13 厦门三安光电有限公司 一种微发光二极管
CN114512580A (zh) * 2021-12-22 2022-05-17 淮安澳洋顺昌光电技术有限公司 一种发光二极管
CN114843384A (zh) * 2022-04-18 2022-08-02 厦门士兰明镓化合物半导体有限公司 一种发光二极管的外延结构及其制备方法
CN115132892A (zh) * 2021-12-30 2022-09-30 淮安澳洋顺昌光电技术有限公司 一种发光二极管外延结构及发光二极管

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8692286B2 (en) * 2007-12-14 2014-04-08 Philips Lumileds Lighing Company LLC Light emitting device with bonded interface
WO2013104289A1 (zh) * 2012-01-09 2013-07-18 林秀成 发光二极管及制作方法
CN104821356B (zh) * 2015-04-24 2017-06-20 华灿光电(苏州)有限公司 一种发光二极管外延片及其制造方法
CN108666398A (zh) * 2017-03-28 2018-10-16 山东浪潮华光光电子股份有限公司 一种led外延结构及其生长方法
CN109216519B (zh) * 2018-07-27 2020-03-27 华灿光电(浙江)有限公司 一种发光二极管外延片及其制造方法
CN113451455B (zh) * 2020-11-26 2022-05-03 重庆康佳光电技术研究院有限公司 Led外延的制备方法及led外延结构与led芯片

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103296165A (zh) * 2013-06-19 2013-09-11 中国科学院半导体研究所 一种可调控能带的led量子阱结构
CN103943746A (zh) * 2014-03-24 2014-07-23 华灿光电(苏州)有限公司 一种GaN基发光二极管外延片及其制作方法
CN104300064A (zh) * 2014-10-10 2015-01-21 华灿光电(苏州)有限公司 一种GaN基发光二极管的外延片及其制备方法
US9312434B1 (en) * 2014-12-12 2016-04-12 Tianjin Sanan Optoelectronics Co., Ltd. Light-emitting diode fabrication method
CN105990479A (zh) * 2015-02-11 2016-10-05 晶能光电(常州)有限公司 一种氮化镓基发光二极管外延结构及其制备方法
CN105489726A (zh) * 2015-11-24 2016-04-13 厦门市三安光电科技有限公司 发光二极管及其制作方法
CN105845792A (zh) * 2016-06-07 2016-08-10 合肥彩虹蓝光科技有限公司 一种高亮度青光led外延结构及生长工艺
CN114512580A (zh) * 2021-12-22 2022-05-17 淮安澳洋顺昌光电技术有限公司 一种发光二极管
CN115132892A (zh) * 2021-12-30 2022-09-30 淮安澳洋顺昌光电技术有限公司 一种发光二极管外延结构及发光二极管
CN114497301A (zh) * 2022-01-25 2022-05-13 厦门三安光电有限公司 一种微发光二极管
CN114843384A (zh) * 2022-04-18 2022-08-02 厦门士兰明镓化合物半导体有限公司 一种发光二极管的外延结构及其制备方法

Also Published As

Publication number Publication date
CN115472721A (zh) 2022-12-13
CN117317086A (zh) 2023-12-29

Similar Documents

Publication Publication Date Title
CN110718612B (zh) 发光二极管外延片及其制造方法
TWI310963B (en) Epitaxial substrate for compound semiconductor light-emitting device, method for producing the same and light-emitting device
CN102306691B (zh) 一种提高发光二极管发光效率的方法
CN115188863B (zh) 发光二极管外延片及其制备方法
CN109256445B (zh) 一种氮化镓基发光二极管外延片及其制作方法
US9318645B2 (en) Nitride semiconductor light-emitting element
CN114883460A (zh) 发光二极管外延片及其制备方法
CN103178178A (zh) 一种提高氮化镓基发光二极管电子迁移率的结构及其生产方法
CN109671817B (zh) 一种发光二极管外延片及其制备方法
KR100661960B1 (ko) 발광 다이오드 및 그 제조 방법
CN109103312B (zh) 一种氮化镓基发光二极管外延片及其制作方法
US20240145627A1 (en) Epitaxial structure of semiconductor light-emitting element, semiconductor light-emitting element, and light-emitting device
CN116960248A (zh) 一种发光二极管外延片及制备方法
CN109473511B (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN115472721B (zh) 发光二极管外延结构及发光二极管
CN114141918B (zh) 适用于大电流条件工作的发光二极管外延结构及制备方法
CN115498083A (zh) 发光二极管外延结构及发光二极管
CN116014041A (zh) 发光二极管外延片及其制备方法、发光二极管
CN117410409A (zh) 一种发光二极管
KR102224109B1 (ko) 발광소자, 발광소자 제조방법 및 조명시스템
CN111326618A (zh) 一种能够调整电子迁移速率的半导体发光器件
CN114188449B (zh) 一种电子阻挡层生长方法、外延层及led芯片
CN114497306B (zh) 一种GaN基LED外延片、外延生长方法及LED芯片
CN117810332B (zh) 氮化镓基发光二极管外延片及其制备方法
KR100918830B1 (ko) 수직구조 질화갈륨계 발광다이오드 소자 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Epitaxial Structure of Light Emitting Diodes and Light Emitting Diodes

Effective date of registration: 20231222

Granted publication date: 20230915

Pledgee: Bank of Nanjing Co.,Ltd. Huai'an branch

Pledgor: HUAIAN AUCKSUN OPTOELECTRONICS TECHNOLOGY Co.,Ltd.

Registration number: Y2023980073354