CN114512580A - 一种发光二极管 - Google Patents

一种发光二极管 Download PDF

Info

Publication number
CN114512580A
CN114512580A CN202210146631.9A CN202210146631A CN114512580A CN 114512580 A CN114512580 A CN 114512580A CN 202210146631 A CN202210146631 A CN 202210146631A CN 114512580 A CN114512580 A CN 114512580A
Authority
CN
China
Prior art keywords
layer
impurity
doped
sub
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210146631.9A
Other languages
English (en)
Other versions
CN114512580B (zh
Inventor
朱涛
程志青
芦玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huaian Aucksun Optoelectronics Technology Co Ltd
Original Assignee
Huaian Aucksun Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huaian Aucksun Optoelectronics Technology Co Ltd filed Critical Huaian Aucksun Optoelectronics Technology Co Ltd
Priority to CN202311390860.6A priority Critical patent/CN117410409A/zh
Publication of CN114512580A publication Critical patent/CN114512580A/zh
Application granted granted Critical
Publication of CN114512580B publication Critical patent/CN114512580B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials

Abstract

本发明涉及半导体技术领域，具体而言，涉及一种发光二极管。该发光二极管包括衬底、缓冲层、N型半导体层、应力释放层、多量子阱发光层和P型半导体层；应力释放层包括在N型半导体层上至少一个周期层叠设置的第一子层和第二子层；第一子层包括掺杂第一杂质的GaN层、未掺杂的GaN层和InGaN层中的至少两种；第二子层为AlGaN层。本发明通过设置AlGaN层，能提高应力释放层的禁带宽度，提高势垒，极大降低在大电流密度下空穴从V型坑底部穿透到应力释放层的概率；高势垒的存在使得电子进入多量子阱发光层时，电流分布更加均匀；且更高的势垒还增加了对位错屏蔽的效果，降低非辐射复合概率，提高光效。

Description

一种发光二极管
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种发光二极管。
背景技术
发光二极管((Light Emitting Diode，简为LED)，可高效地将电能转化为光能，是一种发光器件，通过电子与空穴复合释放能量发光，其在照明、显示器等领域应用广泛。
外延片作为LED的核心部分，近年来受到越来越多的关注和研究。目前常用的外延片的结构包括：衬底、N型GaN半导体层、应力释放层、多量子阱多量子阱发光层和P型GaN半导体层。
其中，在GaN低温生长时Ga原子的横向迁移能力较弱，从而容易引发穿透位错形成V型缺陷。V型凹坑作为空穴传输通道，有利于提高空穴电子复合效率。
但是，借助V型凹坑空穴传输的作用，在大电流密度下，空穴会从V型坑底部穿透到应力释放层，在应力释放层中与电子发生复合。应力释放层中的禁带宽度与多量子阱发光层的禁带宽度不同，导致此处的发光波长与多量子阱不一致，会导致器件发光集中性变差，发光光谱的半宽变大，光效下降。
有鉴于此，特提出本发明。
发明内容
本发明的第一目的在于提供一种发光二极管，通过在应力释放层中设置AlGaN层，能够提高应力释放层的禁带宽度，提高势垒，极大的降低在大电流密度下空穴从V型坑底部穿透到应力释放层的概率；高势垒的存在使得电子进入多量子阱发光层时，电流分布更加均匀；同时，更高的势垒还增加了对位错屏蔽的效果，降低非辐射复合概率，提高光效。
为了实现本发明的上述目的，特采用以下技术方案：
本发明提供了一种发光二极管，包括衬底，以及在所述衬底表面依次层叠设置的缓冲层、N型半导体层、应力释放层、多量子阱发光层和P型半导体层；
其中，所述应力释放层包括在所述N型半导体层上至少一个周期层叠设置的第一子层和第二子层；
所述第一子层包括掺杂第一杂质的GaN层、未掺杂的GaN层和InGaN层中的至少两种；
所述第二子层为AlGaN层。
优选地，所述应力释放层包括在所述N型半导体层上2～5个周期层叠设置的第一子层和第二子层。
优选地，所述应力释放层包括依次层叠设置在所述N型半导体层上呈周期性交替生长的掺杂第一杂质的GaN层、未掺杂的GaN层、InGaN层和AlGaN层；
或者，所述应力释放层包括依次层叠设置在所述N型半导体层上呈周期性交替生长的掺杂第一杂质的GaN层、InGaN层和AlGaN层；
或者，所述应力释放层包括依次层叠设置在所述N型半导体层上呈周期性交替生长的未掺杂的GaN层、InGaN层和AlGaN层；
或者，所述应力释放层包括依次层叠设置在所述N型半导体层上呈周期性交替生长的掺杂第一杂质的GaN层、未掺杂的GaN层和AlGaN层。
优选地，所述掺杂第一杂质的GaN层的厚度为
Figure BDA0003509256110000021
和/或，所述未掺杂的GaN层的厚度为
Figure BDA0003509256110000022
和/或，所述InGaN层的厚度为
Figure BDA0003509256110000031
和/或，所述AlGaN层的厚度为
Figure BDA0003509256110000032
优选地，所述掺杂第一杂质的GaN层中的所述第一杂质包括碳和/或硅；
优选地，所述碳的掺杂浓度为1×1017～5×1017atoms/cm3；
优选地，所述硅的掺杂浓度为1×1018～5×1018atoms/cm3。
优选地，所述第一子层为周期性结构，所述第一子层包括2～5个周期交替层叠设置的掺杂第一杂质的GaN层和未掺杂GaN层；
或者，所述第一子层包括交替层叠设置的掺杂第一杂质的GaN层和InGaN层；
或者，所述第一子层包括交替层叠设置的未掺杂的GaN层和InGaN层；
或者，所述第一子层包括交替层叠设置的掺杂第一杂质的GaN层、未掺杂的GaN层和InGaN层。
优选地，所述应力释放层包括第一子层和第二子层，其中，所述第一子层为周期性结构，所述第二子层为单层结构，所述第二子层设置在所述第一子层和所述多量子阱发光层之间。
优选地，所述AlGaN层中还掺杂有硅；
优选地，所述硅的掺杂浓度为1×1018～5×1018atoms/cm3。
优选地，所述N型半导体层包括非掺杂GaN层和/或掺杂第二杂质的N型GaN层；
优选地，所述第二杂质包括Si；
优选地，所述第二杂质的掺杂浓度为1×1019～5×1019atoms/cm3。
优选地，所述P型半导体层包括掺杂第三杂质的P型GaN层；
优选地，所述第三杂质包括Mg；
优选地，所述第三杂质的掺杂浓度为1×1019～1×1021atoms/cm3。
与现有技术相比，本发明的有益效果为：
(1)本发明所提供的发光二极管，通过在应力释放层中设置AlGaN层，增加了应力释放层处的禁带宽度，提高了势垒，极大地降低了在大电流密度下空穴从V型坑底部穿透到应力释放层的概率，降低发光光谱半宽。高势垒的存在使得电子进入多量子阱发光层时，电流分布更加均匀；同时，更高的势垒还增加了对位错屏蔽的效果，降低了非辐射复合概率，提高了发光效率。
(2)本发明所提供的发光二极管，通过设置InGaN层，该层中的In作为V-pits(V形坑)的起始点，有利于生成V-pits，增加V-pits密度。
(3)本发明所提供的发光二极管，通过设置掺杂第一杂质的GaN层，能充分释放底层应力，为AlGaN层的生长提供低应力的生长基础，提高AlGaN层的长晶质量。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的发光二极管的结构示意图；
图2为本发明提供的发光二极管产生V型缺陷的结构示意图；
图3为本发明提供的另一发光二极管产生V型缺陷的结构示意图；
图4为本发明实施例1提供的发光二极管的结构示意图；
图5为本发明实施例1提供的发光二极管的应力释放层的结构示意图；
图6为本发明实施例2提供的发光二极管的应力释放层的结构示意图；
图7为本发明实施例3提供的发光二极管的应力释放层的结构示意图；
图8为本发明实施例4提供的发光二极管的应力释放层的结构示意图；
图9为本发明实施例5提供的发光二极管的局部结构示意图；
图10为本发明实施例6提供的发光二极管的局部结构示意图；
图11为本发明实施例7提供的发光二极管的局部结构示意图；
图12为本发明实施例8提供的发光二极管的局部结构示意图。
附图标记：
10-衬底； 20-缓冲层； 30-N型半导体层；
301-非掺杂GaN层； 302-掺杂Si的N型GaN层； 40-应力释放层；
401-掺杂第一杂质的GaN层； 402-未掺杂的GaN层； 403-InGaN层；
404-AlGaN层； 50-多量子阱发光层； 60-P型半导体层；
601-P型AlGaN电子阻挡层； 602-掺杂Mg的P型GaN层。
具体实施方式
下面将结合附图和具体实施方式对本发明的技术方案进行清楚、完整地描述，但是本领域技术人员将会理解，下列所描述的实施例是本发明一部分实施例，而不是全部的实施例，仅用于说明本发明，而不应视为限制本发明的范围。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。实施例中未注明具体条件者，按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者，均为可以通过市售购买获得的常规产品。
本发明提供了一种发光二极管，如图1所示，所述发光二极管包括衬底10，以及在所述衬底10表面依次层叠设置的缓冲层20、N型半导体层30、应力释放层40、多量子阱发光层50和P型半导体层60；
其中，所述应力释放层40包括在所述N型半导体层30上至少一个周期层叠设置的第一子层和第二子层；
所述第一子层包括掺杂第一杂质的GaN层、未掺杂的GaN层和InGaN层中的至少两种；
所述第二子层为AlGaN层。
在GaN低温生长时，Ga原子的横向迁移能力较弱，从而容易引发穿透位错形成V型缺陷。V型缺陷提供了空穴传输通道，P型层产生的空穴，可以通过V型缺陷传输到多量子阱发光层，如图2中C1所示。但是，大电流密度下，空穴有一定概率通过V型缺陷传输到应力释放层中，与应力释放层中的电子发生复合，如图2中C2所示；而传输到应力释放层中的空穴与电子发生复合所产生的发光波长与多量子阱发光层中产生的发光波长不一致，会导致器件发光集中性变差，发光光谱的半宽变大，光效下降。
为了解决上述问题，本发明通过在应力释放层40中设置第二子层，即AlGaN层，增加了应力释放层40处的禁带宽度，提高了势垒，极大地降低了在大电流密度下空穴从V型坑底部穿透到应力释放层40的概率，降低发光光谱半宽，如图3所示，高势垒的存在使得电子进入多量子阱发光层时，电流分布更加均匀；同时，更高的势垒还增加了对位错屏蔽的效果，降低了非辐射复合概率，提高了发光效率。
可见，本申请解决了现有技术中存在的大电流密度下光效低的技术问题。
此外，所述InGaN层中的In作为V-pits(V形坑)的起始点，有利于生成V-pits，增加V-pits密度。
所述掺杂第一杂质的GaN层能充分释放底层应力，为所述第二子层的生长提供低应力的生长基础，提高AlGaN层的长晶质量。
在本发明一些具体的实施例中，所述应力释放层40包括在所述N型半导体层30上2～5个周期(还可以选择3个周期或4个周期)层叠设置的第一子层和第二子层。
在本发明一些具体的实施例中，所述应力释放层40包括依次层叠设置在所述N型半导体层30上呈周期性交替生长的掺杂第一杂质的GaN层401、未掺杂的GaN层402、InGaN层403和AlGaN层404。
其中，通过预先生长掺杂第一杂质的GaN层401，能够充分释放底层应力，为后续所述第二子层(即AlGaN层404)的生长提供低应力的生长基础，提高AlGaN层404的长晶质量。
所述InGaN层403中的In作为V-pits的起始点，有利于生成V-pits，增加V-pits(V形坑)密度。
而未掺杂的GaN层402作为所述掺杂第一杂质的GaN层401和所述InGaN层403的过渡层，其能够防止缺陷穿透延伸到InGaN层403，提高InGaN层403的生长质量。
或者，所述应力释放层40包括依次层叠设置在所述N型半导体层30上呈周期性交替生长的掺杂第一杂质的GaN层401、InGaN层403和AlGaN层404。
或者，所述应力释放层40包括依次层叠设置在所述N型半导体层30上呈周期性交替生长的未掺杂的GaN层402、InGaN层403和AlGaN层404。
或者，所述应力释放层40包括依次层叠设置在所述N型半导体层30上呈周期性交替生长的掺杂第一杂质的GaN层401、未掺杂的GaN层402和AlGaN层404。
在本发明一些具体的实施例中，所述掺杂第一杂质的GaN层401的厚度为
Figure BDA0003509256110000071
包括但不限于
Figure BDA0003509256110000072
Figure BDA0003509256110000073
中的任意一者的点值或任意两者之间的范围值。
和/或，所述未掺杂的GaN层402的厚度为
Figure BDA0003509256110000081
包括但不限于
Figure BDA0003509256110000082
Figure BDA0003509256110000083
中的任意一者的点值或任意两者之间的范围值。
和/或，所述InGaN层403的厚度为
Figure BDA0003509256110000084
包括但不限于
Figure BDA0003509256110000085
Figure BDA0003509256110000086
中的任意一者的点值或任意两者之间的范围值。
和/或，所述AlGaN层404的厚度为
Figure BDA0003509256110000087
包括但不限于
Figure BDA0003509256110000088
Figure BDA0003509256110000089
中的任意一者的点值或任意两者之间的范围值。
在本发明一些具体的实施例中，所述掺杂第一杂质的GaN层401中的所述第一杂质包括碳和/或硅。
优选地，所述第一杂质选自碳，或者，所述第一杂质选自碳和硅的混合。其中，碳元素所起到的作用是：GaN层中掺杂C会降低该层的生长质量，有利于底层应力的释放。同时，C掺杂不会对能带结构产生影响。
优选地，所述碳的掺杂浓度为1×1017～5×1017atoms/cm3；包括但不限于2×1017atoms/cm3、3×1017atoms/cm3、4×1017atoms/cm3中的任意一者的点值或任意两者之间的范围值。
优选地，所述硅的掺杂浓度为1×1018～5×1018atoms/cm3，包括但不限于2×1018atoms/cm3、3×1018atoms/cm3、4×1018atoms/cm3中的任意一者的点值或任意两者之间的范围值。
在本发明一些具体的实施例中，采用离子注入的方法生长所述掺杂第一杂质的GaN层401。
其中，离子注入技术是指将所注元素的气体或蒸气通入电离室电离后形成正离子，然后将正离子从电离室引出进入高压电场中加速，使其得到很高速度而打入半导体中的物理过程。离子注入具有以下优点：能够保证掺杂离子具有极高的纯度、注入离子的浓度和深度分布精确可控、可实现大面积均匀注入、注入离子时衬底温度可自由选择以及离子注入掺杂深度小。
优选地，所述第一子层为周期性结构，所述第一子层包括2～5个周期交替层叠设置的掺杂第一杂质的GaN层和未掺杂GaN层；
或者，所述第一子层包括交替层叠设置的掺杂第一杂质的GaN层和InGaN层；
或者，所述第一子层包括交替层叠设置的未掺杂的GaN层和InGaN层；
或者，所述第一子层包括交替层叠设置的掺杂第一杂质的GaN层、未掺杂的GaN层和InGaN层。
优选地，所述应力释放层包括第一子层和第二子层，其中，所述第一子层为周期性结构，所述第二子层为单层结构，所述第二子层设置在所述第一子层和所述多量子阱发光层之间。
在本发明一些具体的实施例中，所述AlGaN层中还掺杂有硅；
优选地，所述硅的掺杂浓度为1×1018～5×1018atoms/cm3，包括但不限于2×1018atoms/cm3、3×1018atoms/cm3、4×1018atoms/cm3中的任意一者的点值或任意两者之间的范围值。
在本发明一些具体的实施例中，所述N型半导体层30包括非掺杂GaN层和/或掺杂第二杂质的N型GaN层。
优选地，所述第二杂质包括Si。
优选地，所述第二杂质的掺杂浓度为1×1019～5×1019atoms/cm3，包括但不限于2×1019atoms/cm3、3×1019atoms/cm3、4×1019atoms/cm3中的任意一者的点值或任意两者之间的范围值。
在本发明一些具体的实施例中，所述非掺杂GaN层的厚度为1～5μm(还可以选择2μm、3μm或4μm)。
和/或，所述掺杂第二杂质的N型GaN层的厚度为1～5μm(还可以选择2μm、3μm或4μm)。
在本发明一些具体的实施例中，所述P型半导体层60包括掺杂第三杂质的P型GaN层。
优选地，所述第三杂质包括Mg。
优选地，所述第三杂质的掺杂浓度为1×1019～1×1021atoms/cm3，包括但不限于2×1019atoms/cm3、5×1019atoms/cm3、8×1019atoms/cm3、1×1020atoms/cm3、5×1020atoms/cm3、8×1020atoms/cm3、1×1021atoms/cm3中的任意一者的点值或任意两者之间的范围值。
优选地，所述掺杂第三杂质的P型GaN层的厚度为
Figure BDA0003509256110000101
包括但不限于
Figure BDA0003509256110000102
中的任意一者的点值或任意两者之间的范围值。
在本发明一些具体的实施例中，所述N型半导体层30还包括三维成核层，所述三维成核层设置在所述缓冲层20和所述非掺杂GaN层之间。
优选地，所述三维成核层的厚度为0.5～2μm，包括但不限于0.7μm、0.9μm、1.0μm、1.2μm、1.5μm、1.7μm、1.9μm中的任意一者的点值或任意两者之间的范围值。
优选地，所述三维成核层的材料为AlGaN。
在本发明一些具体的实施例中，所述缓冲层20的材料为AlGaN。
优选地，所述缓冲层20的厚度为
Figure BDA0003509256110000103
包括但不限于
Figure BDA0003509256110000104
Figure BDA0003509256110000105
中的任意一者的点值或任意两者之间的范围值。
在本发明一些具体的实施例中，所述P型半导体层60还包括电子阻挡层，所述电子阻挡层设置在所述多量子阱发光层50和所述掺杂第三杂质的P型GaN层之间。
在本发明一些具体的实施例中，所述电子阻挡层和所述掺杂第三杂质的P型GaN层统称为P型半导体层。
优选地，所述电子阻挡层的材料为AlGaN。
优选地，所述电子阻挡层的厚度为
Figure BDA0003509256110000111
包括但不限于
Figure BDA0003509256110000112
Figure BDA0003509256110000113
中的任意一者的点值或任意两者之间的范围值。
在本发明一些具体的实施方式中，所述衬底10为生长基板，其材质可以采用任意地、常规的材质，也可根据具体需求而设置。优选地，所述衬底10包括蓝宝石透明性基板、复合图形化基板(如蓝宝石+SiO2复合衬底)、GaN基板和SiC基板中的至少一种。
在本发明一些具体的实施方式中，所述缓冲层20的晶格常数介于N型半导体层30与衬底10之间，这样可提高外延品质及降低晶格缺陷。优选地，所述缓冲层20包括AlN缓冲层、GaN缓冲层、AlGaN缓冲层和AlInGaN缓冲层中的至少一种。
在本发明一些具体的实施例中，所述发光二极管的制备方法包括如下步骤：
在衬底的表面依次生长缓冲层20、N型半导体层30、应力释放层40、多量子阱发光层50和P型半导体层60，得到所述发光二极管。
在本发明一些具体的实施例中，所述应力释放层40的生长温度为850～900℃，包括但不限于860℃、870℃、880℃、890℃中的任意一者的点值或任意两者之间的范围值。
和/或，所述应力释放层40的生长压力为200～300mbar，包括但不限于210mbar、230mbar、250mbar、270mbar、290mbar中的任意一者的点值或任意两者之间的范围值。
下面将结合实施例对本发明的实施方案进行详细描述，但是本领域技术人员将会理解，下列实施例仅用于说明本发明，而不应视为限制本发明的范围。实施例中未注明具体条件者，按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者，均为可以通过市购获得的常规产品。
实施例1
本实施例提供的发光二极管的结构示意图如图4所示，该发光二极管包括在蓝宝石衬底10表面依次层叠设置的AlGaN缓冲层20、N型半导体层30(包括非掺杂GaN层301和掺杂Si的N型GaN层302)、应力释放层40、InGaN/GaN多量子阱发光层50、P型半导体层60(包括P型AlGaN电子阻挡层601和掺杂Mg的P型GaN层602)；
其中，所述应力释放层40如图5所示，包括：依次层叠设置在所述掺杂Si的N型GaN层302表面的掺杂第一杂质的GaN层(第一杂质为碳)401、未掺杂的GaN层402、InGaN层403、AlGaN层404，以上各层呈周期性交替生长，循环周期为2个周期。
本实施例提供的发光二极管的制备方法包括如下步骤：
(1)在蓝宝石衬底10表面于550℃下生长厚度为
Figure BDA0003509256110000121
的AlGaN缓冲层20。
(2)在NH3氛围下进行退火处理，升温至1110℃，让低温AlGaN重结晶成岛状晶种。
(3)通入TMGa(三甲基镓)，在800mbar压力下，生长一层1μm厚的三维层。
(4)温度升至1150℃，压力降低到600mbar，生长一层非掺杂GaN层301，厚度为2μm。
(5)在相同条件下(与步骤(4)条件相同)，生长2μm厚的掺杂Si的N型GaN层302，其中，Si掺杂浓度为3×1019atoms/cm3。
(6)生长应力释放层40：降温至900℃，在300mbar压力下，首先通过离子注入的方法生长一层掺杂第一杂质的GaN层(第一杂质为碳)401；然后，关闭碳注入，生长未掺杂的GaN层402；接着再生长InGaN层403和AlGaN层404；
其中，掺杂第一杂质的GaN层(第一杂质为碳)401、未掺杂的GaN层402、InGaN层403和AlGaN层404呈周期性生长，循环数量为2；且单个掺杂第一杂质的GaN层(第一杂质为碳)401的厚度为
Figure BDA0003509256110000131
单个未掺杂的GaN层402的厚度为
Figure BDA0003509256110000132
单个InGaN层403的厚度为
Figure BDA0003509256110000133
单个AlGaN层404的厚度为
Figure BDA0003509256110000134
掺杂第一杂质的GaN层(第一杂质为碳)401中碳的掺杂浓度为2×1017atoms/cm3。
(7)生长InGaN/GaN多量子阱发光层50，其为10对总厚度为
Figure BDA0003509256110000135
的
Figure BDA0003509256110000136
多量子阱发光层，其中，GaN垒层的生长温度为870℃，InGaN阱层的生长温度为790℃；InGaN阱层和GaN垒层使用的镓源均为TEGa(三乙基镓)。
(8)升温至1000℃，在200mbar压力条件下，生长P型AlGaN电子阻挡层601。
(9)关闭铝源，保持条件与步骤(8)相同，继续生长掺杂Mg的P型GaN层602。其中，掺杂Mg的P型GaN层602中Mg的掺杂浓度为1×1020atoms/cm3。
P型AlGaN电子阻挡层601和掺杂Mg的P型GaN层602的总厚度为
Figure BDA0003509256110000137
实施例2
本实施例提供的发光二极管的结构与实施例1基本相同，区别在于：所述应力释放层40如图6所示，包括：依次层叠设置在所述掺杂Si的N型GaN层302表面的掺杂第一杂质的GaN层(第一杂质为碳)401、InGaN层403、AlGaN层404，以上各层呈周期性交替生长，循环周期为3个周期。
本实施例提供的发光二极管的制备方法与实施例1基本相同，区别在于：步骤(6)中，应力释放层40的生长温度为850℃，生长压力为200mbar。
实施例3
本实施例提供的发光二极管的结构与实施例1基本相同，区别仅在于，所述应力释放层40如图7所示，包括：依次层叠设置在所述掺杂Si的N型GaN层302表面的未掺杂的GaN层402、InGaN层403、AlGaN层404，以上各层呈周期性交替生长，循环周期为3个周期。
本实施例提供的发光二极管的制备方法与实施例1基本相同，区别在于：步骤(6)中，单个未掺杂的GaN层402的厚度为
Figure BDA0003509256110000141
单个InGaN层403的厚度为
Figure BDA0003509256110000142
单个AlGaN层404的厚度为
Figure BDA0003509256110000143
实施例4
本实施例提供的发光二极管的结构与实施例1基本相同，区别仅在于，所述应力释放层40如图8所示，包括：依次层叠设置在所述掺杂Si的N型GaN层302表面的掺杂第一杂质的GaN层(第一杂质为碳)401、未掺杂的GaN层402、AlGaN层404，以上各层呈周期性交替生长，循环周期为4个周期。
本实施例提供的发光二极管的制备方法与实施例1基本相同，区别在于：步骤(6)中，单个掺杂第一杂质的GaN层(第一杂质为碳)401的厚度为
Figure BDA0003509256110000144
单个未掺杂的GaN层402的厚度为
Figure BDA0003509256110000145
单个AlGaN层404的厚度为
Figure BDA0003509256110000146
且掺杂第一杂质的GaN层(第一杂质为碳)401中碳的掺杂浓度为5×1017atoms/cm3。
实施例5
本实施例所提供的发光二极管包括：衬底10，以及在衬底10表面依次层叠设置的AlGaN缓冲层20、N型半导体层30(包括非掺杂GaN层301和掺杂Si的N型GaN层302)、应力释放层40、InGaN/GaN多量子阱发光层50、P型半导体层60(包括P型AlGaN电子阻挡层601和掺杂Mg的P型GaN层602)。
本实施例中的应力释放层包括第一子层和第二子层，其中所述第一子层为周期性结构，周期数为5，第二子层位于第一子层和多量子阱发光层50之间。
如图9所示，应力释放层40中的第一子层包括交替层叠设置的掺杂第一杂质的GaN层401和未掺杂的GaN层402；第二子层即AlGaN层404(为单层结构)位于未掺杂的GaN层402和多量子阱发光层50之间。
本实施例中，所述掺杂第一杂质的GaN层401中的第一杂质为碳杂质，碳掺杂浓度为3×1017atoms/cm3。
实施例6
本实施例提供的发光二极管的结构与实施例5基本相同，区别仅在于，所述应力释放层40中的第一子层如图10所示，包括交替层叠设置的掺杂第一杂质的GaN层401和InGaN层403；第二子层即AlGaN层404(为单层结构)位于为掺杂InGaN层403和多量子阱发光层50之间。
实施例7
本实施例提供的发光二极管的结构与实施例5基本相同，区别仅在于，所述应力释放层40中的第一子层如图11所示，包括交替层叠设置的未掺杂的GaN层402和InGaN层403；第二子层即AlGaN层404(为单层结构)位于为掺杂InGaN层403和多量子阱发光层50之间。
实施例8
本实施例提供的发光二极管的结构与实施例5基本相同，区别仅在于，所述应力释放层40中的第一子层如图12所示，包括掺杂第一杂质的GaN层401、未掺杂的GaN层402和InGaN层403；第二子层即AlGaN层404(为单层结构)位于为掺杂InGaN层403和多量子阱发光层50之间。
尽管已用具体实施例来说明和描述了本发明，然而应意识到，以上各实施例仅用以说明本发明的技术方案，而非对其限制；本领域的普通技术人员应当理解：在不背离本发明的精神和范围的情况下，可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围；因此，这意味着在所附权利要求中包括属于本发明范围内的所有这些替换和修改。

Claims (10)

1.一种发光二极管，包括衬底，以及在所述衬底表面依次层叠设置的缓冲层、N型半导体层、应力释放层、多量子阱发光层和P型半导体层，其特征在于，所述应力释放层包括在所述N型半导体层上至少一个周期层叠设置的第一子层和第二子层；
所述第一子层包括掺杂第一杂质的GaN层、未掺杂的GaN层和InGaN层中的至少两种；
所述第二子层为AlGaN层。
2.根据权利要求1所述的发光二极管，其特征在于，所述应力释放层包括在所述N型半导体层上2～5个周期层叠设置的第一子层和第二子层。
3.根据权利要求1所述的发光二极管，其特征在于，所述应力释放层包括依次层叠设置在所述N型半导体层上呈周期性交替生长的掺杂第一杂质的GaN层、未掺杂的GaN层、InGaN层和AlGaN层；
或者，所述应力释放层包括依次层叠设置在所述N型半导体层上呈周期性交替生长的掺杂第一杂质的GaN层、InGaN层和AlGaN层；
或者，所述应力释放层包括依次层叠设置在所述N型半导体层上呈周期性交替生长的未掺杂的GaN层、InGaN层和AlGaN层；
或者，所述应力释放层包括依次层叠设置在所述N型半导体层上呈周期性交替生长的掺杂第一杂质的GaN层、未掺杂的GaN层和AlGaN层。
4.根据权利要求1所述的发光二极管，其特征在于，所述掺杂第一杂质的GaN层的厚度为
Figure FDA0003509256100000011
和/或，所述未掺杂的GaN层的厚度为
Figure FDA0003509256100000012
和/或，所述InGaN层的厚度为
Figure FDA0003509256100000021
和/或，所述AlGaN层的厚度为
Figure FDA0003509256100000022
5.根据权利要求1所述的发光二极管，其特征在于，所述掺杂第一杂质的GaN层中的所述第一杂质包括碳和/或硅；
优选地，所述碳的掺杂浓度为1×1017～5×1017atoms/cm3；
优选地，所述硅的掺杂浓度为1×1018～5×1018atoms/cm3。
6.根据权利要求1所述的发光二极管，其特征在于，所述第一子层为周期性结构，所述第一子层包括2～5个周期交替层叠设置的掺杂第一杂质的GaN层和未掺杂GaN层；
或者，所述第一子层包括交替层叠设置的掺杂第一杂质的GaN层和InGaN层；
或者，所述第一子层包括交替层叠设置的未掺杂的GaN层和InGaN层；
或者，所述第一子层包括交替层叠设置的掺杂第一杂质的GaN层、未掺杂的GaN层和InGaN层。
7.根据权利要求6所述的发光二极管，其特征在于，所述应力释放层包括第一子层和第二子层，其中，所述第一子层为周期性结构，所述第二子层为单层结构，所述第二子层设置在所述第一子层和所述多量子阱发光层之间。
8.根据权利要求1～7任一项所述的发光二极管，其特征在于，所述AlGaN层中还掺杂有硅；
优选地，所述硅的掺杂浓度为1×1018～5×1018atoms/cm3。
9.根据权利要求1～7任一项所述的发光二极管，其特征在于，所述N型半导体层包括非掺杂GaN层和/或掺杂第二杂质的N型GaN层；
优选地，所述第二杂质包括Si；
优选地，所述第二杂质的掺杂浓度为1×1019～5×1019atoms/cm3。
10.根据权利要求1～7任一项所述的发光二极管，其特征在于，所述P型半导体层包括掺杂第三杂质的P型GaN层；
优选地，所述第三杂质包括Mg；
优选地，所述第三杂质的掺杂浓度为1×1019～1×1021atoms/cm3。
CN202210146631.9A 2021-12-22 2022-02-17 一种发光二极管 Active CN114512580B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311390860.6A CN117410409A (zh) 2021-12-22 2022-02-17 一种发光二极管

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2021115784191 2021-12-22
CN202111578419 2021-12-22

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311390860.6A Division CN117410409A (zh) 2021-12-22 2022-02-17 一种发光二极管

Publications (2)

Publication Number Publication Date
CN114512580A true CN114512580A (zh) 2022-05-17
CN114512580B CN114512580B (zh) 2023-09-22

Family

ID=81551776

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210146631.9A Active CN114512580B (zh) 2021-12-22 2022-02-17 一种发光二极管
CN202311390860.6A Pending CN117410409A (zh) 2021-12-22 2022-02-17 一种发光二极管

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202311390860.6A Pending CN117410409A (zh) 2021-12-22 2022-02-17 一种发光二极管

Country Status (1)

Country Link
CN (2) CN114512580B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115472721A (zh) * 2022-10-24 2022-12-13 淮安澳洋顺昌光电技术有限公司 发光二极管外延结构及发光二极管

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100027407A (ko) * 2008-09-02 2010-03-11 삼성전기주식회사 질화물 반도체 발광소자
KR20140073779A (ko) * 2012-12-07 2014-06-17 엘지이노텍 주식회사 발광 소자
CN104538521A (zh) * 2014-12-29 2015-04-22 北京大学 一种高亮度近紫外led及其制备方法
CN105428482A (zh) * 2015-12-30 2016-03-23 厦门市三安光电科技有限公司 一种led外延结构及制作方法
KR20160107441A (ko) * 2015-03-04 2016-09-19 엘지이노텍 주식회사 자외선 발광소자 및 조명시스템
CN106057988A (zh) * 2016-06-22 2016-10-26 华灿光电(苏州）有限公司 一种GaN基发光二极管的外延片的制备方法
CN107706273A (zh) * 2017-09-12 2018-02-16 合肥惠科金扬科技有限公司 一种microLED外延结构及其制备方法
CN109378366A (zh) * 2018-08-16 2019-02-22 华灿光电（浙江）有限公司 一种发光二极管外延片及其制造方法
CN110311022A (zh) * 2019-05-31 2019-10-08 华灿光电（浙江）有限公司 GaN基发光二极管外延片及其制造方法
CN111106534A (zh) * 2019-10-30 2020-05-05 华灿光电股份有限公司 激光二极管及其制作方法
CN113644170A (zh) * 2021-08-16 2021-11-12 聚灿光电科技（宿迁）有限公司 一种基于原位热处理法的led外延结构及其生长方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109119515B (zh) * 2018-07-09 2020-04-14 华灿光电（浙江）有限公司 一种发光二极管外延片及其制造方法
CN109980056B (zh) * 2019-02-28 2020-10-09 华灿光电(苏州）有限公司 氮化镓基发光二极管外延片及其制造方法
CN113571611B (zh) * 2021-07-14 2023-02-03 淮安澳洋顺昌光电技术有限公司 一种具有抗静电能力的外延片及其在发光二极管中的应用

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100027407A (ko) * 2008-09-02 2010-03-11 삼성전기주식회사 질화물 반도체 발광소자
KR20140073779A (ko) * 2012-12-07 2014-06-17 엘지이노텍 주식회사 발광 소자
CN104538521A (zh) * 2014-12-29 2015-04-22 北京大学 一种高亮度近紫外led及其制备方法
KR20160107441A (ko) * 2015-03-04 2016-09-19 엘지이노텍 주식회사 자외선 발광소자 및 조명시스템
CN105428482A (zh) * 2015-12-30 2016-03-23 厦门市三安光电科技有限公司 一种led外延结构及制作方法
CN106057988A (zh) * 2016-06-22 2016-10-26 华灿光电(苏州）有限公司 一种GaN基发光二极管的外延片的制备方法
CN107706273A (zh) * 2017-09-12 2018-02-16 合肥惠科金扬科技有限公司 一种microLED外延结构及其制备方法
CN109378366A (zh) * 2018-08-16 2019-02-22 华灿光电（浙江）有限公司 一种发光二极管外延片及其制造方法
CN110311022A (zh) * 2019-05-31 2019-10-08 华灿光电（浙江）有限公司 GaN基发光二极管外延片及其制造方法
CN111106534A (zh) * 2019-10-30 2020-05-05 华灿光电股份有限公司 激光二极管及其制作方法
CN113644170A (zh) * 2021-08-16 2021-11-12 聚灿光电科技（宿迁）有限公司 一种基于原位热处理法的led外延结构及其生长方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115472721A (zh) * 2022-10-24 2022-12-13 淮安澳洋顺昌光电技术有限公司 发光二极管外延结构及发光二极管
CN115472721B (zh) * 2022-10-24 2023-09-15 淮安澳洋顺昌光电技术有限公司 发光二极管外延结构及发光二极管

Also Published As

Publication number Publication date
CN117410409A (zh) 2024-01-16
CN114512580B (zh) 2023-09-22

Similar Documents

Publication Publication Date Title
CN109119515B (zh) 一种发光二极管外延片及其制造方法
CN109346576B (zh) 一种发光二极管外延片及其制备方法
CN108847435B (zh) 一种发光二极管外延片及其制备方法
CN107180899B (zh) 一种深紫外led
CN110265514B (zh) 发光二极管外延片的生长方法及发光二极管外延片
CN109065679B (zh) 一种发光二极管外延片及其制造方法
WO2016197650A1 (zh) 无掺杂剂的AlGaN基紫外发光二极管及制备方法
CN107293622B (zh) 一种发光二极管的外延片及其制备方法
CN108447952B (zh) 一种发光二极管外延片及其制备方法
CN114927601B (zh) 一种发光二极管及其制备方法
CN113690350A (zh) 微型发光二极管外延片及其制造方法
CN109671817B (zh) 一种发光二极管外延片及其制备方法
CN110364598B (zh) 发光二极管外延片及其制作方法
CN111599901A (zh) 一种生长在Si衬底上的紫外LED外延片及其制备方法
CN109346568B (zh) 一种发光二极管外延片及其制备方法
CN114512580B (zh) 一种发光二极管
CN112259647B (zh) 发光二极管外延片的制备方法及发光二极管外延片
CN113410353A (zh) 提高发光效率的发光二极管外延片及其制备方法
CN109473521B (zh) 一种发光二极管外延片及其制备方法
CN109473511B (zh) 一种氮化镓基发光二极管外延片及其生长方法
WO2017028555A1 (zh) 基于Si衬底的GaN基材料及其制作方法
KR102099877B1 (ko) 질화물 반도체 디바이스의 제조 방법
CN112768576B (zh) 一种发光二极管及制备方法
CN109473525B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109638128B (zh) 一种发光二极管外延片及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant