CN110364598B - 发光二极管外延片及其制作方法 - Google Patents

发光二极管外延片及其制作方法 Download PDF

Info

Publication number
CN110364598B
CN110364598B CN201910536344.7A CN201910536344A CN110364598B CN 110364598 B CN110364598 B CN 110364598B CN 201910536344 A CN201910536344 A CN 201910536344A CN 110364598 B CN110364598 B CN 110364598B
Authority
CN
China
Prior art keywords
layer
sublayer
sub
quantum well
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910536344.7A
Other languages
English (en)
Other versions
CN110364598A (zh
Inventor
陶章峰
胡烨伟
程金连
曹阳
乔楠
李鹏
胡加辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Suzhou Co Ltd
Original Assignee
HC Semitek Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Suzhou Co Ltd filed Critical HC Semitek Suzhou Co Ltd
Priority to CN201910536344.7A priority Critical patent/CN110364598B/zh
Publication of CN110364598A publication Critical patent/CN110364598A/zh
Application granted granted Critical
Publication of CN110364598B publication Critical patent/CN110364598B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管外延片及其制作方法,属于半导体技术领域。所述发光二极管外延片包括依次层叠的衬底、缓冲层、N型层、电子调整层、多量子阱层和P型层,所述电子调整层由依次层叠的多个复合结构组成,每个所述复合结构由依次层叠的第一子层、第二子层、第三子层和第四子层组成;所述第一子层和所述第四子层均为BAlN层,同一个所述复合结构中,所述第一子层中B组分的含量大于所述第四子层中B组分的含量;所述第二子层为未掺杂的GaN层,所述第三子层为未掺杂的InGaN层。本发明通过在N型层和多量子阱层之间增设BAlN/GaN/InGaN/BAlN的超晶格结构,可以将更多地电子输送到量子阱内复合发光。

Description

发光二极管外延片及其制作方法
技术领域
本发明涉及半导体技术领域,特别涉及一种发光二极管外延片及其制作方法。
背景技术
发光二极管(英文:Light Emitting Diode,简称:LED)是一种能发光的半导体电子元件。InGaN基LED被认为是新一代的发光光源,具有高效率、低能耗、较长的使用寿命的优势,有望取代传统的白炽灯和荧光灯。
外延片是LED的主要组成部分。现有的LED外延片包括依次层叠的衬底、缓冲层、N型层、多量子阱层和P型层。衬底用于外延生长提供生长表面,缓冲层用于为外延生长提供成核中心,多量子阱层用于进行电子和空穴的辐射复合发光,N型层用于为复合发光提供电子,P型层用于为复合发光提供空穴。
在实现本发明的过程中,发明人发现现有技术至少存在以下问题:
电子的有效质量较小,热迁移速度较快,很容易注入多量子阱层中,甚至跃迁到P型层中,导致电子在多量子阱层内的分布不均匀,且容易造成电子的溢流,最终使得LED的发光效率下降。
发明内容
本发明实施例提供了一种发光二极管外延片及其制作方法,有利于电子均匀分布在多量子阱层内,避免电子溢流,提高LED的发光效率。所述技术方案如下:
一方面,本发明实施例提供了一种发光二极管外延片,所述发光二极管外延片包括依次层叠的衬底、缓冲层、N型层、电子调整层、多量子阱层和P型层,所述电子调整层由依次层叠的多个复合结构组成,每个所述复合结构由依次层叠的第一子层、第二子层、第三子层和第四子层组成;所述第一子层和所述第四子层均为BAlN层,同一个所述复合结构中,所述第一子层中B组分的含量大于所述第四子层中B组分的含量;所述第二子层为未掺杂的GaN层,所述第三子层为未掺杂的InGaN层。
可选地,所述电子调整层中各个第一子层中B组分的含量自所述N型层向所述多量子阱层的方向逐层减小,所述电子调整层中各个第三子层中In组分的含量自所述N型层向所述多量子阱层的方向逐层减小。
进一步地,单个所述第一子层中B组分的含量自所述N型层向所述多量子阱层的方向逐层减小,单个所述第三子层中In组分的含量自所述N型层向所述多量子阱层的方向逐层减小。
进一步地,同一个所述复合结构中,所述第一子层中B组分的含量的最小值大于或等于所述第四子层中B组分的含量的最大值。
可选地,所述第一子层和所述第四子层中掺有Si,所述第一子层中Si的掺杂浓度为5*1018/cm3~1019/cm3,所述第四子层中Si的掺杂浓度为5*1018/cm3~1019/cm3
进一步地,所述第二子层的厚度为所述复合结构的厚度的1/2。
更进一步地,所述第二子层的厚度为5nm~10nm。
另一方面,本发明实施例提供了一种发光二极管外延片及其制作方法,所述制作方法包括:
提供一衬底;
在所述衬底依次生长缓冲层、N型层、电子调整层、多量子阱层和P型层;
其中,所述电子调整层由依次层叠的多个复合结构组成,每个所述复合结构由依次层叠的第一子层、第二子层、第三子层和第四子层组成;所述第一子层和所述第四子层均为BAlN层,同一个所述复合结构中,所述第一子层中B组分的含量大于所述第四子层中B组分的含量;所述第二子层为未掺杂的GaN层,所述第三子层为未掺杂的InGaN层。
可选地,所述电子调整层中各个第一子层的生长温度自所述N型层向所述多量子阱层的方向逐层降低,所述电子调整层中各个第三子层的生长温度自所述N型层向所述多量子阱层的方向逐层升高,所述电子调整层中各个第一子层的生长压力自所述N型层向所述多量子阱层的方向逐层降低,所述电子调整层中各个第三子层的生长压力自所述N型层向所述多量子阱层的方向逐层升高。
进一步地,所述第一子层的生长温度为1250℃~1300℃,所述第四子层的生长温度为1250℃~1300℃,所述第一子层的生长压力为700torr~750torr,所述第四子层的生长压力为700torr~750torr。
本发明实施例提供的技术方案带来的有益效果是:
通过在N型层和多量子阱层之间增设电子调整层,电子调整层由多个BAlN/GaN/InGaN/BAlN的复合结构组成,前面的BAlN中B组分的含量较高,具有很高的势垒,可以有效减缓电子较快的热跃迁速度;InGaN具有很低的势垒,可以储存热跃迁速度减缓的电子,前面的BAlN和InGaN相互配合,可以控制注入多量子阱层的电子,使电子在多量子阱层内均匀分布,避免电子跃迁到P型半导体层中造成电子溢流,提高LED的发光效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种发光二极管外延片的结构示意图;
图2是本发明实施例提供的电子调整层的结构示意图;
图3是本发明实施例提供的一种发光二极管外延片的制作方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供了一种发光二极管外延片。图1为本发明实施例提供的一种发光二极管外延片的结构示意图。参见图1,该发光二极管外延片包括依次层叠的衬底10、缓冲层20、N型层30、电子调整层40、多量子阱层50和P型层60。图2为本发明实施例提供的电子调整层的结构示意图。参见图2,电子调整层40由依次层叠的多个复合结构400组成,每个复合结构400由依次层叠的第一子层410、第二子层420、第三子层430和第四子层440组成;第一子层410和第四子层440均为BAlN层,同一个复合结构400中,第一子层410中B组分的含量大于第四子层440中B组分的含量;第二子层420为未掺杂的GaN层,第三子层430为未掺杂的InGaN层。
本发明实施例通过在N型层和多量子阱层之间增设电子调整层,电子调整层由多个BAlN/GaN/InGaN/BAlN的复合结构组成,前面的BAlN中B组分的含量较高,具有很高的势垒,可以有效减缓电子较快的热跃迁速度;InGaN具有很低的势垒,可以储存热跃迁速度减缓的电子,前面的BAlN和InGaN相互配合,可以控制注入多量子阱层的电子,使电子在多量子阱层内均匀分布,避免电子跃迁到P型半导体层中造成电子溢流,提高LED的发光效率。
而且前面的BAlN和InGaN之间设有GaN,既能起到缓冲作用,又能维持整体GaN的晶体结构。InGaN后面设有B组分含量较低的BAlN,一方面在前面的InGaN和后面B组分含量较高的BAlN之间起到缓冲作用,另一方面BAlN的晶格常数小于GaN的晶格常数,GaN的晶格常数小于InGaN的晶格常数,前面B组分含量较高的BAlN、GaN、InGaN依次层叠会产生压应力,InGaN后面增加BAlN可以产生与之相反的拉应力,使得拉应力与压应力相互抵消,可以产生极化作用而影响到多量子阱层中电子和空穴的复合发光。
另外,BAlN与其它结构(如AlGaN)相比,具有更大的能带带隙,形成更高的势垒,从而最为有效地减缓电子的热跃迁速度。同时B原子很小,可以进行应力补偿,避免产生极化作用;也可以填充位错,减少外延片内的缺陷,均有利于提高多量子阱层中复合发光的效率。
可选地,电子调整层40中各个第一子层410中B组分的含量可以自N型层30向多量子阱层50的方向逐层减小,电子调整层40中各个第三子层430中In组分的含量可以自N型层30向多量子阱层50的方向逐层减小。
自N型层30向多量子阱层50的方向,第一子层410中B组分的含量逐层减小,靠近N型层30的第一子层410中B组分的含量较大,可以最大程度减缓电子的热跃迁速度;同时第三子层430中In组分的含量逐层减小,靠近N型层30的第三子层430中In组分的含量较大,可以有效配合第一子层410,最大程度储存热跃迁速度减缓的电子,最终使LED的发光效率达到最高。
在实际应用中,电子调整层40中各个第三子层430中In组分的含量可以自N型层30向多量子阱层50的方向逐层增大。靠近多量子阱层50中In组分的含量较大,与多量子阱层的晶格匹配度较好,有源层的晶体质量较高,也有利于提高LED的发光效率。
进一步地,单个第一子层410中B组分的含量可以自N型层30向多量子阱层50的方向逐层减小,单个第三子层430中In组分的含量可以自N型层30向多量子阱层50的方向逐层减小。有利于避免电子跃迁到P型层中,同时储存热跃迁速度减缓的电子,提高LED的发光效率。
更进一步地,同一个复合结构400中,第一子层410中B组分的含量的最小值大于或等于第四子层440中B组分的含量的最大值。前面的BAlN中B组分的含量较大,可以有效减缓电子的热跃迁速度;后面的BAlN中B组分的含量较小,可以在前面B组分含量较大的BAlN和InGaN之间实现缓冲。
示例性地,第一子层410中B组分的含量可以为0.03~0.05,第三子层430中In组分的含量可以为0.3~0.7,第四子层440中B组分的含量可以为0.01~0.03。
可选地,第一子层410中掺有Si,第一子层410中Si的掺杂浓度为5*1018/cm3~1019/cm3。第一子层中掺有浓度为5*1018/cm3~1019/cm3的Si,一方面避免第一子层的势垒过高而影响到电子注入多量子阱层,另一方面避免电子数量太多而跃迁到P型层中。
示例性地,第四子层440为未掺杂的BAlN层。第四子层采用为未掺杂的BAlN,可以避免杂质的掺入降低外延片的晶体质量。
进一步地,第二子层420的厚度可以为复合结构400的厚度的1/2。GaN占到一半厚度,有利于维持整体的晶体结构。
更进一步地,第二子层420的厚度可以为5nm~10nm。各个子层的厚度较薄,有利于实现电子的渐变式调整。
示例性地,第一子层410的厚度可以为2nm~3nm,第三子层430的厚度可以为2nm~3nm,第一子层440的厚度可以为2nm~3nm。
可选地,复合结构400的数量可以为3个~5个。
改变电子调整层中各组分的含量,并对得到的外延片制成的芯片进行测试,测试结果如下表一所示:
表一
Figure BDA0002101289830000061
从表一可以看出,第一种和第三种实现方式的实现效果明显优于其它实现方式,因此自N型层向多量子阱层的方向上,第一子层中B组分含量逐层减小,第三子层中In组分含量逐层,可以有效提高LED的发光效率。同时单个第一子层中B组分含量的变化和单个第三子层中In组分含量的变化,对LED的发光效率几乎没有影响。
可选地,衬底10的材料可以采用蓝宝石(主要材料为三氧化二铝),如晶向为[0001]的蓝宝石。缓冲层20的材料可以采用未掺杂的氮化镓或者氮化铝。N型层30的材料可以采用N型掺杂(如硅或锗)的氮化镓。多量子阱层50可以包括多个量子阱和多个量子垒,多个量子阱和多个量子垒交替层叠设置;量子阱的材料可以采用氮化铟镓(InGaN),量子垒的材料可以采用氮化镓。P型层60的材料可以采用P型掺杂(如镁)的氮化镓。
进一步地,缓冲层20的厚度可以为20nm~50nm,优选为35nm。N型层30的厚度可以为1μm~2μm,优选为1.5μm;N型层30中N型掺杂剂的掺杂浓度可以为1018/cm3~1019/cm3,优选为5*1018/cm3。量子阱的厚度可以为3nm~5nm,优选为4nm;量子垒的厚度可以为8nm~10nm,优选为9nm;量子阱的数量与量子垒的数量相同,量子垒的数量可以为6个~10个,优选为8个。P型层60的厚度可以为100nm~300nm,优选为200nm;P型层60中P型掺杂剂的掺杂浓度可以为1018/cm3~1020/cm3,优选为1019/cm3
可选地,如图1所示,该发光二极管外延片还可以包括未掺杂氮化镓层70,未掺杂氮化镓层70设置在缓冲层20和N型层30之间,以缓解衬底材料与氮化镓之间晶格失配产生的应力和缺陷,为外延片主体结构提供晶体质量较好的生长表面。
在具体实现时,缓冲层20为首先在图形化衬底上低温生长的一层较薄的氮化镓,因此也称为低温缓冲层。再在低温缓冲层进行氮化镓的纵向生长,会形成多个相互独立的三维岛状结构,称为三维成核层;然后在所有三维岛状结构上和各个三维岛状结构之间进行氮化镓的横向生长,形成二维平面结构,称为二维恢复层;最后在二维生长层上高温生长一层较厚的氮化镓,称为本征氮化镓层。本实施例中将三维成核层、二维恢复层和本征氮化镓层统称为未掺杂氮化镓层70。
进一步地,三维成核层的厚度可以为400nm~600nm;二维恢复层的厚度可以为500nm~800nm;本征氮化镓层的厚度可以为1μm~2μm。
可选地,如图1所示,该发光二极管外延片还可以包括电子阻挡层81,电子阻挡层81设置在多量子阱层50和P型层60之间,以避免电子跃迁到P型层中与空穴发生非辐射复合,影响LED的发光效率。
进一步地,电子阻挡层81的材料可以为P型掺杂的氮化铝镓。电子阻挡层81的厚度可以为20nm~100nm,优选为60nm。电子阻挡层81中P型掺杂剂的掺杂浓度可以为1018/cm3~1020/cm3,优选为1019/cm3
进一步地,该发光二极管外延片还可以包括低温P型层82,低温P型层82设置在多量子阱层50和电子阻挡层81之间,以避免电子阻挡层较高的生长温度造成多量子阱层中的铟原子析出,影响发光二极管的发光效率。
更进一步地,低温P型层82的材料可以为P型掺杂的氮化镓。低温P型层82的厚度可以为50nm~100nm,优选为75nm。低温P型层82中P型掺杂剂的掺杂浓度可以为1018/cm3~1020/cm3,优选为1019/cm3
可选地,如图1所示,该发光二极管外延片还可以包括接触层83,接触层83设置在P型层60上,以与芯片制作工艺中形成的电极或者透明导电薄膜之间形成欧姆接触。
进一步地,接触层83的材料可以采用P型掺杂的氮化铟镓或者氮化镓。接触层83的厚度可以为5nm~20nm,优选为10nm。接触层83中P型掺杂剂的掺杂浓度可以为1021/cm3~1022/cm3,优选为5*1021/cm3
本发明实施例提供了一种发光二极管外延片的制作方法,适用于制作图1所示的发光二极管外延片。图3为本发明实施例提供的一种发光二极管外延片的制作方法的流程图。参见图3,该制作方法包括:
步骤201:提供一衬底。
可选地,该步骤201可以包括:
控制温度为1000℃~1200℃(优选为1100℃),在氢气气氛中对衬底进行1分钟~10分钟(优选为5分钟)的退火处理。
通过上述步骤清洁衬底的表面,避免杂质掺入外延片中,有利于提高外延片的生长质量。
步骤202:在衬底依次生长缓冲层、N型层、电子调整层、多量子阱层和P型层。
在本实施例中,电子调整层由依次层叠的多个复合结构组成,每个复合结构由依次层叠的第一子层、第二子层、第三子层和第四子层组成;第一子层和第四子层均为BAlN层,同一个复合结构中,第一子层中B组分的含量大于第四子层中B组分的含量;第二子层为未掺杂的GaN层,第三子层为未掺杂的InGaN层。
可选地,电子调整层中各个第一子层的生长温度自N型层向多量子阱层的方向逐层降低,电子调整层中各个第三子层的生长温度自N型层向多量子阱层的方向逐层升高,电子调整层中各个第一子层的生长压力自N型层向多量子阱层的方向逐层降低,电子调整层中各个第三子层的生长压力自N型层向多量子阱层的方向逐层升高。通过调整各个子层的生长条件,改变各个子层中各组分的含量,使电子调整层的效果达到最佳。
进一步地,第一子层的生长温度为1250℃~1300℃,第四子层的生长温度为1250℃~1300℃,第一子层的生长压力为700torr~750torr,第四子层的生长压力为700torr~750torr。BAlN层的生长温度和生长压力较高,生长质量较好。
可选地,该步骤202可以包括:
第一步,在衬底上生长缓冲层;
第二步,控制温度为1050℃~1200℃(优选为1100℃),压力为100torr~300torr(优选为200torr),在缓冲层上生长N型层;
第三步,在N型层上生长电子调整层;
第四步,在电子调整层上生长多量子阱层;其中,量子阱的生长温度为700℃~800℃(优选为750℃),压力为500torr~700torr(优选为600torr);量子垒的生长温度为850℃~900℃(优选为875℃),压力为500torr~700torr(优选为600torr);
第五步,控制温度为950℃~1000℃(优选为975℃),压力为100torr~300torr(优选为200torr),在多量子阱层上生长P型层。
进一步地,在第一步之前,该制作方法还包括:
进行原位预处理。
当采用物理气相沉积(英文:Physical Vapor Deposition,简称:PVD)方法沉积缓冲层时,原位预处理方式包括:将衬底放置到PVD设备的反应腔内,并对反应腔进行抽真空,抽真空的同时开始对蓝宝石衬底进行加热升温。当本底真空抽至低于1*10-7Torr时,将加热温度稳定在350~750℃,对蓝宝石衬底进行烘烤,烘烤时间为2~12分钟。
当采用金属有机化合物化学气相沉淀(英文:Metal-organic Chemical VaporDeposition,简称:MOCVD)方法沉积缓冲层时,原位预处理方式包括:将衬底放置到MOCVD设备的反应腔内,然后在氢气气氛中进行原位预处理10分钟,清洁衬底表面,退火温度在1000℃与1100℃之间,压力在200torr-500torr之间,然后进行氮化处理。
当缓冲层是GaN缓冲层时,采用MOCVD方法生长缓冲层,包括:首先,将MOCVD设备的反应腔内温度调整至400℃-600℃,生长15至35nm厚的GaN缓冲层,生长压力区间为200Torr-600Torr。其次,缓冲层原位退火处理,温度在1000℃-1200℃,时间在5分钟至10分钟之间,压力为400Torr-600Torr。
当缓冲层是AlN缓冲层时,采用PVD方法生长缓冲层,包括:将PVD设备的反应腔内温度调整至400-700℃,调整溅射功率为3000~5000W,调整压力为1~10torr,生长15至35nm厚的AlN缓冲层。
可选地,在第二步之前,该制作方法还可以包括:
在缓冲层上生长未掺杂氮化镓层。
相应地,N型层生长在未掺杂氮化镓层上。
示例性地,在缓冲层上生长未掺杂氮化镓层,可以包括:
控制温度为1000℃~1050℃(优选为1020℃),压力为300torr~600torr(优选为300torr),时间为10分钟~20分钟,在缓冲层上生长三维成核层;
控制温度为1050℃~1150℃(优选为1100℃),压力为100torr~300torr(优选为200torr),时间为20分钟~40分钟,在三维成核层上生长二维恢复层;
控制温度为1050℃~1200℃(优选为1120℃),压力为100torr~300torr(优选为200torr),在二维恢复层上生长本征氮化镓层。
可选地,在第五步之前,该制作方法还可以包括:
在多量子阱层上生长电子阻挡层。
相应地,P型层生长在电子阻挡层上。
示例性地,在多量子阱层上生长电子阻挡层,可以包括:
控制温度为950℃~1000℃(优选为970℃),压力为100torr~300torr(优选为200torr),在多量子阱层上生长电子阻挡层。
进一步地,在多量子阱层上生长电子阻挡层之前,该制作方法还可以包括:
在多量子阱层上生长低温P型层。
相应地,电子阻挡层生长在低温P型层上。
示例性地,在多量子阱层上生长低温P型层,可以包括:
控制温度为620℃~820℃(优选为720℃),压力为100torr~400torr(优选为250torr),在多量子阱层上生长低温P型层。
可选地,在第五步之后,该制作方法还可以包括:
在P型层上生长接触层。
示例性地,在P型层上生长接触层,可以包括:
控制温度为850℃~1050℃(优选为950℃),压力为100torr~500torr(优选为300torr),在P型层上生长接触层。
需要说明的是,在上述外延生长结束之后,会先将温度降低至650℃~750℃(优选为700℃),在氮气气氛中对外延片进行20分钟~30分钟(优选为25分钟)的退火处理,然后再将外延片的温度降低至室温。
控制温度、压力均是指控制生长外延片的反应腔中的温度、压力,具体为金属有机化合物化学气相沉淀(英文:Metal-organic Chemical Vapor Deposition,简称:MOCVD)设备的反应腔,如Veeco K465i MOCVD或者Veeco C4MOCVD。实现时以氢气、或者氮气、或者氢气和氮气的混合气体作为载气,三甲基镓或三乙基镓作为镓源,高纯氨气作为氮源,三甲基铟作为铟源,三甲基铝作为铝源,硅烷作为硅源,二茂镁作为镁源。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (9)

1.一种发光二极管外延片,其特征在于,所述发光二极管外延片包括依次层叠的衬底(10)、缓冲层(20)、N型层(30)、电子调整层(40)、多量子阱层(50)和P型层(60),所述电子调整层(40)由依次层叠的多个复合结构(400)组成,每个所述复合结构(400)由依次层叠的第一子层(410)、第二子层(420)、第三子层(430)和第四子层(440)组成;所述第一子层(410)和所述第四子层(440)均为BAlN层,同一个所述复合结构(400)中,所述第一子层(410)中B组分的含量大于所述第四子层(440)中B组分的含量;所述第二子层(420)为未掺杂的GaN层,所述第三子层(430)为未掺杂的InGaN层;
所述电子调整层(40)中各个第一子层(410)中B组分的含量自所述N型层(30)向所述多量子阱层(50)的方向逐层减小,所述电子调整层(40)中各个第三子层(430)中In组分的含量自所述N型层(30)向所述多量子阱层(50)的方向逐层减小。
2.根据权利要求1所述的发光二极管外延片,其特征在于,单个所述第一子层(410)中B组分的含量自所述N型层(30)向所述多量子阱层(50)的方向逐层减小,单个所述第三子层(430)中In组分的含量自所述N型层(30)向所述多量子阱层(50)的方向逐层减小。
3.根据权利要求1所述的发光二极管外延片,其特征在于,同一个所述复合结构(400)中,所述第一子层(410)中B组分的含量的最小值大于或等于所述第四子层(440)中B组分的含量的最大值。
4.根据权利要求1~3任一项所述的发光二极管外延片,其特征在于,所述第一子层(410)中掺有Si,所述第一子层(410)中Si的掺杂浓度为5×1018/cm3~1019/cm3
5.根据权利要求4所述的发光二极管外延片,其特征在于,所述第二子层(420)的厚度为所述复合结构(400)的厚度的1/2。
6.根据权利要求5所述的发光二极管外延片,其特征在于,所述第二子层(420)的厚度为5nm~10nm。
7.一种发光二极管外延片的制作方法,其特征在于,所述制作方法包括:
提供一衬底;
在所述衬底依次生长缓冲层、N型层、电子调整层、多量子阱层和P型层;
其中,所述电子调整层由依次层叠的多个复合结构组成,每个所述复合结构由依次层叠的第一子层、第二子层、第三子层和第四子层组成;所述第一子层和所述第四子层均为BAlN层,同一个所述复合结构中,所述第一子层中B组分的含量大于所述第四子层中B组分的含量;所述第二子层为未掺杂的GaN层,所述第三子层为未掺杂的InGaN层;
所述电子调整层中各个第一子层中B组分的含量自所述N型层向所述多量子阱层的方向逐层减小,所述电子调整层中各个第三子层中In组分的含量自所述N型层向所述多量子阱层的方向逐层减小。
8.根据权利要求7所述的制作方法,其特征在于,所述电子调整层中各个第一子层的生长温度自所述N型层向所述多量子阱层的方向逐层降低,所述电子调整层中各个第三子层的生长温度自所述N型层向所述多量子阱层的方向逐层升高,所述电子调整层中各个第一子层的生长压力自所述N型层向所述多量子阱层的方向逐层降低,所述电子调整层中各个第三子层的生长压力自所述N型层向所述多量子阱层的方向逐层升高。
9.根据权利要求8所述的制作方法,其特征在于,所述第一子层的生长温度为1250℃~1300℃,所述第四子层的生长温度为1250℃~1300℃,所述第一子层的生长压力为700torr~750torr,所述第四子层的生长压力为700torr~750torr。
CN201910536344.7A 2019-06-20 2019-06-20 发光二极管外延片及其制作方法 Active CN110364598B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910536344.7A CN110364598B (zh) 2019-06-20 2019-06-20 发光二极管外延片及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910536344.7A CN110364598B (zh) 2019-06-20 2019-06-20 发光二极管外延片及其制作方法

Publications (2)

Publication Number Publication Date
CN110364598A CN110364598A (zh) 2019-10-22
CN110364598B true CN110364598B (zh) 2020-10-09

Family

ID=68216474

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910536344.7A Active CN110364598B (zh) 2019-06-20 2019-06-20 发光二极管外延片及其制作方法

Country Status (1)

Country Link
CN (1) CN110364598B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110791805A (zh) * 2019-10-31 2020-02-14 中国电子科技集团公司第十三研究所 一种衬底、外延片及其生长方法
CN112993102A (zh) * 2021-05-11 2021-06-18 东南大学 一种具有电子减速层结构的紫外发光二极管
CN116364819B (zh) * 2023-05-31 2023-12-15 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4128564B2 (ja) * 2004-04-27 2008-07-30 松下電器産業株式会社 発光装置
CN109888068B (zh) * 2019-01-23 2020-04-14 华灿光电(浙江)有限公司 近紫外发光二极管外延片及其制备方法
CN109830580B (zh) * 2019-01-29 2021-10-08 华灿光电(浙江)有限公司 氮化镓基发光二极管外延片及其制造方法

Also Published As

Publication number Publication date
CN110364598A (zh) 2019-10-22

Similar Documents

Publication Publication Date Title
CN109904288B (zh) 氮化镓基发光二极管外延片及其制造方法
CN110718612B (zh) 发光二极管外延片及其制造方法
CN109830580B (zh) 氮化镓基发光二极管外延片及其制造方法
CN109802020B (zh) 一种GaN基发光二极管外延片及其制备方法
CN109346576B (zh) 一种发光二极管外延片及其制备方法
CN110364598B (zh) 发光二极管外延片及其制作方法
CN110265514B (zh) 发光二极管外延片的生长方法及发光二极管外延片
CN109768133B (zh) 氮化镓基发光二极管外延片及其制造方法
CN109786530B (zh) 一种GaN基发光二极管外延片及其制备方法
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN112885937B (zh) 垂直结构发光二极管芯片的p电极的制备方法
CN109671817B (zh) 一种发光二极管外延片及其制备方法
CN109346568B (zh) 一种发光二极管外延片及其制备方法
CN109786513B (zh) 发光二极管的外延片及其制作方法
CN109473516B (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN109545918B (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN109103312B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109273571B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN112687773B (zh) 紫外发光二极管的外延片及其制备方法
CN112331749B (zh) 紫外发光二极管的外延片及其制备方法
CN109473521B (zh) 一种发光二极管外延片及其制备方法
CN109473511B (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN116154072A (zh) 调控量子阱碳杂质的led外延片及其制备方法、led
CN109860357B (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN109904286B (zh) 发光二极管的外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant