CN112331749B - 紫外发光二极管的外延片及其制备方法 - Google Patents

紫外发光二极管的外延片及其制备方法 Download PDF

Info

Publication number
CN112331749B
CN112331749B CN202011194641.7A CN202011194641A CN112331749B CN 112331749 B CN112331749 B CN 112331749B CN 202011194641 A CN202011194641 A CN 202011194641A CN 112331749 B CN112331749 B CN 112331749B
Authority
CN
China
Prior art keywords
layer
layers
quantum barrier
quantum
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011194641.7A
Other languages
English (en)
Other versions
CN112331749A (zh
Inventor
乔楠
李昱桦
刘旺平
刘源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Boe Huacan Optoelectronics Suzhou Co ltd
Original Assignee
HC Semitek Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Suzhou Co Ltd filed Critical HC Semitek Suzhou Co Ltd
Priority to CN202011194641.7A priority Critical patent/CN112331749B/zh
Publication of CN112331749A publication Critical patent/CN112331749A/zh
Application granted granted Critical
Publication of CN112331749B publication Critical patent/CN112331749B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本公开提供了一种紫外发光二极管的外延片及其制备方法,属于发光二极管领域。所述外延片包括:衬底和顺次层叠在所述衬底上的缓冲层、未掺杂AlGaN层、n型层、有源层、电子阻挡层和p型层,所述有源层包括多个量子垒层和多个量子阱层,所述量子垒层和所述量子阱层交替分布,沿所述多个量子垒层的沉积顺序,所述量子垒层中最后一个沉积的量子垒层为p型掺杂量子垒层,所述最后一个沉积的量子垒层与所述电子阻挡层接触。本公开能够提高紫外发光二极管的内量子效率。

Description

紫外发光二极管的外延片及其制备方法
技术领域
本公开涉及发光二极管领域,特别涉及一种紫外发光二极管的外延片及其制备方法。
背景技术
紫外LED(Light Emitting Diode,发光二极管)有着广阔的市场应用前景,如紫外LED光疗仪是未来很受欢迎的医疗器械,但是UV LED技术还处于成长期,内量子效率低等问题制约着AlGaN基紫外LED进一步发展。
为了提高AlGaN基紫外发光二极管的外延片的内量子效率,相关技术提供了一种AlGaN基紫外发光二极管的外延片,其结构包括:衬底以及顺次生长在衬底上的缓冲层、n型层、有源层、电子阻挡层和p型层,电子阻挡层为p型掺杂的AlGaN层,以增加空穴数量,提高内量子效率。
在实现本公开的过程中,发明人发现相关技术至少存在以下问题:空穴是由p型掺杂产生,由于AlGaN材料存在p型掺杂困难的问题,p型掺杂的AlGaN电子阻挡层中p型掺杂剂浓度不高,能够提供的空穴数量较为有限。
发明内容
本公开实施例提供了一种紫外发光二极管的外延片及其制备方法,能够提高紫外发光二极管的内量子效率。所述技术方案如下:
一方面,提供了一种紫外发光二极管的外延片,所述外延片包括:
衬底和顺次层叠在所述衬底上的缓冲层、未掺杂AlGaN层、n型层、有源层、电子阻挡层和p型层,
所述有源层包括多个量子垒层和多个量子阱层,所述量子垒层和所述量子阱层交替分布,沿所述多个量子垒层的沉积顺序,所述量子垒层中最后一个沉积的量子垒层为p型掺杂量子垒层,所述最后一个沉积的量子垒层与所述电子阻挡层接触。
可选地,所述量子阱层为AlGaN层,所述最后一个沉积的量子垒层包括顺次层叠的第一子层、第二子层和第三子层,所述第一子层和所述第三子层均为AlGaN层,所述第二子层包括至少一个MgN层。
可选地,所述第二子层包括多个MgN层,所述第二子层还包括多个AlN层,所述第二子层为所述多个AlN层与所述多个MgN层交替生长的超晶格层。
可选地,除最后一个沉积的量子垒层外,其他量子垒层均为AlGaN层,所述量子阱层中的Al组分含量高于量子垒层中的Al组分含量。
可选地,除最后一个沉积的量子垒层外,其他量子垒层均为n型掺杂量子垒层。
可选地,所述n型掺杂量子垒层的n型掺杂剂为Si,掺杂浓度为8*1018/cm3
另一方面,提供了一种紫外发光二极管的外延片的制备方法,所述制备方法包括:
提供衬底;
顺次在所述衬底上沉积缓冲层、未掺杂AlGaN层和n型层;
在所述n型层上沉积有源层,所述有源层包括多个量子垒层和多个量子阱层,所述量子垒层和所述量子阱层交替分布,沿所述多个量子垒层的沉积顺序,所述多个量子垒层中最后一个沉积的量子垒层为p型掺杂量子垒层;
在所述有源层上沉积电子阻挡层和p型层,所述最后一个沉积的量子垒层与所述电子阻挡层接触。
可选地,所述在所述n型层上沉积有源层,包括:
在所述n型层上交替沉积多个量子垒层和多个量子阱层,所述量子阱层为AlGaN层,在沉积最后一个量子垒层时,顺次沉积第一子层、第二子层和第三子层,所述第一子层和所述第三子层均为AlGaN层,所述第二子层包括至少一个MgN层。
可选地,所述第二子层包括多个MgN层,所述第二子层还包括多个AlN层,
在沉积所述第二子层时,交替沉积多个AlN层与多个MgN层。
可选地,除最后一个沉积的量子垒层外,其他量子垒层均为AlGaN层,所述量子阱层中的Al组分含量高于量子垒层中的Al组分含量。
本公开实施例提供的技术方案带来的有益效果是:
通过有源层包括多个量子垒层和多个量子阱层,量子垒层和量子阱层交替分布,沿多个量子垒层的沉积顺序,量子垒层中最后一个沉积的量子垒层为p型掺杂量子垒层,最后一个沉积的量子垒层与电子阻挡层接触;由于最靠近p型层的量子垒层也进行p型掺杂,p型掺杂能够提高进行辐射复合的空穴数量,进而提高紫外发光二极管的内量子效率。
附图说明
为了更清楚地说明本公开实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种紫外发光二极管的外延片的结构示意图;
图2是本公开实施例提供的一种紫外发光二极管的外延片的结构示意图;
图3是本公开实施例提供的最后一个沉积的量子垒层的结构示意图;
图4是本公开实施例提供的一种紫外发光二极管的外延片的制备方法的流程图;
图5是本公开实施例提供的一种紫外发光二极管的外延片的制备方法的流程图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚,下面将结合附图对本公开实施方式作进一步地详细描述。
图1是本公开实施例提供的一种紫外发光二极管的外延片的结构示意图。参见图1,该外延片包括:衬底1和顺次层叠在衬底1上的缓冲层2、未掺杂AlGaN层3、n型层4、有源层5、电子阻挡层6和p型层7。
有源层5包括多个量子垒层51和多个量子阱层52。量子垒层51和量子阱层52交替分布。沿多个量子垒层51的沉积顺序,量子垒层51中最后一个沉积的量子垒层51a为p型掺杂量子垒层。最后一个沉积的量子垒层51a与电子阻挡层6接触。
图1中,多个量子垒层的沉积顺序如箭头所示。
在本公开实施例中,通过有源层包括多个量子垒层和多个量子阱层,量子垒层和量子阱层交替分布,沿多个量子垒层的沉积顺序,量子垒层中最后一个沉积的量子垒层为p型掺杂量子垒层,最后一个沉积的量子垒层与电子阻挡层接触;由于最靠近p型层的量子垒层也进行p型掺杂,p型掺杂能够提高进行辐射复合的空穴数量,进而提高紫外发光二极管的内量子效率。
图2是本公开实施例提供的一种紫外发光二极管的外延片的结构示意图,该外延片可以是AlGaN基紫外发光二极管的外延片。
参见图2,该外延片包括:衬底1和顺次层叠在衬底1上的缓冲层2、未掺杂AlGaN层3、n型层4、有源层5、电子阻挡层6和p型层7。
衬底1可以是蓝宝石衬底。
缓冲层2可以是AlN缓冲层,用于减小衬底1与外延层(包括缓冲层2、未掺杂AlGaN层3、n型层4、有源层5、电子阻挡层6和p型层7)之间的晶格失配。
缓冲层2的厚度可以是15至40nm。
未掺杂AlGaN层3(无掺杂AlGaN层)中不掺杂,用于提升外延底层长晶质量。
未掺杂AlGaN层3的厚度可以为1.5um。
n型层4用于提供电子。
n型层4的材质可以是GaN。
n型层4中n型掺杂剂可以是Si,掺杂浓度可以是5*1018-1020/cm3
n型层4的厚度可以为2.5um。
有源层5作为电子、空穴发生辐射复合区域。
有源层5包括多个量子垒层51和多个量子阱层52。量子垒层51和量子阱层52交替分布。沿多个量子垒层51的沉积顺序,量子垒层51中最后一个沉积的量子垒层51a为p型掺杂量子垒层51。最后一个沉积的量子垒层51a与电子阻挡层6接触。
将最后一个沉积的量子垒层51a与电子阻挡层6接触,是为了将最后一个沉积的量子垒层51a“划分”到p型半导体,常规地,p型半导体包括电子阻挡层6和p型层7,主要用于提供注入至有源层5的空穴。当最后一个沉积的量子垒层51a为p型掺杂量子垒层51时,最后一个沉积的量子垒层51a提供的空穴不需要穿过电子阻挡层6而直接注入到在前沉积的量子阱层52中。需要说明的是,最后一个量子垒层的主要作用是限制电子溢流、改善空穴注入。在最后一个量子垒层与电子阻挡层之间设置量子阱层的话,阱与P型层的晶格失配较大,并且起不到量子垒层的限制电子溢流的作用,因此量子阱一般不直接与P型区接触。
示例性地,量子阱层52为AlGaN层;图3是本公开实施例提供的最后一个沉积的量子垒层的结构示意图,参见图3,最后一个沉积的量子垒层51a包括顺次层叠的第一子511、第二子层512和第三子层513,第一子层511和第三子层513均为AlGaN层,第二子层512包括至少一个MgN层。
这样,最后一个沉积的量子垒层51a为复合垒。复合垒的第一子层511是AlxGa1-xN子层,与量子阱层52晶格匹配度高,可以减少在阱垒界面引入失配错位。
复合垒的第二子层512包括至少一个MgN层,Mg是P型掺杂剂,第二子层512形成P型掺杂的垒。
复合垒的第三子层513是AlyGa1-yN子层,为后续P型层7的生长提供更好的晶体质量基础。
其中,x和y的取值范围均在0.5左右,如0.5,x与y可以相当。
示例性地,除最后一个沉积的量子垒层51a外,其他量子垒层51均为AlGaN层,量子阱层52为AlGaN层;量子阱层52中的Al组分含量高于量子垒层51中的Al组分含量。
也就是说,量子阱层52中的Al组分含量高于其他量子垒层51中各层的Al组分含量以及量子阱层52中的Al组分含量高于最后一个沉积的量子垒中第一子层511和第三子层513中的Al组分含量。
紫外发光二极管的外延片的量子阱层52组分是AlzGa1-zN,z的大小与发光波长相关。为保证复合垒发挥势垒作用,x>z且y>z,以保证能带高度大于阱层。示例性地,z的取值范围为0.2~0.4。
可选地,其他量子垒层51、第一子层511和第三子层513中Al组分含量为0.5,即为Al0.5Ga0.5N层;量子阱层52中Al组分含量为0.2~0.4,即量子阱层52为Al0.2-0.4Ga0.6-0.8N层(Ga组分含量=1-Al组分含量)。
示例性地,第二子层512包括多个MgN层,第二子层512还包括多个AlN层,第二子层512为多个AlN层与多个MgN层交替生长的超晶格层。
本实施例提供的提高内量子效率的复合垒结构为三明治结构的薄膜,其中第一子层511是AlxGa1-xN子层,第三子层513是AlyGa1-yN子层,第二子层512夹心层是AlN/MgN超晶格结构。复合垒的第二子层512中,AlN层能够提高能阶限制电子溢流,同时可以缓解QCSE(Quantum Confinement Stark Effect,量子限制斯塔克效应);MgN层能够提供大量空穴,形成为P型掺杂的高能带复合垒。此外,第二子层512为超晶格结构,可以使底层及阱层产生的线缺陷转向甚至湮灭。
示例性地,除最后一个沉积的量子垒层51a外,其他量子垒层51均为n型掺杂量子垒层。
n型掺杂是为了降低体电阻,降低VF(顺向电压)。
示例性地,n型掺杂量子垒层的n型掺杂剂为Si,掺杂浓度为8*1018/cm3
因为Mg的有效电荷质量大,迁移率底,并且MQW的发光主要是集中在最后几个阱,所以在量子垒层51中先掺杂Si,后掺杂Mg。
可选地,本实施例中有源层5共有6个周期的量子阱层52和量子垒层51,其中靠近N型层4的5个量子垒为简单的AlGaN垒层,垒层的Al组分高于AlzGa1-zN量子阱层52的Al组分。最靠近P型层7的1个量子垒层51采用了本实施例提供的提高内量子效率的复合垒结构,即AlxGa1-xN/AlN/MgN/AlN/MgN/.../AlN/MgN/AlyGa1-yN复合结构。
进一步地,6个AlzGa1-zN量子阱层52的厚度均为3nm,5个AlGaN垒层掺杂有硅烷(Si),掺杂浓度为8*1018/cm3,厚度均为12nm,最后1个复合量子垒层的厚度是50nm,AlxGa1- xN第一子层511的厚度为5nm,AlyGa1-yN第三子层513的厚度为15nm。AlN/MgN超晶格第二子层512的厚度一共30nm,共生长了6个周期,其中每一个AlN子层的厚度均为3nm,MgN子层的厚度为2nm。
电子阻挡层6用于阻挡电子从有源区逃逸到P型层7影响内量子效率。
可选地,当最后一个沉积的量子垒层51a包括顺次层叠的第一子层511、第二子层512和第三子层513,第一子层511和第三子层513均为AlGaN层,第二子层512包括至少一个MgN层时,电子阻挡层6为未掺杂的AlGaN层。电子阻挡层6未掺杂时,简化了制备工艺并提升了电子阻挡效果。
电子阻挡层6可以是AlsGa1-sN(0.2<s<0.6)层。电子阻挡层中的Al组分要高于量子阱的Al组分。
P型层7用于提供空穴。
P型层7中P型掺杂剂可以是Mg,掺杂浓度为5*1018~1020/cm3
可选地,参见图2,该外延片还可以包括P型接触层8,P型接触层8沉积在P型层7上。P型接触层8用于与后续芯片接触,减小接触电阻。
P型接触层8可以是P型GaN层,P型掺杂剂可以是Mg,掺杂浓度为1019cm-3-1020cm-3
在本公开实施例中,通过有源层包括多个量子垒层和多个量子阱层,量子垒层和量子阱层交替分布,沿多个量子垒层的沉积顺序,量子垒层中最后一个沉积的量子垒层为p型掺杂量子垒层,最后一个沉积的量子垒层与电子阻挡层接触;由于最靠近p型层的量子垒层也进行p型掺杂,p型掺杂能够提高进行辐射复合的空穴数量,进而提高紫外发光二极管的内量子效率。
图4是本公开实施例提供的一种紫外发光二极管的外延片的制备方法的流程图,参见图4,该制备方法流程包括如下步骤。
步骤101、提供衬底。
步骤102、顺次在衬底上沉积缓冲层、未掺杂AlGaN层和n型层。
步骤103、在n型层上沉积有源层。
有源层包括多个量子垒层和多个量子阱层,量子垒层和量子阱层交替分布,沿多个量子垒层的沉积顺序,多个量子垒层中最后一个沉积的量子垒层为p型掺杂量子垒层。
步骤104、在有源层上沉积电子阻挡层和p型层,最后一个沉积的量子垒层与电子阻挡层接触。
在本公开实施例中,通过有源层包括多个量子垒层和多个量子阱层,量子垒层和量子阱层交替分布,沿多个量子垒层的沉积顺序,量子垒层中最后一个沉积的量子垒层为p型掺杂量子垒层,最后一个沉积的量子垒层与电子阻挡层接触;由于最靠近p型层的量子垒层也进行p型掺杂,p型掺杂能够提高进行辐射复合的空穴数量,进而提高紫外发光二极管的内量子效率。
图5是本公开实施例提供的一种紫外发光二极管的外延片的制备方法的流程图。参见图5,该制备方法流程包括如下步骤。
步骤201、提供衬底。
衬底采用以(0001)晶向蓝宝石(Al2O3)为衬底。
步骤202、在衬底上沉积缓冲层。
缓冲层可以是AlN缓冲层。
AlN缓冲层可以采用PVD(Physical Vapour Deposition,物理气相沉积)设备制备。将衬底放在PVD反应腔中,向反应腔内通入N2和Ar,利用电场下形成的Ar等离子体轰击Al靶材,Al原子溅射后与被离子化的N原子反应,形成AlN薄膜。其中,溅射功率可以为3000~5000W。
AlN缓冲层可以采用MOCVD(Metal Organic Chemical Vapor Deposition,金属有机化合物化学气相沉淀)设备制备。将衬底放在MOCVD反应腔中,向反应腔内通入TMAl和NH3,通过化学气相沉积法制备AlN薄膜。
其中,AlN缓冲层的生长温度为400-700℃,生长压力为1~10torr,厚度为15至40nm。例如,本实施例中AlN缓冲层的生长温度为520°,生长厚度约15nm。
步骤203、在缓冲层上沉积未掺杂AlGaN层。
在生长未掺杂AlGaN层之前,可以在MOCVD设备中对缓冲层(带衬底)进行原位退火处理,温度在1000℃-1200℃,压力区间为150Torr-500Torr,时间在5分钟至10分钟之间。
退火完成后,将MOCVD设备的温度调节至1000℃-1200℃,生长厚度在0.1至3.0微米的未掺杂AlGaN层,生长压力在50Torr至200Torr之间。
示例性地,未掺杂AlGaN层的生长压力为100Torr,生长温度为1100°,厚度为1.5um。
在缓冲层后生长未掺杂AlGaN层,该层作为后续生长材料的基础,需要控制缺陷密度,保证晶体质量。本实施例中,对未掺杂AlGaN层的生长方式进行了改进:减少Al和N之间的预反应,减少副产物,提高晶体质量。在实现时,以间断的方式通入氨气,例如,氨气开30s关10s断续通入反应腔,从而减少Al和N之间的预反应。
步骤204、在未掺杂AlGaN层上沉积N型层。
未掺杂AlGaN层生长结束后,生长一层Si掺杂的GaN层,厚度在1.0-4.0微米之间,生长温度在1000℃-1200℃,压力在50Torr至200Torr之间,Si掺杂浓度在5*1018-1020/cm3之间。
例如,N型层的厚度在2.5微米,生长温度在1100℃℃,压力在125Torr,Si掺杂浓度在5*1019/cm3
步骤205、在N型层上沉积有源层。
有源层为交替生长的多个AlzGa1-zN量子阱层和多个量子垒层,其中AlzGa1-zN量子阱层中的Al组分会影响到外延片的发光波长。
沿多个量子垒层的沉积顺序,量子垒层中最后一个沉积的量子垒层为p型掺杂量子垒层。最后一个沉积的量子垒层与电子阻挡层接触。
将最后一个沉积的量子垒层与电子阻挡层接触,是为了将最后一个沉积的量子垒层“划分”到p型半导体,常规地,p型半导体包括电子阻挡层和p型层,主要用于提供注入至有源层的空穴。当最后一个沉积的量子垒层为p型掺杂量子垒层时,最后一个沉积的量子垒层提供的空穴不需要穿过电子阻挡层而直接注入到在前沉积的量子阱层中。
示例性地,本步骤包括:在n型层上交替沉积多个量子垒层和多个量子阱层,量子阱层为AlGaN层,在沉积最后一个量子垒层时,顺次沉积第一子层、第二子层和第三子层,第一子层和第三子层均为AlGaN层,第二子层包括至少一个MgN层。
这样,最后一个沉积的量子垒层为复合垒。复合垒的第一子层是AlxGa1-xN子层,与量子阱层晶格匹配度高,可以减少在阱垒界面引入失配错位。
复合垒的第二子层包括至少一个MgN层,Mg是P型掺杂剂,第二子层形成P型掺杂的垒。
复合垒的第三子层是AlyGa1-yN子层,为后续P型层的生长提供更好的晶体质量基础。
其中,x和y的取值范围均在0.5左右,如0.5,x与y可以相当。
示例性地,除最后一个沉积的量子垒层外,其他量子垒层均为AlGaN层,量子阱层为AlGaN层;量子阱层中的Al组分含量高于量子垒层中的Al组分含量。
也就是说,量子阱层中的Al组分含量高于其他量子垒层中各层的Al组分含量以及量子阱层中的Al组分含量高于最后一个沉积的量子垒中第一子层和第三子层中的Al组分含量。
紫外发光二极管的外延片的量子阱层组分是AlzGa1-zN,z的大小与发光波长相关。为保证复合垒发挥势垒作用,x>z且y>z,以保证能带高度大于阱层。示例性地,z的取值范围为0.2~0.4。
可选地,其他量子垒层、第一子层和第三子层中Al组分含量为0.5,即为Al0.5Ga0.5N层;量子阱层中Al组分含量为0.2~0.4,即量子阱层为Al0.2-0.4Ga0.6-0.8N层(Ga组分含量=1-Al组分含量)。
示例性地,第二子层包括多个MgN层,第二子层还包括多个AlN层,在沉积第二子层时,交替沉积多个AlN层与多个MgN层。
复合垒的第二子层的制备方法为,在MOCVD设备的反应腔持续通入NH3,间隔通入TMAl源和Cp2Mg源,以制备AlN/MgN超晶格结构,形成P型掺杂的高能带复合垒。
本实施例提供的提高内量子效率的复合垒结构为三明治结构的薄膜,其中第一子层是AlxGa1-xN子层,第三子层是AlyGa1-yN子层,第二子层夹心层是AlN/MgN超晶格结构。复合垒的第二子层中,AlN层能够提高能阶限制电子溢流,同时可以缓解QCSE(QuantumConfinement Stark Effect,量子限制斯塔克效应);MgN层能够提供大量空穴,形成为P型掺杂的高能带复合垒。此外,第二子层为超晶格结构,可以使底层及阱层产生的线缺陷转向甚至湮灭。
示例性地,除最后一个沉积的量子垒层外,其他量子垒层均为n型掺杂量子垒层。
n型掺杂是为了降低体电阻,降低VF(顺向电压)。
示例性地,n型掺杂量子垒层的n型掺杂剂为Si,掺杂浓度为8*1018/cm3
因为Mg的有效电荷质量大,迁移率底,并且MQW的发光主要是集中在最后几个阱,所以在量子垒层中先掺杂Si,后掺杂Mg。
可选地,本实施例中有源层共有6个周期的量子阱层和量子垒层,其中靠近N型层的5个量子垒为简单的AlGaN垒层,垒层的Al组分高于AlzGa1-zN量子阱层的Al组分。最靠近P型层的1个量子垒层采用了本实施例提供的提高内量子效率的复合垒结构,即AlxGa1-xN/AlN/MgN/AlN/MgN/.../AlN/MgN/AlyGa1-yN复合结构。需要说明的是,靠近N型层的也可以是量子垒层,量子阱层不掺杂。
进一步地,6个AlzGa1-zN量子阱层的厚度均为3nm,5个AlGaN垒层掺杂有硅烷(Si),掺杂浓度为8*1018/cm3,厚度均为12nm,最后1个复合量子垒层的厚度是50nm,AlxGa1-xN第一子层的厚度为5nm,AlyGa1-yN第三子层的厚度为15nm。AlN/MgN超晶格第二子层的厚度一共30nm,共生长了6个周期,其中每一个AlN子层的厚度均为3nm,MgN子层的厚度为2nm。
量子阱层的生长温度的范围在800℃-950℃间,压力范围在50Torr与200Torr之间;量子垒层的生长温度在900℃-1000℃,生长压力在50Torr到200Torr之间。
步骤206、在有源层上沉积电子阻挡层。
电子阻挡层可以是AlsGa1-sN(0.2<s<0.5)层。
电子阻挡层可以是P型电子阻挡层,P型掺杂剂可以是Mg,掺杂浓度可以是1016cm-3-1018cm-3。P型电子阻挡层可以进一步提高P型半导体层的空穴浓度。
可选地,当最后一个沉积的量子垒层包括顺次层叠的第一子层、第二子层和第三子层,第一子层和第三子层均为AlGaN层,第二子层包括至少一个MgN层时,电子阻挡层为未掺杂AlGaN层。电子阻挡层未掺杂时,简化了制备工艺并提升了电子阻挡效果。
电子阻挡层的生长温度在900℃与1050℃之间,生长压力为50Torr与200Torr间,生长厚度在15nm至60nm间。
步骤207、在电子阻挡层上沉积P型层。
在反射层上生长一层P型掺杂AlGaN层,厚度在100nm至300nm之间,生长温度在850℃-1050℃之间,生长压力区间为50Torr-200Torr,Mg掺杂浓度在5*1018~1020/cm3之间。
步骤208、在P型层上沉积P型接触层。
在P型掺杂AlGaN层上生长P型接触层GaN,厚度为10nm至300nm之间,生长温度区间为850℃-1050℃,生长压力区间为100Torr-600Torr。
外延层生长结束后,将MOCVD设备的反应腔温度降低,在氮气气氛中退火处理,退火温度区间为650℃-850℃,退火处理5到15分钟,将至室温外延生长结束。
需要说明的是,在本公开实施例中,生长条件均是指控制生长外延片的设备的反应腔中的温度、压力。未掺杂AlGaN层、N型层、多量子阱层(有源层)、电子阻挡层、P型层和P型接触层可以均采用MOCVD设备制备。其中,采用高纯H2(氢气)或高纯N2(氮气)或高纯H2和高纯N2的混合气体作为载气,高纯NH3作为N源,三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源,硅烷(SiH4)作为N型掺杂剂,三甲基铝(TMAl)作为铝源,二茂镁(CP2Mg)作为P型掺杂剂。
在本公开实施例中,第一、最靠近P型层的垒也进行P型掺杂,提高进行辐射复合的空穴数量;第二、优化了量子垒层结构,提高垒层能带高度,抑制载流子渗漏,将载流子更多地限制在量子阱层中进行辐射复合;第三、量子阱层生长完毕后引入超晶格结构,使底层及阱层产生的线缺陷转向甚至湮灭,为P型层的生长提供更好的晶体质量基础。
以上所述仅为本公开的可选实施例,并不用以限制本公开,凡在本公开的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本公开的保护范围之内。

Claims (6)

1.一种紫外发光二极管的外延片,其特征在于,所述外延片包括:
衬底和顺次层叠在所述衬底上的缓冲层、未掺杂AlGaN层、n型层、有源层、电子阻挡层和p型层,
所述有源层包括多个量子垒层和多个量子阱层,所述量子垒层和所述量子阱层交替分布,沿所述多个量子垒层的沉积顺序,所述量子垒层中最后一个沉积的量子垒层为p型掺杂量子垒层,所述最后一个沉积的量子垒层与所述电子阻挡层接触,
所述最后一个沉积的量子垒层包括顺次层叠的第一子层、第二子层和第三子层,所述第一子层和所述第三子层均为AlGaN层,所述第二子层为多个AlN层与多个MgN层交替生长的超晶格层,所述电子阻挡层为未掺杂的AlGaN层,所述第一子层的厚度为5nm,所述第三子层的厚度为15nm,所述第二子层的总厚度30nm。
2.根据权利要求1所述的外延片,其特征在于,除最后一个沉积的量子垒层外,其他量子垒层均为AlGaN层,所述量子阱层中的Al组分含量高于量子垒层中的Al组分含量。
3.根据权利要求1所述的外延片,其特征在于,除最后一个沉积的量子垒层外,其他量子垒层均为n型掺杂量子垒层。
4.根据权利要求3所述的外延片,其特征在于,所述n型掺杂量子垒层的n型掺杂剂为Si,掺杂浓度为8*1018/cm3
5.一种紫外发光二极管的外延片的制备方法,其特征在于,所述制备方法包括:
提供衬底;
顺次在所述衬底上沉积缓冲层、未掺杂AlGaN层和n型层;
在所述n型层上沉积有源层,所述有源层包括多个量子垒层和多个量子阱层,所述量子垒层和所述量子阱层交替分布,沿所述多个量子垒层的沉积顺序,所述多个量子垒层中最后一个沉积的量子垒层为p型掺杂量子垒层;
在所述有源层上沉积电子阻挡层和p型层,所述最后一个沉积的量子垒层与所述电子阻挡层接触;
所述在所述n型层上沉积有源层,包括:
在所述n型层上交替沉积多个量子垒层和多个量子阱层,所述量子阱层为AlGaN层,在沉积最后一个量子垒层时,顺次沉积第一子层、第二子层和第三子层,所述第一子层和所述第三子层均为AlGaN层,在沉积所述第二子层时,交替沉积多个AlN层与多个MgN层,所述第一子层的厚度为5nm,所述第三子层的厚度为15nm,所述第二子层的总厚度30nm。
6.根据权利要求5所述的制备方法,其特征在于,除最后一个沉积的量子垒层外,其他量子垒层均为AlGaN层,所述量子阱层中的Al组分含量高于量子垒层中的Al组分含量。
CN202011194641.7A 2020-10-30 2020-10-30 紫外发光二极管的外延片及其制备方法 Active CN112331749B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011194641.7A CN112331749B (zh) 2020-10-30 2020-10-30 紫外发光二极管的外延片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011194641.7A CN112331749B (zh) 2020-10-30 2020-10-30 紫外发光二极管的外延片及其制备方法

Publications (2)

Publication Number Publication Date
CN112331749A CN112331749A (zh) 2021-02-05
CN112331749B true CN112331749B (zh) 2022-03-18

Family

ID=74322837

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011194641.7A Active CN112331749B (zh) 2020-10-30 2020-10-30 紫外发光二极管的外延片及其制备方法

Country Status (1)

Country Link
CN (1) CN112331749B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117976786B (zh) * 2024-03-28 2024-06-04 江西兆驰半导体有限公司 一种发光二极管的外延结构及制备方法
CN118039760B (zh) * 2024-04-09 2024-07-02 江西兆驰半导体有限公司 一种深紫外led外延片及其制备方法、led芯片

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103474538A (zh) * 2013-09-25 2013-12-25 湘能华磊光电股份有限公司 Led外延片、其制作方法及包含其的led芯片
CN104022197A (zh) * 2014-05-23 2014-09-03 华灿光电(苏州)有限公司 一种发光二极管外延片及其制造方法
CN106057990A (zh) * 2016-06-28 2016-10-26 华灿光电(苏州)有限公司 一种GaN基发光二极管的外延片的制作方法
CN107768494A (zh) * 2017-09-27 2018-03-06 安徽三安光电有限公司 一种led外延结构及其制备方法
CN207731944U (zh) * 2018-01-05 2018-08-14 广东省半导体产业技术研究院 一种铝镓氮基紫外光源器件的结构
CN109473516A (zh) * 2018-10-30 2019-03-15 华灿光电(苏州)有限公司 一种氮化镓基发光二极管外延片及其生长方法
CN109786530A (zh) * 2018-12-28 2019-05-21 华灿光电(浙江)有限公司 一种GaN基发光二极管外延片及其制备方法
CN111223764A (zh) * 2020-03-18 2020-06-02 湘能华磊光电股份有限公司 一种提高辐射复合效率的led外延生长方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103474538A (zh) * 2013-09-25 2013-12-25 湘能华磊光电股份有限公司 Led外延片、其制作方法及包含其的led芯片
CN104022197A (zh) * 2014-05-23 2014-09-03 华灿光电(苏州)有限公司 一种发光二极管外延片及其制造方法
CN106057990A (zh) * 2016-06-28 2016-10-26 华灿光电(苏州)有限公司 一种GaN基发光二极管的外延片的制作方法
CN107768494A (zh) * 2017-09-27 2018-03-06 安徽三安光电有限公司 一种led外延结构及其制备方法
CN207731944U (zh) * 2018-01-05 2018-08-14 广东省半导体产业技术研究院 一种铝镓氮基紫外光源器件的结构
CN109473516A (zh) * 2018-10-30 2019-03-15 华灿光电(苏州)有限公司 一种氮化镓基发光二极管外延片及其生长方法
CN109786530A (zh) * 2018-12-28 2019-05-21 华灿光电(浙江)有限公司 一种GaN基发光二极管外延片及其制备方法
CN111223764A (zh) * 2020-03-18 2020-06-02 湘能华磊光电股份有限公司 一种提高辐射复合效率的led外延生长方法

Also Published As

Publication number Publication date
CN112331749A (zh) 2021-02-05

Similar Documents

Publication Publication Date Title
CN109904288B (zh) 氮化镓基发光二极管外延片及其制造方法
CN109980056B (zh) 氮化镓基发光二极管外延片及其制造方法
CN110718612B (zh) 发光二极管外延片及其制造方法
CN112687773B (zh) 紫外发光二极管的外延片及其制备方法
CN109346583B (zh) 一种发光二极管外延片及其制备方法
CN109888068B (zh) 近紫外发光二极管外延片及其制备方法
CN217641376U (zh) 一种led外延片及led芯片
CN115472718A (zh) 发光二极管外延片及其制备方法、发光二极管
CN112331749B (zh) 紫外发光二极管的外延片及其制备方法
CN109449264B (zh) 一种发光二极管外延片及其制造方法
CN109326698A (zh) 一种发光二极管外延片的制造方法
CN114944443A (zh) 一种欧姆接触层、发光二极管外延片及其制备方法
CN110364598B (zh) 发光二极管外延片及其制作方法
CN109671817B (zh) 一种发光二极管外延片及其制备方法
CN112510124B (zh) 发光二极管外延片及其制造方法
CN116454184B (zh) 一种高光效led外延片及其制备方法、led
CN111883623B (zh) 近紫外发光二极管外延片及其制备方法
CN109802022B (zh) 一种GaN基发光二极管外延片及其制备方法
CN115863503B (zh) 深紫外led外延片及其制备方法、深紫外led
CN109786522B (zh) 一种GaN基发光二极管外延片及其制备方法
CN109473521B (zh) 一种发光二极管外延片及其制备方法
CN114464709B (zh) 一种led外延片、外延生长方法及led芯片
CN113488567B (zh) 具有复合过渡层的发光二极管外延片及其制备方法
CN114823993A (zh) 提高空穴量的紫外发光二极管外延片制备方法及外延片
CN113161457B (zh) 紫外发光二极管外延片及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 215600 No.28 CHENFENG Road, Zhangjiagang Economic Development Zone, Suzhou City, Jiangsu Province

Patentee after: BOE Huacan Optoelectronics (Suzhou) Co.,Ltd.

Country or region after: China

Address before: 215600 No.28 CHENFENG Road, Zhangjiagang Economic Development Zone, Suzhou City, Jiangsu Province

Patentee before: HC SEMITEK (SUZHOU) Co.,Ltd.

Country or region before: China