CN112510124B - 发光二极管外延片及其制造方法 - Google Patents

发光二极管外延片及其制造方法 Download PDF

Info

Publication number
CN112510124B
CN112510124B CN202011294076.1A CN202011294076A CN112510124B CN 112510124 B CN112510124 B CN 112510124B CN 202011294076 A CN202011294076 A CN 202011294076A CN 112510124 B CN112510124 B CN 112510124B
Authority
CN
China
Prior art keywords
layer
type
sublayer
quantum barrier
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011294076.1A
Other languages
English (en)
Other versions
CN112510124A (zh
Inventor
乔楠
李昱桦
刘源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Boe Huacan Optoelectronics Suzhou Co ltd
Original Assignee
HC Semitek Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Suzhou Co Ltd filed Critical HC Semitek Suzhou Co Ltd
Priority to CN202011294076.1A priority Critical patent/CN112510124B/zh
Publication of CN112510124A publication Critical patent/CN112510124A/zh
Application granted granted Critical
Publication of CN112510124B publication Critical patent/CN112510124B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本公开提供了一种发光二极管外延片及其制造方法,属于半导体技术领域。发光二极管外延片的有源层包括多个周期交替生长的量子阱层和量子垒层,每个量子阱层均为AlzGa1‑zN层,多个量子垒层中包括靠近N型层的多个第一类量子垒层和靠近P型层的多个第二类量子垒层,第一类量子垒层为AlmGa1‑mN层,z<m,第二类量子垒层包括依次层叠的第一子层、第二子层和第三子层,第一子层为AlxGa1‑xN层,第二子层为AlyGa1‑yN层,z<x<y,第三子层为AlN层。采用该发光二极管外延片可以提高量子垒层对载流子的限制能力,使得更多的载流子在量子阱层内复合,进而可以提高发光二极管的内量子发光效率。

Description

发光二极管外延片及其制造方法
技术领域
本公开涉及半导体技术领域,特别涉及一种发光二极管外延片及其制造方法。
背景技术
基于AlGaN材料的短波长发光二极管应用领域非常广泛,是氮化物半导体研究领域的一个重要研究内容。
外延片是制造发光二极管的重要部件。现有的发光二极管外延片包括衬底、以及依次层叠在衬底上的缓冲层、未掺杂的AlGaN层、N型层、有源层和P型层。有源层包括多个交替生长的量子阱层和量子垒层,其中,量子垒层通常为单层结构的AlGaN层。
然而单层的AlGaN量子垒层,对载流子的限制能力较差,从而会导致载流子无法在量子阱层进行有效复合,进而会导致发光二极管的内量子发光效率较低。
发明内容
本公开实施例提供了一种发光二极管外延片及其制造方法,可以提高量子垒层对载流子的限制能力,使得更多的载流子在量子阱层内复合,进而可以提高发光二极管的内量子发光效率。所述技术方案如下:
一方面,提供了一种发光二极管外延片,
所述发光二极管外延片包括衬底、以及依次层叠在衬底上的缓冲层、未掺杂的AlGaN层、N型层、有源层和P型层,所述有源层包括多个周期交替生长的量子阱层和量子垒层,其特征在于,
每个所述量子阱层均为AlzGa1-zN层,多个所述量子垒层中包括靠近N型层的多个第一类量子垒层和靠近P型层的多个第二类量子垒层,所述第一类量子垒层为AlmGa1-mN层,z<m,所述第二类量子垒层包括依次层叠的第一子层、第二子层和第三子层,所述第一子层为AlxGa1-xN层,所述第二子层为AlyGa1-yN层,z<x<y,所述第三子层为AlN层。
可选地,所述第一类量子垒层为N型掺杂的AlmGa1-mN层,所述第一类量子垒层中N型掺杂的浓度为5*1018~1*1019cm-3
可选地,所述第一子层、所述第二子层和所述第三子层中的至少一层为N型掺杂,所述第一子层、所述第二子层和所述第三子层中的至少一层中的N型掺杂的掺杂浓度为5*1018~1*1019cm-3
可选地,所述第一类量子垒层的厚度为5~15nm,所述第二类量子垒层的厚度为5~30nm。
可选地,所述第一子层、所述第二子层和第三子层的厚度相等。
可选地,z<x≤0.6,0.6<y<1。
另一方面,提供了一种发光二极管外延片的制造方法,所述制造方法包括:
提供一衬底;
在所述衬底上依次生长缓冲层、未掺杂的AlGaN层和N型层;
在所述N型层上生长有源层,所述有源层包括多个周期交替生长的量子阱层和量子垒层,每个所述量子阱层均为AlzGa1-zN层,多个所述量子垒层中包括靠近N型层的多个第一类量子垒层和靠近P型层的多个第二垒量子垒层,所述第一类量子垒层为AlmGa1-mN层,z<m,所述第二类量子垒层包括依次层叠的第一子层、第二子层和第三子层,所述第一子层为AlxGa1-xN层,所述第二子层为AlyGa1-yN层,z<x<y,所述第三子层为AlN层;
在所述有源层上生长P型层。
可选地,所述第一类量子垒层的生长压力和所述第二类量子垒层的生长压力相等,所述第一类量子垒层的生长温度和所述第二类量子垒层的生长温度相等。
可选地,所述第一类量子垒层为N型掺杂的AlmGa1-mN层,所述第一类量子垒层中N型掺杂的浓度为5*1018~1*1019cm-3
可选地,所述第一子层、所述第二子层和所述第三子层中的至少一层为N型掺杂,所述第一子层、所述第二子层和所述第三子层中的至少一层中的N型掺杂的掺杂浓度为5*1018~1*1019cm-3
本公开实施例提供的技术方案带来的有益效果是:
通过将量子垒层分成靠近N型层的多个第一类量子垒层和靠近P型层的多个第二类量子垒层,并限定了靠近P型层的多个第二类量子垒层均为复合结构,包括依次层叠的三个子层。其中,第一子层为AlxGa1-xN层,第二子层为AlyGa1-yN层,x<y。也就是说,第二子层中的Al含量高于第一子层中的Al含量,因此,第二子层的能带高度高于第一子层。而第三子层为AlN层,AlN材料的能带高度高于AlGaN材料,因此,第二类量子垒层中的能带高度逐渐升高。则,靠近P型层的多个第二类量子垒层中的三个子层可以形成三层阻挡,有效防止电子迁移至P型层,从而可以提高载流子在量子阱层中的辐射复合。另一方面,第一类量子类层为AmGa1-mN层,量子阱层为AlzGa1-zN层,z<m,z<x<y。也就是说量子垒层的能带高度均高于量子阱层的能带高度。量子阱层到量子垒层的能带高度逐渐升高,有利于载流子的聚集堆积,使得更多的载流子可以在量子阱层中辐射复合发光,从而可以进一步提高发光二极管的内量子发光效率。
附图说明
为了更清楚地说明本公开实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种发光二极管外延片的结构示意图;
图2是本公开实施例提供的一种发光二极管外延片的制造方法流程图;
图3是本公开实施例提供的另一种发光二极管外延片的制造方法流程图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚,下面将结合附图对本公开实施方式作进一步地详细描述。
图1是本公开实施例提供的一种发光二极管外延片的结构示意图,如图1所示,该发光二极管外延片包括衬底1、以及依次层叠在衬底1上的缓冲层2、未掺杂的AlGaN层3、N型层4、有源层5和P型层6。
有源层5包括多个周期交替生长的量子阱层51和量子垒层52,每个量子阱层51均为AlzGa1-zN层。多个量子垒层52中包括靠近N型层4的多个第一类量子垒层521和靠近P型层6的多个第二类量子垒层522。第一类量子垒层为AlmGa1-mN层,z<m。第二类量子垒层522包括依次层叠的第一子层522a、第二子层522b和第三子层522c,第一子层522a为AlxGa1-xN层,第二子层522b为AlyGa1-yN层,z<x<y,第三子层522c为AlN层。
本公开实施例通过将量子垒层分成靠近N型层的多个第一类量子垒层和靠近P型层的多个第二类量子垒层,并限定了靠近P型层的多个第二类量子垒层均为复合结构,包括依次层叠的三个子层。其中,第一子层为AlxGa1-xN层,第二子层为AlyGa1-yN层,x<y。也就是说,第二子层中的Al含量高于第一子层中的Al含量,因此,第二子层的能带高度高于第一子层。而第三子层为AlN层,AlN材料的能带高度高于AlGaN材料,因此,第二类量子垒层中的能带高度逐渐升高。则,靠近P型层的多个第二类量子垒层中的三个子层可以形成三层阻挡,有效防止电子迁移至P型层,从而可以提高载流子在量子阱层中的辐射复合。另一方面,第一类量子类层为AmGa1-mN层,量子阱层为AlzGa1-zN层,z<m,z<x<y。也就是说量子垒层的能带高度均高于量子阱层的能带高度。量子阱层到量子垒层的能带高度逐渐升高,有利于载流子的聚集堆积,使得更多的载流子可以在量子阱层中辐射复合发光,从而可以进一步提高发光二极管的内量子发光效率。
可选地,第一类量子垒层521为N型掺杂的AlmGa1-mN层,第一类量子垒层521中N型掺杂的浓度为5*1018~1*1019cm-3
在本公开实施例中,N型掺杂剂可以为硅烷,通过在第一类量子垒层521中掺Si,有利于降低体电阻,降低VF(正向工作电压)。
然而Si为杂质,若第一类量子垒层521中N型掺杂的浓度过高,会影响量子垒层的晶体质量,若第一类量子垒层521中N型掺杂的浓度过低,又起不到降低体电阻,降低VF(正向工作电压)的作用。
可选地,z<m<0.6。
可选地,第一子层522a、第二子层522b和第三子层522c中的至少一层为N型掺杂,第一子层522a、第二子层522b和第三子层522c中的至少一层中的N型掺杂的掺杂浓度为5*1018~1*1019cm-3
在本公开实施例中,N型掺杂可以为硅烷,通过在第一子层522a、第二子层522b和第三子层522c中的至少一层中掺Si,有利于降低体电阻,降低VF(正向工作电压)。
示例性地,第一子层522a为N型掺杂的AlxGa1-xN层,第一子层522a中N型掺杂的掺杂浓度为5*1018~1*1019cm-3
当第一子层522a、第二子层522b和第三子层522c均为N型掺杂的AlxGa1-xN层时,第一子层522a、第二子层522b和第三子层522c中N型掺杂的掺杂浓度可以相同或者不同,但N型掺杂的掺杂浓度均在5*1018~1*1019cm-3范围内。
可选地,第一类量子垒层521的厚度为5~15nm,第二类量子垒层522的厚度为5~30nm。
若第一类量子垒层521的厚度过厚,会对空穴也造成限制作用,影响内量子效率,若第一类量子垒层521的厚度过薄会降低垒层对电子的阻挡能力。
若第二类量子垒层522的厚度过厚,会对空穴也造成限制作用,影响内量子效率,若第二类量子垒层522的厚度过薄会降低垒层对电子的阻挡能力,电子会移动到P型层与空穴发生非辐射复合。
可选地,第一子层522a、第二子层522b和第三子层522c的厚度相等,以便于生长控制。
示例性地,第一子层522a、第二子层522b和第三子层522c的厚度均为1~10nm。
可选地,z<x≤0.6,0.6<y<1。z与外延片的发光波长相关,此时,三个子层中的能带呈阶梯变化逐渐升高,对载流子的限制效果最好。
可选地,量子阱层51的厚度为3~8nm。
若量子阱层51的厚度过厚,会导致阱垒之间的极化效应增大,降低载流子波函数重叠率。若量子阱层51的厚度过薄,会导致限制在阱层中复合的载流子数量较少,影响内量子效率。
可选地,衬底1可以为蓝宝石衬底。
可选地,缓冲层2可以为AlN层,厚度为10~30nm。生长缓冲层2主要是为了缓解蓝宝石衬底与AlGaN材料的晶格失配和热失配。但是该层的厚度不宜过厚,因为该层晶体质量较差,如果生长过厚,则会影响后续外延结构的生长并且会吸光,影响外量子效率。
可选地,未掺杂的AlGaN层3的厚度为1.5um。未掺杂的AlGaN层3作为后续生长材料的基础,需要控制缺陷密度,保证晶体质量。
可选地,N型层4可以为掺Si的AlGaN层,厚度为2.5um,Si的掺杂浓度为5*1018~1*1020cm-3
可选地,P型层6可以为掺Mg的AlGaN层。P型层6的厚度为20~30nm。Mg的掺杂浓度为1*1018~1*1020cm-3
或者,P型层6可以为复合型的P型半导体层,即包含P型电子阻挡层和P型AlGaN层,其中,P型电子阻挡层为AlGaN层,P型电子阻挡层中的Al组分高于P型AlGaN层中的Al组分。电子阻挡层有效阻挡电子从有源层5逃逸到P型层6,从而可以提高LED的内量子效率。
图1所示的发光二极管外延片的一种具体实现包括:该发光二极管外延片包括衬底1、以及依次层叠在衬底1上的缓冲层2、未掺杂的AlGaN层3、N型层4、有源层5和P型层6。
有源层5包括交替生长的6个量子阱层51和6个量子垒层52。6个量子阱层51均为Al0.3Ga0.7N层,厚度均为3nm。
6个量子垒层52包括靠近N型层4的4个第一类量子垒层521和靠近P型层6的2个第二类量子垒层522。第一类量子垒层521为Al0.4Ga0.6N层,厚度为12nm,第一类量子垒层521中N型掺杂的掺杂浓度为8*1018cm-3
2个第二类量子垒层522的厚度均为14nm,其中,每个第二类量子垒层522包括依次层叠的第一子层522a、第二子层522b和第三子层522c。每个第二类量子垒层522中的第一子层522a均为Al0.4Ga0.6N层,厚度为5nm。第二子层522b为Al0.7Ga0.3N层,厚度为7nm。第三子层522c为AlN层,厚度为2nm。
衬底1为蓝宝石衬底,缓冲层2为AlN层,厚度为15nm,未掺杂的AlGaN层3厚度为1.5um。N型层4为掺Si的AlGaN层,厚度为2.5um,Si的掺杂浓度为5*1019cm-3。P型层6为掺Mg的AlGaN层,厚度为25nm,Mg的掺杂浓度为1*1019cm-3
将上述发光二极管外延片制成LED芯片,与相关技术中包括单层的AlGaN量子垒层的外延片制成的LED芯片相比,出光效率增加了0.5~1%。
图1所示的发光二极管外延片的一种具体实现包括:该发光二极管外延片包括衬底1、以及依次层叠在衬底1上的缓冲层2、未掺杂的AlGaN层3、N型层4、有源层5和P型层6。
有源层5包括交替生长的5个量子阱层51和5个量子垒层52。其中,5个量子阱层51均为Al0.3Ga0.7N层,厚度均为3nm。
5个量子垒层52中包括靠近N型层4的1个第一类量子垒层和靠近P型层6的4个第二类量子垒层522。第一类量子垒层521为Al0.4Ga0.6N层,厚度为10nm,第一类量子垒层521中N型掺杂的掺杂浓度为8*1018cm-3。每个第二类量子垒层522包括依次层叠的第一子层522a、第二子层522b和第三子层522c,第一子层522a为Al0.4Ga0.6N层,厚度为5nm。第二子层522b为Al0.7Ga0.3N层,厚度为7nm。第三子层522c为AlN层,厚度为2nm。
衬底1为蓝宝石衬底,缓冲层2为AlN层,厚度为15nm,未掺杂的AlGaN层3厚度为1.5um。N型层4为掺Si的AlGaN层,厚度为2.5um,Si的掺杂浓度为5*1019cm-3。P型层6为掺Mg的AlGaN层,厚度为25nm,Mg的掺杂浓度为1*1019cm-3
将上述发光二极管外延片制成LED芯片,与相关技术中包括单层的AlGaN量子垒层的外延片制成的LED芯片相比,出光效率增加了0.5~1.5%。
图2是本公开实施例提供的一种发光二极管外延片的制造方法流程图,如图2所示,该制造方法包括:
步骤201、提供一衬底。
其中,衬底为蓝宝石衬底。
步骤202、在衬底上依次生长缓冲层、未掺杂的AlGaN层和N型层。
其中,缓冲层为AlN层,N型层为掺Si的AlGaN层。
步骤203、在N型层上生长有源层。
其中,有源层包括多个周期交替生长的量子阱层和量子垒层,每个量子阱层均为AlzGa1-zN层,多个量子垒层中包括靠近N型层的多个第一类量子垒层和靠近P型层的多个第二类量子垒层,第一类量子垒层为AlmGa1-mN层,z<m,第二类量子垒层包括依次层叠的第一子层、第二子层和第三子层,第一子层为AlxGa1-xN层,第二子层为AlyGa1-yN层,z<x<y,第三子层为AlN层。
步骤204、在有源层上生长P型层。
其中,P型层可以为掺Mg的AlGaN层。P型层6的厚度为20~30nm。Mg的掺杂浓度为1*1018~1*1020cm-3
本公开实施例通过将量子垒层分成靠近N型层的多个第一类量子垒层和靠近P型层的多个第二类量子垒层,并限定了靠近P型层的多个第二类量子垒层均为复合结构,包括依次层叠的三个子层。其中,第一子层为AlxGa1-xN层,第二子层为AlyGa1-yN层,x<y。也就是说,第二子层中的Al含量高于第一子层中的Al含量,因此,第二子层的能带高度高于第一子层。而第三子层为AlN层,AlN材料的能带高度高于AlGaN材料,因此,第二类量子垒层中的能带高度逐渐升高。则,靠近P型层的多个第二类量子垒层中的三个子层可以形成三层阻挡,有效防止电子迁移至P型层,从而可以提高载流子在量子阱层中的辐射复合。另一方面,第一类量子类层为AmGa1-mN层,量子阱层为AlzGa1-zN层,z<m,z<x<y。也就是说量子垒层的能带高度均高于量子阱层的能带高度。量子阱层到量子垒层的能带高度逐渐升高,有利于载流子的聚集堆积,使得更多的载流子可以在量子阱层中辐射复合发光,从而可以进一步提高发光二极管的内量子发光效率。
图3是本公开实施例提供的另一种发光二极管外延片的制造方法流程图,如图3所示,该制造方法包括:
步骤301、提供一衬底。
其中,衬底为蓝宝石。
在本实施例中,采用Veeco K465i or C4 or RB MOCVD(Metal Organic ChemicalVapor Deposition,金属有机化合物化学气相沉淀)设备实现外延片的制造方法。采用高纯H2(氢气)或高纯N2(氮气)或高纯H2和高纯N2的混合气体作为载气,高纯NH3作为N源,三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源,三甲基铟(TMIn)作为铟源,硅烷(SiH4)作为N型掺杂剂,三甲基铝(TMAl)作为铝源,二茂镁(CP2Mg)作为P型掺杂剂。反应室压力为100~600torr。
步骤302、在衬底上生长缓冲层。
其中,缓冲层为AlN层,厚度为1.5um。
在本公开实施例中,可以将衬底放在MOCVD反应腔中,向反应腔内通入TMAl和NH3,通过化学气相沉积法制备AlN薄膜。
示例性地,控制反应腔内的温度为520℃,压力为50~100torr,在蓝宝石衬底上沉积厚度为15nm的AlN薄膜。
可选地,也可以在PVD(Physical Vapour Deposition,物理气相沉积)反应腔中制备缓冲层。
示例性地,将衬底放在PVD反应腔中,向反应腔内通入N2和Ar,利用电场下形成的Ar等离子体轰击Al靶材,Al原子溅射后与被离子化的N原子反应,形成AlN薄膜。
步骤303、在缓冲层上生长未掺杂的AlGaN层。
在采用普通的生长方式加工AlGaN层时,会出现裂纹。因此在本实施例中,在低压高温的环境下,采用NH3脉冲通入的方式制备未掺杂的AlGaN层。即持续通入MO源(TMAl源和TMGa源),采用脉冲的方式断续地通入NH3至反应腔,这样可以得到晶体质量较优的AlGaN层。
其中,NH3以开30s关10s的方式断续通入反应腔。
示例性地,控制反应腔内的温度为1100℃,压力为50~100torr,在缓冲层上生长厚度为1.5um的未掺杂的AlGaN层。
步骤304、在未掺杂的AlGaN层上生长N型层。
其中,N型层为掺Si的AlGaN层,Si的掺杂浓度为5*1018~1*1020cm-3
示例性地,控制反应腔内的温度为1200~1300℃,压力为50~100torr,在未掺杂的AlGaN层上生长厚度为2.5um的N型层。
步骤305、在N型层上生长有源层。
其中,有源层包括多个周期交替生长的量子阱层和量子垒层,每个量子阱层均为AlzGa1-zN层,多个量子垒层中包括靠近N型层的多个第一类量子垒层和靠近P型层的多个第二类量子垒层,第一类量子垒层为AlmGa1-mN层,z<m,第二类量子垒层包括依次层叠的第一子层、第二子层和第三子层,第一子层为AlxGa1-xN层,第二子层为AlyGa1-yN层,z<x<y,第三子层为AlN层。
可选地,第一类量子垒层为N型掺杂的AlmGa1-mN层,第一类量子垒层中N型掺杂的浓度为5*1018~1*1019cm-3
在本公开实施例中,N型掺杂剂可以为硅烷,通过在第一类量子垒层中掺Si,有利于降低体电阻,降低VF(正向工作电压)。
然而Si为杂质,若第一类量子垒层中N型掺杂的浓度过高,会影响量子垒层的晶体质量,若第一类量子垒层中N型掺杂的浓度过低,又起不到降低体电阻,降低VF(正向工作电压)的作用。
可选地,z<m<0.6。
可选地,第一子层、第二子层和第三子层中的至少一层为N型掺杂,第一子层、第二子层和第三子层中的至少一层中的N型掺杂的掺杂浓度为5*1018~1*1019cm-3
在本公开实施例中,N型掺杂可以为硅烷,通过在第一子层、第二子层和第三子层中的至少一层中掺Si,有利于降低体电阻,降低VF(正向工作电压)。
示例性地,第一子层为N型掺杂的AlxGa1-xN层,第一子层中N型掺杂的掺杂浓度为5*1018~1*1019cm-3
当第一子层、第二子层和第三子层均为N型掺杂的AlxGa1-xN层时,第一子层、第二子层和第三子层中N型掺杂的掺杂浓度可以相同或者不同,但N型掺杂的掺杂浓度均在5*1018~1*1019cm-3范围内。
可选地,第一类量子垒层的厚度为5~15nm,第二类量子垒层的厚度为5~30nm。
若第一类量子垒层的厚度过厚,会对空穴也造成限制作用,影响内量子效率,若第一类量子垒层的厚度过薄会降低垒层对电子的阻挡能力。
若第二类量子垒层的厚度过厚,会对空穴也造成限制作用,影响内量子效率,若第二类量子垒层的厚度过薄会降低垒层对电子的阻挡能力,电子会移动到P型层与空穴发生非辐射复合。
可选地,第一子层、第二子层和第三子层的厚度相等,以便于生长控制。
示例性地,第一子层、第二子层和第三子层的厚度均为1~10nm。
可选地,z<x≤0.6,0.6<y<1。z与外延片的发光波长相关,此时,三个子层中的能带呈阶梯变化逐渐升高,对载流子的限制效果最好。
可选地,量子阱层的厚度为3~8nm。
若量子阱层的厚度过厚,会导致阱垒之间的极化效应增大,降低载流子波函数重叠率。若量子阱层的厚度过薄,会导致限制在阱层中复合的载流子数量较少,影响内量子效率。
可选地,第一类量子垒层的生长压力和第二类量子垒层的生长压力相等,第一类量子垒层的生长温度和第二类量子垒层的生长温度相等。
示例性地,第一类量子垒层和第二类量子垒层的生长温度均为900~1250℃。
若量子垒层的生长温度过高,则会增加外延层应力,甚至导致裂片。若量子垒层生长温度过低,又会导致垒层晶体质量太差。
示例性地,第一类量子垒层和第二类量子垒层的生长温度均为30~200torr。
若量子垒层的生长压力过高,则不利于Al的并入。若量子垒层生长压力过低,又会影响生长速率。
可选地,第一子层、第二子层和第三子层的生长温度和生长压力均相同。
可选地,量子阱层的生长温度为900~1250℃,生长压力为50~200torr。
步骤306、在有源层上生长P型层。
在本公开实施例的一种实现方式中,P型层为掺Mg的AlGaN层,厚度为50~500nm,Mg的掺杂浓度为1*1018~1*1020cm-3
示例性地,控制反应腔内的温度为1000~1250℃,压力为50~200torr,生长厚度为50~500nm的P型层。
在本公开实施例的另一种实现方式中,P型层为复合型的P型半导体层,即包含P型电子阻挡层和P型AlGaN层,其中,P型电子阻挡层为AlGaN层,P型电子阻挡层中的Al组分高于P型AlGaN层中的Al组分。
示例性地,控制反应腔内的温度为1000℃,压力为150torr,在有源层上生长厚度为20nm的电子阻挡层,控制反应腔内的温度为1000~1250℃,压力为50~200torr,生长厚度为50~500nm的P型层。
在上述步骤完成之后,将反应室的温度降至650~850℃,在氮气气氛进行退火处理5~15min,而后逐渐降至室温,结束发光二极管的外延生长。
本公开实施例
通过将量子垒层分成靠近N型层的多个第一类量子垒层和靠近P型层的多个第二类量子垒层,并限定了靠近P型层的多个第二类量子垒层均为复合结构,包括依次层叠的三个子层。其中,第一子层为AlxGa1-xN层,第二子层为AlyGa1-yN层,x<y。也就是说,第二子层中的Al含量高于第一子层中的Al含量,因此,第二子层的能带高度高于第一子层。而第三子层为AlN层,AlN材料的能带高度高于AlGaN材料,因此,第二类量子垒层中的能带高度逐渐升高。则,靠近P型层的多个第二类量子垒层中的三个子层可以形成三层阻挡,有效防止电子迁移至P型层,从而可以提高载流子在量子阱层中的辐射复合。另一方面,第一类量子类层为AmGa1-mN层,量子阱层为AlzGa1-zN层,z<m,z<x<y。也就是说量子垒层的能带高度均高于量子阱层的能带高度。量子阱层到量子垒层的能带高度逐渐升高,有利于载流子的聚集堆积,使得更多的载流子可以在量子阱层中辐射复合发光,从而可以进一步提高发光二极管的内量子发光效率。
以上所述仅为本公开的可选实施例,并不用以限制本公开,凡在本公开的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本公开的保护范围之内。

Claims (5)

1.一种发光二极管外延片,所述发光二极管外延片包括衬底、以及依次层叠在衬底上的缓冲层、未掺杂的AlGaN层、N型层、有源层和P型层,所述有源层包括多个周期交替生长的量子阱层和量子垒层,其特征在于,
每个所述量子阱层均为AlzGa1-zN层,多个所述量子垒层中包括靠近N型层的多个第一类量子垒层和靠近P型层的多个第二类量子垒层,所述第一类量子垒层为AlmGa1-mN层,z<m,所述第二类量子垒层包括依次层叠的第一子层、第二子层和第三子层,所述第一子层为AlxGa1-xN层,所述第二子层为AlyGa1-yN层,z<x≤0.6,0.6<y<1,所述第三子层为AlN层;
所述第一类量子垒层为N型掺杂的AlmGa1-mN层,所述第一类量子垒层中N型掺杂的浓度为5*1018~1*1019cm-3
所述第一子层、所述第二子层和所述第三子层中的至少一层为N型掺杂,所述第一子层、所述第二子层和所述第三子层中的至少一层中的N型掺杂的掺杂浓度为5*1018~1*1019cm-3
2.根据权利要求1所述的发光二极管外延片,其特征在于,所述第一类量子垒层的厚度为5~15nm,所述第二类量子垒层的厚度为5~30nm。
3.根据权利要求2所述的发光二极管外延片,其特征在于,所述第一子层、所述第二子层和第三子层的厚度相等。
4.一种发光二极管外延片的制造方法,其特征在于,所述制造方法包括:
提供一衬底;
在所述衬底上依次生长缓冲层、未掺杂的AlGaN层和N型层;
在所述N型层上生长有源层,所述有源层包括多个周期交替生长的量子阱层和量子垒层,每个所述量子阱层均为AlzGa1-zN层,多个所述量子垒层中包括靠近N型层的多个第一类量子垒层和靠近P型层的多个第二类量子垒层,所述第一类量子垒层为AlmGa1-mN层,z<m,所述第二类量子垒层包括依次层叠的第一子层、第二子层和第三子层,所述第一子层为AlxGa1-xN层,所述第二子层为AlyGa1-yN层,z<x≤0.6,0.6<y<1,所述第三子层为AlN层;所述第一类量子垒层为N型掺杂的AlmGa1-mN层,所述第一类量子垒层中N型掺杂的浓度为5*1018~1*1019cm-3;所述第一子层、所述第二子层和所述第三子层中的至少一层为N型掺杂,所述第一子层、所述第二子层和所述第三子层中的至少一层中的N型掺杂的掺杂浓度为5*1018~1*1019cm-3
在所述有源层上生长P型层。
5.根据权利要求4所述的制造方法,其特征在于,所述第一类量子垒层的生长压力和所述第二类量子垒层的生长压力相等,所述第一类量子垒层的生长温度和所述第二类量子垒层的生长温度相等。
CN202011294076.1A 2020-11-18 2020-11-18 发光二极管外延片及其制造方法 Active CN112510124B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011294076.1A CN112510124B (zh) 2020-11-18 2020-11-18 发光二极管外延片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011294076.1A CN112510124B (zh) 2020-11-18 2020-11-18 发光二极管外延片及其制造方法

Publications (2)

Publication Number Publication Date
CN112510124A CN112510124A (zh) 2021-03-16
CN112510124B true CN112510124B (zh) 2022-05-13

Family

ID=74956835

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011294076.1A Active CN112510124B (zh) 2020-11-18 2020-11-18 发光二极管外延片及其制造方法

Country Status (1)

Country Link
CN (1) CN112510124B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117894897B (zh) * 2024-03-15 2024-09-24 江西兆驰半导体有限公司 一种led外延片及其制备方法、led芯片
CN117894898B (zh) * 2024-03-15 2024-06-11 江西兆驰半导体有限公司 深紫外led外延片及其制备方法、深紫外led

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109768133A (zh) * 2019-01-18 2019-05-17 华灿光电(浙江)有限公司 氮化镓基发光二极管外延片及其制造方法
CN110660872A (zh) * 2019-09-27 2020-01-07 中国科学技术大学 一种多量子阱结构、光电器件外延片及光电器件
CN110718612A (zh) * 2019-08-30 2020-01-21 华灿光电(浙江)有限公司 发光二极管外延片及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109768133A (zh) * 2019-01-18 2019-05-17 华灿光电(浙江)有限公司 氮化镓基发光二极管外延片及其制造方法
CN110718612A (zh) * 2019-08-30 2020-01-21 华灿光电(浙江)有限公司 发光二极管外延片及其制造方法
CN110660872A (zh) * 2019-09-27 2020-01-07 中国科学技术大学 一种多量子阱结构、光电器件外延片及光电器件

Also Published As

Publication number Publication date
CN112510124A (zh) 2021-03-16

Similar Documents

Publication Publication Date Title
CN109950372B (zh) 发光二极管外延片及其制造方法
CN109346576B (zh) 一种发光二极管外延片及其制备方法
CN112582508B (zh) 发光二极管的外延片及其制备方法
CN112366258A (zh) 紫外发光二极管外延片及其制造方法
CN113206175B (zh) 发光二极管外延片及其制备方法
CN112687773B (zh) 紫外发光二极管的外延片及其制备方法
CN217641376U (zh) 一种led外延片及led芯片
CN109449264B (zh) 一种发光二极管外延片及其制造方法
CN112951963B (zh) 发光二极管外延片及其制备方法
CN112331749B (zh) 紫外发光二极管的外延片及其制备方法
CN112510124B (zh) 发光二极管外延片及其制造方法
CN109994580B (zh) 发光二极管的外延片及其制作方法
CN109273571B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN114883464A (zh) 提高可靠性的发光二极管外延片及其制备方法
CN109103312B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN111883623B (zh) 近紫外发光二极管外延片及其制备方法
CN116454184B (zh) 一种高光效led外延片及其制备方法、led
CN109950375B (zh) 发光二极管外延片及其生长方法
CN109786522B (zh) 一种GaN基发光二极管外延片及其制备方法
CN109473511B (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN109473521B (zh) 一种发光二极管外延片及其制备方法
CN109830582B (zh) 发光二极管外延片及其生长方法
CN116978992A (zh) 发光二极管及其制备方法
CN116364822A (zh) 改善内量子效率的发光二极管及其制备方法
CN113644174B (zh) 具有p型复合层的发光二极管外延片制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 215600 No.28 CHENFENG Road, Zhangjiagang Economic Development Zone, Suzhou City, Jiangsu Province

Patentee after: BOE Huacan Optoelectronics (Suzhou) Co.,Ltd.

Country or region after: China

Address before: 215600 No.28 CHENFENG Road, Zhangjiagang Economic Development Zone, Suzhou City, Jiangsu Province

Patentee before: HC SEMITEK (SUZHOU) Co.,Ltd.

Country or region before: China