CN116364822A - 改善内量子效率的发光二极管及其制备方法 - Google Patents

改善内量子效率的发光二极管及其制备方法 Download PDF

Info

Publication number
CN116364822A
CN116364822A CN202310250994.1A CN202310250994A CN116364822A CN 116364822 A CN116364822 A CN 116364822A CN 202310250994 A CN202310250994 A CN 202310250994A CN 116364822 A CN116364822 A CN 116364822A
Authority
CN
China
Prior art keywords
layer
quantum well
active layer
active
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310250994.1A
Other languages
English (en)
Inventor
洪威威
尚玉平
陆香花
肖云飞
梅劲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN202310250994.1A priority Critical patent/CN116364822A/zh
Publication of CN116364822A publication Critical patent/CN116364822A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本公开提供了一种改善内量子效率的发光二极管及其制备方法,属于光电子制造技术领域。该发光二极管包括n型层和p型层,以及设置在所述n型层和所述p型层之间的有源层,所述有源层包括依次层叠在所述n型层上的第一有源层、第二有源层和第三有源层,所述第一有源层、所述第二有源层和所述第三有源层均包括层叠的量子阱层和量子垒层;所述第一有源层的量子阱层的厚度小于所述第二有源层的量子阱层的厚度,所述第二有源层的量子阱层的厚度小于所述第三有源层的量子阱层的厚度。本公开实施例能改善发光二极管的内量子效率,提升发光二极管的发光效果。

Description

改善内量子效率的发光二极管及其制备方法
技术领域
本公开涉及光电子制造技术领域,特别涉及一种改善内量子效率的发光二极管及其制备方法。
背景技术
发光二极管(英文:Light Emitting Diode,简称:LED)作为光电子产业中极具影响力的新产品,具有体积小、使用寿命长、颜色丰富多彩、能耗低等特点,广泛应用于照明、显示屏、信号灯、背光源、玩具等领域。LED的核心结构是外延片,外延片的制作对LED的光电特性有着较大的影响。
外延片通常包括:衬底、n型GaN层、有源层和p型GaN层,n型GaN层、有源层和p型GaN层依次层叠在衬底上。其中,有源层通常包括多个交替层叠的InGaN量子阱层和GaN量子垒层。
由于InGaN材料的晶格常数大于GaN,会出现晶格失配的问题,且晶格失配的严重程度会影响压电极化电场的强度,而压电极化电场会导致量子阱能带倾斜,使电子空穴波函数重叠度变小,引起辐射复合效率降低;由于空穴的质量远远大于电子的质量,导致在小电流驱动下距离P型层较远的量子阱中空穴载流子浓度过低,电子和空穴有效复合发光的机率很低,造成发光二极管的内量子效率(Internal Quantum Efficiency,简称IQE)下降。
发明内容
本公开实施例提供了一种改善内量子效率的发光二极管及其制备方法,能改善发光二极管的内量子效率,提升发光二极管的发光效果。所述技术方案如下:
一方面,本公开实施例提供了一种发光二极管,所述发光二极管包括n型层和p型层,以及设置在所述n型层和所述p型层之间的有源层,所述有源层包括依次层叠在所述n型层上的第一有源层、第二有源层和第三有源层,所述第一有源层、所述第二有源层和所述第三有源层均包括层叠的量子阱层和量子垒层;所述第一有源层的量子阱层的厚度小于所述第二有源层的量子阱层的厚度,所述第二有源层的量子阱层的厚度小于所述第三有源层的量子阱层的厚度。
可选地,所述第一有源层的量子阱层的厚度与所述第二有源层的量子阱层的厚度的比值不小于0.8;所述第二有源层的量子阱层的厚度与所述第三有源层的量子阱层的厚度的比值不小于0.8。
可选地,所述第一有源层的量子阱层的厚度为2nm至3nm。
可选地,所述第一有源层、所述第二有源层和所述第三有源层均包括交替层叠的多个所述量子阱层和多个所述量子垒层。
可选地,所述第一有源层的所述量子阱层和所述量子垒层的周期数量不大于所述第二有源层的所述量子阱层和所述量子垒层的周期数量;所述第二有源层的所述量子阱层和所述量子垒层的周期数量不大于所述第三有源层的所述量子阱层和所述量子垒层的周期数量。
可选地,所述第一有源层的所述量子阱层和所述量子垒层的周期数量为2至5个,所述第二有源层的所述量子阱层和所述量子垒层的周期数量为2至5个,所述第三有源层的所述量子阱层和所述量子垒层的周期数量为2至5个。
可选地,所述量子阱层包括InxGa1-xN层,0.2≤x≤0.5,各所述量子阱层中In组分的占比均相等。
可选地,所述量子垒层包括GaN层或AlGaN层。
另一方面,本公开实施例还提供了一种发光二极管的制备方法,所述制备方法包括:提供一衬底;在所述衬底上形成n型层;在所述n型层上形成有源层,所述有源层包括依次层叠的第一有源层、第二有源层和第三有源层,所述第一有源层、所述第二有源层和所述第三有源层均包括层叠的量子阱层和量子垒层;所述第一有源层的量子阱层的厚度小于所述第二有源层的量子阱层的厚度,所述第二有源层的量子阱层的厚度小于所述第三有源层的量子阱层的厚度;在所述有源层上形成p型层。
可选地,所述在所述n型层上形成有源层包括:在纯氮气气氛下,控制生长温度为700℃至850℃,控制生长压力为200Torr至500Torr,生长各所述量子阱层;在氮气和氢气混合气氛下,控制生长温度为800℃至960℃,控制生长压力为100Torr至300Torr,生长各所述量子垒层。
本公开实施例提供的技术方案带来的有益效果至少包括:
本公开实施例提供的发光二极管通过调整量子阱InGaN的厚度,使得从n型层至p型层的方向上,量子阱层的厚度具有由“窄”到“宽”的变化,这样距离p型层较远的量子阱层的厚度较小,量子垒层和量子阱层之间晶格失配的情况也更轻微,从而可以减弱距离p型层较远的量子阱层与量子垒层之间晶格失配严重的问题,并减弱压电极化电场,减弱距离p型层较远的量子阱层与量子垒层之间的斯塔克效应。
并且,减小距离p型层较远的量子阱层的厚度,能有效降低对小电流下载流子的束缚,这样就可以增加靠近p型层的量子阱层中载流子浓度,从而提升发光二极管的内量子效率,改善发光二极管的发光效率。
附图说明
为了更清楚地说明本公开实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种发光二极管的结构示意图;
图2是本公开实施例提供的一种发光二极管的制备方法的流程图。
图中各标记说明如下:
10、衬底;
20、n型层;
30、有源层;31、第一有源层;32、第二有源层;33、第三有源层;301、量子阱层;302、量子垒层;
40、p型层;41、低温p型AlGaN层;42、p型电子阻挡层;43、高温p型GaN层;44、p型欧姆接触层;
51、缓冲层;52、非掺杂GaN层。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚,下面将结合附图对本公开实施方式作进一步地详细描述。
图1是本公开实施例提供的一种发光二极管的结构示意图。如图1所示,该外延片包括衬底10和依次形成在衬底10上的n型层20、有源层30和p型层40;
如图1所示,有源层30包括依次层叠的第一有源层31、第二有源层32和第三有源层33,第一有源层31、第二有源层32和第三有源层33均包括层叠的量子阱层301和量子垒层302。
示例性地,量子阱层301包括InxGa1-xN层,0.2≤x≤0.5。
如图1所示,第一有源层31的量子阱层301的厚度小于第二有源层32的量子阱层301的厚度,第二有源层32的量子阱层301的厚度小于第三有源层33的量子阱层301的厚度。
本公开实施例提供的发光二极管通过调整量子阱InGaN的厚度,使得从n型层20至p型层40的方向上,量子阱层301的厚度具有由“窄”到“宽”的变化,这样距离p型层40较远的量子阱层301的厚度较小,量子垒层302和量子阱层301之间晶格失配的情况也更轻微,从而可以减弱距离p型层40较远的量子阱层301与量子垒层302之间晶格失配严重的问题,并减弱压电极化电场,减弱距离p型层40较远的量子阱层301与量子垒层302之间的斯塔克效应。
并且,减小距离p型层40较远的量子阱层301的厚度,能有效降低对小电流下载流子的束缚,这样就可以增加靠近p型层40的量子阱层301中载流子浓度,从而提升发光二极管的内量子效率,改善发光二极管的发光效率。
可选地,第一有源层31的量子阱层301的厚度与第二有源层32的量子阱层301的厚度的比值不小于0.8。
通过控制第一有源层31的量子阱层301的厚度与第二有源层32的量子阱层301的厚度比值不小于0.8,能避免第二有源层32的量子阱层301的厚度相比于第一有源层31的量子阱层301的厚度变化幅度过大,而导致载流子在有源层中的传递。
示例性地,第一有源层31的量子阱层301的厚度为2nm至3nm。
通过将第一有源层31的量子阱层301的厚度设置在上述范围内,使得距离p型层40较远的量子阱层301的厚度较小,量子垒层302和量子阱层301之间晶格失配的情况也更轻微,从而可以减弱距离p型层40较远的量子阱层301与量子垒层302之间晶格失配严重的问题,并减弱压电极化电场,减弱距离p型层40较远的量子阱层301与量子垒层302之间的斯塔克效应。
例如,第一有源层31的量子阱层301的厚度为2nm,且第一有源层31的量子阱层301的厚度与第二有源层32的量子阱层301的厚度比值为0.8。此时,第二有源层32的量子阱层301的厚度可以是2.5nm。
可选地,第二有源层32的量子阱层301的厚度与第三有源层33的量子阱层301的厚度的比值不小于0.8。
通过控制第一有源层31的量子阱层301的厚度与第二有源层32的量子阱层301的厚度比值不小于0.8,能避免第二有源层32的量子阱层301的厚度相比于第一有源层31的量子阱层301的厚度变化幅度过大,而导致载流子在有源层中的传递。
示例性地,第二有源层32的量子阱层301的厚度为2.5nm,且第二有源层32的量子阱层301的厚度与第三有源层33的量子阱层301的厚度比值为0.8。此时,第三有源层33的量子阱层301的厚度可以是3.125nm。
可选地,第一有源层31、第二有源层32和第三有源层33均包括交替层叠的多个量子阱层301和多个量子垒层302。
这样每类有源层的周期数量为多个,这样各类有源层的总厚度也更大,从而在有源层30中形成厚度由“窄”到“宽”的变化更为明显的量子阱层301。从而更加容易实现削弱距离p型层40较远的量子阱层301与量子垒层302之间晶格失配的目的,并减弱压电极化电场,从而减弱距离p型层40较远的量子阱层301与量子垒层302之间的斯塔克效应。
示例性地,第一有源层31的量子阱层301和量子垒层302的周期数量为2至5个,第二有源层32的量子阱层301和量子垒层302的周期数量为2至5个,第三有源层33的量子阱层301和量子垒层302的周期数量为2至5个。
在一种实现方式中,三类有源层的数量可以相同。例如,第一有源层31的量子阱层301和量子垒层302的周期数量为3个,第二有源层32的量子阱层301和量子垒层302的周期数量为3个,第三有源层33的量子阱层301和量子垒层302的周期数量为3个。
在另外一种实现方式中,三类有源层的量子阱层301和量子垒层302的周期数量可以部分相同。例如,第一有源层31的量子阱层301和量子垒层302的周期数量为3个,第二有源层32的量子阱层301和量子垒层302的周期数量为3个,第三有源层33的量子阱层301和量子垒层302的周期数量为4个。
在其他一些实现方式中,第一有源层31的量子阱层301和量子垒层302的周期数量不大于第二有源层32的量子阱层301和量子垒层302的周期数量,第二有源层32的量子阱层301和量子垒层302的周期数量不大于第三有源层33的量子阱层301和量子垒层302的周期数量。
示例性地,第一有源层31的量子阱层301和量子垒层302的周期数量小于第二有源层32的量子阱层301和量子垒层302的周期数量,第二有源层32的量子阱层301和量子垒层302的周期数量小于第三有源层33的量子阱层301和量子垒层302的周期数量。
这样通过设置更少的第一有源层31的周期数量,在有源层30中形成厚度由“窄”到“宽”的变化更为明显的量子阱层301,能进一步减小距离p型层40较远的量子阱层301的总厚度,有效降低对小电流下载流子的束缚,这样就可以增加靠近p型层40的量子阱层301中载流子浓度,从而提升发光二极管的内量子效率,改善发光二极管的发光效率。
作为一种示例,本公开实施例中,第一有源层31的量子阱层301和量子垒层302的周期数量可以是2个,第二有源层32的量子阱层301和量子垒层302的周期数量可以是3个,第三有源层33的量子阱层301和量子垒层302的周期数量可以是5个。
可选地,量子阱层301包括InxGa1-xN层,0.2≤x≤0.5,各量子阱层301中In组分的占比均相等。设置各量子阱层301中In组分的占比相同,可以更好地实现工业量产。
可选地,量子垒层302包括GaN层或AlGaN层。即各类有源层中的量子垒层302可以选择GaN层和AlGaN层中的一个。
可选地,衬底10为蓝宝石衬底10、硅衬底10或碳化硅衬底10。衬底10可以为平片衬底10,也可以为图形化衬底10。
作为示例,本公开实施例中,衬底10为蓝宝石衬底。蓝宝石衬底为一种常用衬底,技术成熟,成本低。具体可以为图形化蓝宝石衬底或蓝宝石平片衬底。
可选地,n型层20可以是n型GaN层。n型层20的厚度为0.5μm至3μm。
其中,n型层20的掺杂剂为硅烷,掺杂硅烷的浓度可以是1×1018cm-3至1×1019cm-3
可选地,p型层40的厚度为50nm至100nm。
其中,p型层40的掺杂剂为二茂镁。
其中,p型层40可以包括依次层叠在有源层30上的低温p型AlGaN层41、p型电子阻挡层42、高温p型GaN层43和p型欧姆接触层44。
示例性地,p型电子阻挡层42可以是p型AlkGa1-kN0.2<k<0.5层,p型电子阻挡层42的厚度可以是20nm至100nm。
若p型电子阻挡层42的厚度过薄,会降低对电子的阻挡作用,若p型电子阻挡层42的厚度过厚,则会增加p型电子阻挡层42对光的吸收,从而导致LED的发光效率降低。
本公开实施例中,低温p型AlGaN层41和高温p型GaN层43均为Mg掺杂。
低温p型AlGaN层41的Mg掺杂浓度为5×1019cm-3至1×1021cm-3,高温p型GaN层43的Mg掺杂浓度为5×1019cm-3至1×1021cm-3
其中,低温p型AlGaN层41的厚度可以是50nm至100nm,例如,低温p型AlGaN层41的厚度可以是80nm。
其中,高温p型GaN层43的厚度可以是100nm至200nm,例如,高温p型GaN层43的厚度可以是150nm。
可选地,p型欧姆接触层44的厚度可以为10nm至50nm。作为示例,本公开实施例中,p型欧姆接触层44的厚度为20nm。
若p型欧姆接触层44的厚度过薄,会影响对外延层与电极的电流接触,若p型欧姆接触层44的厚度过厚,则会增加p型欧姆接触层44对光的吸收,从而导致LED的发光效率降低。
其中,p型欧姆接触层44为Mg掺杂,p型欧姆接触层44的Mg掺杂浓度为1×1020cm-3至1×1021cm-3
可选地,如图1所示,在衬底10和n型层20之间还包括缓冲层51和非掺杂GaN层52,缓冲层51和非掺杂GaN层52依次层叠在衬底10上。
本公开实施例中,缓冲层51可以是AlN层,AlN层是在温度为400℃至800℃之间生长形成的AlN层。
其中,缓冲层51的厚度可以是10nm至50nm。示例性地,缓冲层51的厚度可以是20nm。
通过将缓冲层51的厚度设置在上述范围内,可以避免缓冲层51的厚度过薄,而降低在较薄的缓冲层51上生长的外延层的晶体质量;还可以避免缓冲层51的厚度过厚,则会增加缓冲层51对光的吸收,从而导致外延片的发光效率降低。
本公开实施例中,在缓冲层51和n型层20之间还生长有一层非掺杂GaN层52,相较于衬底10,由于非掺杂GaN层52的晶体结构与n型层20相似,通过设置非掺杂GaN层52作为过渡层,能提升后续外延层的晶体质量。
其中,非掺杂GaN层52的厚度为0.5μm至3μm。示例性地,非掺杂GaN层52的厚度为2μm。
通过将非掺杂GaN层52的厚度设置在上述范围内,可以避免非掺杂GaN层52的厚度过薄,而起不到过渡的作用,降低生长的外延层的晶体质量;还可以避免非掺杂GaN层52的厚度过厚,则会增加非掺杂GaN层52对光的吸收,从而导致外延片的发光效率降低。
图2是本公开实施例提供的一种发光二极管的制备方法的流程图。该方法用于制备图1所示的发光二极管。如图2所示,该制备方法包括:
S11:提供一衬底。
S12:在衬底上形成n型层。
S13:在n型层上形成有源层。
其中,有源层包括依次层叠的第一有源层、第二有源层和第三有源层,第一有源层、第二有源层和第三有源层均包括层叠的量子阱层和量子垒层,量子阱层包括InxGa1-xN层,0.2≤x≤0.5;第一有源层的量子阱层的厚度小于第二有源层的量子阱层的厚度,第二有源层的量子阱层的厚度小于第三有源层的量子阱层的厚度。
S14:在有源层上形成p型层。
该制备方法制备的外延片通过调整量子阱InGaN的厚度,使得从n型层至p型层的方向上,量子阱层的厚度具有由“窄”到“宽”的变化,这样距离p型层较远的量子阱层的厚度较小,量子垒层和量子阱层之间晶格失配的情况也更轻微,从而可以减弱距离p型层较远的量子阱层与量子垒层之间晶格失配严重的问题,并减弱压电极化电场,减弱距离p型层较远的量子阱层与量子垒层之间的斯塔克效应。
并且,减小距离p型层较远的量子阱层的厚度,能有效降低对小电流下载流子的束缚,这样就可以增加靠近p型层的量子阱层中载流子浓度,从而提升发光二极管的内量子效率,改善发光二极管的发光效率。
在步骤S11中,衬底为蓝宝石衬底、硅衬底或碳化硅衬底。衬底可以为平片衬底,也可以为图形化衬底。
作为示例,本公开实施例中,衬底为蓝宝石衬底。蓝宝石衬底为一种常用衬底,技术成熟,成本低。具体可以为图形化蓝宝石衬底或蓝宝石平片衬底。
在步骤S11中,可以将蓝宝石衬底在1000℃至1200℃氢气气氛里进行高温清洁处理5min至20min,然后进行氮化处理。
在步骤S11中,可以对蓝宝石衬底进行预处理,将蓝宝石衬底置于MOCVD(Metal-organic Chemical Vapor Deposition,金属有机化合物化学气相沉积)反应室中,对蓝宝石衬底进行烘烤处理12分钟至18分钟。作为示例,本公开实施例中,对蓝宝石衬底进行烘烤处理15分钟。
具体地,烘烤温度可以为1000℃至1200℃,烘烤时MOCVD反应室内的压力可以为100mbar至200mbar。
在步骤S12之前还可以包括以下几步:
第一步,在衬底上生长缓冲层。
具体地,将蓝宝石衬底放入利用物理气相沉积(Physical Vapour Deposition,简称PVD)设备磁控溅射沉积AlN层,得到缓冲层。
其中,PVD设备中生长温度为400℃至800℃,溅射功率为3000W至5000W,压力为2mtorr至20mtorr,AlN层沉积厚度为10nm至50nm。
第二步,在缓冲层上生长非掺杂GaN层。
本公开实施例中,在缓冲层和n型层之间还生长有一层非掺杂GaN层,相较于衬底,由于非掺杂GaN层的晶体结构与n型层相似,通过设置非掺杂GaN层作为过渡层,能提升后续外延层的晶体质量。
其中,非掺杂GaN层的厚度为0.5μm至3μm。示例性地,非掺杂GaN层的厚度为2μm。
具体地,MOCVD生长未进行掺杂的GaN缓冲恢复层。MOCVD系统中温度调节至1000℃至1150℃,生长压力为100Torr至300Torr的环境下,生长厚度为0.5μm至3μm的非掺杂GaN层。
步骤S12可以包括:在非掺杂GaN层上生长n型层。
可选地,n型层可以是n型GaN层。n型层的厚度为0.5μm至3μm。其中,n型层的掺杂剂为硅烷。
具体地,MOCVD系统中温度调节至1000℃至1150℃,生长压力为100Torr至300Torr的环境下,生长厚度为0.5μm至3μm的n型掺杂GaN层,n型GaN层掺杂Si的浓度为1×1018cm-3至1×1019cm-3
步骤S13可以包括:在n型GaN层上生长有源层。
其中,有源层包括依次层叠的第一有源层、第二有源层和第三有源层,第一有源层、第二有源层和第三有源层均包括层叠的量子阱层和量子垒层。
其中,第一有源层的量子阱层的厚度小于第二有源层的量子阱层的厚度,第二有源层的量子阱层的厚度小于第三有源层的量子阱层的厚度。量子阱层包括InxGa1-xN层,0.2≤x≤0.5。
可选地,第一有源层的量子阱层的厚度与第二有源层的量子阱层的厚度的比值不小于0.8。
示例性地,第一有源层的量子阱层的厚度为2nm至3nm。例如,第一有源层的量子阱层的厚度为2nm,且第一有源层的量子阱层的厚度与第二有源层的量子阱层的厚度比值为0.8。此时,第二有源层的量子阱层的厚度可以是2.5nm。
可选地,第二有源层的量子阱层的厚度与第三有源层的量子阱层的厚度的比值不小于0.8。
示例性地,第二有源层的量子阱层的厚度为2.5nm,且第二有源层的量子阱层的厚度与第三有源层的量子阱层的厚度比值为0.8。此时,第三有源层的量子阱层的厚度可以是3.125nm。
可选地,有源层包括多个第一有源层、多个第二有源层和多个第三有源层,多个所述第一有源层依次层叠,多个第二有源层依次层叠,多个第三有源层依次层叠。
示例性地,第一有源层的数量为2至5个,第二有源层的数量为2至5个,第三有源层的数量为2至5个。
在一种实现方式中,三类有源层的数量可以相同。例如,第一有源层的数量为3个,第二有源层的数量为3个,第三有源层的数量为3个。
在另外一种实现方式中,三类有源层的数量可以部分相同。例如,第一有源层的数量为3个,第二有源层的数量为3个,第三有源层的数量为4个。
在其他一些实现方式中,第一有源层的数量不大于第二有源层的数量,第二有源层的数量不大于第三有源层的数量。
示例性地,第一有源层的数量小于第二有源层的数量,第二有源层的数量小于第三有源层的数量。
作为一种示例,本公开实施例中,第一有源层的数量可以是2个,第二有源层的数量可以是3个,第三有源层的数量可以是5个。
可选地,各量子阱层中In组分的占比均相等。设置各量子阱层中In组分的占比相同,可以更好地实现工业量产。
可选地,量子垒层包括GaN层或AlGaN层。即各类有源层中的量子垒层可以选择GaN层和AlGaN层中的一个。
以下其中一个有源层的生长过程为例进行说明:
首先,生长InGaN量子阱层,在纯氮气的气氛下,控制生长温度为700℃至850℃,控制生长压力为200Torr至500Torr,生长各量子阱层。
然后,生长GaN量子垒层,在氮气和氢气混合气氛下,控制生长温度为800℃至960℃,控制生长压力为100Torr至300Torr,生长厚度为8nm至20nm的各GaN量子垒层。
步骤S14可以包括:在有源层上生长p型层。
可选地,p型层的厚度为30nm至120nm。其中,p型层的掺杂剂为二茂镁。
其中,p型层可以包括依次层叠在有源层上的低温p型AlGaN层、p型电子阻挡层、高温p型GaN层和p型欧姆接触层。
示例性地,p型电子阻挡层可以是p型AlkGa1-kN(0.1<k<0.5)层,p型电子阻挡层的厚度可以是20nm至100nm。
若p型电子阻挡层的厚度过薄,会降低对电子的阻挡作用,若p型电子阻挡层的厚度过厚,则会增加p型电子阻挡层对光的吸收,从而导致LED的发光效率降低。
本公开实施例中,低温p型AlGaN层和高温p型GaN层均为Mg掺杂。
示例性地,低温p型AlGaN层包括AlwGa1-wN层,0.1<w<0.3。
低温p型AlGaN层的Mg掺杂浓度为5×1019cm-3至1×1021cm-3,高温p型GaN层的Mg掺杂浓度为5×1019cm-3至1×1021cm-3
其中,低温p型AlGaN层的厚度可以是50nm至100nm,例如,低温p型AlGaN层的厚度可以是80nm。
其中,高温p型GaN层的厚度可以是100nm至200nm,例如,低高温p型GaN层的厚度可以是150nm。
可选地,p型欧姆接触层的厚度可以为10nm至50nm。作为示例,本公开实施例中,p型欧姆接触层的厚度为20nm。
若p型欧姆接触层的厚度过薄,会影响对外延层与电极的电流接触,若p型欧姆接触层的厚度过厚,则会增加p型欧姆接触层对光的吸收,从而导致LED的发光效率降低。
其中,p型欧姆接触层为Mg掺杂,p型欧姆接触层的Mg掺杂浓度为1×1020cm-3至1×1021cm-3
在生长低温p型AlGaN层时,调节生长温度至700℃至800℃,生长压力在200Torr至500Torr的环境下生长低温p型AlGaN层,厚度为50nm至100nm。
其中,低温p型AlGaN层的Mg掺杂浓度为5×1019cm-3至1×1021cm-3
在生长p型电子阻挡层时,调节生长温度至800℃至1000℃,生长压力在100Torr至300Torr的环境下,p型电子阻挡层可以是AlkGa1-kN层,其中,0.2<k<0.5,厚度为20nm至100nm。
在生长高温p型GaN层时,控制生长压力在200Torr至600Torr的环境下,生长温度为800℃至1000℃,生长厚度为100nm至200nm的p型GaN层,Mg掺杂浓度为5×1019cm-3至1×1021cm-3
在生长p型欧姆接触层时,调节生长温度至850℃至1000℃,在生长压力为100torr至300torr的环境下,在高温p型GaN层上生长厚度为10nm至50nm的p型欧姆接触层,Mg掺杂浓度为1×1020cm-3至1×1021cm-3
在步骤S14之后,制备方法还可以包括:对外延片进行退火。
外延生长结束后,将反应室的温度降至650℃至850℃,在N2气氛进行退火处理5min至15min,而后逐渐降至室温,随后,经过清洗、沉积、光刻和刻蚀后续加工工艺制成芯片。
在具体实现时,本公开实施例可以采用高纯H2或/和N2作为载气,采用TEGa或TMGa作为Ga源,TMIn作为In源,SiH4作为n型掺杂剂,TMAl作为铝源,氨气作为N源,Cp2Mg作为p型掺杂剂。
以上所述仅为本公开的可选实施例,并不用以限制本公开,凡在本公开的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本公开的保护范围之内。

Claims (10)

1.一种发光二极管,所述发光二极管包括n型层(20)和p型层(40),以及设置在所述n型层(20)和所述p型层(40)之间的有源层(30),其特征在于,
所述有源层(30)包括依次层叠在所述n型层(20)上的第一有源层(31)、第二有源层(32)和第三有源层(33),所述第一有源层(31)、所述第二有源层(32)和所述第三有源层(33)均包括层叠的量子阱层(301)和量子垒层(302);
所述第一有源层(31)的量子阱层(301)的厚度小于所述第二有源层(32)的量子阱层(301)的厚度,所述第二有源层(32)的量子阱层(301)的厚度小于所述第三有源层(33)的量子阱层(301)的厚度。
2.根据权利要求1所述的发光二极管,其特征在于,所述第一有源层(31)的量子阱层(301)的厚度与所述第二有源层(32)的量子阱层(301)的厚度的比值不小于0.8;
所述第二有源层(32)的量子阱层(301)的厚度与所述第三有源层(33)的量子阱层(301)的厚度的比值不小于0.8。
3.根据权利要求1所述的发光二极管,其特征在于,所述第一有源层(31)的量子阱层(301)的厚度为2nm至3nm。
4.根据权利要求1所述的发光二极管,其特征在于,所述第一有源层(31)、所述第二有源层(32)和所述第三有源层(33)均包括交替层叠的多个所述量子阱层(301)和多个所述量子垒层(302)。
5.根据权利要求4所述的发光二极管,其特征在于,所述第一有源层(31)的所述量子阱层(301)和所述量子垒层(302)的周期数量不大于所述第二有源层(32)的所述量子阱层(301)和所述量子垒层(302)的周期数量;
所述第二有源层(32)的所述量子阱层(301)和所述量子垒层(302)的周期数量不大于所述第三有源层(33)的所述量子阱层(301)和所述量子垒层(302)的周期数量。
6.根据权利要求4所述的发光二极管,其特征在于,所述第一有源层(31)的所述量子阱层(301)和所述量子垒层(302)的周期数量为2至5个,所述第二有源层(32)的所述量子阱层(301)和所述量子垒层(302)的周期数量为2至5个,所述第三有源层(33)的所述量子阱层(301)和所述量子垒层(302)的周期数量为2至5个。
7.根据权利要求1至6任一项所述的发光二极管,其特征在于,所述量子阱层(301)包括InxGa1-xN层,0.2≤x≤0.5,各所述量子阱层(301)中In组分的占比均相等。
8.根据权利要求1至6任一项所述的发光二极管,其特征在于,所述量子垒层(302)包括GaN层或AlGaN层。
9.一种发光二极管的制备方法,其特征在于,所述制备方法包括:
提供一衬底;
在所述衬底上形成n型层;
在所述n型层上形成有源层,所述有源层包括依次层叠的第一有源层、第二有源层和第三有源层,所述第一有源层、所述第二有源层和所述第三有源层均包括层叠的量子阱层和量子垒层;所述第一有源层的量子阱层的厚度小于所述第二有源层的量子阱层的厚度,所述第二有源层的量子阱层的厚度小于所述第三有源层的量子阱层的厚度;
在所述有源层上形成p型层。
10.根据权利要求9所述的制备方法,其特征在于,所述在所述n型层上形成有源层包括:
在纯氮气气氛下,控制生长温度为700℃至850℃,控制生长压力为200Torr至500Torr,生长各所述量子阱层;
在氮气和氢气混合气氛下,控制生长温度为800℃至960℃,控制生长压力为100Torr至300Torr,生长各所述量子垒层。
CN202310250994.1A 2023-03-08 2023-03-08 改善内量子效率的发光二极管及其制备方法 Pending CN116364822A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310250994.1A CN116364822A (zh) 2023-03-08 2023-03-08 改善内量子效率的发光二极管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310250994.1A CN116364822A (zh) 2023-03-08 2023-03-08 改善内量子效率的发光二极管及其制备方法

Publications (1)

Publication Number Publication Date
CN116364822A true CN116364822A (zh) 2023-06-30

Family

ID=86940972

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310250994.1A Pending CN116364822A (zh) 2023-03-08 2023-03-08 改善内量子效率的发光二极管及其制备方法

Country Status (1)

Country Link
CN (1) CN116364822A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118198213A (zh) * 2024-05-14 2024-06-14 聚灿光电科技(宿迁)有限公司 红光Micro发光二极管的外延片及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118198213A (zh) * 2024-05-14 2024-06-14 聚灿光电科技(宿迁)有限公司 红光Micro发光二极管的外延片及其制造方法

Similar Documents

Publication Publication Date Title
CN110718612B (zh) 发光二极管外延片及其制造方法
CN109950372B (zh) 发光二极管外延片及其制造方法
CN109119515B (zh) 一种发光二极管外延片及其制造方法
CN109346576B (zh) 一种发光二极管外延片及其制备方法
CN116072780B (zh) 发光二极管外延片及其制备方法、发光二极管
CN112366258A (zh) 紫外发光二极管外延片及其制造方法
CN109768133B (zh) 氮化镓基发光二极管外延片及其制造方法
CN113690350B (zh) 微型发光二极管外延片及其制造方法
CN112366256B (zh) 发光二极管外延片及其制造方法
CN115188863A (zh) 发光二极管外延片及其制备方法
CN111293198A (zh) 氮化铝系发光二极管结构及其制作方法
CN116845153A (zh) 一种高光效发光二极管外延片、制备方法及led
CN109994580B (zh) 发光二极管的外延片及其制作方法
CN109671817B (zh) 一种发光二极管外延片及其制备方法
CN109273571B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN116364822A (zh) 改善内量子效率的发光二极管及其制备方法
CN112510124B (zh) 发光二极管外延片及其制造方法
CN113571616A (zh) AlGaN基深紫外发光二极管的外延片及其制备方法
CN109473521B (zh) 一种发光二极管外延片及其制备方法
CN109473520B (zh) 一种发光二极管外延片及其制造方法
CN109473511B (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN110993753A (zh) 发光二极管外延片及其制造方法
CN112420888B (zh) 紫外发光二极管外延片及其制备方法
CN114784150A (zh) 深紫外发光二极管的外延片及其制备方法
CN114203871A (zh) 紫外发光二极管外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination