CN109994580B - 发光二极管的外延片及其制作方法 - Google Patents

发光二极管的外延片及其制作方法 Download PDF

Info

Publication number
CN109994580B
CN109994580B CN201910035234.2A CN201910035234A CN109994580B CN 109994580 B CN109994580 B CN 109994580B CN 201910035234 A CN201910035234 A CN 201910035234A CN 109994580 B CN109994580 B CN 109994580B
Authority
CN
China
Prior art keywords
layer
type gan
layers
type
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910035234.2A
Other languages
English (en)
Other versions
CN109994580A (zh
Inventor
王曼
孙正
周飚
胡加辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN201910035234.2A priority Critical patent/CN109994580B/zh
Publication of CN109994580A publication Critical patent/CN109994580A/zh
Application granted granted Critical
Publication of CN109994580B publication Critical patent/CN109994580B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管的外延片及其制作方法,属于光电子制造技术领域。该外延片包括衬底和依次形成在衬底上的AlN缓冲层、u型GaN层、n型GaN层、多量子阱层和p型层,其中,多量子阱层包括多层InGaN层和多层AlxGa1‑xN层交替层叠形成的周期结构,其中,0<x<0.5,多层AlxGa1‑xN层中掺杂有Si,从n型GaN层一侧向p型层一侧,多层AlxGa1‑xN层中的Al的组分含量和Si的掺杂浓度均逐渐增大。可以减缓电子从n型GaN层一侧注入多量子阱层的速度,促进电子的横向扩展,提高电子和空穴在多量子阱层中的复合效率,从而使LED的发光效率得到进一步提高。

Description

发光二极管的外延片及其制作方法
技术领域
本发明涉及光电子制造技术领域,特别涉及一种发光二极管的外延片及其制作方法。
背景技术
LED(Light Emitting Diode,发光二极管)具有体积小、寿命长、功耗低等优点,目前被广泛应用于汽车信号灯、交通信号灯、显示屏以及照明设备。
目前GaN基LED外延片通常包括衬底和在衬底上依次生长的AlN缓冲层、u型GaN层、n型GaN层、多量子阱层和p型层。LED通电后,载流子(包括n型GaN层的电子和p型层的空穴)会向多量子阱层迁移,并在多量子阱层中复合发光。
随着技术的发展,现有LED的发光效率难以满足产品的要求,需要进一步提高LED的发光效率。
发明内容
本发明实施例提供了一种发光二极管的外延片及其制作方法,能够提高LED的发光效率。所述技术方案如下:
一方面,本发明实施例提供了一种发光二极管的外延片,所述外延片包括衬底和依次形成在所述衬底上的AlN缓冲层、u型GaN层、n型GaN层、多量子阱层和p型层,其中,所述多量子阱层包括多层InGaN层和多层AlxGa1-xN层交替层叠形成的周期结构,其中,0<x<0.5,所述多层AlxGa1-xN层中掺杂有Si,从所述n型GaN层一侧向所述p型层一侧,所述多层AlxGa1-xN层中的Al的组分含量和Si的掺杂浓度均逐渐增大。
可选地,同一层所述AlxGa1-xN层中的Al的组分含量和Si的掺杂浓度均保持恒定。
可选地,从所述n型GaN层一侧向所述p型层一侧,同一层所述AlxGa1-xN层中的Al的组分含量和Si的掺杂浓度均逐渐增大。
可选地,所述AlxGa1-xN层中的Si的掺杂浓度为1016~1017cm-3
可选地,所述AlxGa1-xN层的厚度为8~18nm。
另一方面,本发明实施例还提供了一种发光二极管的外延片的制作方法,所述制作方法包括:
提供一衬底;
在所述衬底上依次外延生长AlN缓冲层、u型GaN层、n型GaN层、多量子阱层和p型层,其中,所述多量子阱层包括多层InGaN层和多层AlxGa1-xN层交替层叠形成的周期结构,其中,0<x<0.5,所述多层AlxGa1-xN层中掺杂有Si,从所述n型GaN层一侧向所述p型层一侧,所述多层AlxGa1-xN层中的Al的组分含量和Si的掺杂浓度均逐渐增大。
可选地,生长同一层所述AlxGa1-xN层时,Al源的流量保持不变。
可选地,生长同一层所述AlxGa1-xN层时,Al源的流量逐渐增大。
可选地,生长所述AlxGa1-xN层时,Al源的流量为2~30sccm。
可选地,所述AlxGa1-xN层的生长温度为820℃~950℃,生长压力为50torr~550torr。
本发明实施例提供的技术方案带来的有益效果至少包括:通过将多量子阱层设置成多层InGaN层和多层AlxGa1-xN层交替层叠形成的周期结构,AlxGa1-xN层能级较高,可以增大对电子的阻挡作用,减少电子溢流,提高电子的注入效率,并能够改善由于晶格失配引起的极化效应导致的能带弯曲,可以改善电子溢出,提高空穴的注入效率,同时由于从n型GaN层一侧向p型层一侧,AlxGa1-xN层中的Al的组分含量逐渐增大,可以减缓电子从n型GaN层一侧注入多量子阱层的速度,多层AlxGa1-xN层中的Si的掺杂浓度逐渐增大,促进电子的横向扩展,提高电子和空穴在多量子阱层中的复合效率,从而使LED的发光效率得到进一步提高。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种发光二极管的外延片的结构示意图;
图2是本发明实施例提供的一种发光二极管的外延片的制作方法流程图;
图3是本发明实施例提供的另一种发光二极管的制作方法的流程图;
图4~7是本发明实施例提供的一种发光二极管的外延片的制备过程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
图1是本发明实施例提供的一种发光二极管的外延片的结构示意图。如图1所示,该外延片包括衬底10和依次形成在衬底10上的AlN缓冲层20、u型GaN层30、n型GaN层40、多量子阱层50和p型层60。
多量子阱层50包括多层InGaN层51和多层AlxGa1-xN层52交替层叠形成的周期结构。其中,0<x<0.5,多层AlxGa1-xN层52中掺杂有Si,从n型GaN层40一侧向p型层60一侧,多层AlxGa1-xN层52中的Al的组分含量和Si的掺杂浓度均逐渐增大。
本发明实施例通过将多量子阱层设置成多层InGaN层和多层AlxGa1-xN层交替层叠形成的周期结构,AlxGa1-xN层能级较高,可以增大对电子的阻挡作用,减少电子溢流,提高电子的注入效率,并能够改善由于晶格失配引起的极化效应导致的能带弯曲,可以改善电子溢出,提高空穴的注入效率,同时由于从n型GaN层一侧向p型层一侧,AlxGa1-xN层中的Al的组分含量逐渐增大,可以减缓电子从n型GaN层一侧注入多量子阱层的速度,多层AlxGa1- xN层中的Si的掺杂浓度逐渐增大,促进电子的横向扩展,提高电子和空穴在多量子阱层中的复合效率,从而使LED的发光效率得到进一步提高。
可选地,衬底10可以为蓝宝石衬底,蓝宝石衬底为一种常用衬底,技术成熟,成本低。在其他实施例中,也可以为Si衬底和SiC衬底。优选为图形化蓝宝石衬底。
AlN缓冲层20的厚度可以为10~15nm,生长的AlN缓冲层20的厚度不同,最终形成的外延层的质量也会不同,若AlN缓冲层20的厚度过薄,则会导致AlN缓冲层20的表面较为疏松和粗糙,不能为后续结构的生长提供一个好的模板,随着AlN缓冲层20厚度的增加,AlN缓冲层20的表面逐渐变得较为致密和平整,有利于后续结构的生长,但是若AlN缓冲层20的厚度过厚,则会导致AlN缓冲层20的表面过于致密,同样不利于后续结构的生长,无法减少外延层中的晶格缺陷。
可选地,u型GaN层30的厚度可以为0.5~4.5μm,在本实施例中,u型GaN层30的厚度为1.5μm。
可选地,n型GaN层40的厚度可以为1.5~5.5μm,在本实施例中,n型GaN层40的厚度为2μm。
n型GaN层40中的Si的掺杂浓度可以为1018~1019cm-3
如图1所示,多量子阱层50可以包括交替层叠的6~12个周期的InGaN层51和AlxGa1-xN层52。其中,InGaN层51的厚度可以为1~4nm,AlxGa1-xN层52的厚度可以为8~18nm,本实施例中,InGaN层51的厚度为3.5nm,AlxGa1-xN层52的厚度为11nm。
需要说明的是,图1中所示出的InGaN层51和AlxGa1-xN层52的层数仅为示意,并不用以限制其各自的层数。
示例性地,同一层AlxGa1-xN层52中的Al的组分含量和Si的掺杂浓度均可以保持恒定。即同一层AlxGa1-xN层52中,不同区域的Al的组分含量相同,不同区域的Si的掺杂浓度相同,这样便于Al源和Si源的控制,制作更加方便。
示例性地,从n型GaN层40一侧向p型层60一侧,同一层AlxGa1-xN层52中的Al的组分含量和Si的掺杂浓度也可以均逐渐增大。即在同一层AlxGa1-xN层52中,沿着AlxGa1-xN层52的厚度方向,Al的组分含量和Si的掺杂浓度是连续变化的,使得在多量子阱层50中,Al的组分含量和Si的掺杂浓度的变化更加连续平稳,有利于电子的横向扩展。
可选地,AlxGa1-xN层52中的Si的掺杂浓度可以为1016~1017cm-3。在该范围内多量子阱层50的电流横向扩展较好。
示例性地,多量子阱层50包括10个AlxGa1-xN层52,从n型GaN层40一侧向p型层60一侧,10个AlxGa1-xN层52的Si的掺杂浓度依次为1016cm-3、2×1016cm-3、3×1016cm-3、4×1016cm-3、5×1016cm-3、6×1016cm-3、7×1016cm-3、8×1016cm-3、9×1016cm-3、1017cm-3
示例性地,多量子阱层50包括9个AlxGa1-xN层52,从n型GaN层40一侧向p型层60一侧,第一个AlxGa1-xN层52中的Si的掺杂浓度可以从1016cm-3增加到2×1016cm-3,第二个AlxGa1-xN层52中的Si的掺杂浓度可以从2×1016cm-3增加到3×1016cm-3,第三个AlxGa1-xN层52中的Si的掺杂浓度可以从3×1016cm-3增加到4×1016cm-3,第四个AlxGa1-xN层52中的Si的掺杂浓度可以从4×1016cm-3增加到5×1016cm-3,第五个AlxGa1-xN层52中的Si的掺杂浓度可以从5×1016cm-3增加到6×1016cm-3,第六个AlxGa1-xN层52中的Si的掺杂浓度可以从6×1016cm-3增加到7×1016cm-3,第七个AlxGa1-xN层52中的Si的掺杂浓度可以从7×1016cm-3增加到8×1016cm-3,第八个AlxGa1-xN层52中的Si的掺杂浓度可以从8×1016cm-3增加到9×1016cm-3,第九个AlxGa1-xN层52中的Si的掺杂浓度可以从5×1016cm-3增加到1017cm-3
可选地,p型层60可以包括依次层叠的低温p型GaN层61、AlyGa1-yN电子阻挡层62、高温p型GaN层63和p型GaN接触层64,其中0.1<y<0.5。
示例性地,低温p型GaN层61的厚度可以为20nm~100nm。AlyGa1-yN电子阻挡层62的厚度可以为200nm~1000nm。高温p型GaN层63的厚度可以为100nm~800nm,高温p型GaN层63中Mg的掺杂浓度可以为1018~1020cm-3。p型GaN接触层64的厚度可以为5nm~300nm。
图2是本发明实施例提供的一种发光二极管的外延片的制作方法流程图,用于制作如图1所示的外延片,如图2所示,该制作方法包括:
S11:提供一衬底。
本实施例中,选用图形化蓝宝石衬底。
S12:在衬底上依次外延生长AlN缓冲层、u型GaN层、n型GaN层、多量子阱层和p型层。
其中,多量子阱层包括多层InGaN层和多层AlxGa1-xN层交替层叠形成的周期结构,其中,0<x<0.5,多层AlxGa1-xN层中掺杂有Si,从n型GaN层一侧向p型层一侧,多层AlxGa1-xN层中的Al的组分含量和Si的掺杂浓度均逐渐增大。
本发明实施例通过将多量子阱层设置成多层InGaN层和多层AlxGa1-xN层交替层叠形成的周期结构,AlxGa1-xN层能级较高,可以增大对电子的阻挡作用,减少电子溢流,提高电子的注入效率,并能够改善由于晶格失配引起的极化效应导致的能带弯曲,可以改善电子溢出,提高空穴的注入效率,同时由于从n型GaN层一侧向p型层一侧,AlxGa1-xN层中的Al的组分含量逐渐增大,可以减缓电子从n型GaN层一侧注入多量子阱层的速度,多层AlxGa1- xN层中的Si的掺杂浓度逐渐增大,促进电子的横向扩展,提高电子和空穴在多量子阱层中的复合效率,从而使LED的发光效率得到进一步提高。
图3是本发明实施例提供的另一种发光二极管的制作方法的流程图,下面结合附图4~7对图3提供的制作方法进行详细说明:
S21:提供一衬底。
实现时,该衬底10可以是蓝宝石衬底,蓝宝石衬底是一种常见的衬底,技术成熟,成本低。本实施例选用图形化蓝宝石衬底。
在步骤S21中,可以对蓝宝石衬底进行预处理,具体可以包括在氢气气氛中对蓝宝石衬底进行退火8分钟,退火温度为1000~1200℃,再对蓝宝石衬底进行氮化处理。
在其他实施例中,也可以为Si衬底和SiC衬底。
S22:在衬底上外延生长AlN缓冲层。
如图4所示,在衬底10上生长有AlN缓冲层20。
在完成步骤S21之后,可以将衬底10置于SiC材质的托盘中,将衬底10连同托盘放入PVD(Physical Vapor Deposition,物理气相沉积)反应腔中。.
在将衬底10放入反应腔中之后可以对反应腔抽真空,使反应腔内的压力降低至10-7torr。在抽真空时还可以对衬底进行加热,最终将衬底10的温度稳定在350~750℃,然后对衬底10烘烤2~12分钟。
在对衬底10进行烘烤之后,可以向PVD反应腔内通入Ar、N2、O2,Ar的流量可以为20~80sccm,N2的流量可以为50~300sccm,O2的流量可以为0~5sccm。
Ar与N2的流量比可以为1比2~1比10,O2的流量可以为Ar与N2的流量之和的1%~10%。
AlN缓冲层20的生长压力可以为1mtorr~20mtorr,AlN缓冲层20的生长温度可以为500~750℃。
AlN缓冲层20的厚度可以通过溅射的时间进行控制,其中,AlN缓冲层20的厚度可以为10~15nm,生长的AlN缓冲层20的厚度不同,最终形成的外延层的质量也会不同,若AlN缓冲层20的厚度过薄,则会导致AlN缓冲层20的表面较为疏松和粗糙,不能为后续结构的生长提供一个好的模板,随着AlN缓冲层20厚度的增加,AlN缓冲层20的表面逐渐变得较为致密和平整,有利于后续结构的生长,但是若AlN缓冲层20的厚度过厚,则会导致AlN缓冲层20的表面过于致密,同样不利于后续结构的生长,无法减少外延层中的晶格缺陷。
在完成AlN缓冲层20的生长后,可以降低生长有AlN缓冲层20的衬底10至室温,然后取出生长有AlN缓冲层20的衬底,并在MOCVD(Metal-organic Chemical VaporDeposition,金属有机化合物化学气相沉淀)反应腔中对生长有AlN缓冲层20的衬底10进行退火。例如可以在氢气气氛中高温退火10~15分钟。
S23:在AlN缓冲层上生长u型GaN层。
如图5所示,在AlN缓冲层20上生长有u型GaN层30。u型GaN层30的厚度可以为0.5~4.5μm,在本实施例中,u型GaN层30的厚度为1.5μm。
u型GaN层30的生长温度可以为900~1120℃,生长压力可以为150torr~550torr。本实施例中,u型GaN层30的生长温度为1000℃,生长压力为300torr。
S24:在u型GaN层上生长n型GaN层。
如图6所示,在u型GaN层30上生长有n型GaN层40。
实现时,n型GaN层40的厚度可以为1.5~5.5μm,在本实施例中,n型GaN层40的厚度为2μm。n型GaN层40中的Si的掺杂浓度可以为1018~1019cm-3
n型GaN层40的生长温度可以为950~1150℃,生长压力可以为50torr~450torr。本实施例中,n型GaN层40的生长温度为1000℃,生长压力为300torr。
需要说明的是,n型GaN层40还可以采用其他掺杂,例如Ge。
S25:在n型GaN层上生长多量子阱层。
如图7所示,在n型GaN层40上生长有多量子阱层50。
具体地,多量子阱层50可以包括交替层叠的6~12个周期的InGaN层51和AlxGa1-xN层52。
可选地,InGaN层51的厚度可以为1~4nm,AlxGa1-xN层52的厚度可以为8~18nm,本实施例中,InGaN层51的厚度为3.5nm,AlxGa1-xN层52的厚度为11nm。
实现时,InGaN层51的生长温度可以为750~840℃,生长压力可以为50~550torr。AlxGa1-xN层52的生长温度可以为820~950℃,生长压力可以为50~550torr。在本实施例中,InGaN层51的生长温度设置为800℃,AlxGa1-xN层52的生长温度设置为900℃,InGaN层51和AlxGa1-xN层52的生长压力均为300torr。
示例性地,生长同一层AlxGa1-xN层52时,Al源的流量可以保持不变。这样可以使同一层AlxGa1-xN层52中的Al的组分含量保持恒定。即同一层AlxGa1-xN层52中,不同区域的Al的组分含量相同。
示例性地,生长同一层AlxGa1-xN层52时,Al源的流量也可以逐渐增大。这样可以使得从n型GaN层40一侧向p型层60一侧,同一层AlxGa1-xN层52中的Al的组分含量逐渐增大。即在同一层AlxGa1-xN层52中,沿着AlxGa1-xN层52的厚度方向,Al的组分含量连续变化,使得在多量子阱层50中,Al的组分含量的变化更加连续平稳。
可选地,生长AlxGa1-xN层52时,Al源的流量可以为2~30sccm。
在生长同一层AlxGa1-xN层52时,Al源的流量可以恒定,例如,生长8个AlxGa1-xN层52,从n型GaN层40一侧向p型层60一侧,生长第一个AlxGa1-xN层52时Al源的流量可以为2sccm,生长第二个AlxGa1-xN层52时Al源的流量可以为6sccm,生长第三个AlxGa1-xN层52时Al源的流量可以为10sccm,生长第四个AlxGa1-xN层52时Al源的流量可以为14sccm,生长第五个AlxGa1-xN层52时Al源的流量可以为18sccm,生长第六个AlxGa1-xN层52时Al源的流量可以为22sccm,生长第七个AlxGa1-xN层52时Al源的流量可以为26sccm,生长第八个AlxGa1-xN层52时Al源的流量可以为30sccm。
在生长同一层AlxGa1-xN层52时,Al源的流量也可以逐渐增大。在相邻的两层AlxGa1-xN层52中,在生长较后一层的AlxGa1-xN层52时,Al源的最小流量可以与生长较前一层的AlxGa1-xN层52时Al源的最大流量相同。例如,在生长第一层AlxGa1-xN层52时,Al源的流量可以从2sccm逐渐增大到6sccm,在生长第二层AlxGa1-xN层52时,Al源的流量可以从6sccm逐渐增大到10sccm,直至生长完所有的AlxGa1-xN层52。
需要说明的是,图7中所示出的InGaN层51和AlxGa1-xN层52的层数仅为示意,并不用以限制其各自的层数。
S26:在多量子阱层上生长p型层。
参照图1,在多量子阱层50上生长有p型层60。
可选地,p型层60为复合层,具体地,p型层60可以包括依次层叠的低温p型GaN层61、AlyGa1-yN电子阻挡层62、高温p型GaN层63和p型GaN接触层64,其中0.1<y<0.5。
低温p型GaN层61的生长温度可以为500~1200℃,生长压力可以为100~550torr。
AlyGa1-yN电子阻挡层62的生长温度可以为600~1000℃,生长压力可以为50~500torr。
高温p型GaN层63的生长温度可以为800~1100℃,生长压力可以为20~400torr。高温p型GaN层63中Mg的掺杂浓度可以为1018~1020cm-3
p型GaN接触层64的生长温度可以为850~1050℃,生长压力可以为100~300torr。
在完成p型层60的生长后,可以在氮气气氛中进行退火处理,退火温度为650~850℃,退火处理时间为5~15分钟。
在完成步骤S26后可以对外延片进行后续加工,以完成LED芯片的制作。
在具体实现时,本发明实施例可以采用高纯H2或者N2作为载气,分别采用TEGa或TMGa、TMAl、TMIn和NH3分别作为Ga源、Al源、In源和N源,并可以分别采用SiH4和Cp2Mg作为n型和p型掺杂剂,还可以采用TeESi(四乙基硅)和Si2H6作为Si源,可以采用金属有机化学气相沉积设备或者其他设备完成外延片的生长。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (8)

1.一种发光二极管的外延片,其特征在于,所述外延片包括衬底和依次形成在所述衬底上的AlN缓冲层、u型GaN层、n型GaN层、多量子阱层和p型层,其中,所述多量子阱层包括多层InGaN层和多层AlxGa1-xN层交替层叠形成的周期结构,其中,0<x<0.5,所述多层AlxGa1- xN层中掺杂有Si,从所述n型GaN层一侧向所述p型层一侧,所述多层AlxGa1-xN层中的Al的组分含量和Si的掺杂浓度均逐渐增大,所述多量子阱层包括10个AlxGa1-xN层,从所述n型GaN层一侧向所述p型层一侧,10个所述AlxGa1-xN层的Si的掺杂浓度依次为1016cm-3、2×1016cm-3、3×1016cm-3、4×1016cm-3、5×1016cm-3、6×1016cm-3、7×1016cm-3、8×1016cm-3、9×1016cm-3、1017cm-3,所述InGaN层的厚度为1~4nm,所述AlxGa1-xN层的厚度为8~18nm,所述p型层包括依次层叠的低温p型GaN层、AlyGa1-yN电子阻挡层、高温p型GaN层和p型GaN接触层,其中0.1<y<0.5,所述低温p型GaN层的厚度为20nm~100nm,所述AlyGa1-yN电子阻挡层的厚度为200nm~1000nm,所述高温p型GaN层的厚度为100nm~800nm,所述p型GaN接触层的厚度为5nm~300nm。
2.根据权利要求1所述的外延片,其特征在于,同一层所述AlxGa1-xN层中的Al的组分含量和Si的掺杂浓度均保持恒定。
3.根据权利要求1所述的外延片,其特征在于,从所述n型GaN层一侧向所述p型层一侧,同一层所述AlxGa1-xN层中的Al的组分含量和Si的掺杂浓度均逐渐增大。
4.一种发光二极管的外延片的制作方法,其特征在于,所述制作方法包括:
提供一衬底;
在所述衬底上依次外延生长AlN缓冲层、u型GaN层、n型GaN层、多量子阱层和p型层,其中,所述多量子阱层包括多层InGaN层和多层AlxGa1-xN层交替层叠形成的周期结构,其中,0<x<0.5,所述多层AlxGa1-xN层中掺杂有Si,从所述n型GaN层一侧向所述p型层一侧,所述多层AlxGa1-xN层中的Al的组分含量和Si的掺杂浓度均逐渐增大,所述多量子阱层包括10个AlxGa1-xN层,从所述n型GaN层一侧向所述p型层一侧,10个所述AlxGa1-xN层的Si的掺杂浓度依次为1016cm-3、2×1016cm-3、3×1016cm-3、4×1016cm-3、5×1016cm-3、6×1016cm-3、7×1016cm-3、8×1016cm-3、9×1016cm-3、1017cm-3,所述InGaN层的厚度为1~4nm,所述AlxGa1-xN层的厚度为8~18nm,所述p型层包括依次层叠的低温p型GaN层、AlyGa1-yN电子阻挡层、高温p型GaN层和p型GaN接触层,其中0.1<y<0.5,所述低温p型GaN层的厚度为20nm~100nm,所述AlyGa1-yN电子阻挡层的厚度为200nm~1000nm,所述高温p型GaN层的厚度为100nm~800nm,所述p型GaN接触层的厚度为5nm~300nm。
5.根据权利要求4所述的制作方法,其特征在于,生长同一层所述AlxGa1-xN层时,Al源的流量保持不变。
6.根据权利要求4所述的制作方法,其特征在于,生长同一层所述AlxGa1-xN层时,Al源的流量逐渐增大。
7.根据权利要求4~6任一项所述的制作方法,其特征在于,生长所述AlxGa1-xN层时,Al源的流量为2~30sccm。
8.根据权利要求4~6任一项所述的制作方法,其特征在于,所述AlxGa1-xN层的生长温度为820℃~950℃,生长压力为50torr~550torr。
CN201910035234.2A 2019-01-15 2019-01-15 发光二极管的外延片及其制作方法 Active CN109994580B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910035234.2A CN109994580B (zh) 2019-01-15 2019-01-15 发光二极管的外延片及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910035234.2A CN109994580B (zh) 2019-01-15 2019-01-15 发光二极管的外延片及其制作方法

Publications (2)

Publication Number Publication Date
CN109994580A CN109994580A (zh) 2019-07-09
CN109994580B true CN109994580B (zh) 2020-12-22

Family

ID=67129937

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910035234.2A Active CN109994580B (zh) 2019-01-15 2019-01-15 发光二极管的外延片及其制作方法

Country Status (1)

Country Link
CN (1) CN109994580B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112951963B (zh) * 2021-02-09 2023-10-13 华灿光电(浙江)有限公司 发光二极管外延片及其制备方法
CN114203871A (zh) * 2021-10-22 2022-03-18 华灿光电(浙江)有限公司 紫外发光二极管外延片及其制备方法
CN114464709B (zh) * 2022-04-13 2023-03-03 江西兆驰半导体有限公司 一种led外延片、外延生长方法及led芯片

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6657300B2 (en) * 1998-06-05 2003-12-02 Lumileds Lighting U.S., Llc Formation of ohmic contacts in III-nitride light emitting devices
CN103151435B (zh) * 2013-01-30 2015-05-06 东南大学 一种具有复合势垒的氮化镓基发光二极管
CN103682981A (zh) * 2013-12-13 2014-03-26 广东高聚激光有限公司 具有极化补偿机制的氮化物量子阱、激光器及发光二极管
US9680056B1 (en) * 2016-07-08 2017-06-13 Bolb Inc. Ultraviolet light-emitting device with a heavily doped strain-management interlayer
CN109119515B (zh) * 2018-07-09 2020-04-14 华灿光电(浙江)有限公司 一种发光二极管外延片及其制造方法

Also Published As

Publication number Publication date
CN109994580A (zh) 2019-07-09

Similar Documents

Publication Publication Date Title
CN110718612B (zh) 发光二极管外延片及其制造方法
CN109659403B (zh) 发光二极管的外延片的制作方法及外延片
CN112582508B (zh) 发光二极管的外延片及其制备方法
CN109346583B (zh) 一种发光二极管外延片及其制备方法
CN113206175B (zh) 发光二极管外延片及其制备方法
CN109994580B (zh) 发光二极管的外延片及其制作方法
CN116072780B (zh) 发光二极管外延片及其制备方法、发光二极管
CN109786513B (zh) 发光二极管的外延片及其制作方法
CN113571616B (zh) AlGaN基深紫外发光二极管的外延片及其制备方法
CN109346568B (zh) 一种发光二极管外延片及其制备方法
CN112397622B (zh) 发光二极管外延片及其制备方法
CN112259647B (zh) 发光二极管外延片的制备方法及发光二极管外延片
CN112802929A (zh) 发光二极管的外延片及其制备方法
CN109786522B (zh) 一种GaN基发光二极管外延片及其制备方法
CN109473521B (zh) 一种发光二极管外延片及其制备方法
CN109473511B (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN113113515B (zh) 发光二极管外延片的生长方法
CN113571615B (zh) 改善欧姆接触的发光二极管外延片及其制造方法
CN111883623B (zh) 近紫外发光二极管外延片及其制备方法
CN113161462B (zh) 发光二极管外延片及其制造方法
CN114784150A (zh) 深紫外发光二极管的外延片及其制备方法
CN109904286B (zh) 发光二极管的外延片及其制备方法
CN112802931A (zh) 发光二极管的外延片及其制备方法
CN112768575A (zh) 发光二极管的外延片及其制备方法
CN112786746A (zh) 发光二极管的外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant