CN113161462B - 发光二极管外延片及其制造方法 - Google Patents

发光二极管外延片及其制造方法 Download PDF

Info

Publication number
CN113161462B
CN113161462B CN202110104648.3A CN202110104648A CN113161462B CN 113161462 B CN113161462 B CN 113161462B CN 202110104648 A CN202110104648 A CN 202110104648A CN 113161462 B CN113161462 B CN 113161462B
Authority
CN
China
Prior art keywords
layer
sub
temperature buffer
film
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110104648.3A
Other languages
English (en)
Other versions
CN113161462A (zh
Inventor
姚振
从颖
董彬忠
李鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Boe Huacan Optoelectronics Suzhou Co ltd
Original Assignee
HC Semitek Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Suzhou Co Ltd filed Critical HC Semitek Suzhou Co Ltd
Priority to CN202110104648.3A priority Critical patent/CN113161462B/zh
Publication of CN113161462A publication Critical patent/CN113161462A/zh
Application granted granted Critical
Publication of CN113161462B publication Critical patent/CN113161462B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0025Processes relating to coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本公开提供了一种发光二极管外延片及其制造方法,属于半导体技术领域。所述发光二极管外延片包括衬底、以及依次层叠在所述衬底上的低温缓冲层、高温缓冲层、N型层、有源层和P型层,所述发光二极管外延片还包括位于所述低温缓冲层和所述高温缓冲层之间的插入层,所述插入层包括第一子层和第二子层,所述第一子层为石墨烯层,所述第二子层为多个周期交替生长的Al膜和Ag膜。该发光二极管外延片可以减少低温缓冲层对于光的吸收损失,从而可以提高二极管的出光效率。

Description

发光二极管外延片及其制造方法
技术领域
本公开涉及半导体技术领域,特别涉及一种发光二极管外延片及其制造方法。
背景技术
发光二极管(英文:Light Emitting Diode,简称:LED)是一种能发光的半导体电子元件。作为一种高效、环保、绿色的新型固态照明光源,LED是前景广阔的新一代光源,正在被迅速广泛地应用在如交通信号灯、汽车内外灯、城市景观照明、户内外显示屏和小间距显示屏等领域。
通常,GaN基LED在蓝宝石衬底上进行外延生长。传统的GaN基LED外延结构通常包括依次层叠在衬底上的低温缓冲层、高温缓冲层、N型层、有源层和P型层。其中,GaN 材料与蓝宝石衬底之间存在较大的晶格失配,通过设置低温缓冲层以起到一定的缓解GaN 材料与蓝宝石衬底之间的晶格失配的作用。
上述外延结构中的低温缓冲层不是完全透光的,当电子和空穴在有源层进行辐射复合发光后,部分光会被低温缓冲吸收,从而会影响到出光效率的提升。
发明内容
本公开实施例提供了一种发光二极管外延片及其制造方法,可以减少低温缓冲层对于光的吸收损失,从而可以提高二极管的出光效率。所述技术方案如下:
第一方面,提供了一种发光二极管外延片,所述发光二极管外延片包括衬底、以及依次层叠在所述衬底上的低温缓冲层、高温缓冲层、N型层、有源层和P型层,
所述发光二极管外延片还包括位于所述低温缓冲层和所述高温缓冲层之间的插入层,所述插入层包括第一子层和第二子层,所述第一子层为石墨烯层,所述第二子层为多个周期交替生长的Al膜和Ag膜。
可选地,所述第一子层的厚度为10~30nm。
可选地,所述第二子层中与所述第一子层接触的一层为Al膜,所述第二子层中与所述高温缓冲层接触的一层为Al膜。
可选地,所述第二子层中包括交替生长的n+1层Al膜和n层Ag膜,5≤n≤20。
可选地,所述第二子层中每层Al膜的厚度为1~10nm,每层Ag膜的厚度为1~10nm。
可选地,所述发光二极管外延片还包括生长在所述衬底和所述低温缓冲层之间的应力释放层,所述应力释放层为石墨烯层。
另一方面,提供了一种发光二极管外延片的制造方法,所述制造方法包括:
提供一衬底;
在所述衬底上生长低温缓冲层;
在所述低温缓冲层上生长插入层,所述插入层包括第一子层和第二子层,所述第一子层为石墨烯层,所述第二子层为多个周期交替生长的Al膜和Ag膜;
在所述插入层上依次生长高温缓冲层、N型层、有源层和P型层。
可选地,所述制造方法还包括:
在所述衬底和所述低温缓冲层之间生长应力释放层,所述应力释放层为石墨烯层。
可选地,所述第二子层中Al膜和Ag膜的生长速率均为0.2~0.5nm/s。
可选地,所述第二子层的沉积温度为500~800℃。
本公开实施例提供的技术方案带来的有益效果是:
通过在低温缓冲层和高温缓冲层之间生长插入层,插入层中的第二子层为多个周期交替生长的Al膜和Ag膜,其中,Ag的反射性较好,Ag膜可以反射出光。当有源层发出的光,经过高温缓冲层到达低温缓冲层前,光线会先经过第二子层中的Ag膜反射,从而可以减少低温缓冲层对于光的吸收损失。且设置多个周期的Ag膜,可以对光线进行多次反射,进一步增加反射出光的效果。而涂覆Al膜还可以增大电流,提高等离子态密度,降低非辐射复合,从而可以进一步提高二极管的发光效率。由于Al膜和Ag膜在低温缓冲层上较难生长,因此,在生长第二子层前,还生长有第一子层,第一子层为石墨烯层,一方面,石墨烯与氮化镓结构的低温缓冲层之间通过范德瓦耳斯力键合,范德瓦耳斯力是分子间作用力,该力远小于化学键的作用力。因此容易释放掉衬底与氮化物之间的应力,起到应力释放的作用。另一方面,石墨烯可以在一定程度上可降低薄膜合并时的位错密度,以便于后续生长第二子层。且石墨烯层的透光性较高,可以进一步减少对光的吸收损失。
附图说明
为了更清楚地说明本公开实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种发光二极管外延片的结构示意图;
图2是本公开实施例提供的一种发光二极管外延片的制造方法流程图;
图3是本公开实施例提供的另一种发光二极管外延片的制造方法流程图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚,下面将结合附图对本公开实施方式作进一步地详细描述。
图1是本公开实施例提供的一种发光二极管外延片的结构示意图,如图1所示,发光二极管外延片包括衬底1、以及依次层叠在衬底1上的低温缓冲层2、高温缓冲层3、N型层4、有源层5和P型层6。
发光二极管外延片还包括位于低温缓冲层2和高温缓冲层3之间的插入层7,插入层7包括第一子层71和第二子层72。第一子层71为石墨烯层,第二子层72为多个周期交替生长的Al膜和Ag膜。
本公开实施例通过在低温缓冲层和高温缓冲层之间生长插入层,插入层中的第二子层为多个周期交替生长的Al膜和Ag膜,其中,Ag的反射性较好,Ag膜可以反射出光。当有源层发出的光,经过高温缓冲层到达低温缓冲层前,光线会先经过第二子层中的Ag膜反射,从而可以减少低温缓冲层对于光的吸收损失。且设置多个周期的Ag膜,可以对光线进行多次反射,进一步增加反射出光的效果。而涂覆Al膜还可以增大电流,提高等离子态密度,降低非辐射复合,从而可以进一步提高二极管的发光效率。由于Al膜和Ag膜在低温缓冲层上较难生长,因此,在生长第二子层前,还生长有第一子层,第一子层为石墨烯层,一方面,石墨烯与氮化镓结构的低温缓冲层之间通过范德瓦耳斯力键合,范德瓦耳斯力是分子间作用力,该力远小于化学键的作用力。因此容易释放掉衬底与氮化物之间的应力,起到应力释放的作用。另一方面,石墨烯可以在一定程度上可降低薄膜合并时的位错密度,以便于后续生长第二子层。且石墨烯层的透光性较高,可以进一步减少对光的吸收损失。
可选地,第一子层71的厚度为10~30nm。
若第一子层71的厚度小于10nm,会因为厚度较薄而影响石墨烯的稳定性。同时由于石墨烯也不是100%透光,若第一子层71的厚度大于30nm,厚度较厚也会影响透光效果。
示例性地,第一子层71的厚度为10~25nm。
可选地,第二子层72中与第一子层71接触的一层为Al膜,第二子层72中与高温缓冲层3接触的一层为Al膜。
Al膜本身的化学性质比较稳定,可以对石墨烯起到保护作用。同时,第二子层以沉积Al膜结束,可以进一步防止Ag作为杂质扩散到高温缓冲层3中,导致高温缓冲层3的晶格质量变差。
可选地,第二子层72中包括交替生长的n+1层Al膜和n层Ag膜,5≤n≤20。
若n小于5次,会因为循环次数较少而影响到Al膜和Ag膜所要达到的效果。若高于20次,会因为沉积次数较多但产生的效果接近上限而影响生产效率和成本。
示例性地,8≤n≤20。此时,既可以保证所要达到的沉积效果,又可以保证生产效率和成本。
示例性地,第一子层71中每层Al膜和每层Ag膜的厚度相等,以便于生长控制。
可选地,第二子层72中每层Al膜的厚度为1~10nm,每层Ag膜的厚度为1~10nm。
示例性地,每层Al膜和每层Ag膜的厚度均为2~8nm。
可选地,发光二极管外延片还包括生长在衬底1和低温缓冲层2之间的应力释放层8,应力释放层8为石墨烯层。一方面,石墨烯层与氮化镓结构的低温缓冲层之间通过范德瓦耳斯力键合,范德瓦耳斯力是分子间作用力,该力远小于化学键的作用力。因此容易释放掉衬底与氮化物之间的应力,起到应力释放的作用。另一方面,石墨烯可以在一定程度上可降低薄膜合并时的位错密度,以便于后续生长低温缓冲层。
可选地,应力释放层8的厚度为5~20nm。
若应力释放层8的厚度小于5nm,会因为厚度较薄而起不到应力释放和减少位错密度的效果。若应力释放层8的厚度大于20nm,由于主要是起到透光效果,厚度合适即可。所以厚度较厚需要的时间较长沉积而影响生产效率。
可选地,衬底1可以采用蓝宝石(主要成分为Al2O3)衬底,优选采用[0001]晶向的蓝宝石。
可选地,低温缓冲层2可以为GaN层,厚度为15~30nm。
可选地,高温缓冲层3可以为GaN层,厚度为2-3.5um。
可选地,N型层4为掺Si的GaN层,厚度为2~3um。
可选地,有源层5包括多个周期交替生长的InGaN量子阱层和GaN量子垒层。其中,有源层5的周期数可以为5~11。InGaN量子阱层的厚度为2nm~4nm,优选为3.5nm。GaN量子垒层的厚度为9nm~20nm,优选为12nm。
可选地,该发光二极管外延片还可以包括设置在有源层5和P型层6之间的电子阻挡层9,电子阻挡层9为掺Mg的AlyGa1-yN(y=0.15~0.25),厚度为30-50nm。
可选地,P型层6为掺Mg的GaN层,厚度为50~80nm。
图2是本公开实施例提供的一种发光二极管外延片的制造方法流程图,如图2所示,该制造方法包括:
步骤201、提供一衬底。
其中,衬底可采用蓝宝石平片衬底。
步骤202、在衬底上生长低温缓冲层。
其中,低温缓冲层可以为GaN层,厚度为15~30nm。
步骤203、在低温缓冲层上生长插入层。
其中,插入层包括第一子层和第二子层,第一子层为石墨烯层,第二子层为多个周期交替生长的Al膜和Ag膜。
步骤204、在插入层上依次生长高温缓冲层、N型层、有源层和P型层。
其中,高温缓冲层为GaN层,厚度为2~3.5um。N型层为掺Si的GaN层,厚度为2~3um。有源层包括多个周期交替生长的InGaN量子阱层和GaN量子垒层。InGaN量子阱层的厚度为2nm~4nm,优选为3.5nm。GaN量子垒层的厚度为9nm~20nm,优选为12nm。
本公开实施例通过在低温缓冲层和高温缓冲层之间生长插入层,插入层中的第二子层为多个周期交替生长的Al膜和Ag膜,其中,Ag的反射性较好,Ag膜可以反射出光。当有源层发出的光,经过高温缓冲层到达低温缓冲层前,光线会先经过第二子层中的Ag膜反射,从而可以减少低温缓冲层对于光的吸收损失。且设置多个周期的Ag膜,可以对光线进行多次反射,进一步增加反射出光的效果。而涂覆Al膜还可以增大电流,提高等离子态密度,降低非辐射复合,从而可以进一步提高二极管的发光效率。由于Al膜和Ag膜在低温缓冲层上较难生长,因此,在生长第二子层前,还生长有第一子层,第一子层为石墨烯层,一方面,石墨烯与氮化镓结构的低温缓冲层之间通过范德瓦耳斯力键合,范德瓦耳斯力是分子间作用力,该力远小于化学键的作用力。因此容易释放掉衬底与氮化物之间的应力,起到应力释放的作用。另一方面,石墨烯可以在一定程度上可降低薄膜合并时的位错密度,以便于后续生长第二子层。且石墨烯层的透光性较高,可以进一步减少对光的吸收损失。
图3是本公开实施例提供的另一种发光二极管外延片的制造方法流程图,如图3所示,该制造方法包括:
步骤301、提供一衬底。
其中,衬底可采用蓝宝石图形化衬底。
进一步地,步骤301还可以包括:
在氢气气氛下,高温处理衬底5~6min。其中,反应室温度为1000~1100℃,反应室压力控制在200~500torr,以去除衬底上的杂质和水分。
在本实施例中,采用Veeco K465i or C4 or RB MOCVD(Metal Organic ChemicalVapor Deposition,金属有机化合物化学气相沉淀)设备实现外延片的制造方法。采用高纯H2(氢气)或高纯N2(氮气)或高纯H2和高纯N2的混合气体作为载气,高纯NH3作为N源,三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源,三甲基铟(TMIn)作为铟源,硅烷(SiH4)作为N型掺杂剂,三甲基铝(TMAl)作为铝源,二茂镁(CP2Mg)作为P型掺杂剂。反应室压力为100~600torr。
步骤302、在衬底上沉积应力释放层。
其中,应力释放层为石墨烯层由于石墨烯层的透光性较好,因此,在衬底上生长石墨烯层可以减少低温缓冲层对于光的吸收损失。
可选地,应力释放层的厚度为5~20nm。
若应力释放层的厚度小于5nm,会因为厚度较薄而影响对光的透过率效果。若应力释放层的厚度大于20nm,由于主要是起到透光效果,厚度合适即可。所以厚度较厚需要的时间较长沉积而影响生产效率。
示例性地,应力释放层可以通过等离子体增强化学气相沉积法(Plasma EnhancedChemical Vapor Deposition,PECVD)沉积得到。
步骤303、在应力释放层上生长低温缓冲层。
其中,低温缓冲层为GaN层。
示例性地,控制反应腔内的温度为530~560℃,压力为200~500torr,在应力释放层上生长厚度为15~30nm的低温缓冲层。
步骤304、在低温缓冲层上生长插入层。
其中,插入层包括第一子层和第二子层,第一子层为石墨烯层,第二子层为多个周期交替生长的Al膜和Ag膜。
可选地,第一子层的厚度为10~30nm。
若第一子层的厚度小于10nm,会因为厚度较薄而影响石墨烯的稳定性。同时由于石墨烯也不是100%透光,若第一子层的厚度大于30nm,厚度较厚也会影响透光效果。
示例性地,第一子层的厚度为10~25nm。
可选地,第二子层中与第一子层接触的一层为Al膜,第二子层中与高温缓冲层3接触的一层为Al膜。
Al膜本身的化学性质比较稳定,可以对石墨烯起到保护作用。同时,第二子层以沉积Al膜结束,可以进一步防止Ag作为杂质扩散到高温缓冲层中,导致高温缓冲层的晶格质量变差。
可选地,第二子层中包括交替生长的n+1层Al膜和n层Ag膜,5≤n≤20。
若n小于5次,会因为循环次数较少而影响到Al膜和Ag膜所要达到的效果。若高于20次,会因为沉积次数较多但产生的效果接近上限而影响生产效率和成本。
示例性地,8≤n≤20。此时,既可以保证所要达到的沉积效果,又可以保证生产效率和成本。
示例性地,第一子层中每层Al膜和每层Ag膜的厚度相等,以便于生长控制。
可选地,第二子层中每层Al膜的厚度为1~10nm,每层Ag膜的厚度为1~10nm。
示例性地,每层Al膜和每层Ag膜的厚度均为2~8nm。
可选地,第一子层可以采用PECVD法沉积在低温缓冲层上。
可选地,第二子层中Al膜和Ag膜的生长速率均为0.2~0.5nm/s。若低于0.2nm/S,会因为生长速率较低而影响成膜的致密性。若大于0.5nm/S,又会因为生长速率较快而影响成膜的均匀性。
可选地,第二子层的沉积温度为500~800℃。
若沉积温度低于500℃,会因为温度较低而影响成膜的晶体质量。若沉积温度高于800℃,又会因为温度较高而影响Ag膜的扩散副作用。
示例性地,第二子层的沉积温度为550~800℃。
可选地,第二子层中的Al膜和Ag膜的生长温度和生长压力均相同。
示例性地,步骤304中生长第二子层可以包括:
控制反应室温度为500~800℃,压力为100~300torr,在第一子层上沉积第二子层。
步骤305、在插入层上生长高温缓冲层。
其中,高温缓冲层为GaN层。
示例性地,控制反应腔内的温度为1000~1100℃,压力为200~600torr,在插入层上生长厚度为2~3.5um的高温缓冲层。
步骤306、在高温缓冲层上生长N型层。
其中,N型层为掺Si的GaN层。
示例性地,控制反应腔内的温度为1000~1100℃,压力为150~300torr,在过渡层上生长厚度为2~3um的N型层。
步骤307、在N型层上生长有源层。
其中,多量子阱层包括多个周期交替生长的InGaN阱层和GaN垒层。其中,多量子阱层的周期数可以为5~11。InGaN阱层的厚度为2nm~4nm,优选为3.5nm,GaN垒层的厚度为9nm~20nm,优选为12nm。
示例性地,步骤307可以包括:
控制反应腔内的温度为760~780℃,压力为200torr,生长量子阱层;
控制反应腔内的温度为860~890℃,压力为200torr,生长量子垒层。
步骤308、在有源层上生长电子阻挡层。
其中,电子阻挡层为掺Mg的AlyGa1-yN(y=0.15~0.25)。
示例性地,控制反应腔内的温度为930~970℃,压力为100torr,在有源层上生长厚度为30~50nm的电子阻挡层。
步骤309、在电子阻挡层上生长P型层。
其中,P型层为掺Mg的GaN层,Mg的掺杂浓度为8*1018cm-3~6*1019cm-3
示例性地,控制反应腔内的温度为940~980℃,压力为200~600torr,在电子阻挡层上生长厚度为50~80nm的P型层。
本公开实施例通过在低温缓冲层和高温缓冲层之间生长插入层,插入层中的第二子层为多个周期交替生长的Al膜和Ag膜,其中,Ag的反射性较好,Ag膜可以反射出光。当有源层发出的光,经过高温缓冲层到达低温缓冲层前,光线会先经过第二子层中的Ag膜反射,从而可以减少低温缓冲层对于光的吸收损失。且设置多个周期的Ag膜,可以对光线进行多次反射,进一步增加反射出光的效果。而涂覆Al膜还可以增大电流,提高等离子态密度,降低非辐射复合,从而可以进一步提高二极管的发光效率。由于Al膜和Ag膜在低温缓冲层上较难生长,因此,在生长第二子层前,还生长有第一子层,第一子层为石墨烯层,一方面,石墨烯与氮化镓结构的低温缓冲层之间通过范德瓦耳斯力键合,范德瓦耳斯力是分子间作用力,该力远小于化学键的作用力。因此容易释放掉衬底与氮化物之间的应力,起到应力释放的作用。另一方面,石墨烯可以在一定程度上可降低薄膜合并时的位错密度,以便于后续生长第二子层。且石墨烯层的透光性较高,可以进一步减少对光的吸收损失。
图1所示的发光二极管外延片的一种具体实现包括:在衬底1和低温缓冲层2之间生长一层厚度为5nm的应力释放层。在低温缓冲层2和高温缓冲层3之间生长一层插入层7。其中插入层7中的第一子层71的厚度为10nm,第二子层72包括交替生长的20层Al膜和19层Ag膜,每层Al膜和每层Ag膜的厚度均为2nm。
示例性地,衬底为蓝宝石衬底,低温缓冲层2为低温生长的GaN层,厚度为15nm。高温缓冲层3为高温生长的GaN层,厚度为2um。N型层4为掺Si的GaN层,厚度为2um。有源层5包括5个周期交替生长的InGaN量子阱层和GaN量子垒层。其中,InGaN量子阱层的厚度为4nm。GaN量子垒层的厚度为9nm。电子阻挡层9为掺Mg的Al0.15Ga0.85N,厚度为30nm。P型层6为掺Mg的GaN层,厚度为50nm。
将上述外延片制成LED芯片,与现有技术中制成的芯片相比,LED芯片的出光效率增加了6%。
图1所示的发光二极管外延片的另一种具体实现包括:在衬底1和低温缓冲层2之间生长一层厚度为20nm的应力释放层。在低温缓冲层2和高温缓冲层3之间生长一层插入层7。其中插入层7中的第一子层71的厚度为30nm,第二子层72包括交替生长的6层Al膜和5层Ag膜,每层Al膜和每层Ag膜的厚度均为10nm。
示例性地,衬底为蓝宝石衬底,低温缓冲层2为低温生长的GaN层,厚度为30nm。高温缓冲层3为高温生长的GaN层,厚度为3.5um。N型层4为掺Si的GaN层,厚度为3um。有源层5包括5个周期交替生长的InGaN量子阱层和GaN量子垒层。其中,InGaN量子阱层的厚度为4nm。GaN量子垒层的厚度为20nm。电子阻挡层9为掺Mg的Al0.25Ga0.75N,厚度为50nm。P型层6为掺Mg的GaN层,厚度为80nm。
将上述外延片制成LED芯片,与现有技术中制成的芯片相比,LED芯片的出光效率增加了10%。
图1所示的发光二极管外延片的又一种具体实现包括:在衬底1和低温缓冲层2之间生长一层厚度为15nm的应力释放层。在低温缓冲层2和高温缓冲层3之间生长一层插入层7。其中插入层7中的第一子层71的厚度为25nm,第二子层72包括交替生长的8层Al膜和7层Ag膜,每层Al膜和每层Ag膜的厚度均为8nm。
示例性地,衬底为蓝宝石衬底,低温缓冲层2为低温生长的GaN层,厚度为25nm。高温缓冲层3为高温生长的GaN层,厚度为3um。N型层4为掺Si的GaN层,厚度为2.5um。有源层5包括8个周期交替生长的InGaN量子阱层和GaN量子垒层。其中,InGaN量子阱层的厚度为3.5nm。GaN量子垒层的厚度为12nm。电子阻挡层9为掺Mg的Al0.25Ga0.75N,厚度为40nm。P型层6为掺Mg的GaN层,厚度为65nm。
将上述外延片制成LED芯片,与现有技术中制成的芯片相比,LED芯片的出光效率增加了8%。
以上所述仅为本公开的可选实施例,并不用以限制本公开,凡在本公开的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本公开的保护范围之内。

Claims (10)

1.一种发光二极管外延片,所述发光二极管外延片包括衬底、以及依次层叠在所述衬底上的低温缓冲层、高温缓冲层、N型层、有源层和P型层,其特征在于,
所述发光二极管外延片还包括位于所述低温缓冲层和所述高温缓冲层之间的插入层,所述插入层包括第一子层和第二子层,所述第一子层为石墨烯层,所述第二子层为多个周期交替生长的Al膜和Ag膜。
2.根据权利要求1所述的发光二极管外延片,其特征在于,所述第一子层的厚度为10~30nm。
3.根据权利要求1所述的发光二极管外延片,其特征在于,所述第二子层中与所述第一子层接触的一层为Al膜,所述第二子层中与所述高温缓冲层接触的一层为Al膜。
4.根据权利要求1所述的发光二极管外延片,其特征在于,所述第二子层中包括交替生长的n+1层Al膜和n层Ag膜,5≤n≤20。
5.根据权利要求1所述的发光二极管外延片,其特征在于,所述第二子层中每层Al膜的厚度为1~10nm,每层Ag膜的厚度为1~10nm。
6.根据权利要求1至5任一项所述的发光二极管外延片,其特征在于,所述发光二极管外延片还包括生长在所述衬底和所述低温缓冲层之间的应力释放层,所述应力释放层为石墨烯层。
7.一种发光二极管外延片的制造方法,其特征在于,所述制造方法包括:
提供一衬底;
在所述衬底上生长低温缓冲层;
在所述低温缓冲层上生长插入层,所述插入层包括第一子层和第二子层,所述第一子层为石墨烯层,所述第二子层为多个周期交替生长的Al膜和Ag膜;
在所述插入层上依次生长高温缓冲层、N型层、有源层和P型层。
8.根据权利要求7所述的制造方法,其特征在于,所述制造方法还包括:
在所述衬底和所述低温缓冲层之间生长应力释放层,所述应力释放层为石墨烯层。
9.根据权利要求7所述的制造方法,其特征在于,所述第二子层中Al膜和Ag膜的生长速率均为0.2~0.5nm/s。
10.根据权利要求7所述的制造方法,其特征在于,所述第二子层的沉积温度为500~800℃。
CN202110104648.3A 2021-01-26 2021-01-26 发光二极管外延片及其制造方法 Active CN113161462B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110104648.3A CN113161462B (zh) 2021-01-26 2021-01-26 发光二极管外延片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110104648.3A CN113161462B (zh) 2021-01-26 2021-01-26 发光二极管外延片及其制造方法

Publications (2)

Publication Number Publication Date
CN113161462A CN113161462A (zh) 2021-07-23
CN113161462B true CN113161462B (zh) 2022-05-13

Family

ID=76878837

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110104648.3A Active CN113161462B (zh) 2021-01-26 2021-01-26 发光二极管外延片及其制造方法

Country Status (1)

Country Link
CN (1) CN113161462B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114005902B (zh) * 2021-11-05 2023-08-22 电子科技大学中山学院 一种基于GaAs衬底的倒装多结太阳电池

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105914272A (zh) * 2016-05-19 2016-08-31 芜湖德豪润达光电科技有限公司 一种发光二极管外延片及其制备方法
CN106876529A (zh) * 2017-01-12 2017-06-20 华灿光电(浙江)有限公司 一种氮化镓基发光二极管的外延片及其制备方法
CN108470805A (zh) * 2018-03-29 2018-08-31 华灿光电(浙江)有限公司 一种发光二极管外延片及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105914272A (zh) * 2016-05-19 2016-08-31 芜湖德豪润达光电科技有限公司 一种发光二极管外延片及其制备方法
CN106876529A (zh) * 2017-01-12 2017-06-20 华灿光电(浙江)有限公司 一种氮化镓基发光二极管的外延片及其制备方法
CN108470805A (zh) * 2018-03-29 2018-08-31 华灿光电(浙江)有限公司 一种发光二极管外延片及其制造方法

Also Published As

Publication number Publication date
CN113161462A (zh) 2021-07-23

Similar Documents

Publication Publication Date Title
CN109950372B (zh) 发光二极管外延片及其制造方法
CN110718612B (zh) 发光二极管外延片及其制造方法
CN109119515B (zh) 一种发光二极管外延片及其制造方法
CN114759124B (zh) 一种发光二极管外延片及其制备方法
CN109545924B (zh) 一种发光二极管外延片及其制造方法
CN112133797B (zh) 发光二极管外延片的生长方法
CN113690350B (zh) 微型发光二极管外延片及其制造方法
CN112951963B (zh) 发光二极管外延片及其制备方法
CN112531082B (zh) 微型发光二极管外延片及其制造方法
CN115207177A (zh) 发光二极管外延片及其制备方法
CN114944443A (zh) 一种欧姆接触层、发光二极管外延片及其制备方法
CN109994580B (zh) 发光二极管的外延片及其制作方法
CN113161453B (zh) 发光二极管外延片及其制造方法
CN109301041B (zh) 一种发光二极管外延片及其制造方法
CN113571616B (zh) AlGaN基深紫外发光二极管的外延片及其制备方法
CN111883623B (zh) 近紫外发光二极管外延片及其制备方法
CN113161462B (zh) 发光二极管外延片及其制造方法
CN110993753B (zh) 发光二极管外延片及其制造方法
CN112802929A (zh) 发光二极管的外延片及其制备方法
CN109473520B (zh) 一种发光二极管外延片及其制造方法
CN218351492U (zh) 外延片及发光二极管
CN113113515B (zh) 发光二极管外延片的生长方法
CN113571615B (zh) 改善欧姆接触的发光二极管外延片及其制造方法
CN112366259B (zh) 发光二极管外延片及其制备方法
CN111276579B (zh) 一种led外延生长方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 215600 No.28 CHENFENG Road, Zhangjiagang Economic Development Zone, Suzhou City, Jiangsu Province

Patentee after: BOE Huacan Optoelectronics (Suzhou) Co.,Ltd.

Country or region after: China

Address before: 215600 No.28 CHENFENG Road, Zhangjiagang Economic Development Zone, Suzhou City, Jiangsu Province

Patentee before: HC SEMITEK (SUZHOU) Co.,Ltd.

Country or region before: China