CN115472718A - 发光二极管外延片及其制备方法、发光二极管 - Google Patents

发光二极管外延片及其制备方法、发光二极管 Download PDF

Info

Publication number
CN115472718A
CN115472718A CN202211359339.1A CN202211359339A CN115472718A CN 115472718 A CN115472718 A CN 115472718A CN 202211359339 A CN202211359339 A CN 202211359339A CN 115472718 A CN115472718 A CN 115472718A
Authority
CN
China
Prior art keywords
layer
emitting diode
deposition
introducing
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211359339.1A
Other languages
English (en)
Other versions
CN115472718B (zh
Inventor
张彩霞
印从飞
程金连
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202211359339.1A priority Critical patent/CN115472718B/zh
Publication of CN115472718A publication Critical patent/CN115472718A/zh
Application granted granted Critical
Publication of CN115472718B publication Critical patent/CN115472718B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管外延片及其制备方法、发光二极管，所述发光二极管外延片包括衬底及依次层叠于所述衬底上的缓冲层、本征GaN层、N型GaN层、多量子阱层、电子阻挡层、P型半导体层；所述P型半导体层包括AlmN1‑m隔断层、石墨烯层、Mg层、MgnN1‑n三维层和P掺杂GaN层，所述AlmN1‑m隔断层、石墨烯层、Mg层、MgnN1‑n三维层和P掺杂GaN层依次层叠形成所述P型半导体层，其中，m的取值范围为0.1‑0.3，n的取值范围为0.2‑0.4。本发明提供的发光二极管外延片，能够提升发光二极管的发光效率和外延片表面平整度。

Description

发光二极管外延片及其制备方法、发光二极管
技术领域
本发明涉及光电技术领域，尤其涉及一种发光二极管外延片及其制备方法、发光二极管。
背景技术
目前，GaN基发光二极管已经大量应用于固态照明领域以及显示领域，吸引着越来越多的人关注。GaN基发光二极管已经实现工业化生产、在背光源、照明、景观灯等方面都有应用。
外延片是发光二极管中的主要构成部分，现有的GaN基发光二极管外延片包括衬底、以及依次层叠在衬底上的缓冲层、本征GaN层、N型半导体层、多量子阱层、电子阻挡层、P型半导体层。其中，传统的P型半导体层为掺Mg的GaN层，Mg的掺杂浓度较高，在1×1018-1×1020cm-3，并且P型半导体层采用单一的生长温度和生长压力生长而成。P型半导体层的空穴浓度和空穴迁移率是影响发光二极管的发光效率的重要参数。并且，P型半导体层作为发光二极管盖层，其晶格质量直接影响外延片表面平整度。
现有的P型半导体层制备技术存在以下问题：Mg在GaN基材料中的能级位置较深，会使得P型半导体层中的受主杂质难以电离，导致空穴浓度较低，影响发光二极管的发光效率；并且，Mg在GaN材料中的固溶率较低，高浓度Mg难以掺入P型半导体层中，最终会导致P型半导体层的空穴浓度和空穴迁移率偏低，影响LED的发光效率；不仅如此，高浓度P型掺杂容易导致外延片表面平整度下降。
发明内容
本发明所要解决的技术问题在于，提供一种发光二极管外延片，其能够提升发光二极管的发光效率和外延片表面平整度。
本发明所要解决的技术问题还在于，提供一种发光二极管外延片的制备方法，其工艺简单，能够稳定制得表面平整度、发光效率良好的发光二极管外延片。
为了解决上述技术问题，本发明提供了一种发光二极管外延片，包括衬底及依次层叠于所述衬底上的缓冲层、本征GaN层、N型GaN层、多量子阱层、电子阻挡层、P型半导体层；
所述P型半导体层包括AlmN1-m隔断层、石墨烯层、Mg层、MgnN1-n三维层和P掺杂GaN层，所述AlmN1-m隔断层、石墨烯层、Mg层、MgnN1-n三维层和P掺杂GaN层依次层叠形成所述P型半导体层，其中，m的取值范围为0.1-0.3，n的取值范围为0.2-0.4。
在一种实施方式中，所述P型半导体层的厚度为20nm-130nm。传统的P型半导体层的厚度为100-300nm，本发明提出的P型半导体层与传统的P型半导体层相比，厚度相对偏薄，更有利于出光，提升发光效率。
在一种实施方式中，所述P掺杂GaN层为Mg掺杂，Mg的掺杂浓度为5×1016-5×1017cm-3；
所述AlmN1-m隔断层的厚度为5nm-10nm；
所述石墨烯层的厚度为5nm-20nm；
所述MgnN1-n三维层的厚度为2nm-5nm；
所述P掺杂GaN层的厚度为10nm-100nm。
在一种实施方式中，所述缓冲层的厚度为20nm-100nm；
所述本征GaN层的厚度为300nm-800nm；
所述N型GaN层的厚度为1μm-3μm，所述N型GaN层为Si掺杂，所述Si的掺杂浓度为5×1018-1×1019cm-3.
所述多量子阱层的厚度为30nm-225nm；
所述电子阻挡层的厚度为20nm-50nm。
在一种实施方式中，所述多量子阱层是由InGaN量子阱层和GaN量子垒层交替层叠的周期性结构，所述多量子阱层的周期数为3-15；
所述InGaN量子阱层的厚度为2nm-4nm；
所述GaN量子垒层的厚度为9nm-11nm。
在一种实施方式中，所述电子阻挡层包括交替堆叠的AlaGa1-aN层和InbGa1-bN层，堆叠周期数为3-15，其中，a的取值范围为0.05-0.2，b的取值范围为0.1-0.5；
所述AlaGa1-aN层的厚度为5nm-7nm；
所述InbGa1-bN层的厚度为5nm-7nm。
为解决上述问题，本发明还提供了一种发光二极管外延片的制备方法，包括以下步骤：
准备衬底；
在所述衬底上依次沉积缓冲层、本征GaN层、N型GaN层、多量子阱层、电子阻挡层、P型半导体层；
所述P型半导体层包括AlmN1-m隔断层、石墨烯层、Mg层、MgnN1-n三维层和P掺杂GaN层，所述AlmN1-m隔断层、石墨烯层、Mg层、MgnN1-n三维层和P掺杂GaN层依次层叠形成所述P型半导体层，其中，m的取值范围为0.1-0.3，n的取值范围为0.2-0.4。
在一种实施方式中，采用下述方法完成所述AlmN1-m隔断层的沉积：
将反应室温度控制在950℃-1000℃，压力控制在50Torr-100Torr，通入NH3做N源，通入N2和H2做载气，通入TMAl作为Al源，完成沉积。
在一种实施方式中，采用下述方法完成所述石墨烯层的沉积：
将反应室温度控制在700℃-1100℃，压力控制在10mbar-200mbar，通入200sccm-1000sccm的CH4，采用H2与Ar作载气，完成沉积。
在一种实施方式中，采用下述方法完成所述Mg层的沉积：
将反应室温度控制在700℃-800℃，压力控制在300Torr-500Torr，通入CP2Mg做Mg源，通入N2和H2做载气，沉积时间为10S-30S，完成沉积。
在一种实施方式中，采用下述方法完成所述MgnN1-n三维层的沉积：
将反应室温度控制在700℃-800℃，压力控制在300Torr-500Torr，通入NH3做N源，通入CP2Mg做Mg源，通入N2和H2做载气，完成沉积。
在一种实施方式中，采用下述方法完成所述P掺杂GaN层的沉积：
将反应室温度控制在950℃-1000℃，压力控制在100Torr-300Torr，通入NH3做N源，通入TEGa做Ga源，通入CP2Mg做Mg源，通入N2和H2做载气，完成沉积。
在一种实施方式中，采用下述方法完成在所述衬底的正面沉积所述缓冲层：
将反应室温度控制在500℃-700℃，通入TMAl作为Al源，通入NH3作为N源，完成在所述衬底的正面沉积缓冲层；
和/或，采用下述方法完成在所述缓冲层上沉积所述本征GaN层：
将反应室温度控制在1100℃-1150℃，通入NH3作为N源，通入TMGa作为Ga源，完成在所述缓冲层上沉积所述本征GaN层；
和/或，采用下述方法完成在所述本征GaN层上沉积所述N型GaN层：
将反应室温度控制在1100℃-1150℃，通入SiH4作为Si源，通入NH3作为N源，通入TMGa作为Ga源，完成在所述本征GaN层上沉积所述N型GaN层。
在一种实施方式中，采用下述方法完成所述多量子阱层的沉积：
在所述N型GaN层上依次重复层叠InGaN量子阱层和GaN量子垒层，所述重复层叠周期为3-15；
其中，采用下述方法完成所述InGaN量子阱层的沉积：
将反应室温度控制在700℃-800℃，通入TMIn做In源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积。
和/或，采用下述方法完成所述GaN量子垒层的沉积：
将反应室温度控制在800℃-900℃，通入NH3作为N源，通入TMGa作为Ga源，完成沉积。
在一种实施方式中，采用下述方法完成在所述多量子阱层上沉积所述电子阻挡层：
在所述多量子阱层上交替沉积AlaGa1-aN层和InbGa1-bN层，堆叠层数在3~15，a的取值范围为0.05-0.2，b的取值范围为0.1-0.5；
其中，所述AlaGa1-aN层的沉积步骤包括：
将反应室温度控制在900℃-1000℃，通入TMAl作为Al源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积；
所述InbGa1-bN层的沉积步骤包括：
将反应室温度控制在900℃-1000℃，通入TMIn作为In源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积。
相应地、本发明还提供一种发光二极管，所述发光二极管包括上文所述的发光二极管外延片。
实施本发明，具有如下有益效果：
本发明提供的发光二极管外延片，具有特定结构的P型半导体层，所述P型半导体层极大的增加了空穴浓度，增加了空穴的迁移率和扩展，增加了多量子阱区电子-空穴对的复合，从而提升了发光效率。并且，所述P型半导体层的Mg掺杂浓度的较小，提升了P型半导体层的晶格质量，也增加了外延层的表面平整度。这样高空穴迁移率，高空穴浓度，并且晶格质量好的P型半导体层，厚度比传统P型半导层薄，也更有利于出光，增加发光二极管的发光效率。
附图说明
图1为本发明提供的发光二极管外延片的结构示意图，其中，衬底为1、缓冲层为2、本征GaN层为3、N型GaN层为4、多量子阱层为5、电子阻挡层为6、P型半导体层为7。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面对本发明作进一步地详细描述。
除非另外说明或存在矛盾之处，本文中使用的术语或短语具有以下含义：
本发明中，所使用的“其组合”、“其任意组合”、“其任意组合方式”等中包括所列项目中任两个或任两个以上项目的所有合适的组合方式。
本发明中，“优选”仅为描述效果更好的实施方式或实施例，应当理解，并不构成对本发明保护范围的限制。
本发明中，以开放式描述的技术特征中，包括所列举特征组成的封闭式技术方案，也包括包含所列举特征的开放式技术方案。
本发明中，涉及到数值区间，如无特别说明，则包括数值区间的两个端点。
传统的P型半导体层为掺Mg的GaN层，Mg的掺杂浓度较高，影响外延片表面平整度，Mg元素掺入困难，并且提供的空穴浓度和空穴迁移率较低，影响发光二极管发光效率。
为解决上述问题，本发明提供了一种发光二极管外延片，如图1所示，包括衬底1及依次层叠于所述衬底1上的缓冲层2、本征GaN层3、N型GaN层4、多量子阱层5、电子阻挡层6、P型半导体层7；
所述P型半导体层7包括AlmN1-m隔断层、石墨烯层、Mg层、MgnN1-n三维层和P掺杂GaN层，所述AlmN1-m隔断层、石墨烯层、Mg层、MgnN1-n三维层和P掺杂GaN层依次层叠形成所述P型半导体层，其中，m的取值范围为0.1-0.3，n的取值范围为0.2-0.4。
本发明提供的发光二极管外延片，具有特定结构的P型半导体层，所述P型半导体层极大的增加了空穴浓度，增加了空穴的迁移率和扩展，增加了多量子阱区电子-空穴对的复合，从而提升了发光效率。并且，所述P型GaN层的Mg掺杂的较少，提升了P型半导体层的晶格质量，也增加了外延层的表面平整度。这样高空穴迁移率，高空穴浓度，并且晶格质量好的P型半导体层，厚度比传统P型半导层薄，也更有利于出光，增加发光二极管的发光效率。
具体地，在一种实施方式中，所述P型半导体层的厚度为20nm-130nm。传统的P型半导体层的厚度为100-300nm，本发明提出的P型半导体层与传统的P型半导体层相比，厚度相对偏薄，更有利于出光，提升发光效率。在一种实施方式中，所述AlmN1-m隔断层的厚度为5nm-10nm；所述石墨烯层的厚度为5nm-20nm；所述MgnN1-n三维层的厚度为2nm-5nm；所述P掺杂GaN层的厚度为10nm-100nm。
另外，现有技术中，P型半导体层的Mg掺杂浓度一般为5×1017-1×1020cm-3，而本发明的所述P掺杂GaN层为Mg掺杂，Mg的掺杂浓度为5×1016-5×1017cm-3。由此可见，本发明所述P型GaN层的Mg掺杂浓度较小，有利于提升P型半导体层的晶格质量。
最后，需要说明的是，本发明提供的所述P型半导体层的各组成层之间存在相互协同的作用关系，具体如下：
首先，所述AlmN1-m隔断层有利于避免所述石墨烯层中的石墨烯的扩散。并且，所述AlmN1-m隔断层中的Al原子很小、晶格质量高，对从底层穿透的位错缺陷有阻断作用，能够防止缺陷捕捉空穴，影响发光效率；
然后，所述石墨烯层具有如下作用：一方面，石墨烯材料本身具有较强的导电性能，使得空穴在所述石墨烯层中具有较高的迁移速率，并且石墨烯可以增加空穴的扩展能力；另一方面，利用石墨烯晶格的引导作用，使得所述Mg层沉积时，Mg原子能够分布均匀。
再然后，所述Mg层能够为后续的MgnN1-n三维层提供成核点，有利于所述MgnN1-n三维层生长成小岛状结构并均匀分布。
再者，所述MgnN1-n三维层能够提供空穴，增加P型半导体层的空穴浓度。
最后，在所述MgnN1-n三维层上生长所述P掺杂GaN层，在所述P掺杂GaN层的生长过程中，MgN三维小岛逐渐合并填平，分布均匀，大小一致的MgN小岛在合并过程中产生的缺陷很少。最终实现了本发明中P型掺杂的浓度远低于传统P型半导体层P型掺杂浓度。并且，由于所述MgnN1-n三维层的三维生长方式，极大的扩大了P掺杂GaN层与MgnN1-n三维层的接触面积，增加了Mg原子的扩散，让Mg原子扩散至MgnN1-n三维层中更好地取代Ga位。通过扩散的方式使得Mg原子对晶格的破坏减少，比传统的高掺杂P型GaN层具有更少的缺陷，减少了缺陷对空穴的捕捉，增加空穴浓度，从而增加了发光二极管的发光效率，Mg掺杂浓度的降低，也极大的提升了外延片表面平整度。
除了上述P型半导体层外，本发明的其它层状结构的特点如下：
在一种实施方式中，所述缓冲层为AlGaN缓冲层或AlN缓冲层。所述缓冲层主要用于提供晶种，缓解衬底和外延层的晶格失配，提升外延片晶格质量。在一种实施方式中，所述缓冲层的厚度为20nm-100nm。
所述本征GaN层为未掺杂的GaN层，在一种实施方式中，所述本征GaN层的厚度为300nm-800nm。
所述N型GaN层主要提供电子，在一种实施方式中，所述N型GaN层的厚度为1μm-3μm，所述N型GaN层为Si掺杂，所述Si的掺杂浓度为5×1018-1×1019cm-3。
在一种实施方式中，所述多量子阱层是由InGaN量子阱层和GaN量子垒层交替层叠的周期性结构，所述多量子阱层的周期数为3-15；
所述InGaN量子阱层的厚度为2nm-4nm；
所述GaN量子垒层的厚度为9nm-11nm。
所述电子阻挡层主要用来阻挡电子，防止电子溢流，在一种实施方式中，所述电子阻挡层包括交替堆叠的AlaGa1-aN层和InbGa1-bN层，堆叠周期数为3-15，其中，a的取值范围为0.05-0.2，b的取值范围为0.1-0.5；所述AlaGa1-aN层的厚度为5nm-7nm；所述InbGa1-bN层的厚度为5nm-7nm；所述电子阻挡层的厚度为20nm-50nm。
相应地，本发明还提供了上述发光二极管外延片的制备方法，包括以下步骤：
S1、准备衬底；
在一种实施方式中，所述衬底选用蓝宝石衬底。然后，控制反应室温度为1000℃~1200℃，控制反应室压力为200Torr-600Torr，在H2气氛下对衬底进行5min-8min的高温退火，对衬底表面的颗粒和氧化物进行清洁。
S2、在所述衬底上依次沉积缓冲层、本征GaN层、N型GaN层、多量子阱层、电子阻挡层、P型半导体层；
所述P型半导体层包括AlmN1-m隔断层、石墨烯层、Mg层、MgnN1-n三维层和P掺杂GaN层，所述AlmN1-m隔断层、石墨烯层、Mg层、MgnN1-n三维层和P掺杂GaN层依次层叠形成所述P型半导体层，其中，m的取值范围为0.1-0.3，n的取值范围为0.2-0.4。
在一种实施方式中，所述步骤S2包含以下步骤：
S21、采用下述方法完成在所述衬底的正面沉积所述缓冲层：
在一种实施方式中，所述缓冲层为AlGaN缓冲层或AlN缓冲层。优选地，所述缓冲层为AlN缓冲层，所述AlN缓冲层采用下述方法制得：将反应室温度控制在500℃-700℃，通入TMAl作为Al源，通入NH3作为N源，完成在所述衬底的正面沉积缓冲层。
S22、采用下述方法完成在所述缓冲层上沉积所述本征GaN层：
将反应室温度控制在1100℃-1150℃，通入NH3作为N源，通入TMGa作为Ga源，完成在所述缓冲层上沉积所述本征GaN层。
S23、采用下述方法完成在所述本征GaN层上沉积所述N型GaN层：
将反应室温度控制在1100℃-1150℃，通入SiH4作为Si源，通入NH3作为N源，通入TMGa作为Ga源，完成在所述插入层上沉积所述N型GaN层；
S24、采用下述方法完成在所述N型GaN层上沉积所述多量子阱层：
在所述N型GaN层上依次重复层叠InGaN量子阱层和GaN量子垒层，所述重复层叠周期为3-15；
其中，采用下述方法完成所述InGaN量子阱层的沉积：
将反应室温度控制在700℃-800℃，通入TMIn做In源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积。
和/或，采用下述方法完成所述GaN量子垒层的沉积：
将反应室温度控制在800℃-900℃，通入NH3作为N源，通入TMGa作为Ga源，完成沉积。
S25、采用下述方法完成在所述多量子阱层上沉积所述电子阻挡层：
在所述多量子阱层上交替沉积AlaGa1-aN层和InbGa1-bN层，堆叠层数在3~15，a的取值范围为0.05-0.2，b的取值范围为0.1-0.5；
其中，所述AlaGa1-aN层的沉积步骤包括：
将反应室温度控制在900℃-1000℃，通入TMAl作为Al源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积；
所述InbGa1-bN层的沉积步骤包括：
将反应室温度控制在900℃-1000℃，通入TMIn作为In源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积。
S26、采用下述方法完成在所述电子阻挡层上沉积所述P型半导体层：
具体地，在所述电子阻挡层上依次沉积所述AlmN1-m隔断层、石墨烯层、Mg层、MgnN1-n三维层和P掺杂GaN层，以完成所述P型半导体层的沉积。
在一种实施方式中，采用下述方法完成所述AlmN1-m隔断层的沉积：
将反应室温度控制在950℃-1000℃，压力控制在50Torr-100Torr，通入NH3做N源，通入N2和H2做载气，通入TMAl作为Al源，完成沉积。
在一种实施方式中，采用下述方法完成所述石墨烯层的沉积：
将反应室温度控制在700℃-1100℃，压力控制在10mbar-200mbar，通入200sccm-1000sccm的CH4，采用H2与Ar作载气，完成沉积。
在一种实施方式中，采用下述方法完成所述Mg层的沉积：
将反应室温度控制在700℃-800℃，压力控制在300Torr-500Torr，通入CP2Mg做Mg源，通入N2和H2做载气，沉积时间为10S-30S，完成沉积。
在一种实施方式中，采用下述方法完成所述MgnN1-n三维层的沉积：
将反应室温度控制在700℃-800℃，压力控制在300Torr-500Torr，通入NH3做N源，通入CP2Mg做Mg源，通入N2和H2做载气，完成沉积。
在一种实施方式中，采用下述方法完成所述P掺杂GaN层的沉积：
将反应室温度控制在950℃-1000℃，压力控制在100Torr-300Torr，通入NH3做N源，通入TEGa做Ga源，通入CP2Mg做Mg源，通入N2和H2做载气，完成沉积。
需要说明的是，其中，所述AlmN1-m隔断层的生长温度为950-1000℃，温度较高生长出的AlN层晶格质量好，致密度高；所述Mg层的生长温度为700-800℃，所述MgnN1-n三维层的生长温度为700-800℃，上述两层的生长温度相对较低，有利于MgN三维生长层的形成；所述P掺杂GaN层的生长温度为950-1000℃，高温有利于三维层的填平和提升晶格质量。
另外，所述AlmN1-m隔断层的生长压力为50-100Torr，所述Mg层和所述MgnN1-n三维层的生长压力为300-500Torr。这样，所述AlmN1-m隔断层的生长压力较低，有利于二维横向外延，使得AlN层生长更致密，隔断缺陷和石墨烯的作用更优；所述Mg层和所述MgnN1-n三维层的生长压力较高，有利于三维生长的形成，以便于后续P掺杂GaN层的生长。
相应地、本发明还提供一种发光二极管，所述发光二极管包括上文所述的发光二极管外延片。
以上采用MOCVD设备、CVD设备或PVD设备完成沉积过程，本发明对沉积方法不作限定。并且，以上Al源、N源、Ga源、Si源、Mg源、Sc源、In源为示范性说明，不限于上述列举。
下面以具体实施例进一步说明本发明：
实施例1
本实施例提供一种发光二极管外延片，包括衬底及依次层叠于所述衬底上的缓冲层、本征GaN层、N型GaN层、多量子阱层、电子阻挡层、P型半导体层；
所述P型半导体层包括AlmN1-m隔断层、石墨烯层、Mg层、MgnN1-n三维层和P掺杂GaN层，所述AlmN1-m隔断层、石墨烯层、Mg层、MgnN1-n三维层和P掺杂GaN层依次层叠形成所述P型半导体层，其中，m的取值范围为0.2，n的取值范围为0.3。
上述发光二极管外延片的制备方法，包括以下步骤：
S1、准备衬底；所述衬底选用蓝宝石衬底。
S2、缓冲层、本征GaN层、N型GaN层、多量子阱层、电子阻挡层、P型半导体层；
具体地，S2包括以下步骤：
S21、采用下述方法完成在所述衬底的正面沉积所述缓冲层：
将反应室温度控制在600℃，通入TMAl作为Al源，通入NH3作为N源，在所述衬底的正面沉积缓冲层，完成沉积并控制所沉积的所述缓冲层的厚度为30nm。
S22、采用下述方法完成在所述缓冲层上沉积所述本征GaN层：
将反应室温度控制在1150℃，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为400nm；
S23、采用下述方法完成在所述本征GaN层上沉积所述N型GaN层：
将反应室温度控制在1050℃，通入SiH4作为Si源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为2μm，Si掺杂浓度为1*1019cm-3；
S24、采用下述方法完成在所述N型GaN层上沉积所述多量子阱层：
在所述N型GaN层上依次重复层叠InGaN量子阱层和GaN量子垒层，所述重复层叠周期为10；
采用下述方法完成所述InGaN量子阱层的沉积：
将反应室温度控制在750℃，通入TMIn做In源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为3nm。
采用下述方法完成所述GaN量子垒层的沉积：
将反应室温度控制在850℃，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为10nm。
S25、采用下述方法完成在所述多量子阱层上沉积所述电子阻挡层：
在所述多量子阱层上交替沉积AlaGa1-aN层和InbGa1-bN层，堆叠层数在3~15，a的取值范围为0.1，b的取值范围为0.3；
其中，所述AlaGa1-aN层的沉积步骤包括：
将反应室温度控制在950℃，通入TMAl作为Al源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为6nm；
所述InbGa1-bN层的沉积步骤包括：
将反应室温度控制在950℃，通入TMIn作为In源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为6nm。
S26、采用下述方法完成在所述电子阻挡层上沉积所述P型半导体层：
在所述电子阻挡层上依次沉积所述AlmN1-m隔断层、石墨烯层、Mg层、MgnN1-n三维层和P掺杂GaN层，已完成所述P型半导体层的沉积。
采用下述方法完成所述AlmN1-m隔断层的沉积：
将反应室温度控制在1000℃，压力控制在70Torr，通入NH3做N源，通入N2和H2做载气，通入TMAl作为Al源，完成沉积并控制沉积厚度为7nm。
采用下述方法完成所述石墨烯层的沉积：
将反应室温度控制在900℃，压力控制在100mbar，通入500sccm的CH4，采用H2与Ar作载气，完成沉积并控制沉积厚度为15nm。
采用下述方法完成所述Mg层的沉积：
将反应室温度控制在750℃，压力控制在400Torr，通入CP2Mg做Mg源，通入N2和H2做载气，沉积时间为20S，完成沉积。
采用下述方法完成所述MgnN1-n三维层的沉积：
将反应室温度控制在750℃，压力控制在400Torr，通入NH3做N源，通入CP2Mg做Mg源，通入N2和H2做载气，完成沉积并控制沉积厚度为3nm。
采用下述方法完成所述P掺杂GaN层的沉积：
将反应室温度控制在1000℃，压力控制在200Torr，通入NH3做N源，通入TEGa做Ga源，通入CP2Mg做Mg源，通入N2和H2做载气，完成沉积并控制沉积厚度为20nm，Mg的掺杂浓度为1×1017cm-3。
其中，所述石墨烯层在化学气相沉积（CVD）设备中完成生长沉积，其余层状结构均在MOCVD设备中完成生长沉积。
实施例2
本实施例提供一种发光二极管外延片，包括衬底及依次层叠于所述衬底上的缓冲层、本征GaN层、N型GaN层、多量子阱层、电子阻挡层、P型半导体层；
所述P型半导体层包括AlmN1-m隔断层、石墨烯层、Mg层、MgnN1-n三维层和P掺杂GaN层，所述AlmN1-m隔断层、石墨烯层、Mg层、MgnN1-n三维层和P掺杂GaN层依次层叠形成所述P型半导体层，其中，m的取值范围为0.1，n的取值范围为0.2。
上述发光二极管外延片的制备方法，参照实施例1。
实施例3
本实施例提供一种发光二极管外延片，包括衬底及依次层叠于所述衬底上的缓冲层、本征GaN层、N型GaN层、多量子阱层、电子阻挡层、P型半导体层；
所述P型半导体层包括AlmN1-m隔断层、石墨烯层、Mg层、MgnN1-n三维层和P掺杂GaN层，所述AlmN1-m隔断层、石墨烯层、Mg层、MgnN1-n三维层和P掺杂GaN层依次层叠形成所述P型半导体层，其中，m的取值范围为0.3，n的取值范围为0.4。
上述发光二极管外延片的制备方法，参照实施例1。
对比例1
本对比例提供一种发光二极管外延片，包括衬底及依次层叠于所述衬底上的缓冲层、本征GaN层、N型GaN层、多量子阱层、电子阻挡层、P型半导体层；
与实施例1不同之处在于，本对比例的所述P型半导体层不包括AlmN1-m隔断层、石墨烯层、Mg层、MgnN1-n三维层，仅为P掺杂GaN层，所述P掺杂GaN层的Mg的掺杂浓度为5×1017cm-3。
上述发光二极管外延片的制备方法参照实施例1。
以实施例1-3和对比例1制得发光二极管外延片制作芯片进行性能测试，其中，将实施例1-3对比例1制得的外延片制成芯片，进行亮度测试。具体测试结果如表1所示。
表1为实施例1-3和对比例1制得发光二极管外延片性能测试结果
Figure 215965DEST_PATH_IMAGE001
由上述结果可知，使用本发明提出发光二级管外延片，其具有特定结构的P型半导体层，能够使得发光二极管的发光效率得到较大提升，表面平整度也具有明显优势。
以上所述是发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种发光二极管外延片，其特征在于，包括衬底及依次层叠于所述衬底上的缓冲层、本征GaN层、N型GaN层、多量子阱层、电子阻挡层、P型半导体层；
所述P型半导体层包括AlmN1-m隔断层、石墨烯层、Mg层、MgnN1-n三维层和P掺杂GaN层，所述AlmN1-m隔断层、石墨烯层、Mg层、MgnN1-n三维层和P掺杂GaN层依次层叠形成所述P型半导体层，其中，m的取值范围为0.1-0.3，n的取值范围为0.2-0.4。
2.如权利要求1所述的发光二极管外延片，其特征在于，所述P型半导体层的厚度为20nm-130nm。
3.如权利要求1所述的发光二极管外延片，其特征在于，所述P掺杂GaN层为Mg掺杂，Mg的掺杂浓度为5×1016-5×1017cm-3；
所述AlmN1-m隔断层的厚度为5nm-10nm；
所述石墨烯层的厚度为5nm-20nm；
所述MgnN1-n三维层的厚度为2nm-5nm；
所述P掺杂GaN层的厚度为10nm-100nm。
4.一种如权利要求1~3任一项所述的发光二极管外延片的制备方法，其特征在于，包括以下步骤：
准备衬底；
在所述衬底上依次沉积缓冲层、本征GaN层、N型GaN层、多量子阱层、电子阻挡层、P型半导体层；
所述P型半导体层包括AlmN1-m隔断层、石墨烯层、Mg层、MgnN1-n三维层和P掺杂GaN层，所述AlmN1-m隔断层、石墨烯层、Mg层、MgnN1-n三维层和P掺杂GaN层依次层叠形成所述P型半导体层，其中，m的取值范围为0.1-0.3，n的取值范围为0.2-0.4。
5.如权利要求4所述的发光二极管外延片的制备方法，其特征在于，采用下述方法完成所述AlmN1-m隔断层的沉积：
将反应室温度控制在950℃-1000℃，压力控制在50Torr-100Torr，通入NH3做N源，通入N2和H2做载气，通入TMAl作为Al源，完成沉积。
6.如权利要求4所述的发光二极管外延片的制备方法，其特征在于，采用下述方法完成所述石墨烯层的沉积：
将反应室温度控制在700℃-1100℃，压力控制在10mbar-200mbar，通入200sccm-1000sccm的CH4，采用H2与Ar作载气，完成沉积。
7.如权利要求4所述的发光二极管外延片的制备方法，其特征在于，采用下述方法完成所述Mg层的沉积：
将反应室温度控制在700℃-800℃，压力控制在300Torr-500Torr，通入CP2Mg做Mg源，通入N2和H2做载气，沉积时间为10S-30S，完成沉积。
8.如权利要求4所述的发光二极管外延片的制备方法，其特征在于，采用下述方法完成所述MgnN1-n三维层的沉积：
将反应室温度控制在700℃-800℃，压力控制在300Torr-500Torr，通入NH3做N源，通入CP2Mg做Mg源，通入N2和H2做载气，完成沉积。
9.如权利要求4所述的发光二极管外延片的制备方法，其特征在于，采用下述方法完成所述P掺杂GaN层的沉积：
将反应室温度控制在950℃-1000℃，压力控制在100Torr-300Torr，通入NH3做N源，通入TEGa做Ga源，通入CP2Mg做Mg源，通入N2和H2做载气，完成沉积。
10.一种发光二极管，其特征在于，所述发光二极管包括如权利要求1-3中任一所述的发光二极管外延片。
CN202211359339.1A 2022-11-02 2022-11-02 发光二极管外延片及其制备方法、发光二极管 Active CN115472718B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211359339.1A CN115472718B (zh) 2022-11-02 2022-11-02 发光二极管外延片及其制备方法、发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211359339.1A CN115472718B (zh) 2022-11-02 2022-11-02 发光二极管外延片及其制备方法、发光二极管

Publications (2)

Publication Number Publication Date
CN115472718A true CN115472718A (zh) 2022-12-13
CN115472718B CN115472718B (zh) 2023-01-31

Family

ID=84337641

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211359339.1A Active CN115472718B (zh) 2022-11-02 2022-11-02 发光二极管外延片及其制备方法、发光二极管

Country Status (1)

Country Link
CN (1) CN115472718B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115799423A (zh) * 2023-02-08 2023-03-14 江西兆驰半导体有限公司 用于Mini-LED的外延片及其制备方法、Mini-LED
CN115832135A (zh) * 2023-02-14 2023-03-21 江西兆驰半导体有限公司 硅基发光二极管外延片及其制备方法、发光二极管
CN115832134A (zh) * 2023-02-08 2023-03-21 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法、发光二极管
CN116130567A (zh) * 2023-04-13 2023-05-16 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN116759500A (zh) * 2023-08-17 2023-09-15 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116936700A (zh) * 2023-09-15 2023-10-24 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011014822A2 (en) * 2009-07-31 2011-02-03 Applied Materials, Inc. Light emitting diode with enhanced quantum efficiency and method of fabrication
US20130193408A1 (en) * 2012-02-01 2013-08-01 Samsung Electronics Co., Ltd. Light-emitting diode for emitting ultraviolet light
CN106876529A (zh) * 2017-01-12 2017-06-20 华灿光电（浙江）有限公司 一种氮化镓基发光二极管的外延片及其制备方法
CN106876530A (zh) * 2017-01-12 2017-06-20 华灿光电（浙江）有限公司 一种氮化镓基发光二极管的外延片及其制作方法
CN109786518A (zh) * 2019-01-07 2019-05-21 华灿光电（浙江）有限公司 一种发光二极管的外延片及其制备方法
CN114300590A (zh) * 2021-12-28 2022-04-08 淮安澳洋顺昌光电技术有限公司 一种发光二极管及其制备方法
CN114725261A (zh) * 2022-03-01 2022-07-08 华灿光电（浙江）有限公司 具有电子传输层的紫外发光二极管外延片及其制备方法
CN115207177A (zh) * 2022-08-16 2022-10-18 江西兆驰半导体有限公司 发光二极管外延片及其制备方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011014822A2 (en) * 2009-07-31 2011-02-03 Applied Materials, Inc. Light emitting diode with enhanced quantum efficiency and method of fabrication
US20130193408A1 (en) * 2012-02-01 2013-08-01 Samsung Electronics Co., Ltd. Light-emitting diode for emitting ultraviolet light
CN103247730A (zh) * 2012-02-01 2013-08-14 三星电子株式会社 用于发射紫外光的发光二极管及其制造方法
CN106876529A (zh) * 2017-01-12 2017-06-20 华灿光电（浙江）有限公司 一种氮化镓基发光二极管的外延片及其制备方法
CN106876530A (zh) * 2017-01-12 2017-06-20 华灿光电（浙江）有限公司 一种氮化镓基发光二极管的外延片及其制作方法
CN109786518A (zh) * 2019-01-07 2019-05-21 华灿光电（浙江）有限公司 一种发光二极管的外延片及其制备方法
CN114300590A (zh) * 2021-12-28 2022-04-08 淮安澳洋顺昌光电技术有限公司 一种发光二极管及其制备方法
CN114725261A (zh) * 2022-03-01 2022-07-08 华灿光电（浙江）有限公司 具有电子传输层的紫外发光二极管外延片及其制备方法
CN115207177A (zh) * 2022-08-16 2022-10-18 江西兆驰半导体有限公司 发光二极管外延片及其制备方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115799423A (zh) * 2023-02-08 2023-03-14 江西兆驰半导体有限公司 用于Mini-LED的外延片及其制备方法、Mini-LED
CN115832134A (zh) * 2023-02-08 2023-03-21 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法、发光二极管
CN115799423B (zh) * 2023-02-08 2023-04-28 江西兆驰半导体有限公司 用于Mini-LED的外延片及其制备方法、Mini-LED
CN115832135A (zh) * 2023-02-14 2023-03-21 江西兆驰半导体有限公司 硅基发光二极管外延片及其制备方法、发光二极管
CN115832135B (zh) * 2023-02-14 2023-05-02 江西兆驰半导体有限公司 硅基发光二极管外延片及其制备方法、发光二极管
CN116130567A (zh) * 2023-04-13 2023-05-16 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN116759500A (zh) * 2023-08-17 2023-09-15 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116759500B (zh) * 2023-08-17 2023-11-17 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116936700A (zh) * 2023-09-15 2023-10-24 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116936700B (zh) * 2023-09-15 2023-12-22 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Also Published As

Publication number Publication date
CN115472718B (zh) 2023-01-31

Similar Documents

Publication Publication Date Title
CN115472718B (zh) 发光二极管外延片及其制备方法、发光二极管
CN114759124B (zh) 一种发光二极管外延片及其制备方法
CN110718612B (zh) 发光二极管外延片及其制造方法
CN110311022B (zh) GaN基发光二极管外延片及其制造方法
CN116581217B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN116093223B (zh) 发光二极管外延片及其制备方法、发光二极管
CN114944443B (zh) 一种欧姆接触层、发光二极管外延片及其制备方法
CN116072780B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115881865B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115458649A (zh) 发光二极管外延片及其制备方法、发光二极管
CN115842077B (zh) 发光二极管外延片及其制备方法、发光二极管
CN109671817B (zh) 一种发光二极管外延片及其制备方法
CN116454180B (zh) 发光二极管外延片及其制备方法、led
CN116072784B (zh) 深紫外发光二极管外延片及其制备方法、led
CN117199203A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116014041B (zh) 发光二极管外延片及其制备方法、发光二极管
CN109473521B (zh) 一种发光二极管外延片及其制备方法
CN116705946A (zh) 发光二极管外延片及其制备方法
CN109802022B (zh) 一种GaN基发光二极管外延片及其制备方法
CN109786522B (zh) 一种GaN基发光二极管外延片及其制备方法
CN217641376U (zh) 一种led外延片及led芯片
CN116314515A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116435424A (zh) 一种辐射复合效率高的发光二极管外延片及其制备方法
CN109461802B (zh) 一种GaN基发光二极管外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant