CN110311022A - GaN基发光二极管外延片及其制造方法 - Google Patents

GaN基发光二极管外延片及其制造方法 Download PDF

Info

Publication number
CN110311022A
CN110311022A CN201910471121.7A CN201910471121A CN110311022A CN 110311022 A CN110311022 A CN 110311022A CN 201910471121 A CN201910471121 A CN 201910471121A CN 110311022 A CN110311022 A CN 110311022A
Authority
CN
China
Prior art keywords
layer
sublayer
quantum well
multiple quantum
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910471121.7A
Other languages
English (en)
Other versions
CN110311022B (zh
Inventor
刘浪
陆香花
周飚
胡加辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN201910471121.7A priority Critical patent/CN110311022B/zh
Publication of CN110311022A publication Critical patent/CN110311022A/zh
Application granted granted Critical
Publication of CN110311022B publication Critical patent/CN110311022B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials

Abstract

本发明公开了一种GaN基发光二极管外延片及其制造方法，属于半导体技术领域。所述GaN基发光二极管外延片包括依次层叠的衬底、缓冲层、N型层、多量子阱层、电子阻挡层和P型层，所述电子阻挡层由依次层叠的多个第一复合结构组成，每个所述第一复合结构由依次层叠的第一子层、第二子层、第三子层、第四子层和第五子层组成；所述第一子层和所述第五子层均为未掺杂的AlGaN层，所述第一子层中Al组分的含量小于所述第五子层中Al组分的含量，所述第二子层为未掺杂的InGaN层，所述第三子层为未掺杂的MgN层，所述第四子层为未掺杂的GaN层，所述第三子层中的Mg扩散到所述第四子层中。本发明可提高LED的发光效率。

Description

GaN基发光二极管外延片及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种GaN基发光二极管外延片及其制造方法。
背景技术
发光二极管(英文：Light Emitting Diode，简称：LED)是一种能发光的半导体电子元件。作为一种高效、环保、绿色的新型固态照明光源，LED正在被迅速广泛地得到应用在如交通信号灯、汽车内外灯、城市景观照明、手机背光源等领域。
外延片是LED的主要组成部分。现有的GaN基LED外延片包括衬底和设置在衬底上的GaN基外延层，GaN基外延层包括依次层叠在衬底上的缓冲层、N型层、多量子阱层和P型层。缓冲层用于为外延生长提供成核中心，多量子阱层用于进行电子和空穴的辐射复合发光，N型层用于为复合发光提供电子，P型层用于为复合发光提供空穴。
在实际应用中，N型层注入多量子阱层的电子数量远大于P型层注入多量子阱层的空穴数量，多量子阱层中多余的电子很容易进一步跃迁到P型层中与空穴进行非辐射复合，降低P型层注入多量子阱层中的空穴数量。因此，通常会在多量子阱层和P型层之间增设电子阻挡层，以对电子起到阻挡作用，避免电子跃迁到P型层与空穴进行非辐射复合。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
电子阻挡层一般为P型掺杂的AlGaN层。AlN的势垒很高，可以有效阻挡电子跃迁到P型层。但是AlN对空穴也有阻挡作用，影响P型层中的空穴注入多量子阱层，还是会减少注入多量子阱层中的空穴数量，最终降低LED的发光效率。
发明内容
本发明实施例提供了一种GaN基发光二极管外延片及其制造方法，可以增加注入多量子阱层的空穴数量，最终提高LED的发光效率。所述技术方案如下：
一方面，本发明实施例提供了一种GaN基发光二极管外延片，所述GaN基发光二极管外延片包括依次层叠的衬底、缓冲层、N型层、多量子阱层、电子阻挡层和P型层，所述电子阻挡层由依次层叠的多个第一复合结构组成，每个所述第一复合结构由依次层叠的第一子层、第二子层、第三子层、第四子层和第五子层组成；所述第一子层和所述第五子层均为未掺杂的AlGaN层，所述第一子层中Al组分的含量小于所述第五子层中Al组分的含量，所述第二子层为未掺杂的InGaN层，所述第三子层为未掺杂的MgN层，所述第四子层为未掺杂的GaN层，所述第三子层中的Mg扩散到所述第四子层中。
可选地，所述电子阻挡层中各个第一子层中Al组分的含量自所述多量子阱层向所述P型层的方向逐层增大，所述电子阻挡层中各个第二子层中In组分的含量自所述多量子阱层向所述P型层的方向逐层减小，所述电子阻挡层中各个第五子层中Al组分的含量自所述多量子阱层向所述P型层的方向逐层减小。
进一步地，所述电子阻挡层中最靠近所述多量子阱层的第一子层形成时Al源的流量为50sccm～150sccm，所述电子阻挡层中最靠近所述P型层的第一子层形成时Al源的流量为100sccm～500sccm；所述电子阻挡层中最靠近所述多量子阱层的第二子层形成时In源的流量为100sccm～500sccm，所述电子阻挡层中最靠近所述P型层的第二子层形成时In源的流量为20sccm～50sccm；所述电子阻挡层中最靠近所述多量子阱层的第五子层形成时Al源的流量为500sccm～1200sccm，所述电子阻挡层中最靠近所述P型层的第五子层形成时Al源的流量为200sccm～600sccm。
可选地，所述第四子层的厚度为所述第一复合结构的厚度的1/8～1/3，所述第三子层中Mg的掺杂浓度为1*1020/cm3～5*1020/cm3。
可选地，所述GaN基发光二极管外延片还包括应力释放层，所述应力释放层设置在所述N型层和所述多量子阱层之间；所述应力释放层由依次层叠的多个第二复合结构组成，每个所述第二复合结构由依次层叠的第六子层、第七子层和第八子层组成；所述第六子层为掺杂Si的AlGaN层，所述第七子层为未掺杂的GaN层，所述第八子层为未掺杂的InGaN层；所述应力释放层中各个第六子层中Al组分的含量自所述N型层向所述多量子阱层的方向逐层增大，所述应力释放层中各个第六子层中Si的掺杂浓度自所述N型层向所述多量子阱层的方向逐层增大，所述应力释放层中各个第八子层中In组分的含量自所述N型层向所述多量子阱层的方向逐层减小。
进一步地，所述应力释放层中最靠近所述N型层的第六子层形成时Al源的流量为40sccm～160sccm，所述应力释放层中最靠近所述多量子阱层的第六子层形成时Al源的流量为200sccm～500sccm；所述应力释放层中最靠近所述N型层的第六子层形成时Si源的流量为5sccm～50sccm，所述应力释放层中最靠近所述多量子阱层的第六子层形成时Si源的流量为50sccm～200sccm；所述应力释放层中最靠近所述N型层的第八子层形成时In源的流量为1000sccm～2500sccm，所述应力释放层中最靠近所述多量子阱层的第八子层形成时In源的流量为100sccm～250sccm。
更进一步地，所述第六子层的厚度、所述第七子层的厚度和所述第八子层的厚度相同。
另一方面，本发明实施例提供了一种GaN基发光二极管外延片的制造方法，所述制造方法包括：
提供一衬底；
在所述衬底上依次生长衬底、缓冲层、N型层、多量子阱层、电子阻挡层和P型层；
其中，所述电子阻挡层由依次层叠的多个第一复合结构组成，每个所述第一复合结构由依次层叠的第一子层、第二子层、第三子层、第四子层和第五子层组成；所述第一子层和所述第五子层均为未掺杂的AlGaN层，所述第一子层中Al组分的含量小于所述第二子层中Al组分的含量，所述第二子层为未掺杂的InGaN层，所述第三子层为未掺杂的MgN层，所述第四子层为未掺杂的GaN层，述第三子层中的Mg扩散到所述第四子层中。
可选地，所述电子阻挡层中各个第一子层中Al组分的含量自所述多量子阱层向所述P型层的方向逐层增大，所述电子阻挡层中各个第二子层中In组分的含量自所述多量子阱层向所述P型层的方向逐层减小，所述电子阻挡层中各个第五子层中Al组分的含量自所述多量子阱层向所述P型层的方向逐层减小。
进一步地，所述制造方法还包括：
在所述N型层上生长应力释放层；
其中，所述应力释放层设置在所述N型层和所述多量子阱层之间；所述应力释放层由依次层叠的多个第二复合结构组成，每个所述第二复合结构由依次层叠的第六子层、第七子层和第八子层组成；所述第六子层包括掺杂Si的AlGaN层，所述第七子层为未掺杂的GaN层，所述第八子层为未掺杂的InGaN层；所述应力释放层中各个第六子层中Al组分的含量自所述N型层向所述多量子阱层的方向逐层增大，所述应力释放层中各个第六子层中Si的掺杂浓度自所述N型层向所述多量子阱层的方向逐层增大，所述应力释放层中各个第八子层中In组分的含量自所述N型层向所述多量子阱层的方向逐层减小。
本发明实施例提供的技术方案带来的有益效果是：
通过采用多个由依次层叠的AlGaN层、InGaN层、MgN层、GaN层和AlGaN层组成的第一复合结构形成电子阻挡层，GaN层与外延片整体的晶格一致，MgN层中扩散到GaN层的Mg中通常会取代Ga位得到空穴，因此MgN层和GaN层组成空穴提供层。与掺杂Mg的GaN层相比，MgN层和GaN层组成的空穴提供层中大部分Mg原子处在Ga位，可以大大减少填充类型的Mg，提高处于Ga位的Mg原子比例，从而提高空穴提供层提供的空穴数量。由于先层叠的AlGaN层中Al组分的含量小于后层叠的AlGaN层中Al组分的含量，因此先层叠的AlGaN层与InGaN层一起在空穴提供层之前形成低势垒层，同时后层叠的AlGaN层在空穴提供层之后形成高势垒层，空穴提供层提供的空穴向低势垒层移动，有利于空穴注入与低势垒层同一侧的多量子阱层，提高注入多量子阱层的空穴数量，最终提高LED的发光效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种GaN基发光二极管外延片的结构示意图；
图2是本发明实施例提供的电子阻挡层的结构示意图；
图3是本发明实施例提供的应力释放层的结构示意图；
图4是本发明实施例提供的一种GaN基发光二极管外延片的制造方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供了一种GaN基发光二极管外延片。图1为本发明实施例提供的一种GaN基发光二极管外延片的结构示意图。参见图1，该GaN基发光二极管外延片包括依次层叠的衬底10、缓冲层20、N型层30、多量子阱层40、电子阻挡层50和P型层60。
图2为本发明实施例提供的电子阻挡层的结构示意图。参见图2，电子阻挡层50由依次层叠的多个第一复合结构500组成，每个第一复合结构500由依次层叠的第一子层510、第二子层520、第三子层530、第四子层540和第五子层550组成。第一子层510和第五子层550均为未掺杂的AlGaN层，第一子层510中Al组分的含量小于第五子层550中Al组分的含量，第二子层520为未掺杂的InGaN层，第三子层530为未掺杂的MgN层，第四子层540为未掺杂的GaN层，第三子层530中的Mg扩散到第四子层540中。
本发明实施例通过采用多个由依次层叠的AlGaN层、InGaN层、MgN层、GaN层和AlGaN层组成的第一复合结构形成电子阻挡层，GaN层与外延片整体的晶格一致，MgN层中扩散到GaN层的Mg中通常会取代Ga位得到空穴，因此MgN层和GaN层组成空穴提供层。与掺杂Mg的GaN层相比，MgN层和GaN层组成的空穴提供层中大部分Mg原子处在Ga位，可以大大减少填充类型的Mg，提高处于Ga位的Mg原子比例，从而提高空穴提供层提供的空穴数量。由于先层叠的AlGaN层中Al组分的含量小于后层叠的AlGaN层中Al组分的含量，因此先层叠的AlGaN层与InGaN层一起在空穴提供层之前形成低势垒层，同时后层叠的AlGaN层在空穴提供层之后形成高势垒层，空穴提供层提供的空穴向低势垒层移动，有利于空穴注入与低势垒层同一侧的多量子阱层，提高注入多量子阱层的空穴数量，最终提高LED的发光效率。
另外，低势垒层中先层叠低Al组分含量的AlGaN层，可以对电子起到阻挡作用，避免电子与空穴提供层中的空穴进行非辐射发光，减少注入多量子阱层的空穴数量，后层叠势垒最低的InGaN层，有利于空穴蓄积，提高跃迁注入多量子阱层的空穴数量。
示例性地，第一子层510可以为AlaGa1-aN层，0.1＜a＜0.5；第二子层520可以为InbGa1-bN层，0.1＜b＜0.5；第五子层550可以为AlcGa1-cN层，0.1＜c＜0.5。
可选地，电子阻挡层50中各个第一子层510中Al组分的含量可以自多量子阱层40向P型层60的方向逐层增大，电子阻挡层50中各个第二子层520中In组分的含量自多量子阱层40向P型层60的方向逐层减小，电子阻挡层50中各个第五子层550中Al组分的含量自多量子阱层40向P型层60的方向逐层减小。自多量子阱层向P型层的方向上，低势垒层中Al组分的含量逐渐增大，In组分的含量逐渐减小，使得低势垒层的势垒逐渐升高；高势垒层中Al组分的含量逐渐减小，使得高势垒层的势垒逐渐减小。因此，远离P型层的第一复合结构中低势垒层和高势垒层的势垒相差较大，促进空穴注入多量子阱层的作用较强。
进一步地，电子阻挡层50中最靠近多量子阱层40的第一子层510形成时Al源的流量可以为50sccm～150sccm，电子阻挡层50中最靠近P型层60的第一子层510形成时Al源的流量可以为100sccm～500sccm。电子阻挡层50中最靠近多量子阱层40的第二子层520形成时In源的流量可以为100sccm～500sccm，电子阻挡层50中最靠近P型层60的第二子层形成时In源的流量可以为20sccm～50sccm。电子阻挡层50中最靠近多量子阱层40的第五子层形成时Al源的流量可以为500sccm～1200sccm，电子阻挡层50中最靠近P型层60的第五子层形成时Al源的流量可以为200sccm～600sccm。最靠近多量子阱层的第一复合结构中，第一子层中Al组分的含量和第五子层中Al组分的含量相差较大，可以有效促进空穴注入多量子阱层中。而且同一个第一复合结构中，第一子层中Al组分的含量大于第二子层中In组分的含量，整体的晶体质量较好。实验发现，采用上述方式形成电子阻挡层时，LED的发光效率较高。
改变电子阻挡层形成时Al源和In源的流量，并对得到的外延片制成的芯片进行测试，测试结果如下表一所示：
表一
从表一可以看出，第一种至第三种实现方式的实现效果明显优于其它实现方式，因此自多量子阱层向P型层的方向上，第一子层中Al组分含量逐渐增大，第二子层中In组分含量逐渐减小，第五子层中Al组分含量逐渐减小，可以有效提高LED的发光效率。同时第三种实现方式的效果最佳，即变化范围越大，LED的发光效率越高。
在实际应用中，Ga源和N源的流量在整个形成过程中都保持不变。
可选地，第四子层540的厚度可以为第一复合结构500的厚度的1/8～1/3，第三子层530中Mg的掺杂浓度为1*1020/cm3～5*1020/cm3。控制第四子层的厚度在第一复合结构中的比例，在保证整体的晶体质量的基础上，提高注入多量子阱层的空穴数量。同时第三子层中Mg的掺杂浓度与第四子层的厚度配合，既保证有足够数量的Mg原子扩散到GaN层中，又能不影响整体的晶体质量。
示例性地，第四子层540的厚度可以为1nm～5nm，第一复合结构500的厚度可以为8nm～15nm。
可选地，第一复合结构500的数量可以为3个～10个。既能起到阻挡电子和提高空穴注入的作用，又能避免电子阻挡层太厚而影响P型层的空穴注入多量子阱层。
可选地，该GaN基发光二极管外延片还可以包括应力释放层70，应力释放层70设置在N型层30和多量子阱层40之间。图3为本发明实施例提供的应力释放层的结构示意图。参见图3，应力释放层70由依次层叠的多个第二复合结构700组成，每个第二复合结构700由依次层叠的第六子层710、第七子层720和第八子层730组成。第六子层710为掺杂Si的AlGaN层，第七子层720为未掺杂的GaN层，第八子层730为未掺杂的InGaN层。应力释放层70中各个第六子层710中Al组分的含量自N型层30向多量子阱层40的方向逐层增大，应力释放层70中各个第六子层710中Si的掺杂浓度自N型层30向多量子阱层40的方向逐层增大，应力释放层70中各个第八子层730中In组分的含量自N型层30向多量子阱层40的方向逐层减小。
通过采用多个由掺杂Si的AlGaN层、GaN层和InGaN层组成的第二复合结构形成应力释放层，AlGaN层可以作用在位错上，阻挡底层的位错延伸，提高多量子阱层的晶体质量。多个由掺杂Si的AlGaN层、GaN层和InGaN层组成的第二复合结构形成势垒高低交替的周期结构，促进电子的横向扩展，降低LED的正向电压，同时减缓电子注入多量子阱层的速度，有利于电子和空穴在多量子阱层中复合发光，提高LED的发光效率。
自N型层向多量子阱层的方向上，AlGaN层中Al组分含量逐渐增大，一方面可以缓解Al原子和Ga原子晶格常数不同造成的晶格失配，提高整体的晶体质量；另一方面可以有利于电流扩展，降低LED的正向电压。而AlGaN层中Si的掺杂浓度与Al组分含量同步增大，可以避免AlGaN层的势垒太高而导致电子无法注入多量子阱层。另外，InGaN层中In组分含量逐渐减小，可以有效释放底层应力，减少缺陷。
示例性地，第六子层710可以为AlxGa1-xN层，0.1＜x＜0.5；第六子层710中Si的掺杂浓度可以为2*1018/cm3～8*1018/cm3；第八子层730可以为InyGa1-yN层，0.1＜y＜0.5。
可选地，应力释放层700中最靠近N型层30的第六子层710形成时Al源的流量可以为40sccm～160sccm，应力释放层700中最靠近多量子阱层40的第六子层710形成时Al源的流量可以为200sccm～500sccm。应力释放层700中最靠近N型层30的第六子层710形成时Si源的流量可以为5sccm～50sccm，应力释放层700中最靠近多量子阱层40的第六子层710形成时Si源的流量可以为50sccm～200sccm。应力释放层700中最靠近N型层30的第八子层730形成时In源的流量可以为1000sccm～2500sccm，应力释放层700中最靠近多量子阱层40的第八子层730形成时In源的流量可以为100sccm～250sccm。实验发现，采用上述方式形成应力释放层时，LED的发光效率较高。
改变应力释放层形成时Al源、Si源和In源的流量，并对得到的外延片制成的芯片进行测试，测试结果如下表二所示：
表二
从表一可以看出，第一种至第三种实现方式的实现效果明显优于其它实现方式，因此自N型层向多量子阱层的方向上，第六子层中Al组分含量逐渐增大，第六子层中Si的掺杂浓度逐渐增大，第八子层中In组分含量逐渐减小，可以有效提高LED的发光效率。
在实际应用中，Ga源和N源的流量在整个形成过程中都保持不变。
进一步地，第六子层710的厚度、第七子层720的厚度和第八子层730的厚度可以相同。厚度相同，匹配效果较好。
可选地，衬底10的材料可以采用蓝宝石(主要材料为三氧化二铝)，如晶向为[0001]的蓝宝石。缓冲层20的材料可以采用未掺杂的氮化镓或者氮化铝。N型层30的材料可以采用N型掺杂(如硅或锗)的氮化镓。多量子阱层40可以包括多个量子阱和多个量子垒，多个量子阱和多个量子垒交替层叠设置；量子阱的材料可以采用氮化铟镓(InGaN)，如InxGa1-xN，0.2＜x＜0.3，量子垒的材料可以采用氮化镓。P型层60的材料可以采用P型掺杂(如镁)的氮化镓。
进一步地，缓冲层20的厚度可以为15nm～30nm，优选为25nm。N型层30的厚度可以为2μm～3μm，优选为2.5μm；N型层30中P型掺杂剂的掺杂浓度可以为1018/cm3～1019/cm3，优选为5*1018/cm3。量子阱的厚度可以为2nm～3nm，优选为2.5nm；量子垒的厚度可以为8nm～11nm，优选为9.5nm；量子阱的数量与量子垒的数量相同，量子垒的数量可以为11个～13个，优选为12个；多量子阱层40的厚度可以为130nm～160nm，优选为145nm。P型层60的厚度可以为50nm～80nm，优选为65nm；P型层60中P型掺杂剂的掺杂浓度可以为1018/cm3～1020/cm3，优选为1019/cm3。
可选地，如图1所示，该发光二极管外延片还可以包括未掺杂氮化镓层81，未掺杂氮化镓层81设置在缓冲层20和N型层30之间，以缓解衬底材料与氮化镓之间晶格失配产生的应力和缺陷，为外延片主体结构提供晶体质量较好的生长表面。
在具体实现时，缓冲层20为首先在图形化衬底上低温生长的一层较薄的氮化镓，因此也称为低温缓冲层。再在低温缓冲层进行氮化镓的纵向生长，会形成多个相互独立的三维岛状结构，称为三维成核层；然后在所有三维岛状结构上和各个三维岛状结构之间进行氮化镓的横向生长，形成二维平面结构，称为二维恢复层；最后在二维生长层上高温生长一层较厚的氮化镓，称为本征氮化镓层。本实施例中将三维成核层、二维恢复层和本征氮化镓层统称为未掺杂氮化镓层81。
进一步地，未掺杂氮化镓层81的厚度可以为1.5μm～2.5μm，优选为2μm。
优选地，如图1所示，该发光二极管外延片还可以包括低温P型层82，低温P型层82设置在多量子阱层40和电子阻挡层50之间，以避免电子阻挡层较高的生长温度造成多量子阱层中的铟原子析出，影响发光二极管的发光效率。
进一步地，低温P型层82的材料可以为P型掺杂的氮化镓。低温P型层82的厚度可以为10nm～100nm，优选为50nm。低温P型层82中P型掺杂剂的掺杂浓度可以为1018/cm3～1020/cm3，优选为1019/cm3。
可选地，如图1所示，该发光二极管外延片还可以包括接触层83，接触层83设置在P型层60上，以与芯片制作工艺中形成的电极或者透明导电薄膜之间形成欧姆接触。
进一步地，接触层83的材料可以采用P型掺杂的氮化铟镓或者氮化镓。接触层83的厚度可以为5nm～20nm，优选为10nm。接触层83中P型掺杂剂的掺杂浓度可以为1021/cm3～1022/cm3，优选为5*1021/cm3。
本发明实施例提供了一种GaN基发光二极管外延片的制造方法，适用于制造图1所示的GaN基发光二极管外延片。图4为本发明实施例提供的一种GaN基发光二极管外延片的制造方法的流程图。参见图4，该制造方法包括：
步骤201：提供一衬底。
可选地，该步骤201可以包括：
控制温度为1000℃～1100℃(优选为1050℃)，压力为200torr～500torr(优选为350torr)，在氢气气氛中对衬底进行5分钟～10分钟(优选为7分钟)退火处理。
通过上述步骤清洁衬底的表面，避免杂质掺入外延片中，有利于提高外延片的生长质量。
步骤202：在衬底上依次生长衬底、缓冲层、N型层、多量子阱层、电子阻挡层和P型层。
其中，电子阻挡层由依次层叠的多个第一复合结构组成，每个第一复合结构由依次层叠的第一子层、第二子层、第三子层、第四子层和第五子层组成；第一子层和第五子层均为未掺杂的AlGaN层，第一子层中Al组分的含量小于第二子层中Al组分的含量，第二子层为未掺杂的InGaN层，第三子层为未掺杂的MgN层，第四子层为未掺杂的GaN层，述第三子层中的Mg扩散到第四子层中。
可选地，该步骤202可以包括：
第一步，控制温度为500℃～650℃(优选为575℃)，压力为200torr～500torr(优选为350torr)，在衬底上生长缓冲层；
第二步，控制温度为900℃～1200℃(优选为1050℃)，压力为200torr～500torr(优选为350torr)，对缓冲层进行原位退火；
第三步，控制温度为1000℃～1100℃(优选为1050℃)，压力为100torr～300torr(优选为200torr)，在缓冲层上生长N型层；
第四步，在N型层上生长多量子阱层；其中，量子阱的生长温度为760℃～780℃(优选为770℃)，压力为200torr；量子垒的生长温度为860℃～890℃(优选为875℃)，压力为200torr；
第五步，控制温度为700℃～1000℃(优选为850℃)，压力为100torr～600torr(优选为350torr)，在多量子阱层上生长电子阻挡层。
第六步，控制温度为940℃～980℃(优选为960℃)，压力为200torr～600torr(优选为400torr)，在电子阻挡层上生长P型层。
可选地，在第三步之前，该制造方法还可以包括：
在缓冲层上生长未掺杂氮化镓层。
相应地，N型层生长在未掺杂氮化镓层上。
示例性地，在缓冲层上生长未掺杂氮化镓层，可以包括：
控制温度为1000℃～1200℃(优选为1100℃)，压力为100torr～500torr(优选为300torr)，在缓冲层上生长未掺杂氮化镓层。
可选地，在第四步之前，该制造方法还可以包括：
控制温度为800℃～950℃(优选为900℃)，压力为100torr～300torr(优选为200torr)，在N型层上生长应力释放层；
其中，应力释放层设置在N型层和多量子阱层之间；应力释放层由依次层叠的多个第二复合结构组成，每个第二复合结构由依次层叠的第六子层、第七子层和第八子层组成；第六子层包括掺杂Si的AlGaN层，第七子层为未掺杂的GaN层，第八子层为未掺杂的InGaN层；应力释放层中各个第六子层中Al组分的含量自N型层向多量子阱层的方向逐层增大，应力释放层中各个第六子层中Si的掺杂浓度自N型层向多量子阱层的方向逐层增大，应力释放层中各个第八子层中In组分的含量自N型层向多量子阱层的方向逐层减小。
可选地，在第五步之前，该制造方法还可以包括：
在多量子阱层上生长低温P型层。
相应地，电子阻挡层生长在低温P型层上。
示例性地，在多量子阱层上生长低温P型层，可以包括：
控制温度为620℃～820℃(优选为720℃)，压力为100torr～400torr(优选为250torr)，在多量子阱层上生长低温P型层。
可选地，在第六步之后，该制造方法还可以包括：
在P型层上生长接触层。
示例性地，在P型层上生长接触层，可以包括：
控制温度为850℃～1050℃(优选为950℃)，压力为100torr～500torr(优选为300torr)，在P型层上生长接触层。
需要说明的是，在上述外延生长结束之后，会先将温度降低至650℃～750℃(优选为700℃)，在氮气气氛中对外延片进行20分钟～30分钟(优选为25分钟)的退火处理，然后再将外延片的温度降低至室温。
控制温度、压力均是指控制生长外延片的反应腔中的温度、压力，具体为金属有机化合物化学气相沉淀(英文：Metal-organic Chemical Vapor Deposition，简称：MOCVD)设备的反应腔，如Veeco K465i MOCVD或者Veeco C4 MOCVD。实现时以氢气、或者氮气、或者氢气和氮气的混合气体作为载气，三甲基镓或三乙基镓作为镓源，高纯氨气作为氮源，三甲基铟作为铟源，三甲基铝作为铝源，硅烷作为硅源，二茂镁作为镁源。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种GaN基发光二极管外延片，其特征在于，所述GaN基发光二极管外延片包括依次层叠的衬底(10)、缓冲层(20)、N型层(30)、多量子阱层(40)、电子阻挡层(50)和P型层(60)，所述电子阻挡层(50)由依次层叠的多个第一复合结构(500)组成，每个所述第一复合结构(500)由依次层叠的第一子层(510)、第二子层(520)、第三子层(530)、第四子层(540)和第五子层(550)组成；所述第一子层(510)和所述第五子层(550)均为未掺杂的AlGaN层，所述第一子层(510)中Al组分的含量小于所述第五子层(550)中Al组分的含量，所述第二子层(520)为未掺杂的InGaN层，所述第三子层(530)为未掺杂的MgN层，所述第四子层(540)为未掺杂的GaN层，所述第三子层(530)中的Mg扩散到所述第四子层(540)中。
2.根据权利要求1所述的GaN基发光二极管外延片，其特征在于，所述电子阻挡层(50)中各个第一子层(510)中Al组分的含量自所述多量子阱层(40)向所述P型层(60)的方向逐层增大，所述电子阻挡层(50)中各个第二子层(520)中In组分的含量自所述多量子阱层(40)向所述P型层(60)的方向逐层减小，所述电子阻挡层(50)中各个第五子层(550)中Al组分的含量自所述多量子阱层(40)向所述P型层(60)的方向逐层减小。
3.根据权利要求2所述的GaN基发光二极管外延片，其特征在于，所述电子阻挡层(50)中最靠近所述多量子阱层(40)的第一子层(510)形成时Al源的流量为50sccm～150sccm，所述电子阻挡层(50)中最靠近所述P型层(60)的第一子层(510)形成时Al源的流量为100sccm～500sccm；所述电子阻挡层(50)中最靠近所述多量子阱层(40)的第二子层(520)形成时In源的流量为100sccm～500sccm，所述电子阻挡层(50)中最靠近所述P型层(60)的第二子层(520)形成时In源的流量为20sccm～50sccm；所述电子阻挡层(50)中最靠近所述多量子阱层(40)的第五子层(550)形成时Al源的流量为500sccm～1200sccm，所述电子阻挡层(50)中最靠近所述P型层(60)的第五子层(550)形成时Al源的流量为200sccm～600sccm。
4.根据权利要求1～3任一项所述的GaN基发光二极管外延片，其特征在于，所述第四子层(540)的厚度为所述第一复合结构(500)的厚度的1/8～1/3，所述第三子层(530)中Mg的掺杂浓度为1*1020/cm3～5*1020/cm3。
5.根据权利要求1～3任一项所述的GaN基发光二极管外延片，其特征在于，所述GaN基发光二极管外延片还包括应力释放层(70)，所述应力释放层(70)设置在所述N型层(30)和所述多量子阱层(40)之间；所述应力释放层(70)由依次层叠的多个第二复合结构(700)组成，每个所述第二复合结构(700)由依次层叠的第六子层(710)、第七子层(720)和第八子层(730)组成；所述第六子层(710)为掺杂Si的AlGaN层，所述第七子层(720)为未掺杂的GaN层，所述第八子层(730)为未掺杂的InGaN层；所述应力释放层(70)中各个第六子层(710)中Al组分的含量自所述N型层(30)向所述多量子阱层(40)的方向逐层增大，所述应力释放层(70)中各个第六子层(710)中Si的掺杂浓度自所述N型层(30)向所述多量子阱层(40)的方向逐层增大，所述应力释放层(70)中各个第八子层(730)中In组分的含量自所述N型层(30)向所述多量子阱层(40)的方向逐层减小。
6.根据权利要求5所述的GaN基发光二极管外延片，其特征在于，所述应力释放层(70)中最靠近所述N型层(30)的第六子层(710)形成时Al源的流量为40sccm～160sccm，所述应力释放层(70)中最靠近所述多量子阱层(40)的第六子层(710)形成时Al源的流量为200sccm～500sccm；所述应力释放层(70)中最靠近所述N型层(30)的第六子层(710)形成时Si源的流量为5sccm～50sccm，所述应力释放层(70)中最靠近所述多量子阱层(40)的第六子层(710)形成时Si源的流量为50sccm～200sccm；所述应力释放层(70)中最靠近所述N型层(30)的第八子层(730)形成时In源的流量为1000sccm～2500sccm，所述应力释放层(70)中最靠近所述多量子阱层(40)的第八子层(730)形成时In源的流量为100sccm～250sccm。
7.根据权利要求6所述的GaN基发光二极管外延片，其特征在于，所述第六子层(710)的厚度、所述第七子层(720)的厚度和所述第八子层(730)的厚度相同。
8.一种GaN基发光二极管外延片的制造方法，其特征在于，所述制造方法包括：
提供一衬底；
在所述衬底上依次生长衬底、缓冲层、N型层、多量子阱层、电子阻挡层和P型层；
其中，所述电子阻挡层由依次层叠的多个第一复合结构组成，每个所述第一复合结构由依次层叠的第一子层、第二子层、第三子层、第四子层和第五子层组成；所述第一子层和所述第五子层均为未掺杂的AlGaN层，所述第一子层中Al组分的含量小于所述第二子层中Al组分的含量，所述第二子层为未掺杂的InGaN层，所述第三子层为未掺杂的MgN层，所述第四子层为未掺杂的GaN层，述第三子层中的Mg扩散到所述第四子层中。
9.根据权利要求8所述的制造方法，其特征在于，所述电子阻挡层中各个第一子层中Al组分的含量自所述多量子阱层向所述P型层的方向逐层增大，所述电子阻挡层中各个第二子层中In组分的含量自所述多量子阱层向所述P型层的方向逐层减小，所述电子阻挡层中各个第五子层中Al组分的含量自所述多量子阱层向所述P型层的方向逐层减小。
10.根据权利要求8或9所述的制造方法，其特征在于，所述制造方法还包括：
在所述N型层上生长应力释放层；
其中，所述应力释放层设置在所述N型层和所述多量子阱层之间；所述应力释放层由依次层叠的多个第二复合结构组成，每个所述第二复合结构由依次层叠的第六子层、第七子层和第八子层组成；所述第六子层包括掺杂Si的AlGaN层，所述第七子层为未掺杂的GaN层，所述第八子层为未掺杂的InGaN层；所述应力释放层中各个第六子层中Al组分的含量自所述N型层向所述多量子阱层的方向逐层增大，所述应力释放层中各个第六子层中Si的掺杂浓度自所述N型层向所述多量子阱层的方向逐层增大，所述应力释放层中各个第八子层中In组分的含量自所述N型层向所述多量子阱层的方向逐层减小。
CN201910471121.7A 2019-05-31 2019-05-31 GaN基发光二极管外延片及其制造方法 Active CN110311022B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910471121.7A CN110311022B (zh) 2019-05-31 2019-05-31 GaN基发光二极管外延片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910471121.7A CN110311022B (zh) 2019-05-31 2019-05-31 GaN基发光二极管外延片及其制造方法

Publications (2)

Publication Number Publication Date
CN110311022A true CN110311022A (zh) 2019-10-08
CN110311022B CN110311022B (zh) 2020-12-01

Family

ID=68075186

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910471121.7A Active CN110311022B (zh) 2019-05-31 2019-05-31 GaN基发光二极管外延片及其制造方法

Country Status (1)

Country Link
CN (1) CN110311022B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111403565A (zh) * 2020-03-27 2020-07-10 安徽三安光电有限公司 发光二极管及其制作方法
CN113161457A (zh) * 2021-01-26 2021-07-23 华灿光电(苏州）有限公司 紫外发光二极管外延片及其制造方法
CN114335275A (zh) * 2021-12-29 2022-04-12 材料科学姑苏实验室 紫外发光二极管外延片、其制备方法及应用
CN114512580A (zh) * 2021-12-22 2022-05-17 淮安澳洋顺昌光电技术有限公司 一种发光二极管
CN115101638A (zh) * 2022-08-25 2022-09-23 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法、发光二极管
CN116741905A (zh) * 2023-08-11 2023-09-12 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011021872A2 (ko) * 2009-08-19 2011-02-24 주식회사 에피밸리 3족 질화물 반도체 발광소자 및 그 제조방법
KR20140072606A (ko) * 2012-12-05 2014-06-13 엘지이노텍 주식회사 발광소자
CN105679900A (zh) * 2016-01-20 2016-06-15 华灿光电(苏州）有限公司 一种氮化镓基发光二极管及其制作方法
CN106057988A (zh) * 2016-06-22 2016-10-26 华灿光电(苏州）有限公司 一种GaN基发光二极管的外延片的制备方法
TWI569467B (zh) * 2015-11-10 2017-02-01 錼創科技股份有限公司 半導體發光元件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011021872A2 (ko) * 2009-08-19 2011-02-24 주식회사 에피밸리 3족 질화물 반도체 발광소자 및 그 제조방법
KR20140072606A (ko) * 2012-12-05 2014-06-13 엘지이노텍 주식회사 발광소자
TWI569467B (zh) * 2015-11-10 2017-02-01 錼創科技股份有限公司 半導體發光元件
CN105679900A (zh) * 2016-01-20 2016-06-15 华灿光电(苏州）有限公司 一种氮化镓基发光二极管及其制作方法
CN106057988A (zh) * 2016-06-22 2016-10-26 华灿光电(苏州）有限公司 一种GaN基发光二极管的外延片的制备方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111403565A (zh) * 2020-03-27 2020-07-10 安徽三安光电有限公司 发光二极管及其制作方法
CN111403565B (zh) * 2020-03-27 2021-08-27 安徽三安光电有限公司 发光二极管及其制作方法
CN113161457A (zh) * 2021-01-26 2021-07-23 华灿光电(苏州）有限公司 紫外发光二极管外延片及其制造方法
CN113161457B (zh) * 2021-01-26 2022-05-13 华灿光电(苏州）有限公司 紫外发光二极管外延片及其制造方法
CN114512580A (zh) * 2021-12-22 2022-05-17 淮安澳洋顺昌光电技术有限公司 一种发光二极管
CN114512580B (zh) * 2021-12-22 2023-09-22 淮安澳洋顺昌光电技术有限公司 一种发光二极管
CN114335275A (zh) * 2021-12-29 2022-04-12 材料科学姑苏实验室 紫外发光二极管外延片、其制备方法及应用
CN114335275B (zh) * 2021-12-29 2023-10-03 材料科学姑苏实验室 紫外发光二极管外延片、其制备方法及应用
CN115101638A (zh) * 2022-08-25 2022-09-23 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法、发光二极管
CN115101638B (zh) * 2022-08-25 2022-11-18 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法、发光二极管
CN116741905A (zh) * 2023-08-11 2023-09-12 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116741905B (zh) * 2023-08-11 2023-10-20 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Also Published As

Publication number Publication date
CN110311022B (zh) 2020-12-01

Similar Documents

Publication Publication Date Title
CN110311022A (zh) GaN基发光二极管外延片及其制造方法
CN115472718B (zh) 发光二极管外延片及其制备方法、发光二极管
CN109192831A (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN109786529A (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN114759124A (zh) 一种发光二极管外延片及其制备方法
CN109860358A (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN110112269A (zh) 发光二极管外延片及其制备方法
CN109346583A (zh) 一种发光二极管外延片及其制备方法
CN115842077B (zh) 发光二极管外延片及其制备方法、发光二极管
CN109256445A (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN106711299A (zh) 一种发光二极管的外延片及其制作方法
CN108717954A (zh) 一种发光二极管外延片及其生长方法
CN109671817A (zh) 一种发光二极管外延片及其制备方法
CN109192829A (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN109346568A (zh) 一种发光二极管外延片及其制备方法
CN109473516A (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN109473514A (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN109065682A (zh) 一种发光二极管外延片及其制造方法
CN108470808A (zh) 一种发光二极管外延片及其制造方法
CN109920884B (zh) 发光二极管外延片及其生长方法
CN109830582A (zh) 发光二极管外延片及其生长方法
CN109950375A (zh) 发光二极管外延片及其生长方法
CN109087977A (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN109768136A (zh) 一种发光二极管外延片及其生长方法
CN109473521A (zh) 一种发光二极管外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant