CN114759124A - 一种发光二极管外延片及其制备方法 - Google Patents

一种发光二极管外延片及其制备方法 Download PDF

Info

Publication number
CN114759124A
CN114759124A CN202210664042.XA CN202210664042A CN114759124A CN 114759124 A CN114759124 A CN 114759124A CN 202210664042 A CN202210664042 A CN 202210664042A CN 114759124 A CN114759124 A CN 114759124A
Authority
CN
China
Prior art keywords
layer
gan
nitrogen
polarity
quantum well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210664042.XA
Other languages
English (en)
Other versions
CN114759124B (zh
Inventor
谢志文
张铭信
陈铭胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202210664042.XA priority Critical patent/CN114759124B/zh
Publication of CN114759124A publication Critical patent/CN114759124A/zh
Application granted granted Critical
Publication of CN114759124B publication Critical patent/CN114759124B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供了一种发光二极管外延片及其制备方法,所述外延片包括:衬底、缓冲层、三维成核层、二维合并层、未掺杂的GaN层、N型GaN层、多量子阱层、P型AlGaN层、P型层;所述多量子阱层包括InGaN量子阱层和氮极性GaN量子垒层;所述氮极性GaN量子垒层包括镓极性GaN层、氮极性GaN预生长层、氮极性GaN层;所述镓极性GaN层与氮极性GaN预生长层掺杂元素为Si,所述氮极性GaN层掺杂元素为Mg,本发明解决了现有技术中在大电流工作条件下,LED会出现电子溢流,电子轻易越过多量子阱层跑到P型层和空穴发生非辐射复合,导致进入到多量子阱层的空穴浓度和注入效率降低,LED的发光效率下降的技术问题。

Description

一种发光二极管外延片及其制备方法
技术领域
本发明属于LED外延设计的技术领域,具体地涉及一种发光二极管外延片及其制备方法。
背景技术
LED(Light Emitting Diode,发光二极管)具有节能、环保、寿命长等优点,是继白炽灯和日光灯之后的第三代电照明光源。现如今LED已广泛应用于人们的日常生活中,如普通照明、指示灯、玩具、交通信号灯、手机、大尺寸显示屏、建筑景观装饰、汽车用灯等,现有的GaN基LED外延片包括衬底、以及依次层叠在衬底上的低温缓冲层、三维成核层、未掺杂的GaN层、N型GaN层、多量子阱层、电子阻挡层和P型层,其中,多量子阱层包括交替生长的InGaN阱层和GaN垒层(掺杂硅烷),电子阻挡层为P型AlGaN层。
当前的GaN基发光二极管外延片主要难点是,因为电子具有较小的有效质量和较高的迁移率,所以电子的移动速率是远远大于空穴的,而且由于电子的数量也是大于空穴的数量,并且多量子阱层的最后一个GaN垒层和P型AlGaN层之间由于晶格失配存在极化效应,导致电子阻挡层的能带向下弯曲,降低了电子阻挡层对于电子的阻挡作用,因此在大电流工作条件下,LED会出现电子溢流,电子可以轻易越过多量子阱层跑到P型层和空穴发生非辐射复合,进一步导致进入到多量子阱层的空穴浓度和注入效率降低,LED的发光效率下降。
综上,现有技术中存在着在大电流工作条件下,LED会出现电子溢流,电子轻易越过多量子阱层跑到P型层和空穴发生非辐射复合,导致进入到多量子阱层的空穴浓度和注入效率降低,LED的发光效率下降的问题。
发明内容
为了解决上述技术问题,本发明提供了一种发光二极管外延片及其制备方法,用于解决现有技术中在大电流工作条件下,LED会出现电子溢流,电子轻易越过多量子阱层跑到P型层和空穴发生非辐射复合,导致进入到多量子阱层的空穴浓度和注入效率降低,LED的发光效率下降的技术问题。
第一方面,本发明实施例提供以下技术方案,一种发光二极管外延片,包括:
衬底;
依次层叠在所述衬底上的缓冲层、三维成核层、二维合并层、未掺杂的GaN层、N型GaN层、多量子阱层、P型AlGaN层、P型层;
其中,所述多量子阱层包括M个周期性交替排布的InGaN量子阱层和氮极性GaN量子垒层;
所述氮极性GaN量子垒层包括依次层叠的镓极性GaN层、氮极性GaN预生长层、氮极性GaN层;
所述镓极性GaN层掺杂元素为Si,所述氮极性GaN预生长层掺杂元素为Si,所述氮极性GaN层掺杂元素为Mg。
第二方面,本发明实施例还提供以下技术方案,一种发光二极管外延片的制备方法,包括以下步骤:
提供一衬底;
在所述衬底上沉积缓冲层;
在所述缓冲层上沉积三维成核层;
在所述三维成核层上沉积二维合并层;
在所述二维合并层上沉积未掺杂的GaN层;
在所述未掺杂的GaN层上沉积N型GaN层;
在所述N型GaN层上沉积多量子阱层,所述多量子阱层由M个周期性的InGaN量子阱层和氮极性GaN量子垒层交替生长制得,所述氮极性GaN量子垒层由依次层叠的镓极性GaN层、氮极性GaN预生长层、氮极性GaN层生长制得;
在所述多量子阱层上沉积P型AlGaN层;
在所述P型AlGaN层上沉积P型层。
相比现有技术,本申请的有益效果为:本发明通过将现有的单一掺杂硅的镓极性量子垒层转变成依次层叠的掺杂Si的镓极性GaN层、掺杂Si的氮极性GaN预生长层、掺杂Mg的氮极性GaN层组成的氮极性GaN量子垒层,由于氮极性GaN量子垒层具有氮极性并且掺杂Mg,在相同Mg掺杂下,氮极性量子垒层比镓极性量子垒层中的空穴浓度也相应更高,可以更好的提高空穴的浓度和注入效率,使得更多的电子和空穴可以在量子阱层中进行辐射复合发光,从而降低电子溢流现象,提高LED的发光效率。
较佳的,所述InGaN量子阱层和所述氮极性GaN量子垒层交替排布的周期M取值范围为:8≤M≤12。
较佳的,所述InGaN量子阱层为Ina Ga1-aN层,其中0<a≤1。
较佳的,所述镓极性GaN层中Si掺杂浓度为1E18atoms/cm3-5E18atoms/cm3,所述氮极性GaN预生长层中Si掺杂浓度为1E18atoms/cm3-5E18atoms/cm3,所述氮极性GaN层中Mg掺杂浓度为1E18atoms/cm3-3E18atoms/cm3
较佳的,多个所述氮极性GaN量子垒层中Si的掺杂浓度从下至上逐层递减或逐层递增或维持不变。
较佳的,多个所述氮极性GaN量子垒层中Mg的掺杂浓度从下至上维持不变或者逐层递增。
较佳的,生长所述多量子阱层的反应室生长温度为700℃-900℃,压力为150torr-250torr,承载所述衬底的石墨基座转速为600-1000r/min,其中生长的1个周期性的所述氮极性GaN量子垒层厚度为5nm-30nm,其中所述镓极性GaN层的厚度为2nm-10nm,所述氮极性GaN预生长层的厚度为1nm-10nm,所述氮极性GaN层的厚度为2nm-10nm。
较佳的,生长所述氮极性GaN层时的V/III比较生长所述镓极性GaN层时的V/III比高,所述V/III比为通入的N源与通入的Ga源的流量的摩尔质量的比值。
较佳的,生长所述氮极性GaN层前,需要先生长氮极性GaN预生长层,在温度≥850℃下通入氨气,在V/III 比≥1000下,生长厚度为1nm-10nm的氮极性GaN预生长层,随后在氮极性GaN预生长层上完成氮极性GaN层的生长以获得氮极性GaN量子垒层。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的发光二极管外延片的结构图;
图2为本发明实施例提供的发光二极管外延片的制备方法的流程图;
图3为本发明实施例提供的传统GaN层外延成长中掺杂Mg和Si的SIMS;
图4为本发明实施例提供的氮极性GaN层外延成长中掺杂Mg和Si的SIMS;
图5为本发明实施例提供的Mg过量掺杂或者扩散到不需要掺杂Mg的外延层时相邻外延层的表面形貌图。
附图标记说明:
衬底 1 缓冲层 2
三维成核层 3 二维合并层 4
未掺杂的GaN层 5 N型GaN层 6
多量子阱层 7 InGaN量子阱层 71
氮极性GaN量子垒层 72 镓极性GaN层 721
氮极性GaN预生长层 722 氮极性GaN层 723
P型AlGaN层 8 P型层 9
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本发明的实施例,而不能理解为对本发明的限制。
在本发明实施例的描述中,需要理解的是,术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明实施例和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明实施例的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本发明实施例中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明实施例中的具体含义。
实施例一
如图1所示,本发明第一实施例提供了一种发光二极管外延片,包括:
衬底1以及依次层叠在所述衬底上的缓冲层2、三维成核层3、二维合并层4、未掺杂的GaN层5、N型GaN层6、多量子阱层7、P型AlGaN层8、P型层9。
其中,所述多量子阱层7包括M个周期性交替排布的InGaN量子阱层71和氮极性GaN量子垒层72。
所述氮极性GaN量子垒层72包括依次层叠的镓极性GaN层721、氮极性GaN预生长层722、氮极性GaN层723。
所述镓极性GaN层721掺杂元素为Si,所述氮极性GaN预生长层722掺杂元素为Si,所述氮极性GaN层723掺杂元素为Mg。
InN的平衡蒸汽压是所有Ⅲ-Ⅵ里面最高,为保证N的平衡蒸汽压,需要较高的温度裂解NH3,但是因为In-N键较弱,容易断裂,有时会导致In原子从生长表面解吸附或形成In金属滴,InGaN特别是高In的体系,非常容易发生相分离,导致In原子分布不均匀,如果在InGaN量子阱层掺杂硅,因为InGaN材料质量差很难成长,而会在GaN量子垒层掺杂硅烷,Si为四价元素,而GaN中Ga为三价元素, Si原子替换Ga原子时会多一个电子,所以掺杂硅烷提供电子,但是电子具有较小的有效质量和较高的迁移率,所以电子的移动速率是远远大于空穴的,而且由于电子的数量也是大于空穴的数量,所以事实上多量子阱层7中电子是过量的,而空穴是稀缺的,所以多量子阱层7中多的电子和少的空穴并没有复合发光,而是电子轻易越过多量子阱层7跑到P型层9和空穴发生非辐射复合,从而影响LED的发光效率。
通过将现有的单一掺杂硅的镓极性量子垒层转变成依次层叠的掺杂Si的镓极性GaN层721、掺杂Si的氮极性GaN预生长层722、掺杂Mg的氮极性GaN层723组成的氮极性GaN量子垒层72,由于氮极性GaN量子垒层72具有氮极性并且掺杂Mg, Mg为二价元素,而GaN中Ga为三价元素,掺杂Mg原子替换Ga原子时会少一个电子,相当于多一个空穴,但是并不是掺杂Mg越多,空穴就越多,在相同Mg掺杂下,氮极性量子垒层比镓极性量子垒层中的空穴浓度也相应更高,可以更好的提高空穴的浓度和注入效率,使得更多的电子和空穴可以在量子阱层中进行辐射复合发光,从而降低电子溢流现象,提高LED的发光效率。
同时氮极性GaN量子垒层72中Mg掺杂相比镓极性GaN量子垒层具有更小的记忆效应,这样在生长氮极性GaN量子垒层72时界面更加陡峭,不会出现Mg扩散到多量子阱层7中影响量子阱的晶体质量,进而影响多量子阱层7的发光效率;
值得说明的是,如图3、图4中所示,图3为传统发光二极管外延片的外延生长中分别掺杂Mg以及Si的组分界面分析(SIMS),从图3的左图可以看出,外延层与其它层之间的界面不陡峭,Mg很容易扩散到相邻的外延层中,从图3中的右图可以看出,外延层与其它层之间界面陡峭,Si不容易扩散到相邻的外延层中,图4为本申请的发光二极管外延片中氮极性GaN层723生长中分别掺杂Mg和Si的组分界面分析(SIMS),从图4的左图中可以看出,由于Mg具有非常小的记忆效应,外延层与其他层之间的界面非常陡峭,Mg不容易扩散到相邻的外延层中,且图4中的Mg的SIMS与Si的SIMS相当,均十分陡峭,从图4的右图中可以看出,外延层与其他层之间界面陡峭,Si不容易扩散到相邻的外延层中;
结合图5,其中,图5为当Mg过量掺杂或者扩散到不需要掺杂Mg的外延层时相邻外延层的表面形貌图,由于Mg的原子半径相对较大,Mg过量掺杂或者扩散到不需要掺杂Mg的外延层中会造成相邻外延层的位错密度增加,晶体缺陷增多,本申请只在氮极性GaN层723中掺杂Mg,相较传统的量子垒层掺杂Mg,本申请相邻外延层(量子阱层和量子垒层)的界面和硅掺杂一样更加陡峭,不会出现Mg扩散到量子阱层中导致多量子阱发光层晶体缺陷和位错密度的增加的现象,在保证晶体质量的前提下提升了内量子效率;
发光二极管外延片是在晶向上生长的纤锌矿结构GaN,在平面内,由Ga 和 N 两层原子交替组成,它不具有中心对称性,而有单一对称轴,因此其晶胞内的正负电荷中心不重合,形成了电矩,称之为自发极化效应;发光二极管外延片中多量子阱发光层需要设计两种禁带宽度不一致的合金材料将电子和空穴束俘在禁带宽度更小的量子阱层中,一般量子阱层采用InGaN,量子垒层采用GaN,不同材料之间的彼此晶格不匹配产生应力,使得阴离子和阳离子的排列发生了移动,产生极化电荷,称为压电极化效应,所以传统多量子阱发光层不仅仅有自发极化电场还有压电极化电场;
同时本申请将量子垒层设计为三层依次层叠的掺杂Si的镓极性GaN层721、掺杂Si的氮极性GaN预生长层722、掺杂Mg的氮极性GaN层723,即量子垒层分别具有镓极性和氮极性,部分改善了InGaN量子阱受到的GaN量子垒层的压电极化,在多量子阱发光层设计中由于不同合金材料之间成多个周期性交叠生长,并且目前业界InGaN量子阱层一般为30埃,GaN量子垒层一般为100埃,长的非常薄,其自身的自发极化效应和压电极化效应,往往是压电极化电场占主导,本申请通过优化量子垒层的极性进一步降低多量子阱层的压电极化电场,提高发光效率。
在本实施例中,所述InGaN量子阱层71和所述氮极性GaN量子垒层72交替排布的周期M为8,由于量子阱层用来局限电子和空穴在多量子阱复合发光,因而当M小于8时,LED的发光亮度会远远小于M大于或等于8的情况,因而为了保证LED的发光亮度, M为8。
在本实施例中,所述InGaN量子阱层71为InaGa1-aN层,其中0<a≤1,具体的,可通过调控Ina Ga1-aN量子阱层中的In组分来调控禁带宽度。
在本实施例中,所述镓极性GaN层721中Si掺杂浓度为1E18atoms/cm3-5E18atoms/cm3,所述氮极性GaN预生长层722中Si掺杂浓度为1E18atoms/cm3-5E18atoms/cm3,所述氮极性GaN层723中Mg掺杂浓度为1E18atoms/cm3-3E18 atoms/cm3
在本实施例中,多个所述氮极性GaN量子垒层72中Si的掺杂浓度从下至上逐层递减或逐层递增或维持不变,即沿所述衬底1到P型层9的方向,多量子阱层7中Si的掺杂浓度可以逐层递减,可以逐层递增,也可以维持不变。
在本实施例中,多个所述氮极性GaN量子垒层72中Mg的掺杂浓度从下至上维持不变或者逐层递增,具体的,假定有十个量子阱和量子垒对,前面六对量子阱垒距离N型层近,N型层的电子跑到第七对量子阱垒,而后面的P型层才跑满倒数的四对,虽然总共有十对量子阱垒,真正反光只有后面四对,因而通过调配量子垒层的掺Si,可以维持不变,可以逐层递减,可以逐层递增,调配量子垒层的掺Mg,可以固定不变,可以逐层递增。
实施例二
本发明第二实施例提供了一种发光二极管外延片,实施例二提供的发光二极管外延片与实施例一相同,但区别如下:所述多量子阱层7包括M个周期性交替排布的InGaN量子阱层71和氮极性GaN量子垒层72。
所述InGaN量子阱层71和所述氮极性GaN量子垒层72交替排布的周期M具体为10,InGaN量子阱层71和氮极性GaN量子垒层72的周期越大,电子和空穴越容易被俘获,但InGaN结晶质量比GaN差,因为InN的平衡蒸汽压是所有Ⅲ-Ⅵ里面最高,为保证N的平衡蒸汽压,需要较高的温度裂解NH3,但是因为In-N键较弱,容易断裂,有时会导致In原子从生长表面解吸附或形成In金属滴。InGaN特别是高In的体系,非常容易发生相分离,导致In原子分布不均匀,影响LED性能,因而当M为10时,既能保证LED的性能,又能保证LED的发光亮度。
实施例三
本发明第三实施例提供了一种发光二极管外延片,实施例三提供的发光二极管外延片与实施例一相同,但区别如下:所述多量子阱层7包括M个周期性交替排布的InGaN量子阱层71和氮极性GaN量子垒层72。
所述InGaN量子阱层71和所述氮极性GaN量子垒层72交替排布的周期M为12,当M越大时,电子和空穴越容易被俘获,但是InGaN结晶质量比GaN差,因为InN的平衡蒸汽压是所有Ⅲ-Ⅵ里面最高,为保证N的平衡蒸汽压,需要较高的温度裂解NH3,但是因为In-N键较弱,容易断裂,有时会导致In原子从生长表面解吸附或形成In金属滴,InGaN特别是高In的体系,非常容易发生相分离,导致In原子分布不均匀,影响LED性能,所以生长多量子阱层并不是越多越好,需要底层(二维合并层-N型层)晶体质量作为支撑,推算V-pits最佳的开口大小,当M等于12,InGaN特别是高In的体系,不会轻易发生分离,量子阱层越多,V pits的开口越大,位错越多,因而M为12。
实施例四
如图2所示,本发明第四实施例提供了一种发光二极管外延片的制备方法,包括以下步骤:
提供一衬底1;
其中,所选衬底1可为蓝宝石衬底、硅衬底、碳化硅衬底、氮化镓衬底中的任意一种,具体的,所述衬底1为蓝宝石衬底;
同时,本发明采用金属有机化学气相沉积(MOCVD)设备生长外延片,其中采用高纯氨气(NH3)作为N(氮)源,三甲基镓(TMGa)及三乙基镓(TEGa)作为Ga(镓)源,三甲基铟(TMIn)为In(铟)源,三甲基铝(TMAl)作为Al(铝)源,其中硅烷(SiH4)作为N型掺杂剂,二茂镁(CP2Mg)作为P型掺杂剂,同时采用高纯H2(氢气)或N2(氮气)或高纯H2(氢气)和N2(氮气)混合气作为载气。
在所述衬底1上沉积缓冲层2;
在本实施例中,缓冲层2可选的为AlN缓冲层、GaN缓冲层、或AlGaN缓冲层中的任意一种,具体的,缓冲层2为GaN缓冲层,其具体沉积工艺为:将反应室的温度控制在650℃-850℃,压力控制在100torr -200torr,石墨基座转速控制在500-1000r/min,通入流量为20slm-70slm的NH3作为N(氮)源,通入流量为20sccm-150 sccm的TMGa作为Ga(镓)源,使得生长出GaN缓冲层,并控制所沉积的GaN缓冲层厚度为5nm-15nm;
进一步的,在缓冲层2的沉积工艺中,反应室的温度优选为750℃,压力优选为150torr,石墨基座转速优选为750r/min,通入NH3流量优选为40slm,通入TMGa的流量优选为30sccm,沉积的GaN缓冲层厚度为10nm。
在所述缓冲层2上沉积三维成核层3;
其中,三维成核层3为GaN层,其具体沉积工艺为:将反应室温度升高至1060℃-1090℃,压力控制在200torr -500torr,石墨基座转速降低至500-1000r/min,通入流量为10slm-60slm的NH3作为N(氮)源,通入流量为200sccm-500sccm的TMGa作为Ga(镓)源,使得生长出GaN三维成核层,并控制所沉积的GaN三维成核层厚度为500nm -1000nm;
进一步的,在三维成核层3的沉积工艺中,反应室的温度优选为1075℃,压力优选为350torr,石墨基座转速优选为750r/min,通入NH3流量优选为40slm,通入TMGa的流量优选为350sccm,沉积的三维成核层3厚度为750nm。
在所述三维成核层3上沉积二维合并层4;
其中,二维合并层为GaN层,其具体沉积工艺为,将反应室温度升高至1100℃-1300℃,压力控制在150torr-250torr,石墨基座转速控制在800-1200r/min,通入流量为40slm-90slm的NH3作为N(氮)源,通入流量为300sccm-1000sccm的TMGa作为Ga(镓)源,使得生长出的GaN二维合并层,并控制所沉积的GaN二维合并层厚度为500nm -1500nm;
进一步的,在二维合并层4的沉积工艺中,反应室的温度优选为1200℃,压力优选为200torr,石墨基座转速优选为1000r/min,通入NH3流量优选为65slm,通入TMGa的流量优选为650sccm,沉积的二维合并层4厚度为750nm。
在所述二维合并层4上沉积未掺杂的GaN层5;
其中,具体沉积工艺为:将反应室温度升高至1100℃-1450℃,压力控制在150torr-250torr,石墨基座转速控制在800-1200r/min,通入流量为40slm-90slm的NH3作为N(氮)源,通入流量为300sccm-900sccm的TMGa作为Ga(镓)源,使得生长出未掺杂的GaN层,并控制所沉积的未掺杂的GaN层厚度为1000nm-1500nm;
进一步的,在未掺杂的GaN层5的沉积工艺中,反应室的温度优选为1250℃,压力优选为200torr,石墨基座转速优选为1000r/min,通入NH3流量优选为60slm,通入TMGa的流量优选为600sccm,沉积的二维合并层4厚度为1250nm;
其中,未掺杂的GaN层5是二维合并层4和N型GaN层6之间的过渡层,其通入的气体流量和二维合并层4相差不大,生长温度要略高,厚度要更厚。
在所述未掺杂的GaN层5上沉积N型GaN层6;
其中,具体沉积工艺为:将反应室温度降低至1090℃-1100℃,压力控制在150torr-250torr,石墨基座转速控制在800-1200r/min,通入流量为30slm-80slm的NH3做为N(氮)源,通入流量为200sccm-500sccm的TMGa作为Ga(镓)源,通入流量为100sccm-300sccm的SiH4作为N型掺杂剂,同时Si(硅)的掺杂浓度为8E18atoms/cm3-1.5E19atoms/cm3,使得生长出掺Si的N型GaN层,并控制所沉积的N型GaN层厚度为1500nm -2000nm。其中该层是作为提供电子的主要外延层,所以会在生长的GaN时通入SiH4提供Si元素,其中Si为四价元素,而GaN中Ga为三价元素,此时Si原子替换Ga原子时会提供电子,从而形成提供电子的N型GaN层;
进一步的,在N型GaN层6的沉积工艺中,反应室的温度优选为1095℃,压力优选为200torr,石墨基座转速优选为1000r/min,通入NH3流量优选为60slm,通入TMGa的流量优选为350sccm,Si(硅)的掺杂浓度优选为1E19atoms/cm3,沉积的N型GaN层6厚度为1750nm。
在所述N型GaN层6上沉积多量子阱层7,所述多量子阱层7由M个周期性的InGaN量子阱层71和氮极性GaN量子垒层72交替生长制得,所述氮极性GaN量子垒层72由依次层叠的镓极性GaN层721、氮极性GaN预生长层722、氮极性GaN层723生长制得;
其中,InGaN量子阱层71和氮极性GaN量子垒层72交替生长的周期M取值范围为:8≤M≤12,也即是说,其多量子阱层7由InGaN量子阱层71和氮极性GaN量子垒层72交替生长M次得到,此时需要指出的是,参照图1所示,其N型GaN层6上首先沉积InGaN量子阱层71,再沉积氮极性GaN量子垒层72,进一步的交替沉积InGaN量子阱层71和氮极性GaN量子垒层72使得制得多量子阱层7,更进一步的,氮极性GaN量子垒层72的厚度是InGaN量子阱层71厚度的2-3倍;
在氮极性GaN量子垒层72中,遵循镓极性GaN层721、氮极性GaN预生长层722、氮极性GaN层723的顺序依次层叠,具体参照图1所示,其N型GaN层6上首先沉积InGaN量子阱层71,再沉积镓极性GaN层721、氮极性GaN预生长层722、氮极性GaN层723,将单一掺杂硅的镓极性量子垒层转变成依次层叠的掺杂Si的镓极性GaN层721、掺杂Si的氮极性GaN预生长层722、掺杂Mg的氮极性GaN层723组成的氮极性GaN量子垒层72,由于氮极性GaN量子垒层72具有氮极性并且掺杂Mg,在相同Mg掺杂下,氮极性量子垒层比镓极性量子垒层中的空穴浓度也相应更高,可以更好的提高空穴的浓度和注入效率,使得更多的电子和空穴可以在量子阱层中进行辐射复合发光,从而降低电子溢流现象,提高LED的发光效率。
在所述多量子阱层7上沉积P型AlGaN层8;
其中,多量子阱层7上沉积P型AlGaN层8具体沉积工艺为,将反应室温度升高至850℃-950℃,压力控制在150torr -250torr,承载衬底的石墨盘转速控制在800-1200r/min,通入流量为40slm-90slm的NH3做为N(氮)源,流量为600sccm-1100sccm的TMGa作为Ga(镓)源,流量为10sccm-300sccm的TMAl作Al(铝)源,流量为100sccm-300sccm的TMIn作In(铟)源,使得生长P型电子阻挡层,并控制所沉积的P型AlGaN层8厚度为20nm;
进一步的,在P型AlGaN层8的沉积工艺中,反应室的温度优选为900℃,压力优选为200torr,石墨基座转速优选为1000r/min,通入NH3流量优选为60slm,通入TMGa的流量优选为850sccm,TMAl通入的流量优选为150sccm,TMIn通入的流量优选为200sccm。
在所述P型AlGaN层8上沉积P型层9;
其中,所述P型层9包括P型非掺杂GaN层、P型Mg掺杂GaN层和P型接触层;
在P型AlGaN层8上沉积P型非掺杂GaN层具体沉积工艺为,将反应室温度升高至850℃-970℃,压力控制在150torr -250 torr,承载衬底的石墨盘转速控制在800-1200r/min,通入流量为40slm-90slm的NH3做为N(氮)源,流量为600sccm-1100sccm的TMGa作为Ga(镓)源,使得生长出P型非掺杂GaN层,并控制所沉积的P型非掺杂GaN层厚度为10nm;
进一步的,在P型非掺杂GaN层的沉积工艺中,反应室的温度优选为950℃,压力优选为200torr,石墨基座转速优选为1000r/min,通入NH3流量优选为60slm,通入TMGa的流量优选为850sccm。
在P型非掺杂GaN层上沉积P型Mg掺杂GaN层具体沉积工艺为:将反应室温度控制为850℃-970℃,压力控制在150torr -250 torr,承载衬底的石墨盘转速控制在800-1200r/min,通入流量为40slm-90slm的NH3做为N(氮)源,流量为600sccm-1500 sccm的TMGa作为Ga(镓)源,通入二茂镁(CP2Mg)作为P型掺杂剂,其中Mg的掺杂浓度为1.7E19atoms/cm3,使得生长出掺Mg的GaN层,并控制所沉积的掺Mg的GaN层厚度为4nm;
进一步的,在P型非掺杂GaN层的沉积工艺中,反应室的温度优选为950℃,压力优选为200torr,石墨基座转速优选为1000r/min,通入NH3流量优选为60slm,通入TMGa的流量优选为850sccm。
在P型Mg掺杂GaN层沉积P型接触层具体沉积工艺为:将反应室温度降低为880 ℃,压力控制在150 torr -250 torr,承载衬底的石墨盘转速控制在1000-1400r/min,通入流量为30slm-80slm的NH3做为N(氮)源,流量为200sccm-400 sccm的TMGa作为Ga(镓)源,通入二茂镁(CP2Mg)作为掺杂剂,其中Mg的掺杂浓度为5.5E20atoms/cm3,使得生长出重掺Mg的GaN层,并控制所沉积的重掺Mg的GaN层厚度为5nm;
进一步的,在P型接触层的沉积工艺中,压力优选为200torr,石墨基座转速优选为1200r/min,通入NH3流量优选为60slm,通入TMGa的流量优选为300sccm;
在本实施例中,生长所述多量子阱层7的反应室生长温度为700℃-900℃,压力为150torr -250 torr,承载所述衬底1的石墨基座转速为600-1000r/min,具体的,其中反应室的温度优选为870℃,压力优选为200torr,石墨基座转速优选为800r/min,其中生长的1个周期性的所述氮极性GaN量子垒层72厚度为5nm,所述镓极性GaN层721的厚度为2nm,所述氮极性GaN预生长层722的厚度为1nm,所述氮极性GaN层723的厚度为2nm,在晶向上生长的纤锌矿结构的GaN,在平面内,由 Ga 和 N 两层原子交替组成,它不具有中心对称性,而有单一对称轴,因此其晶胞内的正负电荷中心不重合,形成了电矩,称之为自发极化效应,所以氮极性GaN量子垒层72本身就存在自发极化效应,而不同材料之间的彼此晶格不匹配产生应力,使得阴离子和阳离子的排列发生了移动,产生极化电荷,称为压电极化效应,InGaN/GaN多量子阱层中不仅仅有自发极化效应还有压电极化效应,而极化电场会导致使电子空穴的波函数分别往阱的两侧偏移,降低电子空穴的复合几率,从而降低器件的内量子效率,最终降低发光效率,当生长的1个周期性的所述氮极性GaN量子垒层72厚度小于5nm,所述镓极性GaN层721的厚度小于2nm,所述氮极性GaN预生长层722的厚度小于为1nm,所述氮极性GaN层723的厚度小于2nm时,厚度薄,压电极化小,但无法捕捉电子和空穴,影响LED的发光效率,因而所述氮极性GaN量子垒层72厚度为5nm。
在本实施例中,生长所述氮极性GaN层723时的V/III比相较生长所述镓极性GaN层721时的V/III比高,所述V/Ⅲ比为通入的N源与通入的Ga源的流量的摩尔质量的比值。
在本实施例中,生长所述氮极性GaN层723前,需要先生长氮极性GaN预生长层722,在温度≥850℃下通入氨气,在V/III 比≥1000下,生长厚度为1nm的氮极性GaN预生长层722,随后在氮极性GaN预生长层722上完成氮极性GaN层723的生长以实现完整的氮极性GaN量子垒层72。
实施例五
本发明第五实施例提供了一种发光二极管外延片的制备方法,实施例五提供了发光二极管外延片的制备方法步骤与实施例四相同,区别如下:生长所述多量子阱层7的反应室生长温度为870℃,压力为200torr,承载所述衬底1的石墨基座转速为800r/min,具体的,其中生长的1个周期性的所述氮极性GaN量子垒层72厚度为15nm,所述镓极性GaN层721的厚度为6nm,所述氮极性GaN预生长层722的厚度为3nm,所述氮极性GaN层723的厚度为6nm,如此设置,压电极化小,又不会影响捕获电子和空穴,保证了LED的发光效率。
实施例六
本发明第六实施例提供了一种发光二极管外延片的制备方法,实施例六提供了发光二极管外延片的制备方法步骤与实施例四相同,区别如下:在本实施例中,生长所述多量子阱层7的反应室生长温度为870℃,压力为200torr,承载所述衬底1的石墨基座转速为800r/min,具体的,其中生长的1个周期性的所述氮极性GaN量子垒层72厚度为30nm,所述镓极性GaN层721的厚度为10nm,所述氮极性GaN预生长层722的厚度为10nm,如此设置压电极化较大,也能捕获电子和空穴,一旦所述氮极性GaN量子垒层72厚度超出为30nm,所述镓极性GaN层721的厚度超出10nm,所述氮极性GaN预生长层722的厚度超出10nm,所述氮极性GaN层723的厚度超出10nm,则因为压电极化大,会导致使电子空穴的波函数分别往阱的两侧偏移,降低电子空穴的复合几率,从而降低器件的内量子效率,最终降低发光效率。
为了方便后续的光电测试,在本申请中引入对比例一以及对比例二。
对比例一
对比例一中提供了发光二极管外延片,其中多量子阱层7由M个周期性的InGaN量子阱层71和镓极性GaN量子垒层交替生长制得,其中M为10,且镓极性GaN量子垒层中只掺杂Si,且Si的浓度与实施例一、实施例二、实施例三中Si的浓度相同,对比例一中发光二极管外延片的其余结构与实施例一、实施例二、实施例三相同。
对比例二
对比例二提供了发光二极管外延片的制备方法,其中在多量子阱层的制备过程中,多量子阱层7由M个周期性的InGaN量子阱层71和镓极性GaN量子垒层交替生长制得,其中M为10,且镓极性GaN量子垒层中只掺杂Si,且Si的浓度与实施例四、实施例五、实施例六中掺杂Si的浓度相同,对比例二提供的发光二极管外延片的其余制备步骤与实施例四、实施例五、实施例六中制备步骤相同。
上述实施例一、实施例二、实施例三、对比例一中的发光二极管外延片为455nm波段,22X35mil尺寸的芯片,上述实施例四、实施例五、实施例六、对比例二中制备方法所制得的发光二极管外延片制备为455nm波段,22X35mil尺寸的芯片,并对上述芯片通入20mA的电流,进行光电测试,测试结果如下表所示:
Figure 286556DEST_PATH_IMAGE001
由上表可知,实施例一中提供的发光二极管外延片相较对比例一提供的发光二极管外延片,电压下降了2.5%,亮度提升了1.4%;实施例二中提供的发光二极管外延片相较对比例一提供的发光二极管外延片,电压下降了2.5%,亮度提升了1.6%;实施例二中提供的发光二极管外延片相较对比例一提供的发光二极管外延片,电压下降了2.2%,亮度提升了1.4%。
实施例四提供的发光二极管外延片的制备方法所制备出的发光二极管外延片相较对比例二提供的发光二极管外延片的制备方法所制备出的发光二极管外延片,电压下降了2.9%,亮度提升了1.3%;实施例五提供的发光二极管外延片的制备方法所制备出的发光二极管外延片相较对比例二提供的发光二极管外延片的制备方法所制备出的发光二极管外延片,电压下降了1.8%,亮度提升了1.8%;实施例六提供的发光二极管外延片的制备方法所制备出的发光二极管外延片相较对比例二提供的发光二极管外延片的制备方法所制备出的发光二极管外延片,电压下降了1.4%,亮度提升了1.5%。
综上,本发明通过将现有的单一掺杂硅的镓极性量子垒层转变成依次层叠的掺杂Si的镓极性GaN层721、掺杂Si的氮极性GaN预生长层722、掺杂Mg的氮极性GaN层723组成的氮极性GaN量子垒层72,由于氮极性GaN量子垒层72具有氮极性并且掺杂Mg,在相同Mg掺杂下,氮极性量子垒层比镓极性量子垒层中的空穴浓度也相应更高,可以更好的提高空穴的浓度和注入效率,使得更多的电子和空穴可以在量子阱层中进行辐射复合发光,从而降低电子溢流现象,提高LED的发光效率。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种发光二极管外延片,其特征在于,包括:
衬底;
依次层叠在所述衬底上的缓冲层、三维成核层、二维合并层、未掺杂的GaN层、N型GaN层、多量子阱层、P型AlGaN层、P型层;
其中,所述多量子阱层包括M个周期性交替排布的InGaN量子阱层和氮极性GaN量子垒层;
所述氮极性GaN量子垒层包括依次层叠的镓极性GaN层、氮极性GaN预生长层、氮极性GaN层;
所述镓极性GaN层掺杂元素为Si,所述氮极性GaN预生长层掺杂元素为Si,所述氮极性GaN层掺杂元素为Mg。
2.根据权利要求1所述的发光二极管外延片,其特征在于,所述InGaN量子阱层和所述氮极性GaN量子垒层交替排布的周期M取值范围为:8≤M≤12。
3.根据权利要求1所述的发光二极管外延片,其特征在于,所述InGaN量子阱层为InaGa1-aN层,其中0<a≤1。
4.根据权利要求1所述的发光二极管外延片,其特征在于,所述镓极性GaN层中Si掺杂浓度为1E18atoms/cm3-5E18atoms/cm3,所述氮极性GaN预生长层中Si掺杂浓度为1E18atoms/cm3-5E18atoms/cm3,所述氮极性GaN层中Mg掺杂浓度为1E18atoms/cm3-3E18atoms/cm3
5.根据权利要求1所述的发光二极管外延片,其特征在于,多个所述氮极性GaN量子垒层中Si的掺杂浓度从下至上逐层递减或逐层递增或维持不变。
6.根据权利要求1所述的发光二极管外延片,其特征在于,多个所述氮极性GaN量子垒层中Mg的掺杂浓度从下至上维持不变或者逐层递增。
7.一种如权利要求1-6任一项所述的发光二极管外延片的制备方法,其特征在于,包括以下步骤:
提供一衬底;
在所述衬底上沉积缓冲层;
在所述缓冲层上沉积三维成核层;
在所述三维成核层上沉积二维合并层;
在所述二维合并层上沉积未掺杂的GaN层;
在所述未掺杂的GaN层上沉积N型GaN层;
在所述N型GaN层上沉积多量子阱层,所述多量子阱层由M个周期性的InGaN量子阱层和氮极性GaN量子垒层交替生长制得,所述氮极性GaN量子垒层由依次层叠的镓极性GaN层、氮极性GaN预生长层、氮极性GaN层生长制得;
在所述多量子阱层上沉积P型AlGaN层;
在所述P型AlGaN层上沉积P型层。
8.根据权利要求7所述的发光二极管外延片的制备方法,其特征在于,生长所述多量子阱层的反应室生长温度为700℃-900℃,压力为150torr -250torr,承载所述衬底的石墨基座转速为600-1000r/min,其中生长的1个周期性的所述氮极性GaN量子垒层厚度为5nm-30nm,其中所述镓极性GaN层的厚度为2nm-10nm,所述氮极性GaN预生长层的厚度为1nm-10nm,所述氮极性GaN层的厚度为2nm-10nm。
9.根据权利要求7所述的发光二极管外延片的制备方法,其特征在于,生长所述氮极性GaN层时的V/III比较生长所述镓极性GaN层时的V/III比高,所述V/III比为通入的N源与通入的Ga源的流量的摩尔质量的比值。
10.根据权利要求9所述的发光二极管外延片的制备方法,其特征在于,生长所述氮极性GaN层前,需要先生长氮极性GaN预生长层,在温度≥850℃下通入氨气,在V/III 比≥1000下,生长厚度为1nm-10nm的氮极性GaN预生长层,随后在氮极性GaN预生长层上完成氮极性GaN层的生长以获得氮极性GaN量子垒层。
CN202210664042.XA 2022-06-14 2022-06-14 一种发光二极管外延片及其制备方法 Active CN114759124B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210664042.XA CN114759124B (zh) 2022-06-14 2022-06-14 一种发光二极管外延片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210664042.XA CN114759124B (zh) 2022-06-14 2022-06-14 一种发光二极管外延片及其制备方法

Publications (2)

Publication Number Publication Date
CN114759124A true CN114759124A (zh) 2022-07-15
CN114759124B CN114759124B (zh) 2022-09-02

Family

ID=82336907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210664042.XA Active CN114759124B (zh) 2022-06-14 2022-06-14 一种发光二极管外延片及其制备方法

Country Status (1)

Country Link
CN (1) CN114759124B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115020558A (zh) * 2022-08-05 2022-09-06 江西兆驰半导体有限公司 一种高复合效率的发光二极管外延片及其制备方法
CN116093225A (zh) * 2023-04-11 2023-05-09 江西兆驰半导体有限公司 一种多量子阱发光层、发光二极管及其制备方法
CN116111015A (zh) * 2023-04-11 2023-05-12 江西兆驰半导体有限公司 一种多量子阱发光层、发光二极管外延片及其制备方法
CN116565098A (zh) * 2023-07-07 2023-08-08 江西兆驰半导体有限公司 氮化镓发光二极管外延片及其生长工艺
CN117393667A (zh) * 2023-12-13 2024-01-12 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN117497655A (zh) * 2023-12-25 2024-02-02 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN117878200A (zh) * 2024-03-11 2024-04-12 江西兆驰半导体有限公司 一种发光二极管外延片制备方法及外延片
CN117878200B (zh) * 2024-03-11 2024-06-07 江西兆驰半导体有限公司 一种发光二极管外延片制备方法及外延片

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000082843A (ja) * 1998-07-01 2000-03-21 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体素子
CN102299223A (zh) * 2011-09-19 2011-12-28 厦门乾照光电股份有限公司 一种发光二极管的外延结构及其制造方法
US20120313077A1 (en) * 2011-06-10 2012-12-13 The Regents Of The University Of California High emission power and low efficiency droop semipolar blue light emitting diodes
CN104009138A (zh) * 2014-05-21 2014-08-27 华南师范大学 一种led外延结构
US20140264371A1 (en) * 2013-03-15 2014-09-18 Soitec Semiconductor structures having active regions comprising ingan, methods of forming such semiconductor structures, and light emitting devices formed from such semiconductor structures
US20150207029A1 (en) * 2010-01-08 2015-07-23 Sensor Electronic Technology, Inc. Superlattice Structure
CN105826440A (zh) * 2016-05-25 2016-08-03 天津三安光电有限公司 氮化镓基发光二极管及其制备方法
CN109616557A (zh) * 2018-11-21 2019-04-12 江西兆驰半导体有限公司 一种具有隧道结的氮化镓基发光二极管外延制备方法
CN109904288A (zh) * 2019-01-18 2019-06-18 华灿光电(浙江)有限公司 氮化镓基发光二极管外延片及其制造方法
CN109950368A (zh) * 2019-02-18 2019-06-28 华灿光电(苏州)有限公司 氮化镓基发光二极管外延片及其制造方法
CN112993102A (zh) * 2021-05-11 2021-06-18 东南大学 一种具有电子减速层结构的紫外发光二极管
CN113690351A (zh) * 2021-06-30 2021-11-23 华灿光电(浙江)有限公司 微型发光二极管外延片及其制造方法
CN114420807A (zh) * 2022-04-01 2022-04-29 江西兆驰半导体有限公司 发光二极管外延片及其制备方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000082843A (ja) * 1998-07-01 2000-03-21 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体素子
US20150207029A1 (en) * 2010-01-08 2015-07-23 Sensor Electronic Technology, Inc. Superlattice Structure
US20120313077A1 (en) * 2011-06-10 2012-12-13 The Regents Of The University Of California High emission power and low efficiency droop semipolar blue light emitting diodes
CN102299223A (zh) * 2011-09-19 2011-12-28 厦门乾照光电股份有限公司 一种发光二极管的外延结构及其制造方法
US20140264371A1 (en) * 2013-03-15 2014-09-18 Soitec Semiconductor structures having active regions comprising ingan, methods of forming such semiconductor structures, and light emitting devices formed from such semiconductor structures
CN104009138A (zh) * 2014-05-21 2014-08-27 华南师范大学 一种led外延结构
CN105826440A (zh) * 2016-05-25 2016-08-03 天津三安光电有限公司 氮化镓基发光二极管及其制备方法
CN109616557A (zh) * 2018-11-21 2019-04-12 江西兆驰半导体有限公司 一种具有隧道结的氮化镓基发光二极管外延制备方法
CN109904288A (zh) * 2019-01-18 2019-06-18 华灿光电(浙江)有限公司 氮化镓基发光二极管外延片及其制造方法
CN109950368A (zh) * 2019-02-18 2019-06-28 华灿光电(苏州)有限公司 氮化镓基发光二极管外延片及其制造方法
CN112993102A (zh) * 2021-05-11 2021-06-18 东南大学 一种具有电子减速层结构的紫外发光二极管
CN113690351A (zh) * 2021-06-30 2021-11-23 华灿光电(浙江)有限公司 微型发光二极管外延片及其制造方法
CN114420807A (zh) * 2022-04-01 2022-04-29 江西兆驰半导体有限公司 发光二极管外延片及其制备方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115020558A (zh) * 2022-08-05 2022-09-06 江西兆驰半导体有限公司 一种高复合效率的发光二极管外延片及其制备方法
CN115020558B (zh) * 2022-08-05 2022-10-21 江西兆驰半导体有限公司 一种高复合效率的发光二极管外延片及其制备方法
CN116093225A (zh) * 2023-04-11 2023-05-09 江西兆驰半导体有限公司 一种多量子阱发光层、发光二极管及其制备方法
CN116111015A (zh) * 2023-04-11 2023-05-12 江西兆驰半导体有限公司 一种多量子阱发光层、发光二极管外延片及其制备方法
CN116565098A (zh) * 2023-07-07 2023-08-08 江西兆驰半导体有限公司 氮化镓发光二极管外延片及其生长工艺
CN116565098B (zh) * 2023-07-07 2023-10-20 江西兆驰半导体有限公司 氮化镓发光二极管外延片及其生长工艺
CN117393667A (zh) * 2023-12-13 2024-01-12 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN117393667B (zh) * 2023-12-13 2024-03-12 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN117497655A (zh) * 2023-12-25 2024-02-02 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN117497655B (zh) * 2023-12-25 2024-03-22 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN117878200A (zh) * 2024-03-11 2024-04-12 江西兆驰半导体有限公司 一种发光二极管外延片制备方法及外延片
CN117878200B (zh) * 2024-03-11 2024-06-07 江西兆驰半导体有限公司 一种发光二极管外延片制备方法及外延片

Also Published As

Publication number Publication date
CN114759124B (zh) 2022-09-02

Similar Documents

Publication Publication Date Title
CN114759124B (zh) 一种发光二极管外延片及其制备方法
CN114975704B (zh) 一种led外延片及制备方法
CN115458650B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115472718B (zh) 发光二极管外延片及其制备方法、发光二极管
CN110311022B (zh) GaN基发光二极管外延片及其制造方法
CN114824004B (zh) 一种led外延结构及其制备方法
CN114695612B (zh) 一种氮化镓基发光二极管外延结构及其制备方法
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN116072780B (zh) 发光二极管外延片及其制备方法、发光二极管
CN109860353B (zh) 一种GaN基发光二极管外延片及其制备方法
CN115986018B (zh) 一种外延片、外延片制备方法及发光二极管
CN109326698A (zh) 一种发光二极管外延片的制造方法
CN114883460A (zh) 发光二极管外延片及其制备方法
CN116598396A (zh) 发光二极管外延片及其制备方法、led
CN115295693A (zh) 一种发光二极管外延片及其制备方法
CN116154072B (zh) 调控量子阱碳杂质的led外延片及其制备方法、led
CN108281519A (zh) 一种发光二极管外延片及其制造方法
CN116344684A (zh) 一种发光二极管制备方法及二极管
CN116435424A (zh) 一种辐射复合效率高的发光二极管外延片及其制备方法
CN116387426A (zh) 一种发光二极管外延片及制备方法
CN115377260A (zh) 一种led外延片、制备方法及电子设备
CN113161462B (zh) 发光二极管外延片及其制造方法
CN113013299B (zh) 发光二极管外延片及其生长方法
CN116230824B (zh) 一种高光效发光二极管外延片及其制备方法、led芯片
CN116344696B (zh) 复合三维成核层及其制备方法、外延片及发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant