CN109616557A - 一种具有隧道结的氮化镓基发光二极管外延制备方法 - Google Patents

一种具有隧道结的氮化镓基发光二极管外延制备方法 Download PDF

Info

Publication number
CN109616557A
CN109616557A CN201811391765.7A CN201811391765A CN109616557A CN 109616557 A CN109616557 A CN 109616557A CN 201811391765 A CN201811391765 A CN 201811391765A CN 109616557 A CN109616557 A CN 109616557A
Authority
CN
China
Prior art keywords
semiconductor layer
type semiconductor
gallium nitride
layer
tunnel knot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811391765.7A
Other languages
English (en)
Inventor
顾伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN201811391765.7A priority Critical patent/CN109616557A/zh
Publication of CN109616557A publication Critical patent/CN109616557A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303Nitrides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种具有隧道结的氮化镓基发光二极管外延制备方法,包括如下步骤:步骤S1、在一衬底上,生长氮化镓基的缓冲层、第一n型半导体层、有源层和p型半导体层;步骤S2、对所述p型半导体层进行活化;步骤S3、对所述活化后的p型半导体层进行表面处理,去除表面污染物;步骤S4、在所述表面处理后的p型半导体层上,生长氮化镓基的第二n型半导体层。本发明的优点在于:采用二次外延的方法实现p++/n++重掺杂的隧道结,避免了MOCVD一次外延生长中存在的Mg记忆效应的问题,可以得到界面掺杂浓度陡峭的隧道结;在二次外延生长第二n型半导体层之前,对p型半导体层高温退火进行活化,避免p型半导体层被第二n型半导体层覆盖后难以活化的问题。

Description

一种具有隧道结的氮化镓基发光二极管外延制备方法
技术领域
本发明涉及半导体技术领域,尤其涉及一种具有隧道结的氮化镓基发光二极管外延制备方法。
背景技术
发光二极管(Light Emitting Diode,LED)具有电光转换效率高、使用寿命长、环保、节能、低热、高亮度和反应速度快等优点,目前已经广泛应用于各种指示、显示、装饰、背光源、普通照明等领域。
传统的氮化镓(GaN)基发光二极管外延结构主要包括:缓冲层、n型半导体层、有源层和p型半导体层。在氮化镓基的发光二极管器件结构中,p型氮化镓和器件电极的接触电阻较n型氮化镓和器件电极的接触电阻高(约差一千倍),使氮化镓基的发光二极管器件,p型氮化镓的欧姆接触电极制作难度较高。
因为p型氮化镓的欧姆接触电极制作难度较n型氮化镓高,先前有人提出在原发光二极管外延结构的p型氮化镓上再外延成长一n型氮化镓,如此可将原先要制作在p型氮化镓上的欧姆接触电极改成制作在此再外延成长的n型氮化镓上,避免了p型氮化镓上欧姆接触电极不易制作的问题。在原发光二极管外延结构的p型氮化镓上再外延成长一n型氮化镓的外延结构,此即为习知的具有隧道结的氮化镓基发光二极管外延结构,此结构包括:缓冲层、第一n型半导体层、有源层、p型半导体层和第二n型半导体层。其中p型半导体层和第二n型半导体层的界面处形成p++/n++重掺杂的隧道结,当二极管工作时,会对重掺杂的p++/n++隧道结施加反向偏压,此时空穴会从第二n型半导体层的导带遂穿进入p型半导体层的价带,最后空穴会再进入有源层中和由第一n型半导体层进入的电子复合,使发光二极管发光。
传统的具有隧道结的氮化镓基发光二极管外延制备是采用金属有机物化学气相沉积(MOCVD)方法,直接在发光二极管的p型半导体层上外延生长p++/n++重掺杂的隧道结,但会面临如下两个问题:一个是镁(Mg)记忆效应的问题,即生长完p型半导体层后,反应腔中残留的镁会持续扩散到后续生长的第二n型半导体层中,降低第二n型半导体层中电子的浓度,使p型半导体层和第二n型半导体层的界面上难以形成p++/n++重掺杂的隧道结;另一个问题是当第二n型半导体层覆盖在p型半导体层上后,p型半导体层会有难以活化的问题。氮化镓基的p型半导体层中的镁受主与氢原子形成Mg-H键而钝化,导致p型半导体层中空穴浓度较低,需要通过高温活化打断Mg-H键结,然而当氮化镓基的p型半导体层上覆盖第二n型半导体层时,氮化镓基的第二n型半导体层会对氢的扩散产生阻碍作用,使氮化镓基的p型半导体层难以活化。
如上所述两个问题,使具有隧道结的外延结构一直未被大规模应用在氮化镓基发光二极管外延的制备上。
发明内容
(一)解决的技术问题
针对现有技术的不足,本发明提供了一种具有隧道结的氮化镓基发光二极管外延制备方法,解决了现有技术中存在p型半导体层和第二n型半导体层的界面上难以形成p++/n++重掺杂的隧道结,氮化镓基的第二n型半导体层会对氢的扩散产生阻碍作用,使氮化镓基的p型半导体层难以活化的问题。
(二)技术方案
为实现所述目的,本发明提供如下技术方案:一种具有隧道结的氮化镓基发光二极管外延制备方法,包括如下步骤:
步骤S1、在一衬底上,生长氮化镓基的缓冲层、第一n型半导体层、有
源层和p型半导体层;
步骤S2、对所述p型半导体层进行活化,由于后续生长的第二n型半导体层将会阻止活化过程中氢的扩散,所以需要在生长第二n型半导体层之前进行高温退火;
步骤S3、对所述活化后的p型半导体层进行表面处理,去除表面污染物;
步骤S4、在所述表面处理后的p型半导体层上,生长氮化镓基的第二n
型半导体层;
其中:所述第二n型半导体层采用二次外延生长,所述二次外延生长前,先对所述p型半导体层进行活化和表面处理,所述p型半导体层、第二n型半导体层各自均至少包含有两种以上不同的p型掺杂浓度层和n型掺杂浓度层,且所述p型半导体层和第二n型半导体层的界面形成隧道结。
其中:所述步骤S1中的衬底可以为蓝宝石(Al2O3)衬底、硅(Si)衬
底、碳化硅(SiC)衬底、氮化铝(AlN)衬底、氮化镓(GaN)衬底、氧化镓(Ga2O3)衬底或氧化锌(ZnO)衬底中的一种。
其中:所述步骤S1和S4中的外延层生长是采用金属有机物化学气相沉
积(MOCVD)或分子束外延(MBE)的方式。
其中:所述步骤S1中的p型半导体层至少包含有两种以上不同的p型掺
杂浓度层,所述p型半导体层的最表层具有和第二n型半导体层形成隧道结的p++重掺杂半导体层,所述p++重掺杂半导体层的厚度为5~50nm,Mg的掺杂浓度为5E19~1E21cm-3
其中:所述步骤S2中高温退火的温度为450~700℃,退火时间为10~
40分钟。
其中:所述步骤S3中的表面处理为10~20分钟的臭氧处理,用于去除p
型半导体层表面的有机物和杂质;1~5分钟的酸处理,用于去除p型半导体层表面的镁,采用的酸可以为氢氟酸(HF)溶液。
其中:所述步骤S4中的第二n型半导体层依序包含有:和p型半导体层
形成隧道结的n++重掺杂半导体层、n掺杂半导体层以及n+掺杂半导体层。
其中:所述n++重掺杂半导体层的厚度为5~50nm,Si的掺杂浓度为5E19~1E21cm-3,所述n掺杂半导体层的厚度为100~2000nm,Si的掺杂浓度为1E18~5E19cm-3,所述n+掺杂半导体层的厚度为5~50nm,Si的掺杂浓度为5E18~1E20cm-3
(三)有益效果
与现有技术相比,本发明提供了一种具有隧道结的氮化镓基发光二极管外延制备方法,具备以下有益效果:
1、采用二次外延的方法实现p++/n++重掺杂的隧道结,避免了MOCVD一次外延生长中存在的Mg记忆效应的问题,可以得到界面掺杂浓度陡峭的隧道结;
2、在二次外延生长第二n型半导体层之前,对p型半导体层高温退火进行活化,避免p型半导体层被第二n型半导体层覆盖后难以活化的问题;
3、在二次外延生长第二n型半导体层之前,对p型半导体层进行表面处理,去除p型半导体层表面的污染物,有利于后续第二n型半导体层的生长。
附图说明
图1 为本发明提出的氮化镓基发光二极管外延制备方法的流程图;
图2 为本发明的外延结构示意图。
附图标记:
衬底101、缓冲层102、第一n型半导体层103、有源层104、p型半导体层105、电子阻挡层1051、p掺杂半导体层1052、p++重掺杂半导体层1053、第二n型半导体层106、n++重掺杂半导体层1061、n掺杂半导体层1062、n+掺杂半导体层1063。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例1、如图1-2所示,一种具有隧道结的氮化镓基发光二极管外延制备方法,具体包括如下步骤:
步骤S1:采用金属有机物化学气相沉积(MOCVD)方式,在一蓝宝石衬底101上,生长氮化镓基的缓冲层102、第一n型半导体层103、有源层104和p型半导体层105,所述p型半导体层105包括电子阻挡层1051、p掺杂半导体层1052以及p++重掺杂半导体层1053。所述步骤S1具体生长条件如下:
步骤S101:缓冲层102的生长:将蓝宝石衬底101传入MOCVD腔,在500~600℃下, 通入TMGa、NH3、N2和H2,生长厚度为30nm,组份为GaN的缓冲层102;
步骤S102:第一n型半导体层103的生长:在1000~1200℃下, 通入TMGa、NH3、SiH4、N2和H2,生长厚度为5um,组份为GaN的第一n型半导体层103,Si作为n型杂质源掺入,掺杂浓度为1.5E1019cm-3
步骤S103:有源层104的生长:在800~900℃下, 通入TEGa、TMIn、NH3、SiH4、N2和H2,生长由阱层和垒层交叠组成的有源层104,所述阱层组分为In0.15Ga0.85N,厚度为3~4nm,所述垒层组分为GaN,厚度为8~12nm,而有源层104的总厚度为200nm;
步骤S104:电子阻挡层1051的生长:在900~1100℃下, 通入TMGa、TMAl、NH3、Cp2Mg、N2和H2,生长厚度为30nm,组份为Al0.4Ga0.6N的电子阻挡层1051,Mg作为p型杂质源掺入,掺杂浓度为8E1019cm-3
步骤S105:p掺杂半导体层1052的生长:在900~1100℃下, 通入TMGa、NH3、Cp2Mg、N2和H2,生长厚度为30nm,组份为GaN的p掺杂半导体层1052,Mg作为p型杂质源掺入,掺杂浓度为1.5E1019cm-3
步骤S106:p++重掺杂半导体层1053的生长:在900~1100℃下, 通入
TMGa、NH3、Cp2Mg、N2和H2,生长厚度为10nm,组份为GaN的p++重掺杂半导体层1053,Mg作为p型杂质源掺入,掺杂浓度为1.5E1020cm-3
步骤S2:对所述p型半导体层105进行活化,将所述生长外延结构的晶圆片放入活化炉中,在550℃的温度下活化30分钟,进行p型半导体层105的活化,由于后续生长的第二n型半导体层106将会阻止活化过程中氢的扩散,所以需要在生长第二n型半导体层106之前进行高温退火。
步骤S3:对所述活化后的p型半导体层105进行表面处理,去除表面污染物,将所述高温退火后的晶圆片放置于臭氧环境中15分钟以去除外延层表面的有机物和杂质,然后采用氢氟酸(HF)清洗1分钟去除外延层表面的镁;去除晶圆片表面污染物,可保证后续第二n型半导体层106的生长并与p型半导体层105形成隧道结。
步骤S4:采用金属有机物化学气相沉积(MOCVD)方式,在所述晶圆片进行第二n型半导体层106的二次外延生长,所述第二n型半导体层106包括n++重掺杂半导体层1061、n掺杂半导体层1062以及n+掺杂半导体层1063,其中n++重掺杂半导体层1061和p++重掺杂半导体层1053形成隧道结。所述步骤S4具体生长条件如下:
步骤S401:n++重掺杂半导体层1061的生长:在900~1100℃下, 通入
TMGa、NH3、SiH4、N2和H2,生长厚度为10nm,组份为GaN的n++重掺杂半导体层1061,Si作为n型杂质源掺入,掺杂浓度为1.5E1020cm-3
步骤S402:n掺杂半导体层1062的生长:在900~1100℃下, 通入TMGa、
NH3、SiH4、N2和H2,生长厚度为500nm,组份为GaN的n掺杂半导体层1062,Si作为n型杂质源掺入,掺杂浓度为1.5E1018cm-3
步骤S403:n+掺杂半导体层1063:在900~1100℃下, 通入TMGa、NH3、SiH4、N2和H2,生长厚度为10nm,组份为GaN的n+掺杂半导体层1063,Si作为n型杂质源掺入,掺杂浓度为1.5E1019cm-3
本发明采用二次外延的方法实现p++/n++重掺杂的隧道结,避免了MOCVD一次外延生长中存在的Mg记忆效应的问题,可以得到界面掺杂浓度陡峭的隧道结;同时在二次外延生长第二n型半导体层之前,对p型半导体层高温退火进行活化,避免p型半导体层被第二n型半导体层覆盖后难以活化的问题;在二次外延生长第二n型半导体层之前,对p型半导体层进行表面处理,去除p型半导体层表面的污染物,有利于后续第二n型半导体层的生长。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (8)

1.一种具有隧道结的氮化镓基发光二极管外延制备方法,包括如下步骤:
步骤S1、在一衬底上,生长氮化镓基的缓冲层、第一n型半导体层、有
源层和p型半导体层;
步骤S2、对所述p型半导体层进行活化,由于后续生长的第二n型半导体层将会阻止活化过程中氢的扩散,所以需要在生长第二n型半导体层之前进行高温退火;
步骤S3、对所述活化后的p型半导体层进行表面处理,去除表面污染物;
步骤S4、在所述表面处理后的p型半导体层上,生长氮化镓基的第二n
型半导体层;
其特征在于:所述第二n型半导体层采用二次外延生长,所述二次外延生长前,先对所述p型半导体层进行活化和表面处理,所述p型半导体层、第二n型半导体层各自均至少包含有两种以上不同的p型掺杂浓度层和n型掺杂浓度层,且所述p型半导体层和第二n型半导体层的界面形成隧道结。
2.根据权利要求1所述的一种具有隧道结的氮化镓基发光二极管外延制备方法,其特征在于:所述步骤S1中的衬底可以为蓝宝石(Al2O3)衬底、硅(Si)衬底、碳化硅(SiC)衬底、氮化铝(AlN)衬底、氮化镓(GaN)衬底、氧化镓(Ga2O3)衬底或氧化锌(ZnO)衬底中的一种。
3.根据权利要求1所述的一种具有隧道结的氮化镓基发光二极管外延制备方法,其特征在于:所述步骤S1和S4中的外延层生长是采用金属有机物化学气相沉积(MOCVD)或分子束外延(MBE)的方式。
4.根据权利要求1所述的一种具有隧道结的氮化镓基发光二极管外延制备方法,其特征在于:所述步骤S1中的p型半导体层至少包含有两种以上不同的p型掺杂浓度层,所述p型半导体层的最表层具有和第二n型半导体层形成隧道结的p++重掺杂半导体层,所述p++重掺杂半导体层的厚度为5~50nm,Mg的掺杂浓度为5E19~1E21cm-3
5.根据权利要求1所述的一种具有隧道结的氮化镓基发光二极管外延制备方法,其特征在于:所述步骤S2中高温退火的温度为450~700℃,退火时间为10~40分钟。
6.根据权利要求1所述的一种具有隧道结的氮化镓基发光二极管外延制备方法,其特征在于:所述步骤S3中的表面处理为10~20分钟的臭氧处理,用于去除p型半导体层表面的有机物和杂质;1~5分钟的酸处理,用于去除p型半导体层表面的镁,采用的酸可以为氢氟酸(HF)溶液。
7.根据权利要求1所述的一种具有隧道结的氮化镓基发光二极管外延制备方法,其特征在于:所述步骤S4中的第二n型半导体层依序包含有:和p型半导体层形成隧道结的n++重掺杂半导体层、n掺杂半导体层以及n+掺杂半导体层。
8.根据权利要求7所述的一种具有隧道结的氮化镓基发光二极管外延制备方法,其特征在于:所述n++重掺杂半导体层的厚度为5~50nm,Si的掺杂浓度为5E19~1E21cm-3,所述n掺杂半导体层的厚度为100~2000nm,Si的掺杂浓度为1E18~5E19cm-3,所述n+掺杂半导体层的厚度为5~50nm,Si的掺杂浓度为5E18~1E20cm-3
CN201811391765.7A 2018-11-21 2018-11-21 一种具有隧道结的氮化镓基发光二极管外延制备方法 Pending CN109616557A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811391765.7A CN109616557A (zh) 2018-11-21 2018-11-21 一种具有隧道结的氮化镓基发光二极管外延制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811391765.7A CN109616557A (zh) 2018-11-21 2018-11-21 一种具有隧道结的氮化镓基发光二极管外延制备方法

Publications (1)

Publication Number Publication Date
CN109616557A true CN109616557A (zh) 2019-04-12

Family

ID=66003488

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811391765.7A Pending CN109616557A (zh) 2018-11-21 2018-11-21 一种具有隧道结的氮化镓基发光二极管外延制备方法

Country Status (1)

Country Link
CN (1) CN109616557A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112652686A (zh) * 2021-01-04 2021-04-13 厦门乾照光电股份有限公司 一种大尺寸led芯片及其制作方法
CN114759124A (zh) * 2022-06-14 2022-07-15 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法
CN116013961A (zh) * 2023-03-24 2023-04-25 北京大学 一种表面自氧化的氮化镓自旋注入结制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080203407A1 (en) * 2007-01-26 2008-08-28 Osram Opto Semiconductor Gmbh Method for producing an optoelectronic semiconductor chip, and optoelectronic semiconductor chip
US20180047868A1 (en) * 2016-08-10 2018-02-15 Soraa, Inc. Iii-nitride led with tunnel junction
WO2018035322A1 (en) * 2016-08-17 2018-02-22 The Regents Of The University Of California Contact architectures for tunnel junction devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080203407A1 (en) * 2007-01-26 2008-08-28 Osram Opto Semiconductor Gmbh Method for producing an optoelectronic semiconductor chip, and optoelectronic semiconductor chip
US20180047868A1 (en) * 2016-08-10 2018-02-15 Soraa, Inc. Iii-nitride led with tunnel junction
WO2018035322A1 (en) * 2016-08-17 2018-02-22 The Regents Of The University Of California Contact architectures for tunnel junction devices

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112652686A (zh) * 2021-01-04 2021-04-13 厦门乾照光电股份有限公司 一种大尺寸led芯片及其制作方法
CN112652686B (zh) * 2021-01-04 2022-01-28 厦门乾照光电股份有限公司 一种大尺寸led芯片及其制作方法
CN114759124A (zh) * 2022-06-14 2022-07-15 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法
CN116013961A (zh) * 2023-03-24 2023-04-25 北京大学 一种表面自氧化的氮化镓自旋注入结制备方法

Similar Documents

Publication Publication Date Title
CN106784210B (zh) 一种发光二极管的外延片及其制作方法
CN104037287B (zh) 生长在Si衬底上的LED外延片及其制备方法
CN108461592B (zh) 一种发光二极管外延片及其制造方法
CN103337573B (zh) 半导体发光二极管的外延片及其制造方法
CN102306691B (zh) 一种提高发光二极管发光效率的方法
CN108198921B (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN105633235B (zh) 一种n型GaN结构的GaN基LED外延结构及生长方法
US7473570B2 (en) Method for forming epitaxial layers of gallium nitride-based compound semiconductors
CN102709424A (zh) 一种提高发光二极管发光效率的方法
CN109119515A (zh) 一种发光二极管外延片及其制造方法
CN109616557A (zh) 一种具有隧道结的氮化镓基发光二极管外延制备方法
CN103515495B (zh) 一种GaN基发光二极管芯片的生长方法
CN103413877A (zh) 外延结构量子阱应力释放层的生长方法及其外延结构
CN106972085A (zh) 一种发光二极管外延片及其制造方法
CN104716236A (zh) 一种提高发光效率的GaN基LED外延结构及生长方法
CN104465898B (zh) 一种发光二极管外延片的生长方法及发光二极管外延片
CN108470805B (zh) 一种发光二极管外延片及其制造方法
CN109888071A (zh) 一种新型GaN基LED外延层结构及其制备方法
CN105070807A (zh) 一种增加GaN基反向电压的外延结构及其生长方法
CN104241464A (zh) 一种提高p型氮化镓掺杂浓度的外延生长方法
CN105161591B (zh) 一种可降低电压的GaN基外延结构及其生长方法
CN109638117A (zh) 一种AlN模板、外延片结构及制造方法
CN102610713A (zh) 一种mocvd生长氮化物发光二极管的方法
CN108281519A (zh) 一种发光二极管外延片及其制造方法
CN110085713B (zh) 一种带有插入层的多量子阱发光二极管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190412