CN114824004B - 一种led外延结构及其制备方法 - Google Patents

一种led外延结构及其制备方法 Download PDF

Info

Publication number
CN114824004B
CN114824004B CN202210745525.2A CN202210745525A CN114824004B CN 114824004 B CN114824004 B CN 114824004B CN 202210745525 A CN202210745525 A CN 202210745525A CN 114824004 B CN114824004 B CN 114824004B
Authority
CN
China
Prior art keywords
layer
sublayer
quantum well
epitaxial structure
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210745525.2A
Other languages
English (en)
Other versions
CN114824004A (zh
Inventor
罗文博
肖崇武
张铭信
陈铭胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202210745525.2A priority Critical patent/CN114824004B/zh
Publication of CN114824004A publication Critical patent/CN114824004A/zh
Application granted granted Critical
Publication of CN114824004B publication Critical patent/CN114824004B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials

Abstract

本发明提供了一种LED外延结构及其制备方法，外延片包括：衬底、第一半导体层、多量子阱层和第二半导体层；多量子阱层包括量子阱层以及复合量子垒层；复合量子垒层包括掺Be的AlzGa1‑zN层，沿N型GaN到P型GaN层的方向，AlzGa1‑zN层中Be的掺杂浓度以及Al组分均逐渐增大，本发明解决了现有技术中有效电子空穴复合大部分发生在多量子阱的最后几个量子阱中，使得有效的辐射复合发光面积较小，影响发光效率，同时Mg掺杂电离能较高，限制了P型GaN中空穴的浓度，进而影响辐射复合效率的技术问题。

Description

一种LED外延结构及其制备方法
技术领域
本发明属于LED外延设计的技术领域，具体地涉及一种LED外延结构及其制备方法。
背景技术
LED(Light Emitting Diode，发光二极管)具有节能、环保、寿命长等优点，是继白炽灯和日光灯之后的第三代电照明光源。现有的GaN基LED外延片包括衬底、以及依次层叠在衬底上的低温缓冲层、三维成核层、未掺杂GaN层、N型GaN层、多量子阱层、电子阻挡层和P型GaN层，其中，多量子阱层包括交替生长的InGaN阱层和GaN垒层，电子阻挡层（EBL）为P型AlGaN层。
由于电子的迁移速率远大于空穴的迁移速率，即使有EBL结构的存在，也使得有效电子空穴复合大部分发生在多量子阱的最后几个量子阱中，从而使得有效的辐射复合发光面积较小，进而影响发光效率，目前主流的P型掺杂为Mg掺杂，由于Mg掺杂为深能级掺杂，导致Mg掺杂电离能较高(约为250meV)，从而大大限制了P型GaN中空穴的浓度，进而影响辐射复合效率。
综上，现有技术中存在着有效电子空穴复合大部分发生在多量子阱的最后几个量子阱中，使得有效的辐射复合发光面积较小，影响发光效率，同时Mg掺杂电离能较高，限制了P型GaN中空穴的浓度，进而影响辐射复合效率的技术问题。
发明内容
为了解决上述技术问题，本发明提供了一种LED外延结构及其制备方法，用于解决现有技术中有效电子空穴复合大部分发生在多量子阱的最后几个量子阱中，使得有效的辐射复合发光面积较小，影响发光效率，同时Mg掺杂电离能较高，限制了P型GaN中空穴的浓度，进而影响辐射复合效率的技术问题。
第一方面，本发明实施例提供以下技术方案，一种LED外延结构，包括：
依次层叠的衬底、第一半导体层、多量子阱层以及第二半导体层，所述多量子阱层包括M个周期性交替排布的量子阱层以及复合量子垒层；
其中，所述量子阱层为InbGa1-bN层，所述复合量子垒层包括依次层叠在所述量子阱层上的第一子层、第二子层、第三子层以及第四子层，所述第一子层为AlxInyGa1-x-yN层，所述第二子层为掺Be的AlzGa1-zN层，所述第三子层为AlaGa1-aN层，所述第四子层为第一未掺杂GaN层，所述第二子层中Be的掺杂浓度以及Al组分均沿所述第一半导体层朝向所述第二半导体层的方向逐渐增大。
第二方面，本发明实施例还提供以下技术方案，一种LED外延结构的制备方法，包括以下步骤：
提供一衬底；
在所述衬底上沉积第一半导体层；
在所述第一半导体层上交替沉积M个周期的量子阱层和复合量子垒层，以形成多量子阱层；
在最后一个周期的所述复合量子垒层上沉积第二半导体层；
其中，在所述量子阱层上依次沉积第一子层、第二子层、第三子层以及第四子层以形成所述复合量子垒层，所述量子阱层为InbGa1-bN层，所述第一子层为AlxInyGa1-x-yN层，所述第二子层为掺Be的AlzGa1-zN层，所述第三子层为AlaGa1-aN层，所述第四子层为第一未掺杂GaN层，所述第二子层中Be的掺杂浓度以及Al组分均沿所述第一半导体层朝向所述第二半导体层的方向逐渐增大。
相比现有技术，本申请的有益效果为：本发明的第二子层采用掺Be的AlzGa1-zN层，与传统的P型掺杂剂Mg相对比，Be原子的原子半径比Mg原子的原子半径小，Be原子的激活能低（Be的电离能约为60meV，远小于Mg的电离能250meV），而量子垒层的生长温度较低（约为850℃-890℃），在此温度中，Mg的掺杂效率以及激活效率均偏低，较难提供空穴，而Be掺杂则不会出现该问题，在此温度下，Be的掺杂效率以及激活效率均偏高，依旧可以提供空穴，同时从N型GaN层到P型GaN层的方向，第二子层中Be的掺杂浓度以及Al组分均逐渐增大，可形成Be浓度梯度，一方面可以减少MQW与P型GaN层的晶格失配，另一方面Al原子可以降低Be的激活能，Al浓度的增加可以激活更多的空穴，从而增强空穴从P型GaN层中注入到MQW中的续航里程，进而提高电子空穴在量子阱中的有效的辐射复合发光面积，使LED的发光效率得到进一步提高。
较佳的，所述量子阱层和所述复合量子垒层交替排布的周期M取值范围为：8≤M≤10。
较佳的，在所述AlxInyGa1-x-yN层中，0<y<x<0.5；在所述AlaGa1-aN层中，0<a<0.5，并且a>x。
较佳的，在所述AlzGa1-zN层中，0<z<0.5。
较佳的，所述AlzGa1-zN层中Be的掺杂浓度为1E17atoms /cm³~1E19atoms /cm³。
较佳的，在所述InbGa1-bN层中，其中0<b<0.5。
较佳的，所述第一半导体层包括依次层叠在所述衬底上的缓冲层、三维成核层、第二未掺杂GaN层以及N型GaN层，所述缓冲层为AlN缓冲层、GaN缓冲层或AlGaN缓冲层中的任意一种或多种；
所述多量子阱层层叠于所述N型GaN层上；
所述第二半导体层包括依次层叠于所述多量子阱层上的P型AlGaN电子阻挡层以及P型GaN层。
较佳的，所述第二子层的生长温度高于所述第一子层、所述第三子层以及所述第四子层的生长温度。
较佳的，在所述衬底上依次沉积缓冲层、三维成核层、第二未掺杂GaN层以及N型GaN层，以形成所述第一半导体层，所述缓冲层为AlN缓冲层、GaN缓冲层或AlGaN缓冲层中的任意一种或多种；
在最后一个周期的所述复合量子垒层上依次沉积P型AlGaN电子阻挡层和P型GaN层，以形成所述第二半导体层。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的LED外延结构的结构图；
图2为本发明实施例提供的LED外延结构的制备方法的流程图；
图3为本发明提供的实施例一、对照组以及空白组的芯片亮度均值分布图。
附图标记说明：
衬底 1 缓冲层 2
三维成核层 3 第二未掺杂GaN层 4
N型GaN层 5 多量子阱层 6
量子阱层 61 复合量子垒层 62
AlxInyGa1-x-yN层 621 AlzGa1-zN层 622
AlaGa1-aN层 623 第一未掺杂GaN层 624
P型AlGaN电子阻挡层 7 P型GaN层 8
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明的实施例，而不能理解为对本发明的限制。
在本发明实施例的描述中，需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明实施例和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明实施例的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明实施例中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明实施例中的具体含义。
实施例一
如图1所示，本发明第一实施例提供了一种LED外延结构，包括：
依次层叠的衬底1、第一半导体层、多量子阱层6以及第二半导体层，所述多量子阱层包括M个周期性交替排布的量子阱层61以及复合量子垒层62；
其中，所述量子阱层61为InbGa1-bN层，所述复合量子垒层62包括依次层叠所述量子阱层上的第一子层、第二子层、第三子层以及第四子层，所述第一子层为AlxInyGa1-x-yN层621，所述第二子层为掺Be的AlzGa1-zN层622，所述第三子层为AlaGa1-aN层623，所述第四子层为第一未掺杂GaN层624，所述第二子层中Be的掺杂浓度以及Al组分均沿所述第一半导体层朝向所述第二半导体层的方向逐渐增大。
值得说明的是，本实施例中的复合量子垒层62与传统量子垒层不一致，本实施例中的复合量子垒层62具体包括第一子层、第二子层、第三子层以及第四子层，同时本申请中的第二子层为掺杂Be的AlzGa1-zN层622，与传统的P型掺杂剂Mg相比，Be原子的原子半径比Mg原子的原子半径小，Be原子的激活能低（Be的电离能约为60meV，远小于Mg的电离能250meV），而量子垒层的生长温度较低（约为850℃-890℃），在此温度中，Mg的掺杂效率以及激活效率均偏低，较难提供空穴，而Be掺杂则不会出现该问题，在此温度下，Be的掺杂效率以及激活效率均偏高，依旧可以提供空穴，同时从N型GaN层5到P型GaN层8的方向，第二子层中Be的掺杂浓度以及Al组分均逐渐增大，可形成Be浓度梯度，一方面可以减少MQW与P型GaN层8的晶格失配，另一方面Al原子可以降低Be的激活能，Al浓度的增加可以激活更多的空穴，从而增强空穴从P型GaN层8中注入到MQW中的续航里程，进而提高电子空穴在量子阱中的有效的辐射复合发光面积，使LED的发光效率得到进一步提高；
其中，第一子层为In组分较低的AlxInyGa1-x-yN层621，可以有效的从量子阱层61过渡到复合量子垒层62中，从而减少阱垒界面层的晶格失配，并且低In组分的AlxInyGa1-x-yN层621可以降低量子垒的势垒高度，从而有利于第二子层中的空穴注入到量子阱层61中；
第三子层采用Al组分较高的AlaGa1-aN层623，可以提高量子垒的势垒高度，从而增大对电子的阻挡作用和横向扩展能力，减少电子溢流，提高电子的注入效率；
第四子层采用第一未掺杂GaN层624，可以有效的改善掺杂Be的AlzGa1-zN层622与量子阱层61之间由于晶格失配引起的极化效应导致的能带弯曲。
在本实施例中，所述量子阱层61和所述复合量子垒层62交替排布的周期M取值范围为：8≤M≤10，具体的M为8，即所述量子阱层61和所述复合量子垒层62交替生长8次制得多量子阱层6，由于量子阱层用来局限电子和空穴在多量子阱复合发光，当M小于8时，LED的发光亮度会远小于M大于或等于8的情况，因而为了保证LED的发光亮度， M为8。
在本实施例中，在所述AlxInyGa1-x-yN层621中，0<y<x<0.5，在所述AlaGa1-aN层623中，0<a<0.5，并且a>x，在AlInGaN材料中，In与Al组分的极限掺杂不会大于50%，且Al组分大于In组分，在AlGaN材料中，Al组分的极限掺杂不会大于50%；
值得说明的是，第三子层中Al组分大于第一子层中Al组分，具体的，所述AlxInyGa1-x-yN层621中Al组分与In组分更低，所述AlaGa1-aN层623中Al组分更高，本实施例中复合量子垒层62包括In组分较低的AlxInyGa1-x-yN层621，可以有效的从量子阱层61过渡到复合量子垒层62中，从而减少阱垒界面层的晶格失配，并且低In组分的AlxInyGa1-x-yN层621可以降低量子垒的势垒高度，从而有利于第二子层中的空穴注入到量子阱层61中；
本实施例中，复合量子垒层62包括Al组分较高的AlaGa1-aN层623，可以提高量子垒的势垒高度，从而增大对电子的阻挡作用和横向扩展能力，减少电子溢流，提高电子的注入效率。
在本实施例中，在所述AlzGa1-zN层622中，0<z<0.5，在AlGaN材料中，Al组分的极限掺杂不会大于50%，因而z不大于0.5。
在本实施例中，所述AlzGa1-zN层622中Be的掺杂浓度为1E17atoms /cm³~1E19atoms /cm³。
在本实施例中，在InbGa1-bN层中，其中0<b<0.5，在InGaN材料中，In组分的极限掺杂不会大于50%，因而b不大于0.5。
在本实施例中，所述第一半导体层包括依次层叠在所述衬底1上的缓冲层2、三维成核层3、第二未掺杂GaN层4以及N型GaN层5，所述缓冲层2为AlN缓冲层、GaN缓冲层或AlGaN缓冲层中的任意一种或多种；
所述多量子阱层6层叠于所述N型GaN层5上；
所述第二半导体层包括依次层叠于所述多量子阱层6上的P型AlGaN电子阻挡层7以及P型GaN层8。
为了方便后续的光电测试，在本申请中引入空白组以及对照组。
空白组提供了LED外延结构，其结构与实施例一提供的LED外延结构相同，但区别如下：空白组中的量子垒层不掺杂；
对照组提供了LED外延结构，其结构与实施例一提供的LED外延结构相同，但区别如下：对照组中的量子垒层中掺杂了Mg；
将上述实施例一、空白组以及对照组中的LED外延结构制备为10×24mil尺寸的芯片，并对上述芯片进行光电测试，测试结果如图3所示。
由图3可知，实施例一中提供的LED外延结构相较空白组提供的LED外延结构，亮度提升了2.63%；实施例一中提供的LED外延结构相较对照组提供的LED外延结构，亮度提升了1.56%。
实施例二
本发明第二实施例提供了一种LED外延结构，实施例二提供的LED外延结构与实施例一相同，但区别如下：所述量子阱层61和所述复合量子垒层62交替排布的周期M取值范围为：8≤M≤10，具体的M为9，即所述量子阱层61和所述复合量子垒层62交替生长9次制得多量子阱层6；
所述量子阱层61和所述复合量子垒层62的周期越大，电子和空穴越容易被俘获，但InGaN结晶质量比GaN差，因为InN的平衡蒸汽压是所有Ⅲ-Ⅵ里面最高，为保证N的平衡蒸汽压，需要较高的温度裂解NH3，但是因为In-N键较弱，容易断裂，有时会导致In原子从生长表面解吸附或形成In金属滴，InGaN特别是高In的体系，非常容易发生相分离，导致In原子分布不均匀，影响LED性能，因而当M为9时，既能保证LED的性能，又能保证LED的发光亮度。
实施例三
本发明第三实施例提供了一种LED外延结构，实施例三提供的LED外延结构与实施例一相同，但区别如下：所述量子阱层61和所述复合量子垒层62交替排布的周期M取值范围为：8≤M≤10，具体的M为10，即所述量子阱层61和所述复合量子垒层62交替生长10次制得多量子阱层6。
当M越大时，电子和空穴越容易被俘获，但是InGaN结晶质量比GaN差，因为InN的平衡蒸汽压是所有Ⅲ-Ⅵ里面最高，为保证N的平衡蒸汽压，需要较高的温度裂解NH3，但是因为In-N键较弱，容易断裂，有时会导致In原子从生长表面解吸附或形成In金属滴，InGaN特别是高In的体系，非常容易发生相分离，导致In原子分布不均匀，影响LED性能，所以生长多量子阱层6并不是越多越好，需要底层晶体质量作为支撑，推算V-Pits最佳的开口大小，当M等于10，InGaN特别是高In的体系，不会轻易发生分离，量子阱层越多，V-Pits的开口越大，位错越多，因而M为10，避免因多量子阱发光层晶体缺陷和位错密度增加而影响内量子效率。
实施例四
如图2所示，本发明第四实施例提供了一种LED外延结构的制备方法，包括以下步骤：
S01、提供一衬底1；
在本实施例中，所选衬底1包括但不限于蓝宝石衬底、硅衬底、碳化硅衬底、氮化铝衬底、氮化镓衬底、以及如二氧化硅与蓝宝石所组成的复合式衬底，具体的，本实施例采用蓝宝石作为外延层生长衬底，其可在衬底1上制作周期性变化的结构形成图形化衬底基板，也可使用SiO2~Al2O3等复合式图形化衬底；
值得说明的是，本发明实施例通过金属有机化学气相沉积（MOCVD）设备在衬底上生长出LED外延结构，具体的，采用高纯氨气（NH3）作为N（氮）源，三甲基镓（TMGa）及三乙基镓（TEGa）作为Ga（镓）源，三甲基铟（TMIn）为In（铟）源，三甲基铝（TMAl）作为Al（铝）源，其中硅烷（SiH4）作为N型掺杂剂，CL2Be作为P型掺杂剂，同时采用高纯H2（氢气）、高纯N2（氮气）、或高纯H2和高纯N2的混合气体作为MO源的载气。
在所述衬底1上依次沉积第一半导体层，其中所述第一半导体层包括：在所述衬底上依次沉积的缓冲层2、三维成核层3、第二未掺杂GaN层4以及N型GaN层5，所述第一半导体层的沉积过程如下：
S02、在所述衬底1上用PVD沉积缓冲层2；
在本实施例中，缓冲层可选的为AlN缓冲层、GaN缓冲层、或AlGaN缓冲层中的任意一种或多种，具体的，本实施例中具体为AlN缓冲层与GaN缓冲层的结合，AlN缓冲层采用PVD（物理气相沉积）制备，其沉积工艺为：在N2的气氛下，采用高能Ar离子束Al靶材，被轰击下来的Al原子于载气中的N原子结合，沉积在衬底上，形成AlN缓冲层，其沉积温度控制为500℃~650℃，压力控制为100torr ~200torr，射频电压为4.5KV左右，N2流量为5slm -10slm，并控制所沉积的AlN缓冲层厚度为15nm ~25nm，值得说明的是，沉积温度优选为600℃，压力优选为150torr，N2流量优选为7.5slm，并控制所沉积的AlN缓冲层厚度为20nm；
在AlN缓冲层沉积完毕后，需在AlN缓冲层上沉积GaN缓冲层，其具体沉积工艺为：将反应室的温度控制为760℃~900℃，压力控制为100 torr ~200torr，石墨基座转速控制为800~1000r/min，通入流量为50slm~100slm的NH3作为N（氮）源，通入流量为20sccm~200sccm的TMGa作为Ga（镓）源，使得生长出GaN缓冲层，并控制所沉积的GaN缓冲层厚度为5nm ~40nm，值得说明的是，反应室的温度优选为830℃，压力优选为150torr，石墨基座转速优选为900r/min，通入NH3流量优选为75slm，通入TMGa的流量优选为110sccm，GaN缓冲层厚度为优选为25nm。
S03、在所述缓冲层2上沉积三维成核层3；
在本实施例中，三维成核层3的具体沉积工艺为：将反应室温度升高至1030℃~1080℃，压力控制为100torr ~200torr，石墨基座转速控制为500~1000r/min，通入流量为20slm~50slm的NH3作为N（氮）源，通入流量为700sccm~1000sccm的TMGa作为Ga（镓）源，使得生长出三维GaN层，并控制所沉积的三维成核层3厚度为1um ~2um，其中，三维GaN层是缓冲层应力释放层，可大幅度改善GaN的晶体质量，值得说明的是，反应室温度优选为1050℃，压力优选为150torr，石墨基座转速优选为700r/min，TMGa流量优选为800sccm，并控制所沉积的三维成核层3厚度优选为1.3 um。
S04、在所述三维成核层3上沉积第二未掺杂GaN层4；
在本实施例中，第二未掺杂GaN层4的具体沉积工艺为：将反应室温度升高至1100℃~1150℃，压力控制为100 torr ~500torr，石墨基座转速控制为500~1000 r/min，通入流量为120slm~160slm的NH3作为N（氮）源，通入流量为1300~1700sccm的TMGa作为Ga（镓）源，生长出第二未掺杂GaN层4，并控制所沉积的第二未掺杂GaN层4厚度为1um ~2um，第二未掺杂GaN层4是缓冲层2和N型GaN层5间的过渡层，值得说明的是，反应室温度优选为1130℃，压力优选为150 torr，石墨基座转速优选为800r/min，TMGa流量优选为1500 sccm，并控制所沉积的第二未掺杂GaN层4厚度优选为1.5 um。
S05、在所述第二未掺杂GaN层4上沉积N型GaN层5；
在本实施例中，N型GaN层由N型掺杂(Si掺杂)的GaN层生长制得，N型掺杂的GaN层的Si的掺杂浓度在2E19atoms/cm3到5E19 atoms/cm3之间，具体沉积工艺为：将反应室温度降低至1080℃~1120℃，压力控制为100torr~500torr，石墨基座转速控制为500~1200r/min，通入流量为120slm~160slm的NH3作为N（氮）源，通入流量为1000sccm~1500sccm的TMGa作为Ga（镓）源，通入流量为200sccm~300sccm的SiH4作为N型掺杂剂，同时控制Si（硅）的掺杂浓度在2E18atoms/cm3-5E19atoms/cm3之间，使得生长出掺Si的N型掺杂GaN层，并控制所沉积的N型掺杂GaN层厚度为1um ~3um，值得说明的是，反应室温度优选为1100℃，压力优选为150torr，石墨基座转速优选为800r/min，TMGa流量优选为1300sccm，同时Si的掺杂浓度为2.5E19atoms/cm3，并控制所沉积的N型GaN层5厚度优选为1.5 um；
值得一提的是，其中N型GaN层5是作为提供电子的主要外延层，所以会在生长N型GaN层5时通入SiH4提供Si元素，其中Si为四价元素，而GaN中Ga为三价元素，此时Si原子替换Ga原子时会提供电子，从而形成提供电子的N型掺杂GaN层。
在上述步骤S02-步骤S05中，在所述衬底1上依次沉积缓冲层2、三维成核层3、第二未掺杂GaN层4以及N型GaN层5，以形成所述第一半导体层。
S06、在所述N型GaN层5上沉积多量子阱层6，所述多量子阱层6包括M个周期性交替排布的量子阱层61以及复合量子垒层62，所述复合量子垒层62包括依次层叠的第一子层、第二子层、第三子层以及第四子层，所述第一子层为AlxInyGa1-x-yN层621，所述第二子层为掺Be的AlzGa1-zN层622，所述第三子层为AlaGa1-aN层623，所述第四子层为第一未掺杂GaN层624；
其中，沿所述N型GaN层到所述P型GaN层的方向，所述AlzGa1-zN层中Be的掺杂浓度以及Al组分均逐渐增大；
在本实施例中，量子阱层61以及复合量子垒层62交替生长8~10次，以制备出多量子阱层6，其中，生长量子阱层61的反应室生长温度为750℃~810℃，压力为150torr ~300torr，石墨基座转速为400~700r/min，通入流量为150slm~200slm的NH3作为N（氮）源，通入流量为250sccm的TEGa作为Ga（镓）源，通入流量为2500sccm的TMIn作为In（铟）源，并控制所沉积的量子阱层厚度为1.5~5.5 nm，值得说明的是，生长量子阱层61的反应室生长温度优选为780℃，压力优选为225torr，石墨基座转速优选为550r/min，通入NH3流量优选为175slm，生长量子阱层61的厚度优选为3nm；
在本实施例中，生长一个复合量子垒层62的具体工艺为：
第一子层的生长：将反应室的生长温度升高到850℃~880℃之间，压力为150torr-250torr，承载所述衬底1的石墨基座转速为500-800r /min，将TEGa的流量增加到800sccm-1200sccm，并将TMIn的流量降低到500sccm -1000sccm，通入流量为5sccm-10sccm的TMAl作为Al（铝）源，制备AlxInyGa1-x-yN层621（第一子层），其厚度控制在2nm~6nm，值得说明的是，第一子层的生长温度为优选为870℃，压力为优选为200torr，转速优选为600r/min，TEGa的流量优选为1000sccm，TMIn的流量优选为600sccm，TMAl流量优选为8sccm并且生长厚度优选为4nm；
第一子层为In组分较低的AlxInyGa1-x-yN层621，可以有效的从量子阱层61过渡到复合量子垒层62中，从而减少阱垒界面层的晶格失配，并且低In组分的AlxInyGa1-x-yN层621可以降低量子垒的势垒高度，从而有利于第二子层中的空穴注入到量子阱层61中。
第二子层的生长：保持反应室压力、转速、TEGa和TMAl流量不变，将生长温度升高到870℃~900℃之间，关闭TMIn的流量，同时通入流量为600-1200sccm的Be（铍）源，制备掺Be的AlzGa1-zN层622（第二子层），厚度控制在2nm~6nm，值得说明的是，第二子层的生长温度优选为890℃，Be（铍）源的流量优选为900sccm，生长厚度优选为4nm，其中，在本实施例中，所述第二子层的生长温度高于所述第一子层、第三子层以及第四子层的生长温度；
第二子层为掺杂Be的AlzGa1-zN层622，与传统的P型掺杂剂Mg相比，Be原子的原子半径比Mg原子的原子半径小，Be原子的激活能低（Be的电离能约为60meV，远小于Mg的电离能250meV），而量子垒层的生长温度较低（约为850℃-890℃），在此温度中，Mg的掺杂效率以及激活效率均偏低，较难提供空穴，而Be掺杂则不会出现该问题，在此温度下，Be的掺杂效率以及激活效率均偏高，依旧可以提供空穴，同时从N型GaN层5到P型GaN层8的方向，第二子层中Be的掺杂浓度以及Al组分均逐渐增大，可形成Be浓度梯度，一方面可以减少MQW与P型GaN层8的晶格失配，另一方面Al原子可以降低Be的激活能，Al浓度的增加可以激活更多的空穴，从而增强空穴从P型GaN层8中注入到MQW中的续航里程，进而提高电子空穴在量子阱中的有效的辐射复合发光面积，使LED的发光效率得到进一步提高；
第三子层的生长：保持反应室压力、转速和TEGa流量不变，将生长温度降低到850℃~880℃之间，停止通入Be（铍）源，同时将TMAl流量增加到10-20sccm，制备AlaGa1-aN层623（第三子层），其厚度控制在2nm~6nm值得说明的是，第三子层的生长温度优选为860℃，TMAl流量优选为15 sccm并且生长厚度优选为3nm；
第三子层采用Al组分较高的AlaGa1-aN层623，可以提高量子垒的势垒高度，从而增大对电子的阻挡作用和横向扩展能力，减少电子溢流，提高电子的注入效率。
第四子层的生长：保持反应室压力、转速、温度和TEGa流量不变，停止TMAl，制备第一未掺杂GaN层624（第四子层），厚度控制在2nm~6nm，值得说明的是，第四子层的生长厚度优选为4nm；
第四子层采用第一未掺杂GaN层624，可以有效的改善掺杂Be的AlzGa1-zN层622与量子阱层61之间由于晶格失配引起的极化效应导致的能带弯曲。
其中，所沉积的一个周期的量子阱层61与复合量子垒层62的沉积总厚度为18nm，其中量子阱层61的厚度为3nm，复合量子垒层62的厚度为15nm。
在最后一个周期的所述复合量子垒层62上沉积第二半导体层，所述第二半导体层包括：在最后一个周期的所述复合量子垒层上依次沉积的P型AlGaN电子阻挡层7和P型GaN层8，所述第二半导体层的沉积过程如下：
S07、在所述多量子阱层6上沉积P型AlGaN电子阻挡层7；
在本实施例中，P型AlGaN电子阻挡层7包括依次层叠的低温P型层和P型电子阻挡层；
在多量子阱层6上沉积低温P型层的具体沉积工艺为：将反应室温度控制为700℃~800℃，压力控制为100torr~400torr，承载衬底1的石墨盘转速控制为1000~1300r/min，通入流量为100slm~150slm的NH3做为N（氮）源，流量为1000sccm~1600sccm的TEGa作为Ga（镓）源，在生长GaN时通入Be（铍）源作为P型掺杂剂，同时Be（铍）的掺杂浓度为5E19atoms/cm3~2E20 atoms/cm3，使得生长出掺Be的低温P型层，并控制所沉积的低温P型层厚度为5nm~30nm，值得说明的是，反应室温度控制优选为750℃，压力优选为250torr，石墨盘转速优选为1200r/min，通入NH3流量优选为125slm，TEGa流量优选为1300sccm，Be（铍）的掺杂浓度优选为1.2E20 atoms/cm3，低温P型层厚度优选为15nm；
在低温P型层上沉积P型电子阻挡层的具体沉积工艺为：将反应室温度控制为900℃~1000℃，压力控制为50~300torr，承载衬底1的石墨盘转速控制为800~1100r/min，通入流量为100slm~150slm的NH3做为N（氮）源，流量为500sccm~1200sccm的TEGa作为Ga（镓）源，流量为10sccm~100sccm的TMAl作为Al（铝）源，使得生长出P型电子阻挡层，并控制所沉积的P型电子阻挡层厚度为10nm~100nm，值得说明的是，反应室温度优选为950℃，压力优选为180torr，石墨盘转速优选为950r/min，通入NH3流量优选为125slm，TEGa流量优选为800sccm，TMAl流量优选为50sccm，P型电子阻挡层厚度优选为20 nm；
S08、在所述P型AlGaN电子阻挡层7上沉积P型GaN层8；
在本实施例中，P型GaN层8包括依次层叠的高温P型层和P型接触层；
在P型AlGaN电子阻挡层7上沉积高温P型层的具体沉积工艺为：将反应室温度控制为900~1050℃，压力控制为100torr ~600torr，承载衬底1的石墨盘转速控制为800~1100r/min，通入流量为100~150slm的NH3做为N（氮）源，流量为700sccm~1000sccm的TEGa作为Ga（镓）源，在生长GaN时通入Be（铍）作为P型掺杂剂，同时Be（铍）的掺杂浓度为3E18 atoms/cm3~2E19 atoms/cm3，使得生长出掺Be的高温P型层，并控制所沉积的高温P型层厚度为20nm~150 nm，值得说明的是，反应室温度优选为1000℃，压力优选为350torr，石墨盘转速优选为950r/min，通入NH3流量优选为125slm，TEGa流量优选为850sccm，高温P型层厚度优选为60 nm，高温P型层中Be的掺杂浓度优选为1E19 atoms/cm3；
在高温P型层上沉积P型接触层的具体沉积工艺为：将反应室温度控制为700℃~900℃，压力控制为100torr~400torr，承载衬底1的石墨盘转速控制为800~1100r/min，通入流量为100slm~150slm的NH3做为N（氮）源，流量为400sccm~600sccm的TEGa作为Ga（镓）源，在生长GaN时通入Be（铍）作为P型掺杂剂，同时Be（铍）的掺杂浓度为2E20atoms/cm3~1E22atoms/cm3，使得生长出重掺Be的P型接触层，并控制所沉积的P型接触层为1nm~10nm，值得说明的是，反应室温度优选为800℃，压力优选为250torr，石墨盘转速优选为950r/min，通入NH3流量优选为125slm，TEGa流量优选为500sccm，高温P型层厚度优选为5 nm，高温P型层中Be的掺杂浓度优选为1E21 atoms/cm3；
其中CL2Be提供Be（铍）元素，其中Be为二价元素，而GaN中Ga为三价元素，此时Be原子替换Ga原子时会提供空穴，从而形成提供空穴的P型GaN层8，同时通过适量浓度的Be掺杂能够对GaN材料中的缺陷空位进行较好地填充而修复位错，阻断位错的进一步延伸。
在上述步骤S07-S08中，在最后一个周期的所述复合量子垒层62上依次沉积P型AlGaN电子阻挡层7和P型GaN层8，以形成所述第二半导体层。
综上，本发明通过将量子垒层由现有的GaN量子垒层转变成依次层叠的AlxInyGa1-x-yN层621（第一子层），掺Be的AlzGa1-zN层622（第二子层），AlaGa1-aN层623（第三子层），第一未掺杂GaN层624（第四子层）；
其中，第一子层为In组分较低的AlxInyGa1-x-yN层621，可以有效的从量子阱层61过渡到复合量子垒层62中，从而减少阱垒界面层的晶格失配，并且低In组分的AlxInyGa1-x-yN层621可以降低量子垒的势垒高度，从而有利于第二子层中的空穴注入到量子阱层61中；
第二子层采用掺杂Be的AlzGa1-zN层622，与传统的P型掺杂剂Mg相比，Be原子的原子半径比Mg原子的原子半径小，Be原子的激活能低（Be的电离能约为60meV，远小于Mg的电离能250meV），而量子垒层的生长温度较低（约为850℃-890℃），在此温度中，Mg的掺杂效率以及激活效率均偏低，较难提供空穴，而Be掺杂则不会出现该问题，在此温度下，Be的掺杂效率以及激活效率均偏高，依旧可以提供空穴，同时从N型GaN层5到P型GaN层8的方向，第二子层中Be的掺杂浓度以及Al组分均逐渐增大，可形成Be浓度梯度，一方面可以减少MQW与P型GaN层8的晶格失配，另一方面Al原子可以降低Be的激活能，Al浓度的增加可以激活更多的空穴，从而增强空穴从P型GaN层8中注入到MQW中的续航里程，进而提高电子空穴在量子阱中的有效的辐射复合发光面积，使LED的发光效率得到进一步提高；
第三子层采用Al组分较高的AlaGa1-aN层623，可以提高量子垒的势垒高度，从而增大对电子的阻挡作用和横向扩展能力，减少电子溢流，提高电子的注入效率；
第四子层采用第一未掺杂GaN层624，可以有效的改善掺杂Be的AlzGa1-zN层622与量子阱层61之间由于晶格失配引起的极化效应导致的能带弯曲。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种LED外延结构，其特征在于，包括：
依次层叠的衬底、第一半导体层、多量子阱层以及第二半导体层，所述多量子阱层包括M个周期性交替排布的量子阱层以及复合量子垒层；
其中，所述量子阱层为InbGa1-bN层，所述复合量子垒层包括依次层叠在所述量子阱层上的第一子层、第二子层、第三子层以及第四子层，所述第一子层为AlxInyGa1-x-yN层，所述第二子层为掺Be的AlzGa1-zN层，所述第三子层为AlaGa1-aN层，所述第四子层为第一未掺杂GaN层，所述第二子层中Be的掺杂浓度以及Al组分均沿所述第一半导体层朝向所述第二半导体层的方向逐渐增大；
在所述AlxInyGa1-x-yN层中，0<y<x<0.5；在所述AlaGa1-aN层中，0<a<0.5，并且a>x；在所述AlzGa1-zN层中，0<z<0.5。
2.根据权利要求1所述的LED外延结构，其特征在于，所述量子阱层和所述复合量子垒层交替排布的周期M取值范围为：8≤M≤10。
3.根据权利要求1所述的LED外延结构，其特征在于，所述AlzGa1-zN层中Be的掺杂浓度为1E17atoms /cm³~1E19atoms /cm³。
4.根据权利要求1所述的LED外延结构，其特征在于，在所述InbGa1-bN层中，0<b<0.5。
5.根据权利要求1~4任一所述的LED外延结构，其特征在于，所述第一半导体层包括依次层叠在所述衬底上的缓冲层、三维成核层、第二未掺杂GaN层以及N型GaN层，所述缓冲层为AlN缓冲层、GaN缓冲层或AlGaN缓冲层中的任意一种或多种；
所述多量子阱层层叠于所述N型GaN层上；
所述第二半导体层包括依次层叠于所述多量子阱层上的P型AlGaN电子阻挡层以及P型GaN层。
6.一种LED外延结构的制备方法，其特征在于，包括以下步骤：
提供一衬底；
在所述衬底上沉积第一半导体层；
在所述第一半导体层上交替沉积M个周期的量子阱层和复合量子垒层，以形成多量子阱层；
在最后一个周期的所述复合量子垒层上沉积第二半导体层；
其中，在所述量子阱层上依次沉积第一子层、第二子层、第三子层以及第四子层以形成所述复合量子垒层，所述量子阱层为InbGa1-bN层，所述第一子层为AlxInyGa1-x-yN层，所述第二子层为掺Be的AlzGa1-zN层，所述第三子层为AlaGa1-aN层，所述第四子层为第一未掺杂GaN层，所述第二子层中Be的掺杂浓度以及Al组分均沿所述第一半导体层朝向所述第二半导体层的方向逐渐增大；
在所述AlxInyGa1-x-yN层中，0<y<x<0.5；在所述AlaGa1-aN层中，0<a<0.5，并且a>x；在所述AlzGa1-zN层中，0<z<0.5。
7.根据权利要求6所述的LED外延结构的制备方法，其特征在于，所述第二子层的生长温度高于所述第一子层、所述第三子层以及所述第四子层的生长温度。
8.根据权利要求6所述的LED外延结构的制备方法，其特征在于，在所述衬底上依次沉积缓冲层、三维成核层、第二未掺杂GaN层以及N型GaN层，以形成所述第一半导体层，所述缓冲层为AlN缓冲层、GaN缓冲层或AlGaN缓冲层中的任意一种或多种；
在最后一个周期的所述复合量子垒层上依次沉积P型AlGaN电子阻挡层和P型GaN层，以形成所述第二半导体层。
CN202210745525.2A 2022-06-29 2022-06-29 一种led外延结构及其制备方法 Active CN114824004B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210745525.2A CN114824004B (zh) 2022-06-29 2022-06-29 一种led外延结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210745525.2A CN114824004B (zh) 2022-06-29 2022-06-29 一种led外延结构及其制备方法

Publications (2)

Publication Number Publication Date
CN114824004A CN114824004A (zh) 2022-07-29
CN114824004B true CN114824004B (zh) 2022-09-20

Family

ID=82522801

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210745525.2A Active CN114824004B (zh) 2022-06-29 2022-06-29 一种led外延结构及其制备方法

Country Status (1)

Country Link
CN (1) CN114824004B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114975704B (zh) * 2022-08-02 2022-11-01 江西兆驰半导体有限公司 一种led外延片及制备方法
CN115881865B (zh) * 2023-03-03 2023-05-12 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN117712249A (zh) * 2024-02-05 2024-03-15 江西兆驰半导体有限公司 一种发光二极管外延片及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230500A (ja) * 2000-02-14 2001-08-24 Japan Science & Technology Corp ＧａＮ／ＡｌＧａＮまたはＡｌＧａＮ／ＡｌＧａＮ量子井戸構造の形成方法
CN112366258A (zh) * 2020-09-29 2021-02-12 华灿光电（浙江）有限公司 紫外发光二极管外延片及其制造方法
CN114256395A (zh) * 2022-03-01 2022-03-29 江西兆驰半导体有限公司 一种led外延片、外延生长方法及led芯片
CN114551667A (zh) * 2022-01-29 2022-05-27 江西兆驰半导体有限公司 一种红黄GaAs系LED芯片及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014067893A (ja) * 2012-09-26 2014-04-17 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230500A (ja) * 2000-02-14 2001-08-24 Japan Science & Technology Corp ＧａＮ／ＡｌＧａＮまたはＡｌＧａＮ／ＡｌＧａＮ量子井戸構造の形成方法
CN112366258A (zh) * 2020-09-29 2021-02-12 华灿光电（浙江）有限公司 紫外发光二极管外延片及其制造方法
CN114551667A (zh) * 2022-01-29 2022-05-27 江西兆驰半导体有限公司 一种红黄GaAs系LED芯片及其制备方法
CN114256395A (zh) * 2022-03-01 2022-03-29 江西兆驰半导体有限公司 一种led外延片、外延生长方法及led芯片

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
应变及掺杂对GaN及InN光电性质影响的第一性原理研究;姚世伟;《信息科技辑》;20180215;第9-11和15-17页 *

Also Published As

Publication number Publication date
CN114824004A (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
CN114824004B (zh) 一种led外延结构及其制备方法
CN114759124B (zh) 一种发光二极管外延片及其制备方法
CN115050870B (zh) 一种GaN基发光二极管外延片及其制备方法
CN114975704B (zh) 一种led外延片及制备方法
CN115000263B (zh) Led外延结构及其制备方法
CN114695612B (zh) 一种氮化镓基发光二极管外延结构及其制备方法
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN115241336B (zh) 外延片、外延片生长工艺及发光二极管
CN116072780B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115064622B (zh) 一种复合N型GaN层、发光二极管外延片及其制备方法
CN113690350B (zh) 微型发光二极管外延片及其制造方法
CN115881865B (zh) 发光二极管外延片及其制备方法、发光二极管
CN114864770A (zh) 一种硅基氮化镓外延片及其制作方法
CN115842077B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116344695A (zh) 发光二极管外延片及其制备方法、led
CN115207177A (zh) 发光二极管外延片及其制备方法
CN114824007A (zh) 一种发光二极管外延结构及其制备方法
CN114784159B (zh) 一种发光二极管外延片及其制备方法
CN116364825A (zh) 复合缓冲层及其制备方法、外延片及发光二极管
CN116845157B (zh) GaN基绿光发光二极管外延片及其制备方法、发光二极管
CN116154072B (zh) 调控量子阱碳杂质的led外延片及其制备方法、led
CN116705946A (zh) 发光二极管外延片及其制备方法
CN116435424A (zh) 一种辐射复合效率高的发光二极管外延片及其制备方法
CN116487493A (zh) 发光二极管外延片及其制备方法、led芯片
CN113113515B (zh) 发光二极管外延片的生长方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant