CN109473521A - 一种发光二极管外延片及其制备方法 - Google Patents

一种发光二极管外延片及其制备方法 Download PDF

Info

Publication number
CN109473521A
CN109473521A CN201811406155.XA CN201811406155A CN109473521A CN 109473521 A CN109473521 A CN 109473521A CN 201811406155 A CN201811406155 A CN 201811406155A CN 109473521 A CN109473521 A CN 109473521A
Authority
CN
China
Prior art keywords
layer
sublayer
type semiconductor
well layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811406155.XA
Other languages
English (en)
Other versions
CN109473521B (zh
Inventor
李昱桦
乔楠
蒋媛媛
刘春杨
胡加辉
李鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN201811406155.XA priority Critical patent/CN109473521B/zh
Publication of CN109473521A publication Critical patent/CN109473521A/zh
Application granted granted Critical
Publication of CN109473521B publication Critical patent/CN109473521B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管外延片及其制备方法，属于半导体技术领域。所述发光二极管外延片包括衬底、N型半导体层、有源层和P型半导体层，所述N型半导体层、所述有源层和所述P型半导体层依次层叠在所述衬底上；所述有源层包括依次层叠的多个复合结构，每个所述复合结构包括阱层和层叠在所述阱层上的垒层；所述有源层中最靠近所述P型半导体层的几个阱层为第一阱层，所述第一阱层包括依次层叠的第一子层、第二子层和第三子层，所述第一子层的材料采用InN，所述第二子层的材料采用InxGa1‑xN，所述第三子层的材料采用InyGa1‑yN，0＜y＜x＜1。本发明可提高外延片的光电性能。

Description

一种发光二极管外延片及其制备方法
技术领域
本发明涉及半导体技术领域，特别涉及一种发光二极管外延片及其制备方法。
背景技术
发光二极管(英文：Light Emitting Diode，简称：LED)是一种能发光的半导体电子元件。LED具有效率高、寿命长、体积小、功耗低等优点，可以应用于室内外白光照明、屏幕显示、背光源等领域。在LED产业的发展中，氮化镓(GaN)基材料是V-III族化合物半导体的典型代表，提高GaN基LED的光电性能已成为半导体照明产业的关键。
外延片是LED制备过程中的初级成品。现有的GaN基LED外延片包括衬底、N型半导体层、有源层和P型半导体层，N型半导体层、有源层和P型半导体层依次层叠在衬底上。衬底用于为外延材料提供生长表面，N型半导体层用于提供进行复合发光的电子，P型半导体层用于提供进行复合发光的空穴，有源层用于进行电子和空穴的辐射复合发光。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
有源层包括多个阱层和多个垒层，多个阱层和多个垒层交替层叠设置，垒层将注入有源层的电子和空穴限定在阱层中进行复合发光。通常阱层的材料采用高铟组分的氮化铟镓(InGaN)，垒层的材料采用氮化镓(GaN)。由于氮化镓的晶格常数为3.181，氮化铟的晶格常数为3.538，因此阱层和垒层之间存在较大的晶格失配，晶格失配产生的应力会影响电子和空穴在空间的复合效率，导致LED的发光效率较低。
发明内容
本发明实施例提供了一种发光二极管外延片及其制备方法，能够解决现有技术阱层和垒层之间存在较大的晶格失配导致LED的发光效率较低的问题。所述技术方案如下：
一方面，本发明实施例提供了一种发光二极管外延片，所述发光二极管外延片包括衬底、N型半导体层、有源层和P型半导体层，所述N型半导体层、所述有源层和所述P型半导体层依次层叠在所述衬底上；所述有源层包括依次层叠的多个复合结构，每个所述复合结构包括阱层和层叠在所述阱层上的垒层；所述有源层中最靠近所述P型半导体层的几个阱层为第一阱层，所述第一阱层包括依次层叠的第一子层、第二子层和第三子层，所述第一子层的材料采用InN，所述第二子层的材料采用InxGa1-xN，所述第三子层的材料采用InyGa1- yN，0＜y＜x＜1。
可选地，所述第一子层形成时In源的通入速率小于或等于400μmol/min。
可选地，所述第一子层的厚度小于所述第二子层的厚度，所述第二子层的厚度大于所述第三子层的厚度。
优选地，所述第二子层的厚度为所述第一子层的厚度的25倍～35倍。
优选地，所述第二子层的厚度为所述第三子层的厚度的5倍～10倍。
可选地，所述第一阱层的数量为所述有源层中阱层总数的1/5～1/2。
优选地，所述第一阱层的数量为1个～5个。
可选地，所述有源层中除所述第一阱层之外的阱层为第二阱层，所述第二阱层的材料采用InzGa1-zN，z＝x。
优选地，所述第二阱层的数量为4个～8个。
另一方面，本发明实施例提供了一种发光二极管外延片的制备方法，所述制备方法包括：
提供一衬底；
在所述衬底上依次生长N型半导体层、有源层和P型半导体层；
其中，所述有源层包括依次层叠的多个复合结构，每个所述复合结构包括阱层和层叠在所述阱层上的垒层；所述有源层中最靠近所述P型半导体层的几个阱层为第一阱层，所述第一阱层包括依次层叠的第一子层、第二子层和第三子层，所述第一子层的材料采用InN，所述第二子层的材料采用InxGa1-xN，所述第三子层的材料采用InyGa1-yN，0＜y＜x＜1。
本发明实施例提供的技术方案带来的有益效果是：
通过将有源层中最靠近P型半导体层的几个阱层改为第一阱层，第一阱层包括依次层叠的第一子层、第二子层和第三子层，第一子层的材料采用InN，相当于In的预处理，可以提高后续生长的第二子层中In组分的含量；而第二子层的材料采用In组分含量较高的InGaN，可以提高载流子的辐射复合概率，提高外延片的光电性能；第三子层的材料采用In组分含量较低的InGaN，可以改善阱层与垒层之间的晶格失配，缓解InGaN层和GaN层异质结界面处的压电极化，增加电子波函数与空穴波函数的重叠，进一步提高载流子的辐射复合效率。而且由于空穴不容易迁移，会集中在最靠近P型半导体层的几个阱层，因此只将有源层中最靠近P型半导体层的几个阱层改为In组分含量较高的第一阱层，有利于电子迁移到最靠近P型半导体层的几个阱层与空穴进行辐射复合，提高有源层整体的辐射复合效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种发光二极管外延片的结构示意图；
图2是本发明实施例提供的有源层的结构示意图；
图3是本发明实施例提供的第一阱层的结构示意图；
图4是本发明实施例提供的一种发光二极管外延片的制备方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供了一种发光二极管外延片。图1为本发明实施例提供的一种发光二极管外延片的结构示意图。参见图1，该发光二极管外延片包括衬底10、N型半导体层20、有源层30和P型半导体层40，N型半导体层20、有源层30和P型半导体层40依次层叠在衬底10上。
图2为本发明实施例提供的有源层的结构示意图。参见图2，在本实施例中，有源层30包括依次层叠的多个复合结构31，每个复合结构31包括阱层32和层叠在阱层32上的垒层33。有源层30中最靠近P型半导体层的几个阱层32为第一阱层。例如，图2中最靠近P型半导体层的两个阱层32为第一阱层，最靠近N型半导体层的三个阱层不是第一阱层(采用不同的图形表示第一阱层和非第一阱层)。
图3为本发明实施例提供的第一阱层的结构示意图。参见图3，第一阱层包括依次层叠的第一子层32a、第二子层32b和第三子层32c，第一子层32a的材料采用InN，第二子层32b的材料采用InxGa1-xN，第三子层32c的材料采用InyGa1-yN，0＜y＜x＜1。
本发明实施例通过将有源层中最靠近P型半导体层的几个阱层改为第一阱层，第一阱层包括依次层叠的第一子层、第二子层和第三子层，第一子层的材料采用InN，相当于In的预处理，可以提高后续生长的第二子层中In组分的含量；而第二子层的材料采用In组分含量较高的InGaN，可以提高载流子的辐射复合概率，进而提升外延片的光电性能；第三子层的材料采用In组分含量较低的InGaN，可以改善阱层与垒层之间的晶格失配，缓解InGaN层和GaN层异质结界面处的压电极化，增加电子波函数与空穴波函数的重叠，进一步提高载流子的辐射复合效率。而且由于空穴不容易迁移，会集中在最靠近P型半导体层的几个阱层，因此只将有源层中最靠近P型半导体层的几个阱层改为In组分含量较高的第一阱层，有利于电子迁移到最靠近P型半导体层的几个阱层与空穴进行辐射复合，提高有源层整体的辐射复合效率。
可选地，第一子层32a形成时In源的通入速率可以小于或等于400μmol/min，以避免In组分的含量太高影响到有源层的晶体质量。
优选地，第一子层32a形成时In源的通入量可以小于或等于100μmol，如60μmol，以避免InN的生长时间太长而影响到有源层的晶体质量。
可选地，x可以为y的2倍～4倍，如3倍，以尽可能提高第二子层中In组分的含量，同时兼顾与垒层之间的晶格匹配。
具体地，0.02≤x≤0.06，0.005≤y≤0.03。
可选地，第一子层32a的厚度可以小于第二子层32b的厚度，第二子层32b的厚度可以大于第三子层32c的厚度。In组分含量较高的InGaN层最厚，有利于提高载流子的辐射复合概率，进而提升外延片的光电性能。
优选地，第二子层32b的厚度可以为第一子层32a的厚度的25倍～35倍，如30倍。有效利用In组分含量较高的InGaN层提高载流子的辐射复合效率，同时在有效提高InGaN层中In组分含量的情况下，尽可能减小对有源层的晶体质量的影响。
优选地，第二子层32b的厚度可以为第三子层32c的厚度的5倍～10倍，如8倍。有效利用In组分含量较高的InGaN层提高载流子的辐射复合效率，同时尽可能减小对有源层的晶体质量的影响。
具体地，第一子层32a的厚度可以为0.05nm～0.15nm，如0.1nm；第二子层32b的厚度可以为2.5nm～3.5nm，如3nm；第三子层32c的厚度可以为0.3nm～0.5nm，如0.4nm。
可选地，第一阱层的数量可以为有源层中阱层总数的1/5～1/2，如1/4，有利于载流子集中在最靠近P型半导体层的几个阱层辐射复合，提高有源层整体的辐射复合效率。
优选地，第一阱层的数量可以为1个～5个，如4个，实际应用效果好。
可选地，有源层30中除第一阱层之外的阱层32为第二阱层，第二阱层的材料采用InzGa1-zN，z＝x。有源层中最靠近N型半导体层的几个阱层采用单个InGaN层，In组分含量没有第一阱层整体低，而且与垒层的晶体匹配度也没有第一阱层好，有利于载流子集中在最靠近P型半导体层的几个阱层辐射复合，提高有源层整体的辐射复合效率。
优选地，第二阱层的数量可以为4个～8个，如5个，实际应用效果好。
可选地，垒层33的材料可以采用未掺杂的氮化镓，也可以采用N型掺杂(如硅或者锗)的氮化镓。当垒层的材料采用N型掺杂的氮化镓时，有利于电子的迁移，提高有源层的辐射复合效率。
优选地，最靠近P型半导体层的垒层的材料采用未掺杂的氮化镓，除最靠近P型半导体层的垒层之外的垒层的材料采用N型掺杂的氮化镓，有利于电子和空穴集中在最靠近P型半导体层的几个阱层辐射复合，提高有源层整体的辐射复合效率。
进一步地，当垒层33的材料采用N型掺杂的氮化镓时，垒层33中N型掺杂剂的掺杂浓度可以为1017/cm3～1017/cm3，如1018/cm3。既可以提高电子的迁移率，也不会影响到有源层的晶体结构。
具体地，复合结构31的数量可以为5个～13个，可以满足载流子的复合需要。
具体地，衬底10的材料可以采用蓝宝石(主要材料为三氧化二铝)、硅或者碳化硅。N型半导体层20的材料可以采用N型掺杂(如硅或锗)的氮化镓。P型半导体层40的材料可以采用P型掺杂(如镁)的氮化镓。
进一步地，N型半导体层20的厚度可以为1μm～5μm，优选为3μm；N型半导体层20中N型掺杂剂的掺杂浓度可以为1018cm-3～9*1019cm-3，优选为1019cm-3。P型半导体层40的厚度可以为100nm～300nm，优选为200nm；P型半导体层40中P型掺杂剂的掺杂浓度可以为1018/cm3～1020/cm3，优选为1019/cm3。
可选地，如图1所示，该发光二极管外延片还可以包括缓冲层51，缓冲层51设置在衬底10和N型半导体层20之间，以缓解衬底材料与氮化镓之间晶格失配产生的应力和缺陷，并为氮化镓材料外延生长提供成核中心。
具体地，缓冲层51的材料可以采用氮化镓或者氮化铝。
进一步地，缓冲层51的厚度可以为15nm～35nm，优选为25nm。
优选地，如图1所示，该发光二极管外延片还可以包括未掺杂氮化镓层52，未掺杂氮化镓层52设置在缓冲层51和N型半导体层20之间，以进一步缓解衬底材料与氮化镓之间晶格失配产生的应力和缺陷，为外延片主体结构提供晶体质量较好的生长表面。
在具体实现时，缓冲层为首先在图形化衬底上低温生长的一层较薄的氮化镓，因此也称为低温缓冲层。再在低温缓冲层进行氮化镓的纵向生长，会形成多个相互独立的三维岛状结构，称为三维成核层；然后在所有三维岛状结构上和各个三维岛状结构之间进行氮化镓的横向生长，形成二维平面结构，称为二维恢复层；最后在二维生长层上高温生长一层较厚的氮化镓，称为本征氮化镓层。本实施例中将三维成核层、二维恢复层和本征氮化镓层统称为未掺杂氮化镓层。
进一步地，未掺杂氮化镓层52的厚度可以为1μm～3μm，优选为2μm。
可选地，如图1所示，该发光二极管外延片还可以包括应力释放层60，应力释放层60设置在N型半导体层20和有源层30之间，以对蓝宝石和氮化镓之间晶格失配产生的应力进行释放，提高有源层的晶体质量，有利于电子和空穴在有源层进行辐射复合发光，提高LED的内量子效率，进而提高LED的发光效率。
具体地，应力释放层60可以为镓铟铝氮(AlInGaN)层，可以有效释放蓝宝石和氮化镓晶格失配产生的应力，改善外延片的晶体质量，提高LED的发光效率。
进一步地，应力释放层60的厚度可以为50nm～500nm，优选为300nm。
可选地，如图1所示，该氮化镓基发光二极管外延片还可以包括电子阻挡层71，电子阻挡层71设置在有源层30和P型半导体层40之间，以避免电子跃迁到P型半导体层中与空穴进行非辐射复合，降低LED的发光效率。
具体地，电子阻挡层71的材料可以采用P型掺杂的氮化铝镓，如AlzGa1-zN，0.1＜z＜0.5。
进一步地，电子阻挡层71的厚度可以为50nm～150nm，优选为100nm。
优选地，如图1所示，该氮化镓基发光二极管外延片还可以包括低温P型层72，低温P型层72设置在有源层30和电子阻挡层71之间，以避免电子阻挡层较高的生长温度造成有源层中的铟原子析出，影响发光二极管的发光效率。
具体地，低温P型层72的材料可以为与P型半导体层40的材料相同。在本实施例中，低温P型层72的材料可以为P型掺杂的氮化镓。
进一步地，低温P型层72的厚度可以为10nm～50nm，优选为30nm；低温P型层72中P型掺杂剂的掺杂浓度可以为1018/cm3～1020/cm3，优选为1019/cm3。
可选地，如图1所示，该发光二极管外延片还可以包括接触层80，接触层80设置在P型半导体层40上，以与芯片制作工艺中形成的电极或者透明导电薄膜之间形成欧姆接触。
具体地，接触层80的材料可以采用P型掺杂的氮化铟镓或者氮化镓。
进一步地，接触层80的厚度可以为5nm～300nm，优选为100nm；接触层80中P型掺杂剂的掺杂浓度可以为1021/cm3～1022/cm3，优选为5*1021/cm3。
本发明实施例提供了一种发光二极管外延片的制备方法，适用于制备图1所示的发光二极管外延片。图4为本发明实施例提供的一种发光二极管外延片的制备方法的流程图。参见图4，该制备方法包括：
步骤201：提供一衬底。
可选地，该步骤201可以包括：
清洁衬底的表面。
具体地，清洁衬底的表面，可以包括：
控制温度为1110℃，在氢气气氛中对衬底进行8～10分钟的退火处理。
步骤202：在衬底上依次生长N型半导体层、有源层和P型半导体层。
在本实施例中，有源层包括依次层叠的多个复合结构，每个复合结构包括阱层和层叠在阱层上的垒层；有源层中最靠近P型半导体层的几个阱层为第一阱层，第一阱层包括依次层叠的第一子层、第二子层和第三子层，第一子层的材料采用InN，第二子层的材料采用InxGa1-xN，第三子层的材料采用InyGa1-yN，0＜y＜x＜1。
可选地，第一子层的生长温度、第二子层的生长温度和第三子层的生长温度可以相同，也可以不同。当第一子层的生长温度、第二子层的生长温度和第三子层的生长温度相同时，外延片的发光波长的一致性较好。
进一步地，第一阱层的生长温度可以低于垒层的生长温度。垒层的生长温度较高，有利于提高有源层的晶体质量。
具体地，第一阱层的生长温度可以为780℃～820℃，如800℃；垒层的生长温度可以为850℃～900℃，如870℃。
具体地，该步骤202可以包括：
第一步，控制温度为1050℃～1100℃(优选为1080℃)，压力为100torr～500torr(优选为300torr)，在衬底上生长N型半导体层；
第二步，在N型半导体层上生长有源层；其中，量子阱的生长温度为780℃～820℃(优选为800℃)，压力为100torr～500torr(优选为300torr)；量子垒的生长温度为850℃～900℃(优选为870℃)，压力为100torr～500torr(优选为300torr)；
第三步，控制温度为850℃～1080℃(优选为960℃)，压力为100torr～300torr(优选为200torr)，在有源层上生长P型半导体层。
可选地，在第一步之前，该制备方法还可以包括：
在衬底上形成缓冲层。
相应地，N型半导体层生长在缓冲层上。
具体地，在衬底上形成缓冲层，可以包括：
采用物理气相沉积(英文：Physical Vapor Deposition，简称：PVD)技术在衬底上形成缓冲层。
优选地，在衬底上生长缓冲层之后，该制备方法还可以包括：
在缓冲层上生长未掺杂氮化镓层。
相应地，N型半导体层生长在未掺杂氮化镓层上。
具体地，在缓冲层上生长未掺杂氮化镓层，可以包括：
控制温度为1000℃～1200℃(优选为1100℃)，压力为100torr～500torr(优选为300torr)，在缓冲层上生长未掺杂氮化镓层。
可选地，在第二步之前，该制备方法还可以包括：
在N型半导体层上生长应力释放层。
相应地，有源层生长在应力释放层上。
具体地，在N型半导体层上生长应力释放层，可以包括：
控制温度为800℃～1100℃(优选为950℃)，压力为100torr～500torr(优选为300torr)，在N型半导体层上生长应力释放层。
可选地，在第三步之前，该制备方法还可以包括：
在有源层上生长电子阻挡层。
相应地，P型半导体层生长在电子阻挡层上。
具体地，在有源层上生长电子阻挡层，可以包括：
控制温度为850℃～1080℃(优选为960℃)，压力为200torr～500torr(优选为350torr)，在有源层上生长电子阻挡层。
优选地，在有源层上生长电子阻挡层之前，该制备方法还可以包括：
在有源层上生长低温P型层。
相应地，电子阻挡层生长在低温P型层上。
具体地，在有源层上生长低温P型层，可以包括：
控制温度为600℃～850℃(优选为750℃)，压力为100torr～600torr(优选为300torr)，在有源层上生长低温P型层。
可选地，在第三步之后，该制备方法还可以包括：
在P型半导体层上生长接触层。
具体地，在P型半导体层上生长接触层，可以包括：
控制温度为850℃～1050℃(优选为950℃)，压力为100torr～300torr(优选为200torr)，在P型半导体层上生长接触层。
需要说明的是，在上述外延生长结束之后，会先将温度降低至650℃～850℃(优选为750℃)，在氮气气氛中对外延片进行5分钟～15分钟(优选为10分钟)的退火处理，然后再将外延片的温度降低至室温。
控制温度、压力均是指控制生长外延片的反应腔中的温度、压力，具体为金属有机化合物化学气相沉淀(英文：Metal-organic Chemical Vapor Deposition，简称：MOCVD)设备的反应腔。实现时可以采用高纯H2或者N2作为载气，分别采用TEGa或TMGa、TMAl、TMIn和NH3分别作为Ga源、Al源、In源和N源，并可以分别采用SiH4和Cp2Mg作为N型和P型掺杂剂，还可以采用TeESi(四乙基硅)和Si2H6作为Si源。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种发光二极管外延片，所述发光二极管外延片包括衬底、N型半导体层、有源层和P型半导体层，所述N型半导体层、所述有源层和所述P型半导体层依次层叠在所述衬底上；所述有源层包括依次层叠的多个复合结构，每个所述复合结构包括阱层和层叠在所述阱层上的垒层；其特征在于，所述有源层中最靠近所述P型半导体层的几个阱层为第一阱层，所述第一阱层包括依次层叠的第一子层、第二子层和第三子层，所述第一子层的材料采用InN，所述第二子层的材料采用InxGa1-xN，所述第三子层的材料采用InyGa1-yN，0＜y＜x＜1。
2.根据权利要求1所述的发光二极管外延片，其特征在于，所述第一子层形成时In源的通入速率小于或等于400μmol/min。
3.根据权利要求1或2所述的发光二极管外延片，其特征在于，所述第一子层的厚度小于所述第二子层的厚度，所述第二子层的厚度大于所述第三子层的厚度。
4.根据权利要求3所述的发光二极管外延片，其特征在于，所述第二子层的厚度为所述第一子层的厚度的25倍～35倍。
5.根据权利要求3所述的发光二极管外延片，其特征在于，所述第二子层的厚度为所述第三子层的厚度的5倍～10倍。
6.根据权利要求1或2所述的发光二极管外延片，其特征在于，所述第一阱层的数量为所述有源层中阱层总数的1/5～1/2。
7.根据权利要求6所述的发光二极管外延片，其特征在于，所述第一阱层的数量为1个～5个。
8.根据权利要求1或2所述的发光二极管外延片，其特征在于，所述有源层中除所述第一阱层之外的阱层为第二阱层，所述第二阱层的材料采用InzGa1-zN，z＝x。
9.根据权利要求8所述的发光二极管外延片，其特征在于，所述第二阱层的数量为4个～8个。
10.一种发光二极管外延片的制备方法，其特征在于，所述制备方法包括：
提供一衬底；
在所述衬底上依次生长N型半导体层、有源层和P型半导体层；
其中，所述有源层包括依次层叠的多个复合结构，每个所述复合结构包括阱层和层叠在所述阱层上的垒层；所述有源层中最靠近所述P型半导体层的几个阱层为第一阱层，所述第一阱层包括依次层叠的第一子层、第二子层和第三子层，所述第一子层的材料采用InN，所述第二子层的材料采用InxGa1-xN，所述第三子层的材料采用InyGa1-yN，0＜y＜x＜1。
CN201811406155.XA 2018-11-23 2018-11-23 一种发光二极管外延片及其制备方法 Active CN109473521B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811406155.XA CN109473521B (zh) 2018-11-23 2018-11-23 一种发光二极管外延片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811406155.XA CN109473521B (zh) 2018-11-23 2018-11-23 一种发光二极管外延片及其制备方法

Publications (2)

Publication Number Publication Date
CN109473521A true CN109473521A (zh) 2019-03-15
CN109473521B CN109473521B (zh) 2020-07-07

Family

ID=65673218

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811406155.XA Active CN109473521B (zh) 2018-11-23 2018-11-23 一种发光二极管外延片及其制备方法

Country Status (1)

Country Link
CN (1) CN109473521B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113193083A (zh) * 2021-03-16 2021-07-30 华灿光电（浙江）有限公司 发光二极管外延片制备方法
CN114342094A (zh) * 2021-11-22 2022-04-12 厦门市三安光电科技有限公司 发光二极管及制备方法和显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101488548A (zh) * 2009-02-27 2009-07-22 上海蓝光科技有限公司 一种高In组分多InGaN/GaN量子阱结构的LED
CN101582478A (zh) * 2009-05-21 2009-11-18 上海蓝光科技有限公司 用于光电器件的多量子阱结构及其制造方法
US20130270519A1 (en) * 2012-04-16 2013-10-17 Sensor Electronic Technology, Inc. Non-Uniform Multiple Quantum Well Structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101488548A (zh) * 2009-02-27 2009-07-22 上海蓝光科技有限公司 一种高In组分多InGaN/GaN量子阱结构的LED
CN101582478A (zh) * 2009-05-21 2009-11-18 上海蓝光科技有限公司 用于光电器件的多量子阱结构及其制造方法
US20130270519A1 (en) * 2012-04-16 2013-10-17 Sensor Electronic Technology, Inc. Non-Uniform Multiple Quantum Well Structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113193083A (zh) * 2021-03-16 2021-07-30 华灿光电（浙江）有限公司 发光二极管外延片制备方法
CN114342094A (zh) * 2021-11-22 2022-04-12 厦门市三安光电科技有限公司 发光二极管及制备方法和显示面板

Also Published As

Publication number Publication date
CN109473521B (zh) 2020-07-07

Similar Documents

Publication Publication Date Title
CN109346576A (zh) 一种发光二极管外延片及其制备方法
CN108461592A (zh) 一种发光二极管外延片及其制造方法
CN109786529A (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109860359A (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN104810442A (zh) 一种发光二极管外延片及其生长方法
CN109065679A (zh) 一种发光二极管外延片及其制造方法
CN109860358A (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN109216514A (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109346583A (zh) 一种发光二极管外延片及其制备方法
CN109671817A (zh) 一种发光二极管外延片及其制备方法
CN106876531B (zh) 一种发光二极管的外延片及其制备方法
CN109103312B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109065682B (zh) 一种发光二极管外延片及其制造方法
CN109346568A (zh) 一种发光二极管外延片及其制备方法
CN109473516A (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN109473514A (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN109545918A (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN109473521A (zh) 一种发光二极管外延片及其制备方法
CN109920884B (zh) 发光二极管外延片及其生长方法
CN109192826B (zh) 一种发光二极管外延片及其制备方法
CN109686823A (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109473511A (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN109768136A (zh) 一种发光二极管外延片及其生长方法
CN109950375A (zh) 发光二极管外延片及其生长方法
CN109830582A (zh) 发光二极管外延片及其生长方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant