CN110635001A - 一种硅衬底GaN基外延结构的制备方法及外延结构 - Google Patents

一种硅衬底GaN基外延结构的制备方法及外延结构 Download PDF

Info

Publication number
CN110635001A
CN110635001A CN201910922529.1A CN201910922529A CN110635001A CN 110635001 A CN110635001 A CN 110635001A CN 201910922529 A CN201910922529 A CN 201910922529A CN 110635001 A CN110635001 A CN 110635001A
Authority
CN
China
Prior art keywords
layer
gan
silicon substrate
epitaxial structure
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910922529.1A
Other languages
English (en)
Inventor
郭嘉杰
农明涛
庄家铭
贺卫群
仇美懿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Foshan Nationstar Semiconductor Co Ltd
Original Assignee
Foshan Nationstar Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Foshan Nationstar Semiconductor Co Ltd filed Critical Foshan Nationstar Semiconductor Co Ltd
Priority to CN201910922529.1A priority Critical patent/CN110635001A/zh
Publication of CN110635001A publication Critical patent/CN110635001A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种硅衬底GaN基外延结构的制备方法,其包括:在硅衬底表面依次形成Al原子、AlN层、Aly1Ga1‑y1N缓冲层、本征GaN层、N‑GaN层、Inx1Ga1‑x1N‑GaN超晶格层、MQW层、P型Aly2Ga1‑y2N层、P‑GaN层,即得到硅衬底GaN基外延结构成品;其中,P型Aly2Ga1‑y2N层中,y2的取值范围为0~0.3,且y2随着P型Aly2Ga1‑y2N层厚度的增大而呈递增变化。本发明的P型Aly2Ga1‑y2N层可以降低最后一个垒层与其之间的价带势垒差,即降低两者之间的晶格失配,避免引入大应变和极化场,减小了电子阻挡层价带形成的势垒尖峰,减少了空穴注入的阻碍。同时,随着Al组分的增加,电子阻挡层导带的势垒随之升高,对电子溢出量子阱的阻挡作用增强,从而增加量子阱区的辐射复合效率,提升了LED的亮度。

Description

一种硅衬底GaN基外延结构的制备方法及外延结构
技术领域
本发明涉及发光二极管技术领域,尤其涉及一种硅衬底GaN基外延结构的制备方法及外延结构。
背景技术
GaN材料作为第三代半导体材料,具有宽带隙、强化学键、耐高温、抗腐蚀等独特优良性能。InGaN、GaN和AlGaN等合金半导体,为直接带隙半导体,带隙从0.7~6.2eV连续可调,是生产短波长高亮度发光器件、紫外光探测器和高温高频微电子器件的理想材料,已被广泛应用于全彩大屏幕显示器、照明、5G通讯和国防等领域。
GaN基LED照明正在快速的取代传统照明,高质量的GaN基材料一般是通过异质外延方法制得。相比于目前主流的蓝宝石和SiC衬底,硅衬底材料具有众多优势:价格便宜,制备工艺成熟,尺寸可达8~12寸;可以借鉴传统硅器件的工艺经验,以及利用IC行业的工艺设备;硅衬底导电导热性好,且衬底剥离容易,做大功率垂直LED芯片的优势非常明显;硅衬底GaN电子器件可与传统硅器件集成在同一晶圆上,实现系统集成。
但是在硅衬底上生长GaN材料又面临着巨大的技术挑战:GaN材料与硅衬底的晶格失配度大(~17%),造成GaN材料内部位错密度很高(109~1010cm-2),这会严重影响LED发光效率。
发明内容
本发明所要解决的技术问题在于,提供一种硅衬底GaN基外延结构的制备方法,其可有效降低衬底与GaN半导体层的晶格失配,提升量子阱区的辐射复合效率,提升LED芯片的亮度。
本发明还要解决的技术问题在于,提供一种硅衬底GaN即外延结构。
为了解决上述技术问题,本发明提供了一种硅衬底GaN基外延结构的制备方法,其包括:
(1)维持反应腔为H2气氛,在MOCVD反应腔中通入TMA,在硅衬底表面沉积一层Al原子;
(2)在所述Al原子上生长AlN层;
(3)在所述AlN层上生长Aly1Ga1-y1N缓冲层,其中y1为0.1~1,其厚度为200~300nm;
(4)在所述Aly1Ga1-y1N缓冲层上生长1~2μm的非故意掺杂的本征GaN层;
(5)在所述本征GaN层上生长N-GaN层;其中,Si掺杂浓度为1×1019~2×1019atom/cm3
(6)在所述N-GaN层上周期性生长In掺杂的Inx1Ga1-x1N层和GaN层;以形成Inx1Ga1- x1N-GaN超晶格层,其中,x1为0.05~0.15;
(7)在Inx1Ga1-x1N-GaN超晶格层上周期性生长Inx2Ga1-x2N层和GaN层,以形成MQW层;其中,Inx1Ga1-x1N厚度为2.5~3.5nm,GaN层的厚度为5~13nm;
(8)在MQW层上生长Mg掺杂的P型Aly2Ga1-y2N层,其中,y2为0~0.3,且y2随着P型Aly2Ga1-y2N层厚度的增大而呈递增变化;
(9)在P型Aly2Ga1-y2N层上生长厚度为50~200nm的P-GaN层,即得到硅衬底GaN基外延结构成品。
作为上述技术方案的改进,所述Aly1Ga1-y1N缓冲层中,y1为0.35~1,且所述y1随着所述Aly1Ga1-y1N缓冲层厚度的增加呈递减变化;或
y1为0.1~1;且y1随着所述Aly1Ga1-y1N缓冲层厚度的增加呈递减变化。
作为上述技术方案的改进,步骤(3)中,所述递减变化为连续变化、梯度变化或混合梯度变化;
步骤(8)中,所述递增变化为连续变化、梯度变化或混合梯度变化。
作为上述技术方案的改进,步骤(1)包括:
(1.1)维持反应腔温度为1000~1100℃,压力为50~200torr,在氢气气氛中处理硅衬底1~5分钟;
(1.2)维持反应腔温度为1100~1100℃,压力为50~200torr,在MOCVD反应腔中通入TMA,在硅衬底上生长一层Al原子。
作为上述技术方案的改进,步骤(6)中,Inx1Ga1-x1N-GaN超晶格层的生长周期为15~30个;
步骤(7)中,MQW层的生长周期为6~12个。
作为上述技术方案的改进,所述P型Aly2Ga1-y2N层中,Mg的掺杂浓度为6×1019~1×1020atom/cm3
作为上述技术方案的改进,所述P-GaN层中,Mg的掺杂浓度为2×1020~3×1020atom/cm3
作为上述技术方案的改进,步骤(2)中,反应腔温度为960~1060℃,压力为50~200torr,反应气体为NH3和TMA;
步骤(3)中,反应腔温度为960~1060℃,压力为50~200torr,反应气体为NH3、TMA和TMGa;
步骤(4)中,反应腔温度为1000~1100℃,压力为100~300torr,反应气体为NH3和TMGa;
步骤(5)中,反应腔温度为1000~1100℃,压力为100~300torr,反应气体为NH3、TMGa和SiH4
步骤(6)中,反应腔温度为780~880℃,压力为100~300torr,反应气体为NH3、TEGa和TMIn;
步骤(7)中,反应腔温度为740~840℃,压力为100~300torr,反应气体为NH3、TEGa和TMIn;
步骤(8)中,反应腔温度为800~900℃,压力为100~300torr,反应气体为NH3、TMA、TMGa和二茂镁;
步骤(9)中,反应腔温度为910~970℃,压力为100~300torr,反应气体为NH3、TMGa和二茂镁。
作为上述技术方案的改进,还包括:
(10)在650~750℃下保温20~30分钟,炉内冷却。
相应的,本发明还公开了一种硅衬底GaN外延结构,其上述的制备方法制备而得。
实施本发明,具有如下有益效果:
本发明通过在P-GaN层与MQW层之间设置P型Aly2Ga1-y2N层作为电子阻挡层(EBL),其Al组分采用从低到高、梯度渐变的掺杂方式。这种EBL结构可以拉平电子阻挡层的价带,减少最后一个垒层与电子阻挡层之间的价带势垒差,即降低两者之间的晶格失配,避免引入大应变和极化场,减小了电子阻挡层价带形成的势垒尖峰,减少了空穴注入的阻碍。同时,随着Al组分的增加,电子阻挡层导带的势垒随之升高,对电子溢出量子阱的阻挡作用增强,从而增加量子阱区的辐射复合效率,实现亮度提升。
附图说明
图1是本发明一种硅衬底GaN基外延结构的制备方法流程图;
图2是本发明一种硅衬底GaN基外延结构的结构示意图;
图3是本发明实施例与对比例检测结果对比图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明作进一步地详细描述。仅此声明,本发明在文中出现或即将出现的上、下、左、右、前、后、内、外等方位用词,仅以本发明的附图为基准,其并不是对本发明的具体限定。
参见图1,本发明提供了一种硅衬底GaN基外延结构的制备方法,其包括以下步骤:
S1:维持反应腔为H2气氛,在MOCVD反应腔中通入TMA,在硅衬底表面沉积一层Al原子;
具体的,S1包括:
S11:维持MOCVD反应腔温度为1000~1100℃,压力为50~200torr,在氢气气氛中处理硅衬底1~5分钟;
由于硅衬底表面有一层薄薄的SiO2,在高温下用氢气可以去除衬底表面的氧原子及其他杂质,为后期形成性能良好的外延层打下良好的基础。
S12:维持反应腔温度为1100~1100℃,压力为50~200torr,在MOCVD反应腔中通入三甲基铝(TMA),在硅衬底上生长一层Al原子。
此Al原子层可有效钝化硅衬底,防止硅衬底与后期的反应气体NH3反应形成非晶的SiNx,SiNx会严重影响后期GaN晶体的生长质量;同时,Al原子层也可作为后期AlN的生长种子,使得AlN层均匀覆盖于基体表面。
S2:在Al原子上生长AlN层;
具体的,维持反应腔温度为960~1060℃,压力为50~200torr,在MOCVD设备中通入NH3和TMA,生长AlN层。
其中,AlN的晶格常数为0.3112nm,其小于硅(111)衬底的晶格常数(0.3840nm);
一方面,由于AlN的晶格常数(0.3112nm)小于Si(111)衬底的有效晶格常数(0.3840nm),AlN缓冲层中会积累张应力,使得位错得以弯曲、湮灭。另一方面,由于Si与Ga反应会形成回融刻蚀坑,造成LED芯片漏电、抗静电能力差,故在生长GaN之前,要先生长一定厚度的AlN作为屏障,阻止Si与Ga发生化学反应;
S3:在AlN层上生长Aly1Ga1-y1N缓冲层;
具体的,维持反应腔温度为960~1060℃,压力为50~200torr,在MOCVD反应腔中通入NH3、TMA和三甲基镓(TMGa);在AlN层上形成缓冲层。
其中,缓冲层具体为Aly1Ga1-y1N缓冲层,其中,y1的取值范围为0.35~1,且y1随着所述Aly1Ga1-y1N缓冲层厚度的增加呈递减变化;或y1为0.1~1;且y1随着Aly1Ga1-y1N缓冲层厚度的增加呈递减变化。具体的,所述递减变化为连续变化、梯度变化或混合梯度变化。连续变化是指y1随着缓冲层厚度的增加均匀地减小;梯度变化是指在某一厚度范围内,y1值维持恒定,当到厚度增加到另一厚度范围后,y1减小到某一特定的值,并维持恒定;混合梯度变化是指上述两种变化的结合。优选的,递减变化为梯度变化。
其中,Aly1Ga1-y1N缓冲层为200~300nm,优选的,其厚度为250~300nm。
需要说明的是,如果直接在AlN层上生长GaN,那么来自AlN层的大量位错会向上延伸至GaN层,弛豫掉积累在GaN层中的压应力,导致位错密度大幅提升。因此,制备了Aly1Ga1-y1N缓冲层;并且在其生长的过程中,通过控制TMA流量,使Al组分从y1=1梯度降低至y1=0.35或y1=0.1。随着Al组分的减少,Aly1Ga1-y1N晶格不断增大,压应力不断积累,在压应力作用下,来自AlN层的大量位错会在Aly1Ga1-y1N界面处发生弯曲、合并、湮灭,使得延伸至GaN的位错密度就会随之大幅减少,GaN的晶体质量得到提高。
S4:在Aly1Ga1-y1N缓冲层上生长非故意掺杂的本征GaN层;
具体的,维持反应腔温度为1000~1100℃,压力为100~300torr,通入气体NH3和TMGa;生长非故意掺杂的本征GaN层(u-GaN层)。具体的,本征GaN层的厚度为1~2μm。
S5:在本征GaN层上生长N-GaN层;
具体的,维持反应腔温度为1000~1100℃,压力为100~300torr,通入NH3、TMGa和SiH4;生长Si掺杂的N型GaN层。其中,N-GaN层中Si的掺杂浓度为1×1019~2×1019atom/cm3
S6:在N-GaN层上周期性生长In掺杂的Inx1Ga1-x1N层和GaN层;以形成Inx1Ga1-x1N-GaN超晶格层;
具体的,维持反应腔温度为780~880℃,压力为100~300torr,通入NH3、三乙基镓(TEGa)和三甲基铟(TMIn);生长超晶格层。
具体的,超晶格层为Inx1Ga1-x1N-GaN,其中,x1的取值范围0.05~0.15,优选为0.05~0.1。Inx1Ga1-x1N-GaN超晶格层的生长周期为15~30个,优选为15~20个。
超晶格层的生长温度低,晶体质量较差,且Inx1Ga1-x1N与GaN存在晶格失配,因此N-GaN层内部积累的压应力便容易在此超晶格层中发生部分弛豫,即释放一部分压应力,具体表现形式为v型位错腐蚀坑的出现。在N-GaN层和MQW层之间插入超晶格层,可减少晶格失配产生的应力在发光层MQW层中发生弛豫,减少对MQW晶体质量的破坏,从而提高MQW的发光效率。
S7:在Inx1Ga1-x1N-GaN超晶格层上周期性生长Inx2Ga1-x2N层和GaN层,以形成MQW层;
具体的,维持反应腔温度为740~780℃,通入NH3、TEGa和TMIn,生长Inx2Ga1-x2N层(x2为0.15~0.25);然后升温至800~840℃,通入NH3和TEGa,生长GaN层;如此周期性生长6~12次,即可形成MQW层。
其中,Inx2Ga1-x2N厚度为2.5~3.5nm,GaN层的厚度为5~13nm;优选的,Inx2Ga1-x2N厚度为2.5~3.5nm,GaN层的厚度为5~13nm。
S8:在MQW层上生长Mg掺杂的P型Aly2Ga1-y2N层;
具体的,维持反应腔温度为800~900℃,压力为100~300torr,通入NH3、TMA、TMGa和二茂镁(CP2Mg);生长电子阻挡层(EBL)。
具体的,电子阻挡层为Mg掺杂的P型Aly2Ga1-y2N层,其厚度为20~80nm;其中,y2的取值范围0~0.3,且y2随着P型Aly2Ga1-y2N层厚度的增大而呈递增变化;具体的,递增变化为连续变化、梯度变化或混合梯度变化。优选为连续变化。
具体的,通过控制生长过程中TMA的流量,可使得Al组分浓度从0逐步增加至0.3;通过控制二茂镁的流量,可控制Mg的掺杂浓度为6×1019~1×1020atom/cm3,Mg掺杂能够提高进入MQW层参与辐射复合的有效空穴浓度。
需要说明的是,传统EBL结构为Al组分恒定的AlGaN材料,其与last barrier的GaN材料存在较大晶格失配,会在界面引入大应变和极化场,导致EBL价带形成势垒尖峰,阻碍空穴注入;同时传统的EBL结构的导带也会向下弯曲,降低对电子的阻挡作用。而本发明控制Al组分依次从0%梯度升至30%的EBL结构可以有效减少last barrier与EBL的晶格失配,降低last barrier与EBL的价带势垒差,有利于空穴注入量子阱;同时,梯度掺杂的AlGaN晶体质量相对更好,可以掺入更多的Al组分,导带势垒的提高对电子溢出量子阱的阻挡效果更好。
S9:在P型Aly2Ga1-y2N层上生长P-GaN层;
具体的,维持反应腔温度为910~970℃,压力为100~300torr,在H2气氛下通入NH3、TMGa和二茂镁,生长Mg掺杂的P型GaN层。
具体的,Mg掺杂浓度为2×1020~3×1020atom/cm3,P-GaN层的厚度为50~200nm。
优选的,本发明的制备方法还包括以下步骤:
S10:在650~750℃下保温20~30分钟,炉内冷却,即得到硅衬底GaN基外延结构成品。
相应的,参考图2,本发明还公开了一种硅衬底GaN基外延结构,其包括硅衬底1,依次设于硅衬底1上的AlN层2,Aly1Ga1-y1N缓冲层3、本征GaN层4、N-GaN层5、Inx1Ga1-x1N-GaN超晶格层6、MQW层7、P型Aly2Ga1-y2N层(电子阻挡层)8和P-GaN层9。
本发明中的外延结构可应用于正装LED芯片、倒装LED芯片、垂直LED芯片,但不限于此。
实施例
本实施例提供一种硅衬底GaN基外延结构,其制备方法包括:
(1)维持MOCVD反应腔温度为1050℃,压力为150torr,在H2气氛下处理硅衬底2分钟;
(2)维持反应腔温度1050℃,压力为150torr,通入TMA,在硅衬底上沉积一层Al原子;
(3)降低反应腔温度为980℃,压力为100torr,通入NH3、TMA,生长AlN层;
(4)维持反应腔温度为980℃,压力为100torr,通入NH3、TMA和TMGa,生长厚度为220nm的Aly1Ga1-y1N缓冲层;其中,y1取值范围为0.35~1;y1随着缓冲层厚度的增加一次梯度降低;
(5)维持反应腔温度为1080℃,压力为200torr,通入NH3和TMGa,生长1.5μm的本征GaN层;
(6)维持反应腔温度为1080℃,压力为200tor,通入NH3、TMGa和SiH4,形成N-GaN层;其中Si掺杂浓度为1019atom/cm3
(7)维持反应腔温度为800℃,压力为200torr,通入NH3、TMGa和TMIn,生长In掺杂的Inx1Ga1-x1N-GaN超晶格层,其中,x1为0.1;超晶格层的生长周期为18个;
(8)维持反应腔温度为760℃,压力为200torr,通入NH3、TEGa和TMIn,生长2.5nm的Inx2Ga1-x2N层(x2为0.22),然后升温至820℃,通入NH3和TEGa,生长8nm的GaN层,如此生长10个周期,得到MQW层;
(9)维持反应腔温度850℃,压力为150torr,通入NH3、TMA、TMGa和二茂镁,生长厚度为40nm的电子阻挡层;其中电子阻挡层为P型Aly2Ga1-y2N层,y2为0~0.3,且随着电子阻挡层厚度的增大,y2逐渐连续递增变化;其Mg掺杂浓度为8×1019atom/cm3
(10)维持反应腔温度为950℃,压力为200torr,在H2气氛下通入NH3、TMGa和二茂镁,生长P-GaN层,其Mg掺杂浓度为2.4×1020atom/cm3
(11)降温至680℃,保温25分钟,炉内冷却,得到外延结构成品。
对比例
本对比例提供一种Si衬底GaN基外延结构,其制备方法及结构与实施例1基本相同,不同之处在于,在第(9)步骤中,控制y2恒定0.2。
将实施例与对比例中的外延结构采用相同的垂直芯片工艺制成芯片,接着在相同的条件下将样品研磨切割成45mil*45mil的芯片颗粒,最后在相同的测试机台上测试样品1、2的光电特性。测试结果如图3所示,其中,实施例的芯片为芯片2,对比例的芯片为芯片1;从图中可以看出,采用本发明外延结构的芯片亮度平均值较普通外延结构的亮度平均值提升了5.6%。
以上所述是发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种硅衬底GaN基外延结构的制备方法,其特征在于,包括:
(1)维持反应腔为H2气氛,在MOCVD反应腔中通入TMA,在硅衬底表面沉积一层Al原子;
(2)在所述Al原子上生长AlN层;
(3)在所述AlN层上生长Aly1Ga1-y1N缓冲层,其中y1为0.1~1,其厚度为200~300nm;
(4)在所述Aly1Ga1-y1N缓冲层上生长1~2μm的非故意掺杂的本征GaN层;
(5)在所述本征GaN层上生长N-GaN层;其中,Si掺杂浓度为1×1019~2×1019atom/cm3
(6)在所述N-GaN层上周期性生长In掺杂的Inx1Ga1-x1N层和GaN层;以形成Inx1Ga1-x1N-GaN超晶格层,其中,x1为0.05~0.15;
(7)在Inx1Ga1-x1N-GaN超晶格层上周期性生长Inx2Ga1-x2N层和GaN层,以形成MQW层;其中,Inx2Ga1-x2N厚度为2.5~3.5nm,GaN层的厚度为5~13nm;
(8)在MQW层上生长Mg掺杂的P型Aly2Ga1-y2N层,其中,y2为0~0.3,且y2随着P型Aly2Ga1-y2N层厚度的增大而呈递增变化;
(9)在P型Aly2Ga1-y2N层上生长厚度为50~200nm的P-GaN层,即得到硅衬底GaN基外延结构成品。
2.如权利要求1所述的硅衬底GaN基外延结构的制备方法,其特征在于,所述Aly1Ga1-y1N缓冲层中,y1为0.35~1,且所述y1随着所述Aly1Ga1-y1N缓冲层厚度的增加呈递减变化;或
y1为0.1~1;且y1随着所述Aly1Ga1-y1N缓冲层厚度的增加呈递减变化。
3.如权利要求2所述的硅衬底GaN基外延结构的制备方法,其特征在于,步骤(3)中,所述递减变化为连续变化、梯度变化或混合梯度变化;
步骤(8)中,所述递增变化为连续变化、梯度变化或混合梯度变化。
4.如权利要求1所述的硅衬底GaN基外延结构的制备方法,其特征在于,步骤(1)包括:
(1.1)维持反应腔温度为1000~1100℃,压力为50~200torr,在氢气气氛中处理硅衬底1~5分钟;
(1.2)维持反应腔温度为1100~1100℃,压力为50~200torr,在MOCVD反应腔中通入TMA,在硅衬底上生长一层Al原子。
5.如权利要求1所述的硅衬底GaN基外延结构的制备方法,其特征在于,步骤(6)中,Inx1Ga1-x1N-GaN超晶格层的生长周期为15~30个;
步骤(7)中,MQW层的生长周期为6~12个。
6.如权利要求1所述的硅衬底GaN基外延结构的制备方法,其特征在于,所述P型Aly2Ga1-y2N层中,Mg的掺杂浓度为6×1019~1×1020atom/cm3
7.如权利要求1所述的硅衬底GaN基外延结构的制备方法,其特征在于,所述P-GaN层中,Mg的掺杂浓度为2×1020~3×1020atom/cm3
8.如权利要求1所述的硅衬底GaN基外延结构的制备方法,其特征在于,步骤(2)中,反应腔温度为960~1060℃,压力为50~200torr,反应气体为NH3和TMA;
步骤(3)中,反应腔温度为960~1060℃,压力为50~200torr,反应气体为NH3、TMA和TMGa;
步骤(4)中,反应腔温度为1000~1100℃,压力为100~300torr,反应气体为NH3和TMGa;
步骤(5)中,反应腔温度为1000~1100℃,压力为100~300torr,反应气体为NH3、TMGa和SiH4
步骤(6)中,反应腔温度为780~880℃,压力为100~300torr,反应气体为NH3、TEGa和TMIn;
步骤(7)中,反应腔温度为740~840℃,压力为100~300torr,反应气体为NH3、TEGa和TMIn;
步骤(8)中,反应腔温度为800~900℃,压力为100~300torr,反应气体为NH3、TMA、TMGa和二茂镁;
步骤(9)中,反应腔温度为910~970℃,压力为100~300torr,反应气体为NH3、TMGa和二茂镁。
9.如权利要求1所述的硅衬底GaN基外延结构的制备方法,其特征在于,还包括:
(10)在650~750℃下保温20~30分钟,炉内冷却。
10.一种硅衬底GaN外延结构,其特征在于,其由权利要求1~9任一项所述的制备方法制备而得。
CN201910922529.1A 2019-09-27 2019-09-27 一种硅衬底GaN基外延结构的制备方法及外延结构 Pending CN110635001A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910922529.1A CN110635001A (zh) 2019-09-27 2019-09-27 一种硅衬底GaN基外延结构的制备方法及外延结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910922529.1A CN110635001A (zh) 2019-09-27 2019-09-27 一种硅衬底GaN基外延结构的制备方法及外延结构

Publications (1)

Publication Number Publication Date
CN110635001A true CN110635001A (zh) 2019-12-31

Family

ID=68972961

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910922529.1A Pending CN110635001A (zh) 2019-09-27 2019-09-27 一种硅衬底GaN基外延结构的制备方法及外延结构

Country Status (1)

Country Link
CN (1) CN110635001A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736171A (zh) * 2020-12-31 2021-04-30 晶能光电(江西)有限公司 硅衬底GaN基LED及其制备方法
CN113725331A (zh) * 2021-08-11 2021-11-30 广州市众拓光电科技有限公司 一种硅基led外延结构及其生长方法
CN114023646A (zh) * 2022-01-05 2022-02-08 季华实验室 一种高阻值GaN基HEMT器件及其制备方法
CN114093990A (zh) * 2022-01-18 2022-02-25 季华实验室 一种紫外led垂直芯片外延结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101445956A (zh) * 2007-11-28 2009-06-03 中国科学院半导体研究所 一种氮化物薄膜外延生长的方法
CN102820394A (zh) * 2011-06-07 2012-12-12 山东华光光电子有限公司 一种采用铝组分渐变电子阻挡层的led结构
CN104037284A (zh) * 2014-06-10 2014-09-10 广州市众拓光电科技有限公司 一种生长在Si衬底上的GaN薄膜及其制备方法和应用
CN105336821A (zh) * 2015-10-08 2016-02-17 映瑞光电科技(上海)有限公司 GaN基LED外延结构及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101445956A (zh) * 2007-11-28 2009-06-03 中国科学院半导体研究所 一种氮化物薄膜外延生长的方法
CN102820394A (zh) * 2011-06-07 2012-12-12 山东华光光电子有限公司 一种采用铝组分渐变电子阻挡层的led结构
CN104037284A (zh) * 2014-06-10 2014-09-10 广州市众拓光电科技有限公司 一种生长在Si衬底上的GaN薄膜及其制备方法和应用
CN105336821A (zh) * 2015-10-08 2016-02-17 映瑞光电科技(上海)有限公司 GaN基LED外延结构及其制备方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736171A (zh) * 2020-12-31 2021-04-30 晶能光电(江西)有限公司 硅衬底GaN基LED及其制备方法
CN113725331A (zh) * 2021-08-11 2021-11-30 广州市众拓光电科技有限公司 一种硅基led外延结构及其生长方法
CN113725331B (zh) * 2021-08-11 2024-04-26 广州市众拓光电科技有限公司 一种硅基led外延结构及其生长方法
CN114023646A (zh) * 2022-01-05 2022-02-08 季华实验室 一种高阻值GaN基HEMT器件及其制备方法
CN114093990A (zh) * 2022-01-18 2022-02-25 季华实验室 一种紫外led垂直芯片外延结构及其制备方法
CN114093990B (zh) * 2022-01-18 2022-06-03 季华实验室 一种紫外led垂直芯片外延结构及其制备方法

Similar Documents

Publication Publication Date Title
CN111223764B (zh) 一种提高辐射复合效率的led外延生长方法
CN110635001A (zh) 一种硅衬底GaN基外延结构的制备方法及外延结构
CN115188863B (zh) 发光二极管外延片及其制备方法
CN110828623B (zh) 发光二极管制备方法和发光二极管
CN116581214A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116130569B (zh) 一种高效发光二极管及制备方法
CN115881865B (zh) 发光二极管外延片及其制备方法、发光二极管
CN113690350B (zh) 微型发光二极管外延片及其制造方法
CN109411573B (zh) 一种led外延结构生长方法
CN114864770A (zh) 一种硅基氮化镓外延片及其制作方法
CN116344695A (zh) 发光二极管外延片及其制备方法、led
CN114883460A (zh) 发光二极管外延片及其制备方法
CN114695612A (zh) 一种氮化镓基发光二极管外延结构及其制备方法
CN115207177A (zh) 发光二极管外延片及其制备方法
CN116454186A (zh) 发光二极管外延片及其制备方法、发光二极管
CN109326695A (zh) 一种提高氮化镓基led发光二极管亮度的外延片及生长方法
CN114220891B (zh) 半导体器件的外延片及其制作方法和应用
CN112420884B (zh) 一种led外延多量子阱层生长方法
CN115000250A (zh) 一种GaN LED结构及其制作方法
CN109103311A (zh) 一种降低氮化镓基led发光二极管工作电压的外延片及生长方法
CN112599647B (zh) Led外延多量子阱层生长方法
CN114843378A (zh) 一种多量子阱基发光二极管及其制备方法
CN109449268B (zh) 一种降低P型GaN层电阻率的LED外延结构及其生长方法
CN106887487A (zh) 一种半导体发光器件及其制备方法
CN103022294B (zh) 一种蓝宝石外延片结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191231

RJ01 Rejection of invention patent application after publication