CN114093990A - 一种紫外led垂直芯片外延结构及其制备方法 - Google Patents

一种紫外led垂直芯片外延结构及其制备方法 Download PDF

Info

Publication number
CN114093990A
CN114093990A CN202210055643.0A CN202210055643A CN114093990A CN 114093990 A CN114093990 A CN 114093990A CN 202210055643 A CN202210055643 A CN 202210055643A CN 114093990 A CN114093990 A CN 114093990A
Authority
CN
China
Prior art keywords
layer
flow rate
doped
thickness
growing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210055643.0A
Other languages
English (en)
Other versions
CN114093990B (zh
Inventor
郭嘉杰
吴帆
王慧勇
张南
刘自然
孔倩茵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ji Hua Laboratory
Original Assignee
Ji Hua Laboratory
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ji Hua Laboratory filed Critical Ji Hua Laboratory
Priority to CN202210055643.0A priority Critical patent/CN114093990B/zh
Publication of CN114093990A publication Critical patent/CN114093990A/zh
Application granted granted Critical
Publication of CN114093990B publication Critical patent/CN114093990B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本申请涉及半导体器件领域,公开了一种紫外LED垂直芯片外延结构及其制备方法,紫外LED垂直芯片外延结构,包括硅衬底以及由下至上依次设置在硅衬底上的预铺Al层、AlN缓冲层、AlyGa1‑yN缓冲层、掺杂Si的N型AlyGa1‑yN电流扩展层、AlyGa1‑yN spacer层、第一掺杂Si的GaN层、应力释放层、第二掺杂Si的GaN层、多量子阱发光层、电子阻挡层、掺杂Mg的P型AlyGa1‑yN电流扩展层、掺杂Mg的P型GaN欧姆接触层;应力释放层和多量子阱发光层均中不掺杂硅。本申请提供的紫外LED垂直芯片外延结构,能够避免因应力释放层和发光层掺Si导致的位错密度增加。

Description

一种紫外LED垂直芯片外延结构及其制备方法
技术领域
本申请涉及半导体器件领域,主要涉及一种紫外LED垂直芯片外延结构及其制备方法。
背景技术
由于紫外发光二极管(UV-LED)具有驱动电压低、寿命长、效率高、不含汞、体积小等优点,紫外发光二极管正在替代传统荧光紫外灯管,应用于水净化、空气净化、医疗消毒、UV固化、光刻等领域。
与传统的蓝宝石基正装LED芯片相比,硅衬底垂直芯片具有散热好、单面出光、方向性好、可大电流驱动等优点,在高端细分市场很受欢迎。但是,近紫外365~385nm发光波段非常接近于氮化镓(GaN)材料的本征吸收波长(364.7nm),这会引发GaN材料的吸光现象,为了减少吸光现象,必须在GaN材料中掺杂铝(Al)元素。但由于Al原子迁移率低,还极易发生寄生反应,所以在硅衬底上生长高质量的AlGaN材料比GaN材料困难得多,Al组分越高,晶体质量就越差。并且,相较于蓝光LED芯片,紫外LED芯片的内量子效率对位错密度更加敏感,AlGaN晶体质量对紫外LED芯片的发光效率影响更大。
另外,为了提高紫外LED芯片的光效,发光层需要采用InGaN/AlGaN的阱垒组合。而AlGaN量子垒的Al组分越高、厚度越厚,晶体质量就越差,量子阱区的压电极化也越大,不利于提高紫外LED芯片的内量子效率。加之传统的屏蔽量子阱区极化的方法是分别在应力释放层和发光层内掺Si,但这势必会增加晶格失配,恶化晶体质量,降低紫外LED芯片的内量子效率。
因此,现有技术还有待于改进和发展。
发明内容
鉴于上述现有技术的不足,本申请的目的在于提供一种紫外LED垂直芯片外延结构及其制备方法,旨在解决现有在紫外LED芯片结构不利于提高器件内量子效率的问题。
本申请的技术方案如下:
一种紫外LED垂直芯片外延结构,包括硅衬底,其中,还包括由下至上依次设置在所述硅衬底上的Al层、AlN缓冲层、AlyGa1-yN缓冲层、掺杂Si的N型AlyGa1-yN电流扩展层、AlyGa1-yN 隔离层、第一掺杂Si的GaN层、应力释放层、第二掺杂Si的GaN层、多量子阱发光层、电子阻挡层、掺杂Mg的P型AlyGa1-yN电流扩展层、掺杂Mg的P型GaN欧姆接触层;
所述应力释放层和多量子阱发光层中均不掺杂硅。
本申请提供的紫外LED垂直芯片外延结构,在应力释放层和发光层生长之前,各插入一层掺杂高浓度Si的GaN薄层,形成Si掺杂“尖峰”,而应力释放层和发光层均不再掺Si,既能起到屏蔽压电极化的作用,又能减少量子阱区的位错密度,提高其晶体质量,辐射复合效率也增加。
所述的紫外LED垂直芯片外延结构,其中,多量子阱发光层由4-9个周期组成,每个所述周期包括由下至上依次设置的量子阱及量子垒,所述量子阱为掺杂In的InxGa1-xN阱层,所述量子垒为AlyGa1-yN垒层;所述掺杂In的InxGa1-xN阱层,x=0.03-0.04,In掺杂浓度为2E+19-7E+19atoms/cm3,厚度为2.5-3.5nm;所述AlyGa1-yN垒层,y=0.08-0.12,厚度为4-4.5nm。
本申请中单个周期中量子垒的厚度只有传统掺Si的量子垒的厚度的三分之一,有利于提高量子阱区整体的晶体质量,减少压电极化引起的能带弯曲,从而增加辐射复合效率,减少芯片漏电,提高整体良率。
所述的紫外LED垂直芯片外延结构,其中,应力释放层为20-30个周期的掺杂In的InxGa1-xN-AlyGa1-yN超晶格层,x=0.02-0.04,y=0.08-0.12,In掺杂浓度为2E+19-7E+19atoms/cm3,每个所述周期厚度为4-6nm。
所述的紫外LED垂直芯片外延结构,其中,电子阻挡层为掺杂Mg的P型AlyGa1-yN层,其中Al组分从y=0.1梯度增加至y=0.3,Mg掺杂浓度为6E+19-1E+20 atom/cm3,厚度为20-50nm。
所述的紫外LED垂直芯片外延结构,其中,所述第一掺杂Si的GaN层中,Si掺杂浓度5E+18-7E+18 atom/cm3,厚度为10-20nm;
所述第二掺杂Si的GaN层中,Si掺杂浓度2E+18-4E+18 atom/cm3,厚度为5-10nm。
所述的紫外LED垂直芯片外延结构,其中,所述AlN缓冲层由下至上依次包括第一AlN缓冲层、第二AlN缓冲层、第三AlN缓冲层;所述第一AlN缓冲层的厚度为10-20nm,所述第二AlN缓冲层的厚度为50-100nm,所述第三AlN缓冲层的厚度为100-200nm;
所述AlyGa1-yN缓冲层由下至上依次包括第一AlyGa1-yN缓冲层、第二AlyGa1-yN缓冲层、第三AlyGa1-yN缓冲层;所述第一AlyGa1-yN缓冲层中,y=0.35-0.40,厚度为100-150nm;所述第二AlyGa1-yN缓冲层中,y=0.20-0.25,厚度为150-250nm;所述第三AlyGa1-yN缓冲层中,y=0.10-0.15,厚度为350-450nm。
所述的紫外LED垂直芯片外延结构,其中,所述掺杂Si的N型AlyGa1-yN电流扩展层中,y=0.05-0.07,Si掺杂浓度8E+18-1E+19 atom/cm3,厚度为2-3um ;
所述AlyGa1-yN 隔离层中,y=0.05-0.07,厚度为50-100nm;
所述掺杂Mg的P型AlyGa1-yN电流扩展层,y=0.08-0.12,Mg掺杂浓度为1E+20-2E+20atom/cm3,厚度为50-100nm;
掺杂Mg的P型GaN欧姆接触层,Mg掺杂浓度为2E+20-3E+20 atom/cm3,厚度为10-20nm。
一种如上所述的紫外LED垂直芯片外延结构的制备方法,其中,包括以下步骤:
预铺Al层;
生长AlN缓冲层;
生长AlyGa1-yN缓冲层;
依次生长掺杂Si的N型AlyGa1-yN电流扩展层以及AlyGa1-yN 隔离层;
生长第一掺杂Si的GaN层;
生长应力释放层;
生长第二掺杂Si的GaN层;
生长多量子阱发光层;
生长电子阻挡层;
生长掺杂Mg的P型AlyGa1-yN电流扩展层;
生长掺杂Mg的P型GaN欧姆接触层;
在650-750℃,保温20-30min。
所述的紫外LED垂直芯片外延结构的制备方法,其中,所述生长第一掺杂Si的GaN层,包括以下步骤:
在960-1060℃,反应腔压力维持50-200torr,通入流量为30-60 slm的NH3、流量为100-140sccm的TMGa、流量为10-20sccm的SiH4,生长厚度为10-20nm的第一掺杂Si的GaN层,Si掺杂浓度5E+18-7E+18 atom/cm3
所述生长应力释放层,包括以下步骤:
反应腔压力维持在50-200torr,在温度820-860℃时通入流量为50-80 slm的NH3、流量为600-800sccm的TEGa、流量为100-300sccm的TMIn,流量为10-20sccm的TMAl生长厚度为4nm-6nm的掺杂In的InxGa1-xN-AlyGa1-yN超晶格层,x=0.02-0.04,y=0.08-0.12,In掺杂浓度为2E+19-7E+19atoms/cm3,生长周期为20-30个;
所述生长第二掺杂Si的GaN层,包括以下步骤:
在820-860℃,反应腔压力50-200torr,通入流量为50-80slm的NH3、流量为300-400sccm的TEGa、流量为3-6sccm的SiH4,生长厚度为5-10nm的第二掺杂Si的GaN层,Si掺杂浓度为2E+18-4E+18 atom/cm3
所述生长多量子阱发光层,包括以下步骤:
(a)反应腔压力维持在50-200torr,在800-820℃时通入流量为50-80 slm的NH3、流量为100-200sccm的TEGa、流量为200-300sccm的TMIn,生长厚度为2.5-3.5nm的掺杂In的InxGa1-xN层,x=0.03-0.04,In掺杂浓度为2E+19-7E+19atoms/cm3
(b)升温至860-880℃,通入流量为50-80 slm的NH3、流量为300-400sccm的TEGa、流量为10-20sccm的TMAl,生长厚度为4-4.5nm的AlyGa1-yN层,y=0.08-0.12;
(c)重复步骤(a)和(b)3-8次;
所述生长电子阻挡层,包括以下步骤:
在850-870℃,反应腔压力50-200torr,通入流量为30-40 slm的NH3、流量为10-20sccm的TMGa、流量为10-40sccm的TMAl,流量为100-300sccm的Cp2Mg,生长总厚度为20-50nm的掺Mg的AlyGa1-yN层,Mg掺杂浓度为6E+19-1E+20 atom/cm3,在此过程中,通过控制TMAl流量,使得Al组分从y=0.1梯度增加至y=0.3。
所述的紫外LED垂直芯片外延结构的制备方法,其中,在所述预铺Al层之前,还包括以下步骤:
高温氢气处理硅衬底:在1000-1100℃,反应腔压力维持在50-200torr,氢气气氛下高温处理硅衬底1-3分钟;
所述预铺Al层,包括以下步骤:
在1000-1100℃,反应腔压力在50-200torr,通入流量为30-80sccm的TMAl,在硅衬底上沉积一层Al原子,沉积处理时间为40-120s;
所述生长AlN缓冲层,包括以下步骤:
在1000-1100℃,反应腔压力维持在50-200torr,通入流量为2-5slm的NH3、流量为100-200sccm的TMAl生长厚度10-20nm的第一AlN缓冲层;
降低温度至960-1060℃,反应腔压力维持在50-200torr,通入流量为3-6slm的NH3、流量为350-500sccm的TMAl生长厚度为50-100nm的第二AlN缓冲层;
降低温度至940-1040℃,反应腔压力维持在50-200torr,通入流量为0.2-0.6slm的NH3、流量为350-500sccm的TMAl生长厚度为100-200nm的第三AlN缓冲层;
所述生长AlyGa1-yN缓冲层,包括以下步骤:
温度1000-1100℃,反应腔压力维持在50-200torr,通入流量为0.4-0.8slm的NH3、流量为350-500sccm的TMAl、流量为45-55sccm的TMGa,在所述AlN层缓冲层上生长为厚度100-150nm的第一AlyGa1-yN缓冲层,y=0.35-0.40;
维持温度在1000-1100℃,反应腔压力维持在50-200torr,通入流量为0.4-0.8slm的NH3、流量为350-500sccm的TMAl、流量为25-35sccm的TMGa,生长厚度150-250nm的第二AlyGa1-yN缓冲层,y=0.20-0.25;
降低温度至960-1060℃,反应腔压力维持在50-200torr,通入流量为30-60slm的NH3、流量为200-240sccm的TMAl、流量为80-120sccm的TMGa,生长厚度350-450nm的第三AlyGa1-yN缓冲层,y=0.10-0.15;
所述依次生长掺杂Si的N型AlyGa1-yN电流扩展层以及AlyGa1-yN 隔离层,包括以下步骤:
在960-1060℃,反应腔压力维持50-200torr,通入流量为30-60 slm的NH3、流量为140-180sccm的TMAl、流量为100-140sccm的TMGa、流量为20-30sccm的SiH4,持续生长厚度2-3um的掺杂Si的N型AlyGa1-yN电流扩展层,y=0.05-0.07,Si掺杂浓度为8E+18-1E+19atom/cm3
停止通入SiH4,继续生长厚度为50-100nm的AlyGa1-yN 隔离层,Al组分不变;
所述生长掺杂Mg的P型AlyGa1-yN电流扩展层,包括以下步骤:
在900-950℃,反应腔压力维持在50-200torr,通入流量为30-40 slm的NH3、流量为40-50sccm的TMGa、流量为30-40sccm的TMAl,流量为100-300sccm的Cp2Mg,在H2气氛下生长厚度为50-100nm的掺Mg的P型AlyGa1-yN电流扩展层,y=0.08-0.12,Mg掺杂浓度为1E+20-2E+20 atom/cm3
所述生长掺杂Mg的P型GaN欧姆接触层,包括以下步骤:
在900-950℃,反应腔压力100-300torr,通入流量为50-80 slm的NH3、流量为10-20sccm的TMGa、流量为200-300sccm的Cp2Mg,生长厚度为10-20nm的掺Mg的P型GaN欧姆接触层,Mg掺杂浓度为2E+20-3E+20 atom/cm3
有益效果:本申请提供的紫外LED垂直芯片外延结构,能够避免因应力释放层和发光层掺Si导致的位错密度增加,又能起到屏蔽压电极化的作用,能有效提高晶体质量,提高器件内量子效率;同时发光层采用薄垒,有利于减少因掺Al而导致的晶体质量下降和压电极化增强。
附图说明
图1为本申请紫外LED垂直芯片外延结构的结构示意图。
图2为本申请中芯片1和芯片2的亮度测试结果对比图。
图3为本申请中芯片1和芯片2的芯片电压测试结果对比图。
图4为本申请中芯片1和芯片2的IR良率测试结果对比图。
标号说明:1、硅衬底;2、预铺Al层;3、AlN缓冲层;4、AlyGa1-yN缓冲层;5、掺杂Si的N型AlyGa1-yN电流扩展层;6、AlyGa1-yN 隔离层;7、第一掺杂Si的GaN层;8、应力释放层;9、第二掺杂Si的GaN层;10、多量子阱发光层;11、电子阻挡层;12、掺杂Mg的P型AlyGa1-yN电流扩展层;13、掺杂Mg的P型GaN欧姆接触层。
具体实施方式
本申请提供一种紫外LED垂直芯片外延结构及其制备方法,为使本申请的目的、技术方案及效果更加清楚、明确,以下对本申请进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。
传统的屏蔽量子阱区极化的方法是分别在应力释放层和发光层内掺Si,但这势必会增加晶格失配,恶化晶体质量,降低紫外LED芯片的内量子效率。
本申请提供一种新的紫外LED垂直芯片外延结构,提供新型的应力释放层和发光层结构,在应力释放层和发光层生长之前,各插入一层掺杂高浓度Si的GaN薄层,形成Si掺杂“尖峰”,而应力释放层和发光层均不再掺Si,而且,本申请中单个周期中量子垒的厚度只有传统掺Si的量子垒的厚度的三分之一。本申请提供的新的紫外LED垂直芯片外延结构,既能起到屏蔽压电极化的作用,又能减少量子阱区的位错密度,提高其晶体质量,辐射复合效率也增加。
具体地,本申请所提供的紫外LED垂直芯片外延结构,如图1所示,包括硅衬底1,以及由下至上依次设置在硅衬底1上的预铺Al层2、AlN缓冲层3、AlyGa1-yN缓冲层4、掺杂Si的N型AlyGa1-yN电流扩展层5、AlyGa1-yN隔离层(spacer层)6、第一掺杂Si的GaN层7、应力释放层8、第二掺杂Si的GaN层9、多量子阱发光层(MQW)10、电子阻挡层11、掺杂Mg的P型AlyGa1-yN电流扩展层12、掺杂Mg的P型GaN欧姆接触层13,应力释放层8和多量子阱发光层10均不掺杂硅。
在本申请中,在应力释放层8和多量子阱发光层10生长之前,各插入一层掺杂高浓度Si的GaN薄层,形成Si掺杂“尖峰”,而应力释放层8和多量子阱发光层10均不再掺杂Si,取代传统的在应力释放层和发光层中掺杂Si,这样设计既可以解决传统AlGaN掺杂Si引起的位错密度增加的问题,又可以起到屏蔽压电极化的作用。
进一步地,应力释放层8为20-30个生长周期的掺杂In的InxGa1-xN-AlyGa1-yN超晶格层,x=0.02-0.04,y=0.08-0.12,单周期厚度为4-6nm,In掺杂浓度为2E+19-7E+19atoms/cm3。与传统紫外LED不同,本申请的应力释放层不掺杂Si,可以减少因掺Si引起的晶格失配,从而提高应力释放层的晶体质量。
进一步地,多量子阱发光层10由4-9个周期的量子阱及量子垒组成,每个周期包括由下至上依次设置的量子阱及量子垒,量子阱为掺杂In的InxGa1-xN阱层,量子垒为AlyGa1-yN垒层;掺杂In的InxGa1-xN阱层,x=0.03-0.04,厚度为2.5-3.5nm,In掺杂浓度为2E+19-7E+19atoms/cm3;AlyGa1-yN垒层,y=0.08-0.12,厚度为4-4.5nm。采用以上组合的多量子阱发光层,365nm的紫外LED芯片能够获得最佳的内量子效率。掺杂In的InxGa1-xN阱层中,本申请中单个周期中的量子垒的厚度只有传统掺Si的量子垒的厚度的三分之一,有利于提高量子阱区整体的晶体质量,减少压电极化引起的能带弯曲,从而增加辐射复合效率,减少芯片漏电,提高整体良率。
进一步地,电子阻挡层11为掺杂Mg的P型AlyGa1-yN层,从y=0.1梯度增加至y=0.3,Mg掺杂浓度为6E+19-1E+20 atom/cm3,厚度为20-50nm。电子阻挡层11的初始Al组分与量子垒的Al组分非常接近,可以减少二者之间的晶格失配,避免了二者界面的价带形成势垒尖峰,可以增加紫外光的空穴注入;电子阻挡层11的导带势垒随Al组分增加而升高,增强阻挡电子溢出的效果。故Al组分梯度增加的设计可以提高量子阱区的辐射复合效率,即提升紫外LED芯片的内量子效率。Al组分梯度增加的方式可以为分三步依次增加,y依次为0.1、0.2、0.3或者其他组合。
进一步地,AlN缓冲层3由下至上依次包括第一AlN缓冲层、第二AlN缓冲层、第三AlN缓冲层;第一AlN缓冲层的厚度为10-20nm,第二AlN缓冲层的厚度为50-100nm,第三AlN缓冲层的厚度为100-200nm。设置AlN缓冲层3是为了减少掺杂Mg的P型AlyGa1-yN电流扩展层12与硅衬底1的晶格失配,阻断异质外延界面的高密度位错延伸至发光层,从而降低对紫外光发光层辐射复合的影响。AlN缓冲层3的生长质量越好,对底层位错的阻断作用就越强,紫外光发光层的晶体质量就越好。AlN缓冲层3采用此厚度组合可以在保证晶体质量的前提下,使AlN缓冲层3的总体厚度较薄,尽量缩短生长时间,提高生产效率,降低生产成本。
进一步地,AlyGa1-yN缓冲层4由下至上依次包括第一AlyGa1-yN缓冲层、第二AlyGa1- yN缓冲层、第三AlyGa1-yN缓冲层;第一AlyGa1-yN缓冲层中,y=0.35-0.40,厚度为100-150nm;第二AlyGa1-yN缓冲层中,y=0.20-0.25,厚度为150-250nm;第三AlyGa1-yN缓冲层中,y=0.10-0.15,厚度为350-450nm。AlyGa1-yN缓冲层4采用此厚度组合可以在保证晶体质量的前提下,使AlyGa1-yN缓冲层4的总体厚度较薄,尽量缩短生长时间,提高生产效率,降低生产成本。AlyGa1-yN缓冲层4中,Al组分采用此三段式设计能够增加对底层高密度位错的阻断作用,从而提高紫外光发光层的晶体质量,增加电子与空穴的辐射复合效率。
进一步地,掺杂Si的N型AlyGa1-yN电流扩展层5中,y=0.05-0.07,Si掺杂浓度8E+18-1E+19 atom/cm3(8E+18 代表8×1018,1E+19代表1×1019),厚度为2-3um。采用此电流扩展层能够增加其在大电流密度下的电子分布均匀性,从而减小紫外LED芯片在大注入电流时的工作电阻。
进一步地,AlyGa1-yN 隔离层6中,y=0.05-0.07,厚度为50-100nm。采用此AlyGa1-yN隔离层6主要是为了保证AlyGa1-yN 隔离层6的前一层(掺杂Si的N型AlyGa1-yN电流扩展层5)与后一层(第一掺杂Si的GaN层7)的Si掺杂浓度各自独立,不产生互相影响。
进一步地,第一掺杂Si的GaN层7中,Si掺杂浓度5E+18-7E+18 atom/cm3,厚度为10-20nm;第二掺杂Si的GaN层9中,Si掺杂浓度2E+18-4E+18 atom/cm3,厚度为5-10nm。采用此组合的掺杂Si的GaN层取代传统的在紫外光的应力释放层及发光层掺Si,既可以屏蔽压电极化场,又可以提高应力释放层及发光层的晶体质量,解决了传统的在紫外光应力释放层及发光层掺Si引起的位错密度增加的问题。
进一步地,掺杂Mg的P型AlyGa1-yN电流扩展层12,y=0.08-0.12,Mg掺杂浓度为1E+20-2E+20 atom/cm3,厚度为50-100nm。采用此电流扩展层能够增加紫外LED垂直芯片在大电流密度下空穴分布的均匀性,提高空穴的注入效率。
进一步地,掺杂Mg的P型GaN欧姆接触层13,Mg掺杂浓度为2E+20-3E+20 atom/cm3,厚度为10-20nm。采用此欧姆接触层能够减小紫外LED芯片的工作电阻,从而减少芯片长时间工作的发热量,提高其稳定性。
本申请中还提供上述紫外LED垂直芯片外延结构的制备方法,运用MOCVD在硅衬底1上生长高质量的紫外LED垂直芯片外延结构,采用高纯氢气(H2)或高纯氮气(N2)或高纯H2和高纯N2的混合气体作为载气,高纯氨气(NH3)作为N源,金属有机源三甲基镓(TMGa)、三乙基镓(TEGa)作为镓源,三甲基铟(TMIn)作为铟源,N型掺杂剂为硅烷(SiH4),三甲基铝(TMAl)作为铝源,P型掺杂剂为二茂镁(Cp2Mg),Si为衬底(111),反应压力在50torr到500torr之间。
具体地,本申请的紫外LED垂直芯片外延结构的制备方法,包括以下步骤:
(1)高温氢气处理硅衬底。
具体地,步骤(1)包括以下步骤:
在1000-1100℃,反应腔压力维持在50-200torr,氢气气氛下高温处理硅衬底1-3分钟。
由于硅衬底表面有一层薄薄的SiO2,在高温下用氢气可以去除衬底表面的氧原子及其他杂质。需要说明的是,硅衬底使用前,任何形式的清洗都会对硅衬底表面造成损伤,非常影响后续高质量AlN模板的可控生长,所以在本申请不采用传统的清洗步骤,改为采用高温氢气处理硅衬底。
在本申请实施例中,以氢气为载气,后续步骤(2)-(13)均在氢气氛围下通入反应气体。
在本申请实施例中,硅衬底为4英寸的硅衬底。
(2)预铺Al层。
具体地,步骤(2)包括以下步骤:
在1000-1100℃,反应腔压力在50-200torr,通入流量为30-80sccm的TMAl,在硅衬底上沉积一层Al原子,沉积处理时间为40-120s。
预铺Al层可以作为AlN生长的种子,由于NH3与Si会发生剧烈化学反应生成非晶的SiNx,而SiNx会严重影响后续GaN生长的晶体质量,故要预铺一层Al来阻止以上反应发生。
(3)生长AlN缓冲层:依次生长第一AlN缓冲层、第二AlN缓冲层和第三AlN缓冲层。
具体地,步骤(3)包括以下步骤:
在1000-1100℃,反应腔压力维持在50-200torr,通入流量为2-5slm的NH3、流量为100-200sccm的TMAl生长厚度10-20nm的第一AlN缓冲层,目的是在预铺Al层之上形成AlN三维小岛;
降低温度至960-1060℃,反应腔压力维持在50-200torr,通入流量为3-6slm的NH3、流量为350-500sccm的TMAl生长厚度为50-100nm的第二AlN缓冲层,在此过程中AlN三维小岛不断变大并开始合并,生长模式逐渐由三维岛状转变为二维平铺生长;
降低温度至940-1040℃,反应腔压力维持在50-200torr,通入流量为0.2-0.6slm的NH3、流量为350-500sccm的TMAl生长厚度为100-200nm的第三AlN缓冲层,采用高长速的AlN来彻底填平三维小岛间隙,AlN表面光滑平整,缺陷大幅减少。
采用以上方法生长的AlN缓冲层能够大幅减少其内部的位错密度,其晶体质量好于普通AlN缓冲层的晶体质量。
(4)生长AlyGa1-yN缓冲层:依次生长第一AlyGa1-yN缓冲层、第二AlyGa1-yN缓冲层、第三AlyGa1-yN缓冲层。
具体地,步骤(4)包括以下步骤:
在1000-1100℃,反应腔压力维持在50-200torr,通入流量为0.4-0.8slm的NH3、流量为350-500sccm的TMAl、流量为45-55sccm的TMGa,在AlN层缓冲层上生长为厚度100-150nm的第一AlyGa1-yN缓冲层,其中y=0.35-0.40;
维持温度在1000-1100℃,反应腔压力维持在50-200torr,通入流量为0.4-0.8slm的NH3、流量为350-500sccm的TMAl、流量为25-35sccm的TMGa,生长厚度150-250nm的第二AlyGa1-yN缓冲层,通过控制TMGa流量,使Al组分从y=0.35-0.40降低至y=0.20-0.25;
降低温度至960-1060℃,反应腔压力维持在50-200torr,通入流量为30-60slm的NH3、流量为200-240sccm的TMAl、流量为80-120sccm的TMGa,生长厚度约350-450nm的第三AlyGa1-yN缓冲层,通过控制TMGa及TMAl流量,使Al组分从y=0.20-0.25降低至y=0.10-0.15。
在本申请中,三段式的AlyGa1-yN缓冲层的Al组分不应超过40%,否则过滤位错的效果会变差。
(5)依次生长掺杂Si的N型AlyGa1-yN电流扩展层以及AlyGa1-yN 隔离层。
具体地,步骤(5)包括以下步骤:
在960-1060℃,反应腔压力维持50-200torr,通入流量为30-60 slm的NH3、流量为140-180sccm的TMAl、流量为100-140sccm的TMGa、流量为20-30sccm的SiH4,持续生长厚度2-3um的掺杂Si的N型AlyGa1-yN电流扩展层,其中y=0.05-0.07,Si掺杂浓度为8E+18-1E+19atom/cm3
停止通入SiH4,继续生长厚度为50-100nm的AlyGa1-yN 隔离层,Al组分不变。
(6)生长第一掺杂Si的GaN层。
具体地,步骤(6)包括以下步骤:
在温度960-1060℃时,反应腔压力维持50-200torr,通入流量为30-60 slm的NH3、流量为100-140sccm的TMGa、流量为10-20sccm的SiH4,生长厚度为10-20nm的第一掺杂Si的GaN层,Si掺杂浓度5E+18-7E+18 atom/cm3
(7)生长应力释放层。
具体地,步骤(7)包括以下步骤:
反应腔压力维持在50-200torr,在温度820-860℃时通入流量为50-80 slm的NH3、流量为600-800sccm的TEGa、流量为100-300sccm的TMIn,流量为10-20sccm的TMAl生长厚度为4nm-6nm的掺杂In的InxGa1-xN-AlyGa1-yN超晶格层(SL),x=0.02-0.04,y=0.08-0.12,In掺杂浓度为2E+19-7E+19atoms/cm3,生长周期为20-30个。
传统的生长方法是在AlGaN超晶格层掺Si,在本申请中应力释放层不掺杂硅。
(8)生长第二掺杂Si的GaN层。
具体地,步骤(8)包括以下步骤:
在820-860℃,反应腔压力50-200torr,通入流量为50-80 slm的NH3、流量为300-400sccm的TEGa、流量为3-6sccm的SiH4生长厚度为5-10nm的第二掺杂Si的GaN层,Si掺杂浓度为2E+18-4E+18 atom/cm3
在本申请中,生长第一掺杂Si的GaN层和生长第二掺杂Si的GaN层时,采用不同的镓源,高温时使用TMGa生长,长速更快且外延层表面更光滑;低温时使用TEGa生长,外延层的碳(C)含量更低,对应的紫外LED芯片的电阻更低。故第一掺杂Si的GaN层用TMGa源,第二掺杂Si的GaN层用TEGa源。
(9)生长多量子阱发光层。
具体地,步骤(9)包括以下步骤:
(a)反应腔压力维持在50-200torr,在800-820℃时通入流量为50-80 slm的NH3、流量为100-200sccm的TEGa、流量为200-300sccm的TMIn,生长厚度为2.5-3.5nm的掺杂In的InxGa1-xN层,x=0.03-0.04,In掺杂浓度为2E+19-7E+19atoms/cm3
(b)升温至860-880℃,通入流量为50-80 slm的NH3、流量为300-400sccm的TEGa、流量为10-20sccm的TMAl,生长厚度为4-4.5nm的AlyGa1-yN层,y=0.08-0.12;
(c)重复步骤(a)和(b)3-8次。
在此步骤(9)中,生长4-9个周期的掺杂In的InxGa1-xN层和AlyGa1-yN层。
传统生长多量子阱发光层时,是在量子垒掺Si且厚度为12-13nm。而本申请中单个周期中的量子垒的厚度只有传统掺Si的量子垒的厚度的三分之一。
(10)生长电子阻挡层。
具体地,步骤(10)包括以下步骤:
在850-870℃,反应腔压力50-200torr,通入流量为30-40 slm的NH3、流量为10-20sccm的TMGa、流量为10-40sccm的TMAl,流量为100-300sccm的Cp2Mg,生长总厚度为20-50nm的掺Mg的AlyGa1-yN层,Mg掺杂浓度为6E+19-1E+20 atom/cm3;在此过程中,通过控制TMAl流量,使得Al组分从y=0.1梯度增加至y=0.3。
梯度增加的过程为,分三步依次增加TMAl流量,使对应的y依次为0.1、0.2、0.3。具体的,第一步TMAl流量为10-13sccm,y=0.1稳定生长1-2min;第二步增加TMAl流量至20-25sccm使得y=0.2,时间1-2min;第三步继续增加TMAl流量至30-40sccm使得y=0.3,时间3-5min。
传统方法生长电子阻挡层时,Al组分是恒定不变。而在本申请中,Al组分梯度增加可以减少因量子阱区与电子阻挡层界面极化引起的能带弯曲和空穴消耗,从而提高注入量子阱区的空穴浓度,增加电子与空穴的辐射复合几率。
(11)生长掺杂Mg的P型AlyGa1-yN电流扩展层。
具体地,步骤(11)包括以下步骤:
升高温度至900-950℃,反应腔压力维持在50-200torr,通入流量为30-40slm的NH3、流量为40-50sccm的TMGa、流量为30-40sccm的TMAl,流量为100-300sccm的Cp2Mg,在H2气氛下持续生长厚度为50-100nm的掺Mg的P型AlyGa1-yN电流扩展层,y=0.08-0.12,Mg掺杂浓度为1E+20-2E+20 atom/cm3
(12)生长掺杂Mg的P型GaN欧姆接触层。
具体地,步骤(12)包括以下步骤:
在900-950℃,反应腔压力100-300torr,通入流量为50-80 slm的NH3、流量为10-20sccm的TMGa、流量为200-300sccm的Cp2Mg,生长厚度为10-20nm的掺Mg的P型GaN欧姆接触层,Mg掺杂浓度约为2E+20-3E+20 atom/cm3
(13)降温至650-750℃,保温20-30min,炉内冷却。
以下通过具体实施例对本申请作进一步说明。
实施例1
(1)在1065℃,反应腔压力维持在70torr,氢气气氛下高温处理4英寸硅衬底2分钟。以氢气为载气,后续步骤(2)-(13)均在氢气氛围下通入反应气体。
(2)在1065℃,反应腔压力在70torr,通入流量为50sccm的TMAl,在硅衬底上沉积一层Al原子,沉积处理时间为60 s。
(3)在1065℃,反应腔压力维持在70torr,通入流量为3slm的NH3、流量为140sccm的TMAl生长厚度20nm的第一AlN缓冲层,在预铺Al层之上形成AlN三维小岛;
降低温度至1050℃,反应腔压力维持在70torr,通入流量为5slm的NH3、流量为450sccm的TMAl生长厚度为80nm的第二AlN缓冲层,在此过程中AlN三维小岛不断变大并开始合并,生长模式逐渐由三维岛状转变为二维平铺生长;
降低温度至1040℃,反应腔压力维持在70torr,通入流量为0.5slm的NH3、流量为450sccm的TMAl生长厚度为150nm的第三AlN缓冲层,采用高长速的AlN来彻底填平三维小岛间隙,AlN表面光滑平整。
(4)在1055℃,反应腔压力维持在70torr,通入流量为0.6slm的NH3、流量为450sccm的TMAl、流量为50sccm的TMGa,在AlN层缓冲层上生长为厚度100nm的第一AlyGa1-yN缓冲层,其中y=0.35;
维持温度在1055℃,反应腔压力维持在70torr,通入流量为0.6slm的NH3、流量为450sccm的TMAl、流量为35sccm的TMGa,生长厚度200nm的第二AlyGa1-yN缓冲层,通过控制TMGa流量,使Al组分从y=0.35降低至y=0.20;
降低温度至1035℃,反应腔压力维持在70torr,通入流量为40slm的NH3、流量为220sccm的TMAl、流量为100sccm的TMGa,生长厚度约350nm的第三AlyGa1-yN缓冲层,通过控制TMGa及TMAl流量,使Al组分从y=0.20降低至y=0.10。
(5)在1035℃,反应腔压力维持70torr,通入流量为40slm的NH3、流量为160sccm的TMAl、流量为120sccm的TMGa、流量为25sccm的SiH4,持续生长厚度2um的掺杂Si的N型AlyGa1-yN电流扩展层,其中y=0.07,Si掺杂浓度为1E+19 atom/cm3
关闭SiH4,继续生长厚度为50nm的AlyGa1-yN 隔离层,Al组分不变。
(6)在1035℃,反应腔压力维持70torr,通入流量为40slm的NH3、流量为120sccm的TMGa、流量为15sccm的SiH4,生长厚度为20nm的第一掺杂Si的GaN层,Si掺杂浓度7E+18atom/cm3
(7)反应腔压力维持在100torr,在温度850℃时通入流量为60slm的NH3、流量为650sccm的TEGa、流量为120sccm的TMIn,流量为16sccm的TMAl生长厚度为5nm的掺杂In的InxGa1-xN-AlyGa1-yN超晶格层,x=0.02,y=0.1,In掺杂浓度为2E+19atoms/cm3,生长周期为30个。
(8)在850℃,反应腔压力100torr,通入流量为60slm的NH3、流量为300sccm的TEGa、流量为4sccm的SiH4生长厚度为7nm的第二掺杂Si的GaN层,Si掺杂浓度为2E+18atom/cm3
(9)(a)反应腔压力维持在100torr,在820℃时通入流量为60slm的NH3、流量为170sccm的TEGa、流量为200sccm的TMIn,生长厚度为3nm的掺杂In的InxGa1-xN层,x=0.03,In掺杂浓度为4E+19atoms/cm3
(b)升温至880℃,通入流量为60slm的NH3、流量为360sccm的TEGa、流量为15sccm的TMAl,生长厚度为4.5nm的AlyGa1-yN层,y=0.1;
(c)重复步骤(a)和(b)5次。
(10)在870℃,反应腔压力100torr,通入流量为30slm的NH3、流量为15sccm的TMGa、流量依次为12、24、36sccm的TMAl,流量为250sccm的Cp2Mg,生长总厚度为50nm的掺Mg的AlyGa1-yN层,Mg掺杂浓度为8E+19atom/cm3;在此过程中,通过控制TMAl流量,使得Al组分从y=0.1梯度增加至y=0.3。其中,第一步TMAl流量为12sccm,y=0.1稳定生长2min;第二步增加TMAl流量至24sccm使得y=0.2,时间1min;第三步继续增加TMAl流量至36sccm使得y=0.3,时间4min。
(11)升高温度至950℃,反应腔压力维持在100torr,通入流量为30slm的NH3、流量为40sccm的TMGa、流量为36sccm的TMAl,流量为300sccm的Cp2Mg,在H2气氛下持续生长厚度为80nm的掺Mg的P型AlyGa1-yN电流扩展层,y=0.1,Mg掺杂浓度为1E+20 atom/cm3
(12)在920℃,反应腔压力200torr,通入流量为60slm的NH3、流量为17sccm的TMGa、流量为300sccm的Cp2Mg,生长厚度为18nm的掺Mg的P型GaN欧姆接触层,Mg掺杂浓度约为2.2E+20atom/cm3
(13)降温至700℃,保温30min,炉内冷却,制备得到样品2。
对比例1
对比例1的流程与实施例1大致相同,不同点在于应力释放层、发光层以及电子阻挡层的生长方式,其它外延层生长条件完全一样,制备得到样品1。
生长应力释放层:反应腔压力维持在100torr,在温度850℃时通入流量为60slm的NH3、流量为650sccm的TEGa、流量为120sccm的TMIn,流量为16sccm的TMAl、流量为4sccm的SiH4生长厚度为5nm的掺杂Si的InxGa1-xN-AlyGa1-yN超晶格层,x=0.02,y=0.1,生长周期为30个,Si掺杂浓度7E+18 atom/cm3,In掺杂浓度为2E+19atoms/cm3
生长发光层:(a)反应腔压力维持在100torr,在820℃时通入流量为60slm的NH3、流量为170sccm的TEGa、流量为200sccm的TMIn,生长厚度为3nm的掺杂In的InxGa1-xN层,x=0.03 ,In掺杂浓度为4E+19atoms/cm3
(b)升温至880℃,通入流量为60slm的NH3、流量为360sccm的TEGa、流量为15sccm的TMAl、流量为5sccm的SiH4生长厚度为13nm的AlyGa1-yN层,y=0.1,Si掺杂浓度为2E+18atom/cm3
(c)重复步骤(a)和(b)5次。
生长电子阻挡层:在870℃,反应腔压力100torr,通入流量为30 slm的NH3、流量为15sccm的TMGa、流量为36sccm的TMAl,流量为250sccm的Cp2Mg,生长总厚度为50nm的掺Mg的AlyGa1-yN层,Mg掺杂浓度为8E+19atom/cm3
采用相同的垂直芯片工艺分别将样品1和样品2制成芯片1和芯片2,接着在相同的条件下将样品研磨切割成45mil*45mil的芯片颗粒,最后在相同的测试机台上测试芯片1和芯片2的光电特性。
将芯片1和芯片2的测试数据进行对比分析,图2为芯片1和芯片2的亮度测试结果对比图,图3为芯片1和芯片2的芯片电压测试结果对比图,图4为芯片1和芯片2的IR良率测试结果对比图。其中,图2-4中,X轴的1、2、3、4、平均值分别第1、2、3、4次测试值以及这四次测试值的平均值。从图2-4的数据可以得出芯片2较芯片1的亮度平均值提升约12.1%,电压下降约0.1V,IR良率提升约5.5%。此数据充分说明本申请结构能够明显提升紫外LED垂直芯片的各项电性良率。
应当理解的是,本申请的应用不限于上述的举例,对本领域普通技术人员来说,可以根据上述说明加以改进或变换,所有这些改进和变换都应属于本申请所附权利要求的保护范围。

Claims (10)

1.一种紫外LED垂直芯片外延结构,包括硅衬底,其特征在于,还包括由下至上依次设置在所述硅衬底上的Al层、AlN缓冲层、AlyGa1-yN缓冲层、掺杂Si的N型AlyGa1-yN电流扩展层、AlyGa1-yN 隔离层、第一掺杂Si的GaN层、应力释放层、第二掺杂Si的GaN层、多量子阱发光层、电子阻挡层、掺杂Mg的P型AlyGa1-yN电流扩展层、掺杂Mg的P型GaN欧姆接触层;
所述应力释放层和多量子阱发光层中均不掺杂硅。
2.根据权利要求1所述的紫外LED垂直芯片外延结构,其特征在于,多量子阱发光层由4-9个周期组成,每个所述周期包括由下至上依次设置的量子阱及量子垒,所述量子阱为掺杂In的InxGa1-xN阱层,所述量子垒为AlyGa1-yN垒层;所述掺杂In的InxGa1-xN阱层,x=0.03-0.04,In掺杂浓度为2E+19-7E+19atoms/cm3,厚度为2.5-3.5nm;所述AlyGa1-yN垒层,y=0.08-0.12,厚度为4-4.5nm。
3.根据权利要求1所述的紫外LED垂直芯片外延结构,其特征在于,应力释放层为20-30个周期的掺杂In的InxGa1-xN-AlyGa1-yN超晶格层,x=0.02-0.04,y=0.08-0.12,In掺杂浓度为2E+19-7E+19atoms/cm3,每个所述周期厚度为4-6nm。
4.根据权利要求1所述的紫外LED垂直芯片外延结构,其特征在于,电子阻挡层为掺杂Mg的P型AlyGa1-yN层,其中Al组分从y=0.1梯度增加至y=0.3,Mg掺杂浓度为6E+19-1E+20atom/cm3,厚度为20-50nm。
5.根据权利要求1所述的紫外LED垂直芯片外延结构,其特征在于,所述第一掺杂Si的GaN层中,Si掺杂浓度5E+18-7E+18 atom/cm3,厚度为10-20nm;
所述第二掺杂Si的GaN层中,Si掺杂浓度2E+18-4E+18 atom/cm3,厚度为5-10nm。
6.根据权利要求1所述的紫外LED垂直芯片外延结构,其特征在于,所述AlN缓冲层由下至上依次包括第一AlN缓冲层、第二AlN缓冲层、第三AlN缓冲层;所述第一AlN缓冲层的厚度为10-20nm,所述第二AlN缓冲层的厚度为50-100nm,所述第三AlN缓冲层的厚度为100-200nm;
所述AlyGa1-yN缓冲层由下至上依次包括第一AlyGa1-yN缓冲层、第二AlyGa1-yN缓冲层、第三AlyGa1-yN缓冲层;所述第一AlyGa1-yN缓冲层中,y=0.35-0.40,厚度为100-150nm;所述第二AlyGa1-yN缓冲层中,y=0.20-0.25,厚度为150-250nm;所述第三AlyGa1-yN缓冲层中,y=0.10-0.15,厚度为350-450nm。
7.根据权利要求1所述的紫外LED垂直芯片外延结构,其特征在于,所述掺杂Si的N型AlyGa1-yN电流扩展层中,y=0.05-0.07,Si掺杂浓度8E+18-1E+19 atom/cm3,厚度为2-3um ;
所述AlyGa1-yN 隔离层中,y=0.05-0.07,厚度为50-100nm;
所述掺杂Mg的P型AlyGa1-yN电流扩展层,y=0.08-0.12,Mg掺杂浓度为1E+20-2E+20atom/cm3,厚度为50-100nm;
掺杂Mg的P型GaN欧姆接触层,Mg掺杂浓度为2E+20-3E+20 atom/cm3,厚度为10-20nm。
8.一种如权利要求1-7任一所述的紫外LED垂直芯片外延结构的制备方法,其特征在于,包括以下步骤:
预铺Al层;
生长AlN缓冲层;
生长AlyGa1-yN缓冲层;
依次生长掺杂Si的N型AlyGa1-yN电流扩展层以及AlyGa1-yN 隔离层;
生长第一掺杂Si的GaN层;
生长应力释放层;
生长第二掺杂Si的GaN层;
生长多量子阱发光层;
生长电子阻挡层;
生长掺杂Mg的P型AlyGa1-yN电流扩展层;
生长掺杂Mg的P型GaN欧姆接触层;
在650-750℃,保温20-30min。
9.根据权利要求8所述的紫外LED垂直芯片外延结构的制备方法,其特征在于,所述生长第一掺杂Si的GaN层,包括以下步骤:
在960-1060℃,反应腔压力维持50-200torr,通入流量为30-60 slm的NH3、流量为100-140sccm的TMGa、流量为10-20sccm的SiH4,生长厚度为10-20nm的第一掺杂Si的GaN层,Si掺杂浓度5E+18-7E+18 atom/cm3
所述生长应力释放层,包括以下步骤:
反应腔压力维持在50-200torr,在温度820-860℃时通入流量为50-80 slm的NH3、流量为600-800sccm的TEGa、流量为100-300sccm的TMIn,流量为10-20sccm的TMAl生长厚度为4nm-6nm的掺杂In的InxGa1-xN-AlyGa1-yN超晶格层,x=0.02-0.04,y=0.08-0.12,In掺杂浓度为2E+19-7E+19atoms/cm3,生长周期为20-30个;
所述生长第二掺杂Si的GaN层,包括以下步骤:
在820-860℃,反应腔压力50-200torr,通入流量为50-80slm的NH3、流量为300-400sccm的TEGa、流量为3-6sccm的SiH4,生长厚度为5-10nm的第二掺杂Si的GaN层,Si掺杂浓度为2E+18-4E+18 atom/cm3
所述生长多量子阱发光层,包括以下步骤:
(a)反应腔压力维持在50-200torr,在800-820℃时通入流量为50-80 slm的NH3、流量为100-200sccm的TEGa、流量为200-300sccm的TMIn,生长厚度为2.5-3.5nm的掺杂In的InxGa1-xN层,x=0.03-0.04,In掺杂浓度为2E+19-7E+19atoms/cm3
(b)升温至860-880℃,通入流量为50-80 slm的NH3、流量为300-400sccm的TEGa、流量为10-20sccm的TMAl,生长厚度为4-4.5nm的AlyGa1-yN层,y=0.08-0.12;
(c)重复步骤(a)和(b)3-8次;
所述生长电子阻挡层,包括以下步骤:
在850-870℃,反应腔压力50-200torr,通入流量为30-40 slm的NH3、流量为10-20sccm的TMGa、流量为10-40sccm的TMAl,流量为100-300sccm的Cp2Mg,生长总厚度为20-50nm的掺Mg的AlyGa1-yN层,Mg掺杂浓度为6E+19-1E+20 atom/cm3,在此过程中,通过控制TMAl流量,使得Al组分从y=0.1梯度增加至y=0.3。
10.根据权利要求8所述的紫外LED垂直芯片外延结构的制备方法,其特征在于,在所述预铺Al层之前,还包括以下步骤:
高温氢气处理硅衬底:在1000-1100℃,反应腔压力维持在50-200torr,氢气气氛下高温处理硅衬底1-3分钟;
所述预铺Al层,包括以下步骤:
在1000-1100℃,反应腔压力在50-200torr,通入流量为30-80sccm的TMAl,在硅衬底上沉积一层Al原子,沉积处理时间为40-120s;
所述生长AlN缓冲层,包括以下步骤:
在1000-1100℃,反应腔压力维持在50-200torr,通入流量为2-5slm的NH3、流量为100-200sccm的TMAl生长厚度10-20nm的第一AlN缓冲层;
降低温度至960-1060℃,反应腔压力维持在50-200torr,通入流量为3-6slm的NH3、流量为350-500sccm的TMAl生长厚度为50-100nm的第二AlN缓冲层;
降低温度至940-1040℃,反应腔压力维持在50-200torr,通入流量为0.2-0.6slm的NH3、流量为350-500sccm的TMAl生长厚度为100-200nm的第三AlN缓冲层;
所述生长AlyGa1-yN缓冲层,包括以下步骤:
温度1000-1100℃,反应腔压力维持在50-200torr,通入流量为0.4-0.8slm的NH3、流量为350-500sccm的TMAl、流量为45-55sccm的TMGa,在所述AlN层缓冲层上生长为厚度100-150nm的第一AlyGa1-yN缓冲层,y=0.35-0.40;
维持温度在1000-1100℃,反应腔压力维持在50-200torr,通入流量为0.4-0.8slm的NH3、流量为350-500sccm的TMAl、流量为25-35sccm的TMGa,生长厚度150-250nm的第二AlyGa1-yN缓冲层,y=0.20-0.25;
降低温度至960-1060℃,反应腔压力维持在50-200torr,通入流量为30-60slm的NH3、流量为200-240sccm的TMAl、流量为80-120sccm的TMGa,生长厚度350-450nm的第三AlyGa1-yN缓冲层,y=0.10-0.15;
所述依次生长掺杂Si的N型AlyGa1-yN电流扩展层以及AlyGa1-yN 隔离层,包括以下步骤:
在960-1060℃,反应腔压力维持50-200torr,通入流量为30-60 slm的NH3、流量为140-180sccm的TMAl、流量为100-140sccm的TMGa、流量为20-30sccm的SiH4,持续生长厚度2-3um的掺杂Si的N型AlyGa1-yN电流扩展层,y=0.05-0.07,Si掺杂浓度为8E+18-1E+19 atom/cm3
停止通入SiH4,继续生长厚度为50-100nm的AlyGa1-yN 隔离层,Al组分不变;
所述生长掺杂Mg的P型AlyGa1-yN电流扩展层,包括以下步骤:
在900-950℃,反应腔压力维持在50-200torr,通入流量为30-40 slm的NH3、流量为40-50sccm的TMGa、流量为30-40sccm的TMAl,流量为100-300sccm的Cp2Mg,在H2气氛下生长厚度为50-100nm的掺Mg的P型AlyGa1-yN电流扩展层,y=0.08-0.12,Mg掺杂浓度为1E+20-2E+20atom/cm3
所述生长掺杂Mg的P型GaN欧姆接触层,包括以下步骤:
在900-950℃,反应腔压力100-300torr,通入流量为50-80 slm的NH3、流量为10-20sccm的TMGa、流量为200-300sccm的Cp2Mg,生长厚度为10-20nm的掺Mg的P型GaN欧姆接触层,Mg掺杂浓度为2E+20-3E+20 atom/cm3
CN202210055643.0A 2022-01-18 2022-01-18 一种紫外led垂直芯片外延结构及其制备方法 Active CN114093990B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210055643.0A CN114093990B (zh) 2022-01-18 2022-01-18 一种紫外led垂直芯片外延结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210055643.0A CN114093990B (zh) 2022-01-18 2022-01-18 一种紫外led垂直芯片外延结构及其制备方法

Publications (2)

Publication Number Publication Date
CN114093990A true CN114093990A (zh) 2022-02-25
CN114093990B CN114093990B (zh) 2022-06-03

Family

ID=80308754

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210055643.0A Active CN114093990B (zh) 2022-01-18 2022-01-18 一种紫外led垂直芯片外延结构及其制备方法

Country Status (1)

Country Link
CN (1) CN114093990B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114497112A (zh) * 2022-03-30 2022-05-13 季华实验室 一种MicroLED显示面板制作方法及显示面板
CN115207176A (zh) * 2022-09-15 2022-10-18 江西兆驰半导体有限公司 用于深紫外led的外延结构及其制备方法、led
CN115810697A (zh) * 2023-02-10 2023-03-17 江西兆驰半导体有限公司 硅基紫外led外延结构及其制备方法、紫外led

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101540364A (zh) * 2009-04-23 2009-09-23 厦门大学 一种氮化物发光器件及其制备方法
CN102460739A (zh) * 2009-06-05 2012-05-16 加利福尼亚大学董事会 长波长非极性及半极性(Al,Ga,In)N基激光二极管
CN103943746A (zh) * 2014-03-24 2014-07-23 华灿光电(苏州)有限公司 一种GaN基发光二极管外延片及其制作方法
CN104409586A (zh) * 2014-11-13 2015-03-11 湘能华磊光电股份有限公司 GaN基Ⅲ-Ⅴ族化合物半导体LED外延片及生长方法
CN106328777A (zh) * 2016-09-08 2017-01-11 湘能华磊光电股份有限公司 一种发光二极管应力释放层的外延生长方法
CN108183152A (zh) * 2018-01-11 2018-06-19 马鞍山杰生半导体有限公司 紫外led外延制备方法和紫外led
CN109378366A (zh) * 2018-08-16 2019-02-22 华灿光电(浙江)有限公司 一种发光二极管外延片及其制造方法
CN109671820A (zh) * 2018-11-20 2019-04-23 华灿光电股份有限公司 一种GaN基发光二极管外延片及其制备方法
CN110112265A (zh) * 2019-05-22 2019-08-09 湘能华磊光电股份有限公司 一种led外延结构的生长方法
CN110635001A (zh) * 2019-09-27 2019-12-31 佛山市国星半导体技术有限公司 一种硅衬底GaN基外延结构的制备方法及外延结构
CN111916535A (zh) * 2020-07-06 2020-11-10 浙江沃普思智能科技有限公司 一种稳定的半极性深紫外uvc发光二极管及其制备方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101540364A (zh) * 2009-04-23 2009-09-23 厦门大学 一种氮化物发光器件及其制备方法
CN102460739A (zh) * 2009-06-05 2012-05-16 加利福尼亚大学董事会 长波长非极性及半极性(Al,Ga,In)N基激光二极管
CN103943746A (zh) * 2014-03-24 2014-07-23 华灿光电(苏州)有限公司 一种GaN基发光二极管外延片及其制作方法
CN104409586A (zh) * 2014-11-13 2015-03-11 湘能华磊光电股份有限公司 GaN基Ⅲ-Ⅴ族化合物半导体LED外延片及生长方法
CN106328777A (zh) * 2016-09-08 2017-01-11 湘能华磊光电股份有限公司 一种发光二极管应力释放层的外延生长方法
CN108183152A (zh) * 2018-01-11 2018-06-19 马鞍山杰生半导体有限公司 紫外led外延制备方法和紫外led
CN109378366A (zh) * 2018-08-16 2019-02-22 华灿光电(浙江)有限公司 一种发光二极管外延片及其制造方法
CN109671820A (zh) * 2018-11-20 2019-04-23 华灿光电股份有限公司 一种GaN基发光二极管外延片及其制备方法
CN110112265A (zh) * 2019-05-22 2019-08-09 湘能华磊光电股份有限公司 一种led外延结构的生长方法
CN110635001A (zh) * 2019-09-27 2019-12-31 佛山市国星半导体技术有限公司 一种硅衬底GaN基外延结构的制备方法及外延结构
CN111916535A (zh) * 2020-07-06 2020-11-10 浙江沃普思智能科技有限公司 一种稳定的半极性深紫外uvc发光二极管及其制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114497112A (zh) * 2022-03-30 2022-05-13 季华实验室 一种MicroLED显示面板制作方法及显示面板
CN114497112B (zh) * 2022-03-30 2022-07-15 季华实验室 一种MicroLED显示面板制作方法及显示面板
CN115207176A (zh) * 2022-09-15 2022-10-18 江西兆驰半导体有限公司 用于深紫外led的外延结构及其制备方法、led
CN115810697A (zh) * 2023-02-10 2023-03-17 江西兆驰半导体有限公司 硅基紫外led外延结构及其制备方法、紫外led

Also Published As

Publication number Publication date
CN114093990B (zh) 2022-06-03

Similar Documents

Publication Publication Date Title
CN114093990B (zh) 一种紫外led垂直芯片外延结构及其制备方法
CN110718612B (zh) 发光二极管外延片及其制造方法
CN109950372A (zh) 发光二极管外延片及其制造方法
CN115241336B (zh) 外延片、外延片生长工艺及发光二极管
CN114824004A (zh) 一种led外延结构及其制备方法
CN115064620A (zh) 阶梯组分YAlN/AlGaN超晶格p型层的高效深紫外发光二极管及制备方法
CN109830578B (zh) 一种led外延结构的生长方法
CN116364825A (zh) 复合缓冲层及其制备方法、外延片及发光二极管
CN114975703A (zh) 一种提高发光效率的led外延结构及其制作方法
CN116565098B (zh) 氮化镓发光二极管外延片及其生长工艺
CN116154072B (zh) 调控量子阱碳杂质的led外延片及其制备方法、led
CN109904289B (zh) 基于超晶格势垒量子阱结构的led及其制备方法
CN116682909A (zh) 一种led外延片、制备方法及led芯片
CN109192824B (zh) 一种提升氮化镓基发光二极管亮度的外延片及生长方法
CN115966640A (zh) 一种led芯片及其制备方法
CN114373840A (zh) 一种发光二极管外延片及其制备方法
CN114784150A (zh) 深紫外发光二极管的外延片及其制备方法
CN110061104B (zh) 氮化镓基发光二极管外延片的制造方法
CN113571615A (zh) 改善欧姆接触的发光二极管外延片及其制造方法
CN107910411B (zh) 发光二极管及其制备方法
CN117712253B (zh) 一种深紫外发光二极管及制备方法
CN113990993B (zh) 用于降低欧姆接触电阻的发光二极管外延片及其制造方法
WO2024119662A1 (zh) Led外延的生长方法及结构
CN110729383B (zh) 一种基于AlN/PSS复合衬底的高亮度发光二极管及其制备方法
CN117080328B (zh) 一种紫外led外延片及其制备方法、led芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant