CN109671820A - 一种GaN基发光二极管外延片及其制备方法 - Google Patents

一种GaN基发光二极管外延片及其制备方法 Download PDF

Info

Publication number
CN109671820A
CN109671820A CN201811383980.2A CN201811383980A CN109671820A CN 109671820 A CN109671820 A CN 109671820A CN 201811383980 A CN201811383980 A CN 201811383980A CN 109671820 A CN109671820 A CN 109671820A
Authority
CN
China
Prior art keywords
layer
gan
sublayer
type
low temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811383980.2A
Other languages
English (en)
Inventor
苏晨
王慧
肖扬
肖云飞
胡加辉
李鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Corp
Original Assignee
HC Semitek Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Corp filed Critical HC Semitek Corp
Priority to CN201811383980.2A priority Critical patent/CN109671820A/zh
Publication of CN109671820A publication Critical patent/CN109671820A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明公开了一种GaN基发光二极管外延片及其制备方法,属于GaN基发光二极管领域。所述方法包括:提供衬底;在所述衬底上顺次沉积缓冲层、非掺杂GaN层、N型掺杂GaN层、低温应力释放层、多量子阱层、低温P型GaN层、电子阻挡层、高温P型GaN层、以及P型接触层,所述电子阻挡层包括若干层叠的复合层,所述复合层包括BAlN子层和GaN子层,所述BAlN子层为BxAl1‑xN子层,0.13≤x≤0.15。

Description

一种GaN基发光二极管外延片及其制备方法
技术领域
本发明涉及GaN基发光二极管领域,特别涉及一种GaN基发光二极管外延片及其制备方法。
背景技术
GaN(氮化镓)基LED(Light Emitting Diode,发光二极管)一般包括外延片和在外延片上制备的电极。外延片通常包括:衬底、以及顺次层叠在衬底上的缓冲层、非掺杂GaN层、N型GaN层、MQW(Multiple Quantum Well,多量子阱)层、电子阻挡层、P型GaN层和接触层。当有电流注入GaN基LED时,N型GaN层等N型区的电子和P型GaN层等P型区的空穴进入MQW有源区并且复合,发出可见光。其中,电子阻挡层一般是AlGaN电子阻挡层,用于阻挡MQW有源区的电子溢流至P型区,增加电子和空穴的空间复合几率。
在实现本发明的过程中,发明人发现现有技术至少存在以下问题:AlGaN电子阻挡层在阻挡电子溢流的同时会产生一个高的价带带阶,高的价带带阶将阻碍空穴向MQW有源区迁移,从而导致载流子复合发光效率降低,降低了LED的内量子发光效率。
发明内容
本发明实施例提供了一种GaN基发光二极管外延片及其制备方法,能够实现电子阻挡层的能带为价带带阶接近于0、且导带带阶比较高的能带结构。所述技术方案如下:
第一方面,提供了一种GaN基发光二极管外延片的制备方法,所述方法包括:
提供衬底;
在所述衬底上顺次沉积缓冲层、非掺杂GaN层、N型掺杂GaN层、低温应力释放层、多量子阱层、低温P型GaN层、电子阻挡层、高温P型GaN层、以及P型接触层,所述电子阻挡层包括若干层叠的复合层,所述复合层包括BAlN子层和GaN子层,所述BAlN子层为BxAl1-xN子层,0.13≤x≤0.15。
可选地,所述在所述衬底上顺次沉积缓冲层、非掺杂GaN层、N型掺杂GaN层、低温应力释放层、多量子阱层、低温P型GaN层、电子阻挡层、高温P型GaN层、以及P型接触层,包括:
将所述衬底放置到金属有机化合物化学气相沉淀设备的反应腔中的衬底托盘上,并对所述衬底托盘进行加热和驱动所述衬底托盘转动;
在所述衬底上顺次沉积所述缓冲层、所述非掺杂GaN层、所述N型掺杂GaN层、所述低温应力释放层、所述多量子阱层、以及所述低温P型GaN层;
在所述低温P型GaN层上沉积所述电子阻挡层,在生长所述电子阻挡层时,所述衬底托盘的转速为800~1000转/分钟,所述反应腔的温度为900~1000℃,所述反应腔的压力为20~200torr;
在所述电子阻挡层上顺次沉积所述高温P型GaN层、以及所述P型接触层。
可选地,所述在所述低温P型GaN层上沉积所述电子阻挡层,包括:
向所述反应腔输送第一反应气体,以生长第i个复合层中的BAlN子层,所述第一反应气体包括氨气、三甲基硼、三甲基铝和三乙基镓,i为正整数;
向所述反应腔输送第二反应气体,以生长所述第i个复合层中的GaN子层,所述第二反应气体包括氨气和三乙基镓,所述第一反应气体中的氨气流量为所述第二反应气体中的氨气流量的2%~30%。
可选地,所述电子阻挡层的厚度为20nm~60nm,3≤i。
可选地,x=0.13、0.14或者0.15。
第二方面,提供了一种GaN基发光二极管外延片,所述发光二极管外延片包括:
衬底、在所述衬底上顺次沉积的缓冲层、非掺杂GaN层、N型掺杂GaN层、低温应力释放层、多量子阱层、低温P型GaN层、电子阻挡层、高温P型GaN层、以及P型接触层,所述电子阻挡层包括若干层叠的复合层,所述复合层包括BAlN子层和GaN子层,所述BAlN子层为BxAl1- xN子层,0.13≤x≤0.15。
可选地,所述复合层的数量大于或等于3,所述电子阻挡层的厚度为20nm~60nm。
可选地,所述复合层的数量等于10,所述电子阻挡层的厚度为40nm。
可选地,所述缓冲层的厚度是15~35nm,所述非掺杂GaN层的厚度是1~3μm,所述N型掺杂GaN层的厚度是1~2μm,所述低温应力释放层的厚度是134~310nm,所述多量子阱层的厚度为30~350nm,所述低温P型GaN层的厚度是200~400nm,所述高温P型GaN层的厚度为100~300nm,所述P型接触层的厚度是50~100nm。
可选地,x=0.13、0.14或者0.15。
本发明实施例提供的技术方案带来的有益效果是:通过电子阻挡层包括若干层叠的复合层,所述复合层包括BAlN子层和GaN子层,当BAlN子层为BxAl1-xN子层,且0.13<x<0.15时,电子阻挡层的价带带阶为-0.2±0.3eV,接近于0,电子阻挡层的导带带阶为2.1±0.3eV,比较高,实现了价带带阶接近于0、且导带带阶比较高的能带结构,价带带阶接近于0时,空穴注入多量子阱层将不被阻挡,而导带带阶比较高时,将阻挡电子流入P型区,从而避免传统AlGaN电子阻挡层的引入而产生的对空穴注入效率的影响,从而能更好的提升电子和空穴的空间复合几率,提高器件的内量子效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种GaN基发光二极管外延片的制备方法的流程图;
图2是本发明实施例提供的一种GaN基发光二极管外延片的制备方法的流程图;
图3是本发明实施例提供的一种GaN基发光二极管外延片的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
图1示出了本发明实施例提供的一种GaN基发光二极管外延片的制备方法。参见图1,该方法流程包括如下步骤。
步骤101、提供衬底。
步骤102、在衬底上顺次沉积缓冲层、非掺杂GaN层、N型掺杂GaN层、低温应力释放层、多量子阱层、低温P型GaN层、电子阻挡层、高温P型GaN层、以及P型接触层。
其中,电子阻挡层包括若干层叠的复合层,复合层包括BAlN子层和GaN子层,BAlN子层为BxAl1-xN子层,0.13≤x≤0.15。
本发明实施例通过电子阻挡层包括若干层叠的复合层,复合层包括BAlN子层和GaN子层,当BAlN子层为BxAl1-xN子层,且0.13<x<0.15时,电子阻挡层的价带带阶为-0.2±0.3eV,接近于0,电子阻挡层的导带带阶为2.1±0.3eV,比较高,实现了价带带阶接近于0、且导带带阶比较高的能带结构,价带带阶接近于0时,空穴注入多量子阱层将不被阻挡,而导带带阶比较高时,将阻挡电子流入P型区,从而避免传统AlGaN电子阻挡层的引入而产生的对空穴注入效率的影响,从而能更好的提升电子和空穴的空间复合几率,提高器件的内量子效率。
图2示出了本发明实施例提供的一种GaN基发光二极管外延片的制备方法。参见图2,该方法流程包括如下步骤。
步骤201、提供衬底。
示例性地,衬底可以是(0001)晶向蓝宝石衬底(Al2O3)。
步骤202、将衬底放置到MOCVD(Metal-organic Chemical Vapor Deposition,金属有机化合物化学气相沉淀)设备的反应腔中的衬底托盘上,并对衬底托盘进行加热和驱动衬底托盘转动。
示例性地,衬底托盘可以是石墨托盘。衬底托盘转动时,衬底将随衬底托盘转动。
具体地,通过MOCVD方法生长外延材料时,可以采用高纯氮气或者氢气作为载气,氨气作为氮源,三甲基镓或三甲基乙作为镓源,三甲基铟作为铟源,三甲基铝作为铝源,三甲基硼作为硼源,N型掺杂剂选用硅烷,P型掺杂剂选用二茂镁。
需要说明的是,下述生长过程中控制的温度和压力实际上是指MOCVD设备的反应腔内的温度和压力。
步骤203、对衬底进行退火处理。
当采用MOCVD方法沉积缓冲层时,退火处理方式包括:将衬底放置到MOCVD设备的反应腔内,然后在氢气气氛中退火处理10分钟,清洁衬底表面,退火温度在1000℃与1100℃之间,压力在200torr~500torr之间,然后进行氮化处理。
步骤204、在衬底上沉积缓冲层。
其中,缓冲层可以是GaN缓冲层,也可以是AlN缓冲层。
采用MOCVD方法生长GaN缓冲层,包括:首先,将MOCVD设备的反应腔内温度调整至400℃~600℃,生长15至35nm厚的GaN缓冲层,生长压力区间为200Torr~600Torr。其次,缓冲层原位退火处理,温度在1000℃~1200℃,时间在5分钟至10分钟之间,压力为400Torr~600Torr。
步骤205、在缓冲层上沉积非掺杂GaN层。
示例性地,非掺杂GaN层的生长温度为1000℃~1150℃,生长厚度在1至3微米之间,生长压力在100Torr至200Torr之间。
步骤206、在非掺杂GaN层上沉积N型掺杂GaN层。
示例性地,N型GaN层的厚度在1~2微米之间,生长温度在1100℃~1150℃,生长压力在200Torr左右,Si掺杂浓度在1×1018cm-3~5×1019cm-3之间。
步骤207、在N型掺杂GaN层上沉积低温应力释放层。
示例性地,低温应力释放层包括依次生长的第一N型GaN子层、2~10个周期的InGaN/GaN周期性结构、以及第二N型GaN子层。其中,第一N型GaN子层、2~10个周期的InGaN/GaN周期性结构、以及第二N型GaN子层的厚度依次为50nm、2nm/20nm、40nm。生长温度为800~900℃,生长压力为100~500Torr。
步骤208、在低温应力释放层上沉积多量子阱层。
示例性地,多量子阱层可以由3到15个周期的量子阱垒层构成。量子阱垒层包括InzGa1-zN(0<z<1)量子阱和GaN量子垒,量子阱的厚度在3nm左右,生长温度的范围在720℃~829℃间,生长压力范围在100Torr与500Torr之间。量子垒的厚度在9nm至20nm间,生长温度在850℃~959℃之间,生长压力在100Torr到500Torr之间。
步骤209、在多量子阱层上生长低温P型GaN层。
示例性地,低温P型GaN层的厚度为200~400nm,生长温度为700~800℃,生长压力在200Torr。
步骤210、在低温P型GaN层上沉积电子阻挡层。
其中,电子阻挡层包括若干层叠的复合层,复合层包括BAlN子层和GaN子层。BAlN子层为BxAl1-xN子层,0.13≤x≤0.15。
表1示出了采用BAlN子层和GaN子层的电子阻挡层与采用AlGaN子层和GaN子层的传统电子阻挡层的能带参数比照。参见表1,相比于传统电子阻挡层的0.5±0.3eV的价带带阶、以及1.4±0.3eV的导带带阶,当BAlN子层为BxAl1-xN子层,且0.13<x<0.15时,电子阻挡层的价带带阶为-0.2±0.3eV,接近于0,电子阻挡层的导带带阶为2.1±0.3eV,比较高,实现了价带带阶接近于0、且导带带阶比较高的能带结构。价带带阶接近于0时,空穴注入多量子阱层将不被阻挡,而导带带阶比较高时,将阻挡电子流入P型区,从而避免传统AlGaN电子阻挡层的引入而产生的对空穴注入效率的影响,从而能更好的提升电子和空穴的空间复合几率,提高器件的内量子效率。
表1
示例性地,x=0.13、0.14或者0.15。
示例性地,在生长电子阻挡层时,衬底托盘的转速为800~1000转/分钟,反应腔的温度为900~1000℃,反应腔的压力为20~200torr。
通过低压且低转速生长电子阻挡层,能够降低氨气分别与三甲基硼和三甲基铝发生预反应的速率。
示例性地,电子阻挡层的生长过程可以包括:向反应腔输送第一反应气体,以生长第i个复合层中的BAlN子层;向反应腔输送第二反应气体,以生长第i个复合层中的GaN子层,第一反应气体包括氨气、三甲基硼、三甲基铝和三乙基镓,第二反应气体包括氨气和三乙基镓,第一反应气体中的氨气流量为第二反应气体中的氨气流量的2%~30%。
示例性地,第二反应气体的流量为10~70sccm。
在低压和低转速生长的情形下,再通过低氨气流量生长BAlN子层,高氨气流量生长GaN子层,能够进一步地降低NH3(氨气)与TEB/TEAl(三甲基硼/三甲基铝)的预反应。
需要说明的是,本发明实施例不限制复合层中BAlN子层与GaN子层的生长顺序,在生成一层复合层时,可以先生长一层BAlN子层再在BAlN子层上生长GaN子层,也可以先生长一层GaN子层再在GaN子层上生长BAlN子层。
其中,i为正整数。示例性地,3≤i,电子阻挡层的厚度为20nm~60nm。示例性地,3≤i≤15,比如i=10。
电子阻挡层的厚度在20nm至100nm之间。
步骤211、在电子阻挡层上沉积高温P型GaN层。
示例性地,高温P型GaN层的生长温度为950℃~1000℃,生长压力为200torr,高温P型GaN层的厚度可以为100nm~300nm。
步骤212、在高温P型GaN层上沉积P型接触层。
示例性地,P型接触层为GaN或者InGaN层,其厚度为50nm至100nm之间,生长温度区间为850℃~950℃,生长压力区间为200Torr~500Torr。
示例性地,P型接触层生长结束后,将MOCVD设备的反应腔内温度降低,在氮气气氛中退火处理,退火温度区间为650℃~850℃,退火处理5到15分钟,降至室温,完成外延生长。
图3示出了本发明实施例提供的一种GaN基发光二极管外延片。参见图3,该发光二极管外延片包括:衬底1、以及在衬底1上顺次沉积的缓冲层2、非掺杂GaN层3、N型掺杂GaN层4、低温应力释放层5、多量子阱层6、低温P型GaN层7、电子阻挡层8、高温P型GaN层9和P型接触层10。电子阻挡层8包括若干层叠的复合层80。复合层80包括BAlN子层81和GaN子层82。BAlN子层81为BxAl1-xN子层,0.13≤x≤0.15。
通过电子阻挡层8包括若干层叠的复合层80,复合层80包括BAlN子层81和GaN子层82,当BAlN子层81为BxAl1-xN子层,且0.13≤x≤0.15时,电子阻挡层8的价带带阶为-0.2±0.3eV,接近于0,电子阻挡层8的导带带阶为2.1±0.3eV,比较高,实现了价带带阶接近于0、且导带带阶比较高的能带结构,价带带阶接近于0时,空穴注入多量子阱层将不被阻挡,而导带带阶比较高时,将阻挡电子流入P型区,从而避免传统AlGaN电子阻挡层的引入而产生的对空穴注入效率的影响,从而能更好的提升电子和空穴的空间复合几率,提高器件的内量子效率。
示例性地,可以采用图1或图2示出的方法制备图3示出的GaN基发光二极管外延片。
示例性地,电子阻挡层8为低压且低转速生长的电子阻挡层。低压且低转速生长电子阻挡层8,能够降低氨气分别与三甲基硼和三甲基铝发生预反应的速率。
示例性地,BAlN子层81为低氨气流量生长的BAlN子层,GaN子层82为高氨气流量生长的GaN子层。在低压和低转速生长的情形下,再通过低氨气流量生长BAlN子层81,能够进一步地降低NH3(氨气)与TEB/TEAl(三甲基硼/三甲基铝)的预反应。
示例性地,复合层80的数量大于或等于3,电子阻挡层8的厚度为20nm~60nm。比如,复合层80的数量等于10,电子阻挡层8的厚度为40nm。
示例性地,x=0.13、0.14或者0.15。
示例性地,衬底1为蓝宝石衬底;缓冲层2可以为GaN层,缓冲层2的厚度可以是15~35nm;非掺杂GaN层3的厚度可以是1~3μm;N型掺杂GaN层4的厚度可以是1~2μm;低温应力释放层5可以为插入有InGaN/GaN周期性结构的GaN层,其厚度可以是134~310nm;多量子阱层6可以由3到15个周期的量子阱垒层构成,量子阱垒层包括InzGa1-zN(0<z<1)量子阱和GaN量子垒,InzGa1-zN量子阱的厚度在3nm左右,优选为3nm,GaN量子垒的厚度在9nm至20nm间,多量子阱层6的厚度为30~350nm;低温P型GaN层7的厚度可以是200~400nm;电子阻挡层8的厚度可以是40nm;高温P型GaN层9的厚度可以为100nm~300nm;P型接触层10可以是GaN或者InGaN层,其厚度可以是50~100nm。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种GaN基发光二极管外延片的制备方法,其特征在于,所述方法包括:
提供衬底;
在所述衬底上顺次沉积缓冲层、非掺杂GaN层、N型掺杂GaN层、低温应力释放层、多量子阱层、低温P型GaN层、电子阻挡层、高温P型GaN层、以及P型接触层,所述电子阻挡层包括若干层叠的复合层,所述复合层包括BAlN子层和GaN子层,所述BAlN子层为BxAl1-xN子层,0.13≤x≤0.15。
2.根据权利要求1所述的方法,其特征在于,所述在所述衬底上顺次沉积缓冲层、非掺杂GaN层、N型掺杂GaN层、低温应力释放层、多量子阱层、低温P型GaN层、电子阻挡层、高温P型GaN层、以及P型接触层,包括:
将所述衬底放置到金属有机化合物化学气相沉淀设备的反应腔中的衬底托盘上,并对所述衬底托盘进行加热和驱动所述衬底托盘转动;
在所述衬底上顺次沉积所述缓冲层、所述非掺杂GaN层、所述N型掺杂GaN层、所述低温应力释放层、所述多量子阱层、以及所述低温P型GaN层;
在所述低温P型GaN层上沉积所述电子阻挡层,在生长所述电子阻挡层时,所述衬底托盘的转速为800~1000转/分钟,所述反应腔的温度为900~1000℃,所述反应腔的压力为20~200torr;
在所述电子阻挡层上顺次沉积所述高温P型GaN层、以及所述P型接触层。
3.根据权利要求2所述的方法,其特征在于,所述在所述低温P型GaN层上沉积所述电子阻挡层,包括:
向所述反应腔输送第一反应气体,以生长第i个复合层中的BAlN子层,所述第一反应气体包括氨气、三甲基硼、三甲基铝和三乙基镓,i为正整数;
向所述反应腔输送第二反应气体,以生长所述第i个复合层中的GaN子层,所述第二反应气体包括氨气和三乙基镓,所述第一反应气体中的氨气流量为所述第二反应气体中的氨气流量的2%~30%。
4.根据权利要求3所述的方法,其特征在于,所述电子阻挡层的厚度为20nm~60nm,3≤i。
5.根据权利要求1-4中任一项所述的方法,其特征在于,x=0.13、0.14或者0.15。
6.一种GaN基发光二极管外延片,其特征在于,所述发光二极管外延片包括:
衬底、在所述衬底上顺次沉积的缓冲层、非掺杂GaN层、N型掺杂GaN层、低温应力释放层、多量子阱层、低温P型GaN层、电子阻挡层、高温P型GaN层、以及P型接触层,所述电子阻挡层包括若干层叠的复合层,所述复合层包括BAlN子层和GaN子层,所述BAlN子层为BxAl1-xN子层,0.13≤x≤0.15。
7.根据权利要求6所述的外延片,其特征在于,所述复合层的数量大于或等于3,所述电子阻挡层的厚度为20nm~60nm。
8.根据权利要求7所述的外延片,其特征在于,所述复合层的数量等于10,所述电子阻挡层的厚度为40nm。
9.根据权利要求6-8中任一项所述的外延片,其特征在于,所述缓冲层的厚度是15~35nm,所述非掺杂GaN层的厚度是1~3μm,所述N型掺杂GaN层的厚度是1~2μm,所述低温应力释放层的厚度是134~310nm,所述多量子阱层的厚度为30~350nm,所述低温P型GaN层的厚度是200~400nm,所述高温P型GaN层的厚度为100~300nm,所述P型接触层的厚度是50~100nm。
10.根据权利要求6-8中任一项所述的外延片,其特征在于,x=0.13、0.14或者0.15。
CN201811383980.2A 2018-11-20 2018-11-20 一种GaN基发光二极管外延片及其制备方法 Pending CN109671820A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811383980.2A CN109671820A (zh) 2018-11-20 2018-11-20 一种GaN基发光二极管外延片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811383980.2A CN109671820A (zh) 2018-11-20 2018-11-20 一种GaN基发光二极管外延片及其制备方法

Publications (1)

Publication Number Publication Date
CN109671820A true CN109671820A (zh) 2019-04-23

Family

ID=66142561

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811383980.2A Pending CN109671820A (zh) 2018-11-20 2018-11-20 一种GaN基发光二极管外延片及其制备方法

Country Status (1)

Country Link
CN (1) CN109671820A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110137319A (zh) * 2019-05-21 2019-08-16 芜湖德豪润达光电科技有限公司 Led外延结构及其制作方法
CN110791805A (zh) * 2019-10-31 2020-02-14 中国电子科技集团公司第十三研究所 一种衬底、外延片及其生长方法
CN112164740A (zh) * 2020-09-04 2021-01-01 广东省科学院半导体研究所 一种基于电子缓冲器的深紫外发光二极管及其制作方法
CN112259654A (zh) * 2020-10-20 2021-01-22 广东省科学院半导体研究所 紫外led外延片及其制备方法与应用
CN114093990A (zh) * 2022-01-18 2022-02-25 季华实验室 一种紫外led垂直芯片外延结构及其制备方法
CN114420801A (zh) * 2021-12-20 2022-04-29 江西兆驰半导体有限公司 一种发光二极管外延片制备方法及外延片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106025032A (zh) * 2016-06-21 2016-10-12 华灿光电(苏州)有限公司 一种发光二极管的外延片及其生长方法
CN107195736A (zh) * 2017-05-27 2017-09-22 华灿光电(浙江)有限公司 一种氮化镓基发光二极管外延片及其生长方法
CN108550675A (zh) * 2018-05-23 2018-09-18 华灿光电(浙江)有限公司 一种发光二极管外延片及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106025032A (zh) * 2016-06-21 2016-10-12 华灿光电(苏州)有限公司 一种发光二极管的外延片及其生长方法
CN107195736A (zh) * 2017-05-27 2017-09-22 华灿光电(浙江)有限公司 一种氮化镓基发光二极管外延片及其生长方法
CN108550675A (zh) * 2018-05-23 2018-09-18 华灿光电(浙江)有限公司 一种发光二极管外延片及其制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HAIDING SUN等: ""Band alignment of B0.14Al0.86N/Al0.7Ga0.3N heterojunction"", 《APPLIED PHYSICS LETTERS》 *
HAIDING SUN等: ""Nearly-zero valence band and large conduction band offset at BAlN/GaN heterointerface for optical and power device application"", 《APPLIED SURFACE SCIENCE》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110137319A (zh) * 2019-05-21 2019-08-16 芜湖德豪润达光电科技有限公司 Led外延结构及其制作方法
CN110791805A (zh) * 2019-10-31 2020-02-14 中国电子科技集团公司第十三研究所 一种衬底、外延片及其生长方法
CN112164740A (zh) * 2020-09-04 2021-01-01 广东省科学院半导体研究所 一种基于电子缓冲器的深紫外发光二极管及其制作方法
CN112259654A (zh) * 2020-10-20 2021-01-22 广东省科学院半导体研究所 紫外led外延片及其制备方法与应用
CN112259654B (zh) * 2020-10-20 2022-02-22 广东省科学院半导体研究所 紫外led外延片及其制备方法与应用
CN114420801A (zh) * 2021-12-20 2022-04-29 江西兆驰半导体有限公司 一种发光二极管外延片制备方法及外延片
CN114093990A (zh) * 2022-01-18 2022-02-25 季华实验室 一种紫外led垂直芯片外延结构及其制备方法
CN114093990B (zh) * 2022-01-18 2022-06-03 季华实验室 一种紫外led垂直芯片外延结构及其制备方法

Similar Documents

Publication Publication Date Title
CN109671820A (zh) 一种GaN基发光二极管外延片及其制备方法
CN106784210B (zh) 一种发光二极管的外延片及其制作方法
CN109904288A (zh) 氮化镓基发光二极管外延片及其制造方法
CN108461592B (zh) 一种发光二极管外延片及其制造方法
CN109802020B (zh) 一种GaN基发光二极管外延片及其制备方法
CN109524522A (zh) 一种GaN基发光二极管外延片及其制备方法
CN109786520A (zh) 一种发光二极管外延片及其制造方法
CN109888068B (zh) 近紫外发光二极管外延片及其制备方法
CN109830580A (zh) 氮化镓基发光二极管外延片及其制造方法
CN109545925A (zh) 一种GaN基发光二极管外延片及其制备方法
CN109346576A (zh) 一种发光二极管外延片及其制备方法
CN109920896A (zh) 氮化镓基发光二极管外延片及其制造方法
CN108336198A (zh) 一种发光二极管外延片及其制造方法
CN109103303A (zh) 一种发光二极管外延片的制备方法及发光二极管外延片
CN109786530A (zh) 一种GaN基发光二极管外延片及其制备方法
CN109768133A (zh) 氮化镓基发光二极管外延片及其制造方法
CN109360873A (zh) 一种GaN基发光二极管外延片及其制备方法
CN109860353A (zh) 一种GaN基发光二极管外延片及其制备方法
CN108281514A (zh) 一种发光二极管外延片的制备方法
CN115986018A (zh) 一种外延片、外延片制备方法及发光二极管
CN110047982A (zh) 发光二极管、外延片及其制备方法
CN110364598A (zh) 发光二极管外延片及其制作方法
CN109904066A (zh) GaN基发光二极管外延片的制备方法
CN109830576A (zh) 一种GaN基发光二极管外延片的制备方法
CN109659407A (zh) 一种GaN基发光二极管外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190423

RJ01 Rejection of invention patent application after publication