CN105336821A - GaN基LED外延结构及其制备方法 - Google Patents

GaN基LED外延结构及其制备方法 Download PDF

Info

Publication number
CN105336821A
CN105336821A CN201510646869.8A CN201510646869A CN105336821A CN 105336821 A CN105336821 A CN 105336821A CN 201510646869 A CN201510646869 A CN 201510646869A CN 105336821 A CN105336821 A CN 105336821A
Authority
CN
China
Prior art keywords
gan
ingan
layer
type
led epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510646869.8A
Other languages
English (en)
Inventor
琚晶
马后永
游正璋
李起鸣
张宇
徐慧文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Enraytek Optoelectronics Co Ltd
Original Assignee
Enraytek Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Enraytek Optoelectronics Co Ltd filed Critical Enraytek Optoelectronics Co Ltd
Priority to CN201510646869.8A priority Critical patent/CN105336821A/zh
Publication of CN105336821A publication Critical patent/CN105336821A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Abstract

本发明提供一种GaN基LED外延结构及其制备方法，所述外延结构包括依次层叠的AlN薄膜、缓冲层、未掺杂的GaN层、N型GaN层、InGaN/GaN浅量子阱超晶格结构、InGaN/GaN多量子阱发光层结构、P型电子阻挡层及P型GaN层，其中，所述缓冲层为AlN结构、AlN/GaN超晶格结构、或AlN到AlxGa1-xN的渐变结构中的一种。本发明先在衬底上镀一层AlN薄膜，然后再生长缓冲层来调节衬底与外延层之间的晶格及热膨胀失配，从而改善了外延底层的应力。本发明可以使外延底层晶体缺陷减少，质量提高，同时，较传统的外延生长方法，本发明具有明显的亮度提升效果，在LED生产制造领域具有广泛的应用前景。

Description

GaN基LED外延结构及其制备方法
技术领域
本发明属于半导体照明领域，特别是涉及一种GaN基LED外延结构及其制备方法。
背景技术
半导体照明作为新型高效固体光源，具有寿命长、节能、环保、安全等显著优点，将成为人类照明史上继白炽灯、荧光灯之后的又一次飞跃，其应用领域正在迅速扩大，正带动传统照明、显示等行业的升级换代，其经济效益和社会效益巨大。正因如此，半导体照明被普遍看作是21世纪最具发展前景的新兴产业之一，也是未来几年光电子领域最重要的制高点之一。发光二极管(LED)是由Ⅲ-Ⅳ族化合物，如GaAs(砷化镓)、GaP(磷化镓)、GaAsP(磷砷化镓)等半导体制成的，其核心是PN结。因此它具有一般P-N结的I-N特性，即正向导通，反向截止、击穿特性。此外，在一定条件下，它还具有发光特性。在正向电压下，电子由N区注入P区，空穴由P区注入N区。进入对方区域的少数载流子一部分与多数载流子复合而发光。
发光二极管(LED，LightEmittingDiode)由于具有寿命长、耗能低等优点，已被广泛应用于各个领域，尤其随着其照明性能指标日益大幅提高，LED在照明领域常用作发光装置。其中，以氮化镓(GaN)为代表的III-V族化合物半导体，尤其是InGaN/GaN(氮化镓铟/氮化镓)基LED由于具有带隙宽、发光效率高、电子饱和漂移速度高、化学性质稳定等特点，在高亮度蓝光发光二极管、蓝光激光器等光电子器件领域有着巨大的应用潜力，引起了人们的广泛关注。
由于LED外延结构与衬底之间存在较大的晶格常数及热膨胀系数失配(如蓝宝石衬底与GaN材料：16％失配)，使得外延结构生长过程中产生很多缺陷。这些缺陷成为电子与空穴非辐射性复合中心，降低内量子效率，而内量子效率对LED外延结构的亮度起着决定性的影响。传统的提高外延结构结晶质量的方法有很多，如使用GaN作为衬底来进行外延生长，但是GaN衬底成本昂贵，应用受限。
基于以上原因，提供一种可以减少晶格失配造成的缺陷，提升外延结构亮度的LED外延结构及制备方法实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种GaN基LED外延结构及其制备方法，用于解决现有技术中由于晶格常数及热膨胀系数失配使得外延结构生长过程中产生很多缺陷的问题。
为实现上述目的及其他相关目的，本发明提供一种GaN基LED外延结构的制备方法，所述制备方法包括步骤：步骤1)，提供一生长衬底，于所述生长衬底上形成AlN薄膜；步骤2)，于所述AlN薄膜上形成缓冲层，所述缓冲层为AlN结构、AlN/GaN超晶格结构、或AlN到AlxGa1-xN的渐变结构中的一种，其中0≤x<1，x逐渐减小；步骤3)，于所述缓冲层上依次生长未掺杂的GaN层以及N型GaN层；步骤4)，于所述N型GaN层上生长InGaN/GaN浅量子阱超晶格结构；步骤5)，于所述InGaN/GaN浅量子阱超晶格结构上生长InGaN/GaN多量子阱发光层结构；以及步骤6)，于所述InGaN/GaN多量子阱发光层结构上依次生长P型电子阻挡层及P型GaN层。
作为本发明的GaN基LED外延结构的制备方法的一种优选方案，所述生长衬底包括蓝宝石衬底、GaN衬底、硅衬底及碳化硅衬底中的一种。
作为本发明的GaN基LED外延结构的制备方法的一种优选方案，步骤1)形成的AlN薄膜的厚度范围为5～50nm；步骤2)形成的缓冲层的厚度范围为15～50nm。
作为本发明的GaN基LED外延结构的制备方法的一种优选方案，步骤3)中，所述未掺杂的GaN层及N型GaN层生长温度范围为1000～1200℃，总生长厚度范围为1.5～4.5um，所述N型GaN层中，Si掺杂浓度范围为1e18～3e19/cm3。
作为本发明的GaN基LED外延结构的制备方法的一种优选方案，步骤4)中，所述InGaN/GaN浅量子阱超晶格结构的生长温度范围为700～900℃，所述InGaN/GaN浅量子阱超晶格结构的周期对数量范围为3～30，InGaN势阱中In组分的原子比范围为1～5％，InGaN势阱的厚度范围为1.0～4.0nm，GaN势垒的厚度范围为1.0～9.0nm。
作为本发明的GaN基LED外延结构的制备方法的一种优选方案，步骤5)中，所述InGaN/GaN多量子阱发光层结构的生长温度范围为700～900℃，所述InGaN/GaN多量子阱发光层结构含有的势垒势阱周期对数量范围为5～18，InGaN势阱中In的组分的原子比范围为15～20％，InGaN势阱的厚度范围为2.0～4.0nm，GaN势垒的厚度范围为3～15nm。
作为本发明的GaN基LED外延结构的制备方法的一种优选方案，步骤6)中，所述P型电子阻挡层为P型AlGaN、P型AlInGaN或P型AlGaN/GaN超晶格结构中的一种，所述P型电子阻挡层的总厚度范围为30～80nm，所述P型电子阻挡层中Mg掺杂浓度范围为5e18～3.5e19/cm3。
作为本发明的GaN基LED外延结构的制备方法的一种优选方案，步骤6)中，所述P型GaN层中Mg掺杂浓度范围为5e18～1e20/cm3，所述P型GaN层的厚度范围为30～150nm。
本发明还提供一种GaN基LED外延结构，所述GaN基LED外延结构包括依次层叠的AlN薄膜、缓冲层、未掺杂的GaN层、N型GaN层、InGaN/GaN浅量子阱超晶格结构、InGaN/GaN多量子阱发光层结构、P型电子阻挡层以及P型GaN层，其中，所述缓冲层包括AlN结构、AlN/GaN超晶格结构、或AlN到AlxGa1-xN的渐变结构，其中0≤x<1，x逐渐减小。
作为本发明的GaN基LED外延结构的一种优选方案，所述GaN基LED外延结构形成于包括蓝宝石衬底、GaN衬底、硅衬底以及碳化硅衬底之一的生长衬底上。
作为本发明的GaN基LED外延结构的一种优选方案，所述AlN薄膜的厚度范围为5～50nm，所述缓冲层的厚度范围为15～50nm。
作为本发明的GaN基LED外延结构的一种优选方案，所述未掺杂的GaN层及N型GaN层的总厚度范围为1.5～4.5um，所述N型GaN层中，Si掺杂浓度范围为1e18～3e19/cm3。
作为本发明的GaN基LED外延结构的一种优选方案，所述InGaN/GaN浅量子阱超晶格结构的周期对数量范围为3～30，InGaN势阱中In组分的原子比范围为1～5％，InGaN势阱的厚度范围为1.0～4.0nm，GaN势垒的厚度范围为1.0～9.0nm。
作为本发明的GaN基LED外延结构的一种优选方案，所述InGaN/GaN多量子阱发光层结构含有的势垒势阱周期对数量范围为5～18，InGaN势阱中In的组分的原子比范围为15～20％，InGaN势阱的厚度范围为2.0～4.0nm，GaN势垒的厚度范围为3～15nm。
作为本发明的GaN基LED外延结构的一种优选方案，所述P型电子阻挡层包括P型AlGaN、P型AlInGaN及P型AlGaN/GaN超晶格结构中的一种，所述P型电子阻挡层的总厚度范围为30～80nm，所述P型电子阻挡层中Mg掺杂浓度范围为5e18～3.5e19/cm3。
作为本发明的GaN基LED外延结构的一种优选方案，所述P型GaN层中Mg掺杂浓度范围为5e18～1e20/cm3，所述P型GaN层的厚度范围为30～150nm。
如上所述，本发明的GaN基LED外延结构及其制备方法，具有以下有益效果：本发明提出了一种提高晶体生长质量的高亮度GaN基LED外延结构及其制备方法，本发明先在衬底上镀一层AlN薄膜，然后再生长AlN结构、AlN/GaN超晶格结构、或AlN到AlxGa1-xN的渐变结构缓冲层来调节衬底与外延层之间的晶格及热膨胀失配，从而改善了外延底层的应力。本发明可以使外延底层晶体缺陷减少，质量提高，同时，较传统的外延生长方法，本发明具有明显的亮度提升效果，在LED生产制造领域具有广泛的应用前景。
附图说明
图1显示为本发明的GaN基LED外延结构的制备方法的步骤流程示意图。
图2～图7分别显示为本发明的GaN基LED外延结构的制备方法各步骤所呈现的结构示意图，其中，图7显示为本发明的GaN基LED外延结构的结构示意图。
元件标号说明
10生长衬底
11AlN薄膜
12缓冲层
13未掺杂的GaN层
14N型GaN层
15InGaN/GaN浅量子阱超晶格结构
16InGaN/GaN多量子阱发光层结构
17P型电子阻挡层
18P型GaN层
S11～S16步骤1)～步骤6)
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图7所示，本实施例提供一种GaN基LED外延结构的制备方法，所述制备方法包括步骤：
如图1及图2所示，首先进行步骤1)S11，提供一生长衬底10，于所述生长衬底10上形成AlN薄膜11。
作为示例，所述生长衬底10可以为蓝宝石、GaN、硅以及碳化硅等，在本实施例中，所述生长衬底10为蓝宝石衬底。
作为示例，采用蒸镀等方法于所述生长衬底10上形成AlN薄膜11，在本实施例中，所述AlN薄膜11的厚度范围为5～50nm。
如图1及图3所示，然后进行步骤2)S12，于所述AlN薄膜11上形成缓冲层12，所述缓冲层12可以为AlN结构、AlN/GaN超晶格结构、或AlN到AlxGa1-xN的渐变结构中的一种，其中0≤x<1，x逐渐减小。本发明先在生长衬底10上镀一层AlN薄膜11，然后再生长缓冲层12来调节衬底与外延层之间的晶格及热膨胀失配，从而改善了外延底层的应力，所述缓冲层12为AlN结构、AlN/GaN超晶格结构、或AlN到AlxGa1-xN的渐变结构。
作为示例，采用如化学气相沉积法等工艺于所述AlN薄膜11上形成缓冲层12，所述缓冲层12为未进行掺杂的缓冲层12，其厚度范围为15～50nm。在本实施例中，所述缓冲层12为AlN/GaN超晶格结构，其厚度为30nm。
如图1及图4所示，接着进行步骤3)S13，于所述缓冲层12上依次生长未掺杂的GaN层13以及N型GaN层14。
具体地，本步骤包括以下步骤：
步骤3-1)于1000～1200℃温度下，在所述缓冲层12表面生长一层未掺杂的GaN层13；
步骤3-2)于1000～1200℃温度下，在所述未掺杂的GaN层表面生长N型GaN层14，所述N型GaN层14中，Si掺杂浓度范围为1e18～3e19/cm3，所述N型GaN层14生长完成后，所述N型GaN层14及未掺杂的GaN层13的总生长厚度范围为1.5～4.5um。
如图1及图5所示，然后进行步骤4)S14，于所述N型GaN层14上生长InGaN/GaN浅量子阱超晶格结构15。
作为示例，所述InGaN/GaN浅量子阱超晶格结构15的生长温度范围为700～900℃，在本实施例中，所述InGaN/GaN浅量子阱超晶格结构15的生长温度为800℃。
作为示例，所述InGaN/GaN浅量子阱超晶格结构15的周期对数量范围为3～30，InGaN势阱中In组分的原子比范围为1～5％，InGaN势阱的厚度范围为1.0～4.0nm，GaN势垒的厚度范围为1.0～9.0nm。在本实施例中，所述InGaN/GaN超晶格量子阱结构的周期对数量为10，InGaN势阱中In组分的原子比为3％，InGaN势阱的厚度为2.0nm，GaN势垒的厚度为4.0nm。
如图1及图6所示，接着进行步骤5)S15，于所述InGaN/GaN浅量子阱超晶格结构15上生长InGaN/GaN多量子阱发光层结构16。
作为示例，所述InGaN/GaN多量子阱发光层结构16的生长温度范围为700～900℃。在本实施例中，所述InGaN/GaN多量子阱发光层结构16的生长温度范围为800℃。
作为示例，所述InGaN/GaN多量子阱发光层结构16含有的势垒势阱周期对数量范围为5～18，InGaN势阱中In的组分的原子比范围为15～20％，InGaN势阱的厚度范围为2.0～4.0nm，GaN势垒的厚度范围为3～15nm。在本实施例中，所述InGaN/GaN多量子阱发光层结构16含有的势垒势阱周期对数量范围为12，InGaN势阱中In的组分的原子比范围为16％，InGaN势阱的厚度范围为3.0nm，GaN势垒的厚度范围为8nm。
如图1及图7所示，最后进行步骤6)S16，于所述InGaN/GaN多量子阱发光层结构16上依次生长P型电子阻挡层17及P型GaN层18。
作为示例，所述P型电子阻挡层17包括P型AlGaN、P型AlInGaN及P型AlGaN/GaN超晶格结构中的一种，所述P型电子阻挡层17的总厚度范围为30～80nm，所述P型电子阻挡层17中Mg掺杂浓度范围为5e18～3.5e19/cm3。在本实施例中，所述P型电子阻挡层17为P型AlGaN，所述P型电子阻挡层17的总厚度为50nm，所述P型电子阻挡层17中Mg掺杂浓度为1e19/cm3。
作为示例，所述P型GaN层18中Mg掺杂浓度范围为5e18～1e20/cm3，所述P型GaN层18的厚度范围为30～150nm。在本实施例中，所述P型GaN层18中Mg掺杂浓度范围为5e19cm3，所述P型GaN层18的厚度范围为100nm。
如图7所示，本实施例还提供一种GaN基LED外延结构，所述GaN基LED外延结构包括依次层叠的AlN薄膜11、缓冲层12、未掺杂的GaN层13、N型GaN层14、InGaN/GaN浅量子阱超晶格结构15、InGaN/GaN多量子阱发光层结构16、P型电子阻挡层17以及P型GaN层18，其中，所述缓冲层12包括AlN结构、AlN/GaN超晶格结构、或AlN到AlxGa1-xN的渐变结构，其中0≤x<1，x逐渐减小。
作为示例，所述GaN基LED外延结构形成于包括蓝宝石衬底、GaN衬底、硅衬底以及碳化硅衬底之一的生长衬底10上。在本实施例中，所述生长衬底10为蓝宝石衬底。
作为示例，所述AlN薄膜11的厚度范围为5～50nm，所述缓冲层12的厚度范围为15～50nm。在本实施例中，所述缓冲层12为AlN/GaN超晶格结构，其厚度为30nm。本发明先在生长衬底10上镀一层AlN薄膜11，然后再生长AlN结构、AlN/GaN超晶格结构、或AlN到AlxGa1-xN的渐变结构缓冲层12来调节衬底与外延层之间的晶格及热膨胀失配，从而改善了外延底层的应力。
作为示例，所述未掺杂的GaN层13及N型GaN层14的总厚度范围为1.5～4.5um，所述N型GaN层14中，Si掺杂浓度范围为1e18～3e19/cm3。
作为示例，所述InGaN/GaN浅量子阱超晶格结构15的周期对数量范围为3～30，InGaN势阱中In组分的原子比范围为1～5％，InGaN势阱的厚度范围为1.0～4.0nm，GaN势垒的厚度范围为1.0～9.0nm。在本实施例中，所述InGaN/GaN超晶格量子阱结构的周期对数量为10，InGaN势阱中In组分的原子比为3％，InGaN势阱的厚度为2.0nm，GaN势垒的厚度为4.0nm。
作为示例，所述InGaN/GaN多量子阱发光层结构16含有的势垒势阱周期对数量范围为5～18，InGaN势阱中In的组分的原子比范围为15～20％，InGaN势阱的厚度范围为2.0～4.0nm，GaN势垒的厚度范围为3～15nm。在本实施例中，所述InGaN/GaN多量子阱发光层结构16含有的势垒势阱周期对数量范围为12，InGaN势阱中In的组分的原子比范围为16％，InGaN势阱的厚度范围为3.0nm，GaN势垒的厚度范围为8nm。
作为示例，所述P型电子阻挡层17包括P型AlGaN、P型AlInGaN及P型AlGaN/GaN超晶格结构中的一种，所述P型电子阻挡层17的总厚度范围为30～80nm，所述P型电子阻挡层17中Mg掺杂浓度范围为5e18～3.5e19/cm3。在本实施例中，所述P型电子阻挡层17为P型AlGaN，所述P型电子阻挡层17的总厚度为50nm，所述P型电子阻挡层17中Mg掺杂浓度为1e19/cm3。
作为示例，所述P型GaN层18中Mg掺杂浓度范围为5e18～1e20/cm3，所述P型GaN层18的厚度范围为30～150nm。在本实施例中，所述P型GaN层18中Mg掺杂浓度范围为5e19cm3，所述P型GaN层18的厚度范围为100nm。
如上所述，本发明提供了一种GaN基LED外延结构及其制备方法，所述制备方法包括步骤：步骤1)，提供一生长衬底10，于所述生长衬底10上形成AlN薄膜11；步骤2)，于所述AlN薄膜11上形成缓冲层12，所述缓冲层12为AlN结构、AlN/GaN超晶格结构、或AlN到AlxGa1-xN的渐变结构中的一种，其中0≤x<1，x逐渐减小；步骤3)，于所述缓冲层12上依次生长未掺杂的GaN层13以及N型GaN层14；步骤4)，于所述N型GaN层14上生长InGaN/GaN浅量子阱超晶格结构15；步骤5)，于所述InGaN/GaN浅量子阱超晶格结构15上生长InGaN/GaN多量子阱发光层结构16；以及步骤6)，于所述InGaN/GaN多量子阱发光层结构16上依次生长P型电子阻挡层17及P型GaN层18。本发明提出了一种提高晶体生长质量的高亮度GaN基LED外延结构及其制备方法，本发明先在衬底上镀一层AlN薄膜11，然后再生长AlN结构、AlN/GaN超晶格结构、或AlN到AlxGa1-xN的渐变结构缓冲层12来调节衬底与外延层之间的晶格及热膨胀失配，从而改善了外延底层的应力。本发明可以使外延底层晶体缺陷减少，质量提高，同时，较传统的外延生长方法，本发明具有明显的亮度提升效果，在LED生产制造领域具有广泛的应用前景。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (16)

1.一种GaN基LED外延结构的制备方法，其特征在于，所述制备方法包括步骤：
步骤1)，提供一生长衬底，于所述生长衬底上形成AlN薄膜；
步骤2)，于所述AlN薄膜上形成缓冲层，所述缓冲层为AlN结构、AlN/GaN超晶格结构、或AlN到AlxGa1-xN的渐变结构中的一种，其中0≤x<1，x逐渐减小；
步骤3)，于所述缓冲层上依次生长未掺杂的GaN层以及N型GaN层；
步骤4)，于所述N型GaN层上生长InGaN/GaN浅量子阱超晶格结构；
步骤5)，于所述InGaN/GaN浅量子阱超晶格结构上生长InGaN/GaN多量子阱发光层结构；
步骤6)，于所述InGaN/GaN多量子阱发光层结构上依次生长P型电子阻挡层及P型GaN层。
2.根据权利要求1所述的GaN基LED外延结构的制备方法，其特征在于：所述生长衬底包括蓝宝石衬底、GaN衬底、硅衬底及碳化硅衬底中的一种。
3.根据权利要求1所述的GaN基LED外延结构的制备方法，其特征在于：步骤1)形成的AlN薄膜的厚度范围为5～50nm；步骤2)形成的缓冲层的厚度范围为15～50nm。
4.根据权利要求1所述的GaN基LED外延结构的制备方法，其特征在于：步骤3)中，所述未掺杂的GaN层及N型GaN层生长温度范围为1000～1200℃，总生长厚度范围为1.5～4.5um，所述N型GaN层中，Si掺杂浓度范围为1e18～3e19/cm3。
5.根据权利要求1所述的GaN基LED外延结构的制备方法，其特征在于：步骤4)中，所述InGaN/GaN浅量子阱超晶格结构的生长温度范围为700～900℃，所述InGaN/GaN浅量子阱超晶格结构的周期对数量范围为3～30，InGaN势阱中In组分的原子比范围为1～5％，InGaN势阱的厚度范围为1.0～4.0nm，GaN势垒的厚度范围为1.0～9.0nm。
6.根据权利要求1所述的GaN基LED外延结构的制备方法，其特征在于：步骤5)中，所述InGaN/GaN多量子阱发光层结构的生长温度范围为700～900℃，所述InGaN/GaN多量子阱发光层结构含有的势垒势阱周期对数量范围为5～18，InGaN势阱中In的组分的原子比范围为15～20％，InGaN势阱的厚度范围为2.0～4.0nm，GaN势垒的厚度范围为3～15nm。
7.根据权利要求1所述的GaN基LED外延结构的制备方法，其特征在于：步骤6)中，所述P型电子阻挡层为P型AlGaN、P型AlInGaN或P型AlGaN/GaN超晶格结构中的一种，所述P型电子阻挡层的总厚度范围为30～80nm，所述P型电子阻挡层中Mg掺杂浓度范围为5e18～3.5e19/cm3。
8.根据权利要求1所述的GaN基LED外延结构的制备方法，其特征在于：步骤6)中，所述P型GaN层中Mg掺杂浓度范围为5e18～1e20/cm3，所述P型GaN层的厚度范围为30～150nm。
9.一种GaN基LED外延结构，其特征在于，包括依次层叠的AlN薄膜、缓冲层、未掺杂的GaN层、N型GaN层、InGaN/GaN浅量子阱超晶格结构、InGaN/GaN多量子阱发光层结构、P型电子阻挡层及P型GaN层，其中，所述缓冲层为AlN结构、AlN/GaN超晶格结构、或AlN到AlxGa1-xN的渐变结构中的一种，其中0≤x<1，x逐渐减小。
10.根据权利要求9所述的GaN基LED外延结构，其特征在于：所述GaN基LED外延结构形成于包括蓝宝石衬底、GaN衬底、硅衬底以及碳化硅衬底之一的生长衬底上。
11.根据权利要求9所述的GaN基LED外延结构，其特征在于：所述AlN薄膜的厚度范围为5～50nm，所述缓冲层的厚度范围为15～50nm。
12.根据权利要求9所述的GaN基LED外延结构，其特征在于：所述未掺杂的GaN层及N型GaN层的总厚度范围为1.5～4.5um，所述N型GaN层中，Si掺杂浓度范围为1e18～3e19/cm3。
13.根据权利要求9所述的GaN基LED外延结构，其特征在于：所述InGaN/GaN浅量子阱超晶格结构的周期对数量范围为3～30，InGaN势阱中In组分的原子比范围为1～5％，InGaN势阱的厚度范围为1.0～4.0nm，GaN势垒的厚度范围为1.0～9.0nm。
14.根据权利要求9所述的GaN基LED外延结构，其特征在于：所述InGaN/GaN多量子阱发光层结构含有的势垒势阱周期对数量范围为5～18，InGaN势阱中In的组分的原子比范围为15～20％，InGaN势阱的厚度范围为2.0～4.0nm，GaN势垒的厚度范围为3～15nm。
15.根据权利要求9所述的GaN基LED外延结构，其特征在于：所述P型电子阻挡层为P型AlGaN、P型AlInGaN或P型AlGaN/GaN超晶格结构中的一种，所述P型电子阻挡层的总厚度范围为30～80nm，所述P型电子阻挡层中Mg掺杂浓度范围为5e18～3.5e19/cm3。
16.根据权利要求9所述的GaN基LED外延结构，其特征在于：所述P型GaN层中Mg掺杂浓度范围为5e18～1e20/cm3，所述P型GaN层的厚度范围为30～150nm。
CN201510646869.8A 2015-10-08 2015-10-08 GaN基LED外延结构及其制备方法 Pending CN105336821A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510646869.8A CN105336821A (zh) 2015-10-08 2015-10-08 GaN基LED外延结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510646869.8A CN105336821A (zh) 2015-10-08 2015-10-08 GaN基LED外延结构及其制备方法

Publications (1)

Publication Number Publication Date
CN105336821A true CN105336821A (zh) 2016-02-17

Family

ID=55287235

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510646869.8A Pending CN105336821A (zh) 2015-10-08 2015-10-08 GaN基LED外延结构及其制备方法

Country Status (1)

Country Link
CN (1) CN105336821A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105932124A (zh) * 2016-07-15 2016-09-07 映瑞光电科技(上海)有限公司 一种led外延结构及其制备方法
CN106910802A (zh) * 2017-03-21 2017-06-30 广东工业大学 一种实现短波长紫外led的外延结构
CN107910411A (zh) * 2017-11-16 2018-04-13 李丹丹 发光二极管及其制备方法
CN108281520A (zh) * 2018-01-22 2018-07-13 映瑞光电科技(上海)有限公司 一种GaN基LED外延结构及其制备方法
CN110246942A (zh) * 2019-06-14 2019-09-17 佛山市国星半导体技术有限公司 一种高晶体质量的外延结构
CN110635001A (zh) * 2019-09-27 2019-12-31 佛山市国星半导体技术有限公司 一种硅衬底GaN基外延结构的制备方法及外延结构
CN112670378A (zh) * 2020-12-31 2021-04-16 深圳第三代半导体研究院 一种发光二极管及其制造方法
CN116190520A (zh) * 2023-05-05 2023-05-30 江西兆驰半导体有限公司 提高波长良率的led外延片及其制备方法、led芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1385196A2 (en) * 2002-07-19 2004-01-28 Toyoda Gosei Co., Ltd. Method of producing a Group III nitride semiconductor crystal
CN103996606A (zh) * 2014-05-30 2014-08-20 广州市众拓光电科技有限公司 生长在蓝宝石衬底上的高均匀性AlN薄膜及其制备方法和应用
CN104037287A (zh) * 2014-06-10 2014-09-10 广州市众拓光电科技有限公司 生长在Si衬底上的LED外延片及其制备方法
CN104638083A (zh) * 2015-02-04 2015-05-20 映瑞光电科技(上海)有限公司 GaN基LED外延结构及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1385196A2 (en) * 2002-07-19 2004-01-28 Toyoda Gosei Co., Ltd. Method of producing a Group III nitride semiconductor crystal
CN103996606A (zh) * 2014-05-30 2014-08-20 广州市众拓光电科技有限公司 生长在蓝宝石衬底上的高均匀性AlN薄膜及其制备方法和应用
CN104037287A (zh) * 2014-06-10 2014-09-10 广州市众拓光电科技有限公司 生长在Si衬底上的LED外延片及其制备方法
CN104638083A (zh) * 2015-02-04 2015-05-20 映瑞光电科技(上海)有限公司 GaN基LED外延结构及其制作方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105932124A (zh) * 2016-07-15 2016-09-07 映瑞光电科技(上海)有限公司 一种led外延结构及其制备方法
CN106910802A (zh) * 2017-03-21 2017-06-30 广东工业大学 一种实现短波长紫外led的外延结构
CN106910802B (zh) * 2017-03-21 2023-12-29 广东工业大学 一种实现短波长紫外led的外延结构
CN107910411A (zh) * 2017-11-16 2018-04-13 李丹丹 发光二极管及其制备方法
CN108281520A (zh) * 2018-01-22 2018-07-13 映瑞光电科技(上海)有限公司 一种GaN基LED外延结构及其制备方法
CN110246942A (zh) * 2019-06-14 2019-09-17 佛山市国星半导体技术有限公司 一种高晶体质量的外延结构
CN110635001A (zh) * 2019-09-27 2019-12-31 佛山市国星半导体技术有限公司 一种硅衬底GaN基外延结构的制备方法及外延结构
CN112670378A (zh) * 2020-12-31 2021-04-16 深圳第三代半导体研究院 一种发光二极管及其制造方法
CN116190520A (zh) * 2023-05-05 2023-05-30 江西兆驰半导体有限公司 提高波长良率的led外延片及其制备方法、led芯片

Similar Documents

Publication Publication Date Title
US9842963B2 (en) GaN-based LED epitaxial structure and preparation method thereof
CN105336821A (zh) GaN基LED外延结构及其制备方法
CN104638068B (zh) 一种用于ⅲ-ⅴ族氮化物生长的衬底结构及其制备方法
CN103681985B (zh) 一种发光二极管的外延片及其制作方法
CN104617194B (zh) GaN基LED外延结构的制备方法
US20180138367A1 (en) Nitride Light Emitting Diode and Growth Method
CN101728472A (zh) 一种多层led芯片结构及其制备方法
CN105140366A (zh) GaN基LED外延结构及其制备方法
CN104638083A (zh) GaN基LED外延结构及其制作方法
CN103413877A (zh) 外延结构量子阱应力释放层的生长方法及其外延结构
CN103840041A (zh) 一种用于氮化物生长的复合衬底结构的制造方法
CN104638074A (zh) 高亮度GaN基LED外延结构及其制作方法
CN109004074A (zh) Led外延结构及其制备方法
CN204651339U (zh) 一种具有超晶格空穴注入层结构的发光二极管
CN108269903A (zh) 紫外发光二极管及其制作方法
CN103840051A (zh) 一种用于ⅲ-ⅴ族氮化物生长的衬底结构的制造方法
CN207909908U (zh) 紫外发光二极管
CN105938865A (zh) 一种氮化物发光二极管及其制作方法
CN113838954B (zh) 一种led外延及其制造方法
CN204668346U (zh) Led外延结构
CN103985799A (zh) 发光二极管及其制作方法
WO2022156047A1 (zh) 一种半导体外延结构及其制作方法、led芯片
CN103367559A (zh) 一种发光二极管及其制造方法
CN102064255A (zh) 发光二极管及其制造方法
KR101876576B1 (ko) 질화물 반도체 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160217

RJ01 Rejection of invention patent application after publication